DE102017212763A1 - Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung - Google Patents

Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung Download PDF

Info

Publication number
DE102017212763A1
DE102017212763A1 DE102017212763.5A DE102017212763A DE102017212763A1 DE 102017212763 A1 DE102017212763 A1 DE 102017212763A1 DE 102017212763 A DE102017212763 A DE 102017212763A DE 102017212763 A1 DE102017212763 A1 DE 102017212763A1
Authority
DE
Germany
Prior art keywords
layer stack
semiconductor substrate
beol layer
region
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017212763.5A
Other languages
English (en)
Inventor
Christoph Kadow
Uwe Seidel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017212763.5A priority Critical patent/DE102017212763A1/de
Priority to US16/043,365 priority patent/US10615029B2/en
Priority to CN201810827653.5A priority patent/CN109300772A/zh
Publication of DE102017212763A1 publication Critical patent/DE102017212763A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zum Herstellen einer Vorrichtung weist fünf Grundschritte auf: „Bereitstellen eines Halbleitersubstrats mit einer HF-Vorrichtung“; „Bereitstellen eines BEOL-Schichtstapels auf der ersten Hauptoberfläche des Halbleitersubstrats“; „Anbringen einer Trägerstruktur an einer ersten Hauptoberfläche des BEOL-Schichtstapels“; „Entfernen eines seitlichen Abschnitts des Halbleitersubstrats, der an die Vorrichtungsregion seitlich angrenzt, um einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels freizulegen“ und „Öffnen einer Kontaktierungsregion des BEOL-Schichtstapels an dem seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels“.

Description

  • Technisches Gebiet
  • Hierin beschriebene Ausführungsbeispiele beziehen sich auf ein Verfahren zum Herstellen einer Vorrichtung und auf die Vorrichtung selbst.
  • Hintergrund
  • Hochleistungsvorrichtungen wie beispielsweise HF-Vorrichtungen stellen üblicherweise hohe Anforderungen an Linearität und geringe Verluste. Die Leistung von HF-Vorrichtungen ist aufgrund von aktiven und passiven Schaltungsanordnungskomponenten und aufgrund von kapazitiven und induktiven Interaktionen, z. B. mit dem Substrat der Vorrichtung, häufig begrenzt. Es hat sich gezeigt, dass elektrische Ladungen in dem Substrat die Interaktionen bewirken.
  • Zusammenfassung der Erfindung
  • Ausführungsbeispiele der vorliegenden Erfindung stellen ein Verfahren zum Herstellen einer Vorrichtung bereit. Das Verfahren weist fünf Grundschritte auf: „Bereitstellen eines Halbleitersubstrats mit einer HF-Vorrichtung“; „Bereitstellen eines BEOL-Schichtstapels auf einer ersten Hauptoberfläche des Halbleitersubstrats“; „Anbringen einer Trägerstruktur an einer ersten Hauptoberfläche des BEOL-Schichtstapels“; „Entfernen eines seitlichen Abschnitts des Halbleitersubstrats, der an die Vorrichtungsregion seitlich angrenzt, um einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels freizulegen“ und „Öffnen einer Kontaktierungsregion des BEOL-Schichtstapels an dem seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels“.
  • Bezüglich der Trägerstruktur ist festzustellen, dass gemäß Ausführungsbeispielen das Anbringen der Trägerstruktur derart durchgeführt wird, dass die Trägerstruktur an dem BEOL-Schichtstapel permanent angebracht ist, d. h., dass die Trägerstruktur zu dem Endprodukt gehört.
  • Gemäß einem Ausführungsbeispiel wird der Schritt des Entfernens durch Entfernen des seitlichen Abschnitts des Halbleitersubstrats von der zweiten Hauptoberfläche, d. h. der ersten Hauptoberfläche gegenüberliegend, des Halbleitersubstrats durchgeführt. Gemäß Ausführungsbeispielen kann das Entfernen mittels Nass- und/oder Trockenätzen durchgeführt werden.
  • Gemäß einem anderen Ausführungsbeispiel wird der BEOL-Schichtstapel gebildet, um eine oder mehrere Metallisierungsschichten und einen oder mehrere Metallkontakte aufzuweisen, die mit der einen oder den mehreren Metallisierungsschichten verbunden sind, wobei zumindest einer der Metallkontakte die Kontaktierungsregion des BEOL-Schichtstapels bildet und wobei der eine oder die mehreren Metallkontakte unter der zweiten Hauptoberfläche des BEOL-Schichtstapels vergraben sind und wobei die Metallkontakte Wolfram aufweisen.
  • Gemäß einem Ausführungsbeispiel sind die eine oder die mehreren Metallisierungsschichten des BEOL-Schichtstapels derart gebildet, dass die HF-Vorrichtung mit zumindest einer der Metallisierungsschichten elektrisch verbunden ist.
  • Gemäß Ausführungsbeispielen wird der Schritt des Öffnens der Kontaktierungsregion bis zu einer Ätzstoppstruktur durchgeführt, wobei eine Metallisierungsschicht des BEOL-Schichtstapels und/oder ein Metallkontakt des BEOL-Schichtstapels als die Ätzstoppstruktur wirksam sind.
  • Gemäß einem Ausführungsbeispiel weist das Verfahren ein Bilden eines Kontaktelements an der freigelegten Kontaktierungsregion des BEOL-Schichtstapels auf. Der Kontakt kann zum Beispiel eine Metallsäule oder eine Lötkugel aufweisen. Gemäß einem Ausführungsbeispiel weist die HF-Vorrichtung eine HF-Vorrichtung mit massivem Silizium auf.
  • Gemäß einem Ausführungsbeispiel weist das Verfahren ferner ein Bilden einer Isolatorschicht auf dem freigelegten seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels nach Entfernen des seitlichen Abschnitts des Halbleitersubstrats auf. Das Bilden wird derart durchgeführt, dass der Isolator auf allen freigelegten Abschnitten der zweiten Hauptoberfläche des BEOL-Schichtstapels, einer zweiten Hauptoberfläche des Halbleitersubstrats und auf freigelegten seitlichen Seitenwänden des BEOL-Schichtstapels oder der HF-Vorrichtung gebildet wird. Hier kann der Schritt des Öffnens des seitlichen Abschnitts des BEOL-Schichtstapels gemäß Ausführungsbeispielen ein teilweises Entfernen der Isolatorschicht an der Kontaktierungsregion des BEOL-Schichtstapels aufweisen. Gemäß Ausführungsbeispielen weist der Schritt des Entfernens des seitlichen Abschnitts des Halbleitersubstrats ein Ätzen des seitlichen Abschnitts des Halbleitersubstrats auf.
  • Gemäß Ausführungsbeispielen weist das Halbleitersubstrat eine weitere HF-Vorrichtung und/oder eine elektrische Vorrichtung auf, die in einer Weitere-Vorrichtung-Region an der ersten Hauptoberfläche des Halbleitersubstrats integriert ist, wobei die Weitere-Vorrichtung-Region von der Vorrichtungsregion seitlich beabstandet ist. In diesem Fall kann das Bilden des BEOL-Schichtstapels derart durchgeführt werden, dass die HF-Vorrichtung mit der weiteren HF-Vorrichtung und/oder der elektrischen Vorrichtung elektrisch verbunden ist. Hier kann der Schritt des Entfernens des seitlichen Abschnitts des Halbleitersubstrats durchgeführt werden, indem der seitliche Abschnitt des Halbleitersubstrats, der an die Vorrichtungsregion und die Weitere-Vorrichtung-Region des Halbleitersubstrats seitlich angrenzt, entfernt wird, um einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels freizulegen, wobei eine Ausnehmung zwischen der Vorrichtungsregion und der Weitere-Vorrichtung-Region gebildet wird.
  • Gemäß einem anderen Ausführungsbeispiel weist das Verfahren ferner den Schritt eines Häusens der Vorrichtung auf, indem zumindest ein Teil des freigelegten seitlichen Abschnitts der zweiten Hauptoberfläche des BEOL-Schichtstapels mit einem Formmaterial bedeckt wird. Bezüglich des Ausführungsbeispiels mit zwei HF-Vorrichtungen oder einer HF-Vorrichtung und einer anderen elektrischen Vorrichtung kann der Schritt des Häusens der Vorrichtung derart durchgeführt werden, dass die Ausnehmung zumindest teilweise mit dem Formmaterial gefüllt wird.
  • Gemäß einem anderen Ausführungsbeispiel weist das Verfahren ferner den Schritt eines Dünnens des Halbleitersubstrats von der zweiten Hauptoberfläche des Halbleitersubstrats aus auf, bevor der seitliche Abschnitt des Halbleitersubstrats entfernt wird; und/oder wobei das Dünnen bis zu einer Zieltiefe von 10 µm bis 100 µm oder von 5 µm bis 250 µm durchgeführt wird.
  • Ein anderes Ausführungsbeispiel stellt eine Vorrichtung bereit, die ein Halbleitersubstrat, einen BEOL-Schichtstapel, eine Trägerstruktur, eine Ausnehmung und eine freigelegte Kontaktierungsregion aufweist. Das Halbleitersubstrat weist eine HF-Vorrichtung auf, die in einer Vorrichtungsregion an einer ersten Hauptoberfläche des Halbleitersubstrats integriert ist. Der BEOL-Schichtstapel ist auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet, wobei eine zweite Hauptoberfläche des BEOL-Schichtstapels an der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist. Die Trägerstruktur ist an einer ersten Hauptoberfläche des BEOL-Schichtstapels angebracht. Die Ausnehmung in dem Halbleitersubstrat ist in einem seitlichen Abschnitt angeordnet, der an die Vorrichtungsregion des Halbleitersubstrats seitlich angrenzt und der einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels freilegt. Der freigelegte seitliche Abschnitt ist die so genannte Kontaktierungsregion des BEOL-Schichtstapels an der zweiten Hauptoberfläche des BEOL-Schichtstapels.
  • Gemäß einem weiteren Ausführungsbeispiel weist das Halbleitersubstrat eine weitere HF-Vorrichtung und/oder eine elektrische Vorrichtung auf, die in einer Weitere-Vorrichtung-Region an der ersten Hauptoberfläche des Halbleitersubstrats integriert ist, wobei die Weitere-Vorrichtung-Region von der Vorrichtungsregion seitlich beabstandet ist, wobei die Ausnehmung zwischen der Vorrichtungsregion und der Weitere-Vorrichtung-Region gebildet ist. Gemäß Ausführungsbeispielen kann die Ausnehmung zumindest teilweise mit dem Formmaterial gefüllt sein.
  • Gemäß einem Ausführungsbeispiel weist der BEOL-Schichtstapel eine oder mehrere Metallisierungsschichten und einen oder mehrere Metallkontakte auf, die mit der einen oder den mehreren Metallisierungsschichten verbunden sind, wobei zumindest einer der Metallkontakte die Kontaktierungsregion des BEOL-Schichtstapels bildet. Gemäß einem Ausführungsbeispiel weisen die Metallkontakte Wolfram auf. Gemäß einem weiteren Ausführungsbeispiel weist der BEOL-Schichtstapel eine oder mehrere Metallisierungsschichten auf, wobei eine der Metallisierungsschichten die Kontaktierungsregion des BEOL-Schichtstapels bildet. Gemäß einem anderen Ausführungsbeispiel weist die Vorrichtung ein Kontaktelement an der freigelegten Kontaktierungsregion des BEOL-Schichtstapels auf, wobei das Kontaktelement eine Metallsäule oder eine Lötkugel aufweist. Hier kann das Kontaktelement sich bis zu einer Höhe erstrecken, die größer als die Tiefe der Ausnehmung ist.
  • Gemäß einem Ausführungsbeispiel weist die Vorrichtung eine Isolatorschicht auf dem freigelegten seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels auf. Gemäß einem anderen Ausführungsbeispiel ist die Trägerstruktur der Vorrichtung an dem BEOL-Schichtstapel permanent angebracht.
  • Figurenliste
  • Nachfolgend werden Ausführungsbeispiele mit Bezugnahme auf die angehängten Zeichnungen erörtert:
    • 1 zeigt ein schematisches Flussdiagramm eines Verfahrens zum Herstellen einer Vorrichtung gemäß einem grundlegenden Ausführungsbeispiel;
    • 2a-2i veranschaulichen ein verbessertes Verfahren zum Herstellen einer Vorrichtung gemäß einem verbesserten Ausführungsbeispiel;
    • 3 zeigt ein schematisches Blockdiagramm einer Vorrichtung gemäß einem Ausführungsbeispiel;
    • 4a-4b zeigen schematische Blockdiagramme unterschiedlicher Implementierungen zum Inkontaktbringen der Vorrichtung von außen gemäß weiteren Ausführungsbeispielen und
    • 5 zeigt ein schematisches Blockdiagramm einer Vorrichtung gemäß einem verbesserten Ausführungsbeispiel.
  • Ausführungsbeispiele der hierin offenbarten Lehren werden nachfolgend mit Bezugnahme auf die angehängten Figuren erörtert. Identische Bezugszeichen werden hier für Objekte bereitgestellt, die identische oder ähnliche Funktionen aufweisen, so dass die Beschreibung derselben gegenseitig anwendbar und austauschbar ist.
  • Ausführliche Beschreibung
  • 1 zeigt ein Verfahren 100, das grundlegende Schritte 110, 115, 120, 130 und 140 aufweist. Bei jedem Schritt wird das resultierende Zwischenprodukt veranschaulicht.
  • Schritt 110 bezieht sich auf das Bereitstellen eines Halbleitersubstrats 10, das eine HF-Vorrichtung 12 aufweist, die in einer Vorrichtungsregion 10d des Halbleitersubstrats 10 an einer ersten Hauptoberfläche 10f des Substrats 10 integriert ist. Vom seitlichen Blickpunkt aus kann das gesamte Halbleitersubstrat 10 in die Vorrichtungsregion 10d und einen Peripheriebereich 10p, der an die Vorrichtungsregion 10d angrenzt oder dieselbe umgibt, unterteilt werden. Anders gesagt bedeutet dies, dass der Peripheriebereich 10p zu einem Volumenabschnitt des Halbleitersubstrats 10 gehört, der an die Vorrichtungsregion 10d seitlich angrenzt, d. h. einem Volumenabschnitt, in dem die HF-Vorrichtung 12 gebildet ist. Die HF-Vorrichtung 12 kann ein einzelnes HF-Element, beispielsweise einen Transistor, oder eine HF-Schaltungsanordnung umfassen, die eine Mehrzahl von HF-Elementen umfasst. Die HF-Schaltungsanordnung kann aktive Vorrichtungen, wie beispielsweise Transistoren, und/oder passive Vorrichtungen, wie beispielsweise Widerstände, Kondensatoren und Induktoren umfassen. Es ist hier festzustellen, dass gemäß Ausführungsbeispielen ein massives Silizium für die HF-Vorrichtung verwendet werden kann, die eine HF-Vorrichtung mit massivem Silizium bildet, d. h. das Halbleitersubstrat kann ein Substrat mit massivem Silizium aufweisen.
  • Für den nächsten Schritt 115 wird ein BEOL-Schichtstapel 14 (BEOL = back end of line, deutsch: nachgelagertes Ende der Fertigungslinie) auf der ersten Hauptoberfläche 10f gebildet. Der BEOL-Schichtstapel 14 weist üblicherweise eine Mehrzahl von Metallschichten auf, die in einem Isoliermaterial eingebettet sind, und ermöglicht die elektrische Verbindung der HF-Vorrichtung 12 mit einem externen Element oder einem anderen elektrischen Element oder einer anderen HF-Vorrichtung. Der BEOL-Schichtstapel 14 weist eine erste Hauptoberfläche 14f und eine zweite Hauptoberfläche auf, wobei die zweite Hauptoberfläche des BEOL-Schichtstapels 14 an der ersten Hauptoberfläche 10f des Halbleitersubstrats 10 angeordnet ist. In dem BEOL-Schichtstapel 14 ist eine so genannte Kontaktierungsregion 14c gebildet, die beispielsweise an der zweiten Hauptoberfläche des BEOL-Schichtstapels 14 angeordnet oder unter derselben vergraben ist. Vom seitlichen Blickpunkt aus ist die Kontaktierungsregion 14c in einer Konfiguration angeordnet, die mit dem Peripheriebereich 10p ausgerichtet ist.
  • Für den Schritt 120 wird eine Trägerstruktur 20, z. B. eine permanente Trägerstruktur, an der ersten Hauptoberfläche 14f des BEOL-Schichtstapels 14 angebracht, z. B. unter Verwendung einer Klebstoffschicht (nicht gezeigt) wie beispielsweise einem permanenten Klebstoffmaterial oder Kleber. Das Trägersubstrat oder die Trägerstruktur 20 kann ein isolierendes oder halbisolierendes Material aufweisen. Es ist festzustellen, dass der ausgewählte Kleber für die Klebstoffschicht ebenfalls isolierend sein kann. Die Isoliereigenschaften dieser Schichten agieren so, dass die Interaktionen zwischen Ladungen in diesen Schichten und der HF-Vorrichtung 12 vermieden oder zumindest reduziert werden können. Die permanente Trägerstruktur 20 kann an dem BEOL-Schichtstapel 14 permanent angebracht sein, so dass dieselbe Teil des resultierenden Endprodukts wird. Nach diesem Schritt 120 kann die Vorrichtung zu der Rückseite gedreht werden.
  • Bei dem Schritt 130 werden ein Abschnitt oder mehrere Abschnitte 11 entfernt, die durch das Schraffieren des Halbleitersubstrats 10 um die HF-Vorrichtung 12 herum markiert sind. Hier kann das Halbleitersubstrat 10 von seiner Rückseite aus, d. h. von der zweiten Hauptoberfläche 10b aus, z. B. unter Verwendung einer Schleif-Poliermaschine gedünnt werden. Der periphere oder seitliche Abschnitt 10p, der an die Vorrichtungsregion 10d seitlich angrenzt, kann zum Beispiel unter Verwendung eines Ätzens, wie beispielsweise RIE-Ätzen (RIE = reactive ion etching, deutsch: reaktives lonenätzen) oder Trockenätzen oder allgemein durch anisotropisches, isotropisches Ätzen oder einer Kombination daraus, entfernt werden. Dieser Schritt 130 wird durchgeführt, um einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels 14 freizulegen.
  • Bei Schritt 140 wird die Kontaktierungsregion 14c des BEOL-Schichtstapels 14 an dem freigelegten seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels 14 geöffnet. Die Kontaktierungsregion 14c kann zum Beispiel unter der zweiten Hauptoberfläche des BEOL-Schichtstapels 14 oder unter einer optionalen Isolierschicht, die auf dem seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels 14 angeordnet ist, vergraben sein.
  • Folglich ist ein wesentlicher Abschnitt des Halbleitersubstrats entfernt worden, so dass die Vorrichtung 1 frei oder nahezu frei von Halbleitermaterial ist, wie mit Bezug auf die Vorrichtung 1 gezeigt ist. Bezüglich der Position der Kontaktierungsregion 14c in dem BEOL-Schichtstapel 14 ist festzustellen, dass das Inkontaktbringen derselben nicht über die erste Hauptoberfläche 14f erfolgen könnte, da der Träger an der ersten Hauptoberfläche 14f angebracht ist. Stattdessen erfolgt das Inkontaktbringen, z. B. unter Verwendung von Kontaktelementen, von der Rückseite aus über die zweite Hauptoberfläche des BEOL-Schichtstapels 14.
  • Hohe Effizienz, geringer Verlust und gutes Linearitätsverhalten sind allgemeine Ziele für den Entwurf von HF-Vorrichtungen. Es hat sich herausgestellt, dass ein Ansatz ein erhebliches Erhöhen der Effizienz unter Beibehaltung der Herstellungskosten ermöglicht. Hier sollte das Halbleitermaterial, in dem die HF-Vorrichtung hergestellt wird, soweit wie möglich vermieden werden. Deshalb wird das Halbleitersubstratmaterial in den Peripheriebereichen, die nicht als aktive Bereiche verwendet werden, entfernt. Dieser Ansatz führt zu einer Situation, dass lediglich die aktiven Bereiche, die zum Beispiel eine HF-Vorrichtung oder eine HF-Schaltungsanordnung aufweisen, übrig bleiben, so dass kein Halbleitersubstrat vorhanden ist, um die Vorrichtung zu tragen. Deshalb ist ein so genanntes Trägersubstrat, das isolierende Eigenschaften aufweisen kann, an der Vorrichtung angebracht, z. B. unter Verwendung einer Klebstoffschicht, die es ermöglicht, das Trägersubstrat von den aktiven Bereichen beabstandet anzuordnen. Dieses Anbringen wird durchgeführt, bevor die Peripheriebereiche des Halbleitersubstrats entfernt werden. Das resultierende Produkt ist eine Vorrichtung mit einer HF-Vorrichtung oder HF-Schaltungsanordnung, die nicht länger von Halbleitermaterial umgeben ist, das Interaktionen zwischen der HF-Vorrichtung und den freien Ladungsträgern in dem Halbleitermaterial bewirkt, während das Trägersubstrat von der HF-Vorrichtung beabstandet angeordnet ist, z. B. aufgrund des BEOL-Schichtstapels und/oder der Klebstoffschicht.
  • Nachfolgend wird ein weiteres Ausführungsbeispiel für den Herstellungsprozess 100 mit Bezugnahme auf 2a-2i erörtert.
  • 2a veranschaulicht den ersten Schritt des Verfahrens, nämlich das Empfangen der vollständig verarbeiteten Vorrichtungs-Wafer. Hier weist der vollständig verarbeitete Vorrichtungs-Wafer das ursprüngliche Substrat 10_1 auf, das die Vorrichtung 12_1 sowie den BEOL-Schichtstapel 14_1 umfasst, der auf der ersten Hauptoberfläche 10f_1 des ursprünglichen Substrats 10_1 abgelagert ist.
  • 2b zeigt den nächsten Schritt des Zusammenbauens des Vorrichtungs-Wafers 10_1 zu einer Trägerstruktur, die einen permanenten Träger 20_1 aufweist, der aus Silizium, Glas, Keramik oder einem anderen isolierenden oder nicht-isolierenden Material hergestellt sein könnte. Bei dem Ausführungsbeispiel weist die Trägerstruktur zusätzlich eine Schicht aus permanentem Kleber oder Klebstoff 22_1 für das Zusammenbauen des permanenten Trägers 20_1 auf. Die Schicht aus permanentem Kleber oder Klebstoff 22_1 ist zwischen der ersten Hauptoberfläche 14f_1 des BEOL-Schichtstapels 14_1 und dem permanenten Träger 20_1 angeordnet. Das Anbringen wird derart durchgeführt, dass die Klebstoffschicht 22_1 die erste Hauptoberfläche 14f_1 des BEOL-Schichtstapels 14_1 bedeckt. Die Schicht aus permanentem Kleber oder Klebstoff 22_1 kann eine Dicke von 20 bis 10 µm oder von 50 bis 120 µm oder allgemein von 50 bis 250 µm aufweisen.
  • Der nächste Schritt wird durch 2c veranschaulicht. Hier wird das Halbleitersubstrat 10_1 von der Wafer-Rückseite 10b_1 aus gedünnt. Die Zieldicke des gedünnten Halbleitersubstrats 10_1 kann zwischen 5 und 250 µm oder zwischen 10 und 100 µm betragen. Die Dicke ist derart gewählt, dass die HF-Vorrichtung 12_1 oder das erforderliche Substratmaterial zum Tragen der Vorrichtung 12_1 bleibt. Das Dünnen kann durch mechanische Verarbeitung und/oder eine Kombination aus mechanischer und chemischer Verarbeitung durchgeführt werden.
  • Wie durch 2d gezeigt ist, werden die Peripheriebereiche, die benachbart zu der HF-Vorrichtung 12_1 seitlich angeordnet sind, anschließend entfernt, wie durch den Umriss des zuvor vorliegenden Halbleitersubstrats 10_1 veranschaulicht ist. Ein Trockenätzen wie beispielsweise herkömmliches RIE-Ätzen oder Bosch-Ätzen wird verwendet. Dieser Schritt ermöglicht das Entfernen des unerwünschten Silizium- oder Halbleitermaterials durch Strukturieren der Siliziumrückseite des Chips, der die HF-Vorrichtung 12_1 verlässt. Das Ergebnis ist, dass das Silizium des Trägers 10_1 soweit wie möglich entfernt ist, so dass die Rückseite des Chips eine Topographie aufweist, die durch die jeweiligen Dicken der aktiven Teile oder der Vorrichtungsregion und die Ausnehmung definiert ist, die durch das Entfernen des seitlichen Abschnitts des Halbleitersubstrats 10_1 gebildet wird. Die Ausnehmung legt die zweite Hauptoberfläche des BEOL-Schichtstapels 14_1 frei. Es ist zu beachten, dass unter der freigelegten zweiten Hauptoberfläche Kontaktierungsregionen 14c_1 angeordnet sein können.
  • 2e zeigt einen optionalen Schritt eines Ablagerns eines Isolatormaterials 26_1 auf der Oberseite der Wafer-Rückseite, d. h. dem freigelegten seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels 14_1 und/oder der Rückseite der Vorrichtungsregion, in der die Vorrichtung 12_1 angeordnet ist. Der Isolator 26_1 kann, z. B. durch konformes Ablagern, auf allen freigelegten Abschnitten der Wafer-Rückseite gebildet werden. Das heißt, der Isolator 26_1 kann auf dem Si-Substrat der Vorrichtung 12_1, der freigelegten zweiten Hauptoberfläche des BEOL-Schichtstapels 14_1 und den freigelegten seitlichen Seitenwänden der Vorrichtung 12_1 gebildet werden. Der Isolator 26_1 kann SIN, Oxid oder sonstiges, beispielsweise Polyimid, umfassen. Bei einem Ausführungsbeispiel kann der Isolator 26_1 durch einen Stapel verschiedener Materialschichten gebildet werden, und zumindest eine der Materialschichten kann eines der zuvor erwähnten Materialien umfassen.
  • Um zu ermöglichen, dass die HF-Vorrichtung 12_1 von der Rückseite aus über die Kontaktierungsregion 14c_1 elektrisch kontaktiert werden kann, wird der Isolator 26_1 von der Rückseite aus sowie von dem BEOL-Schichtstapel 14_1 aus geöffnet, beispielsweise bis zu der darunter liegenden Metallisierungsschicht der Kontaktierungsregion 14c_1, die in dem BEOL-Schichtstapel 14_1 vergraben ist. Das Öffnen kann gemäß Ausführungsbeispielen durch Ätzen erfolgen. Hier können die Metallisierungsschichten den Zweck eines Ätzstopps erfüllen. Dies wird durch 2f veranschaulicht.
  • 2f zeigt das teilweise Entfernen des Isolators 26_1 mit dem Ziel, den BEOL-Schichtstapel 14_1 zu öffnen, und die Kontaktierungsregion 14c_1 freizulegen. Die resultierenden Öffnungen sind durch das Bezugszeichen 26o_1 gekennzeichnet.
  • Danach können so genannte Kontaktierungselemente 28p von der Rückseite aus bereitgestellt werden, so dass die Vorrichtung 1_1 extern kontaktiert werden kann. 2g und 2h zeigen zwei unterschiedliche Implementierungen derartiger Kontaktelemente 28p.
  • 2g zeigt in einer ersten Variante so genannte Cu-Säulen 28p_1, die auf oder in den Öffnungen 26o_1 angeordnet sind. Die Cu-Säulen 28p_1 sind in Kontakt mit dem BEOL-Schichtstapel. Die Cu-Säulen 28p_1 könnten durch elektrochemische Ablagerung mit einer Lötkappe, hergestellt aus Hoch- oder Niedertemperatur-Lötmaterial, zustande kommen.
  • Alternativ können anstelle der Säulen 28p_1 so genannte Lötkugeln 28s_1 verwendet werden, wie durch 2h veranschaulicht ist. Diese Lötkugeln 28s_1 sind ebenfalls in den Öffnungen 26o derart angeordnet, dass dieselben in Kontakt mit einer Metallisierungsschicht des BEOL-Schichtstapels bleiben. Die Lötkugeln 28s_1 könnten durch elektrochemische Ablagerung oder durch Kugelplatzierungstechnologien zustande kommen.
  • Sowohl die Cu-Säulen 28p_1 als auch die Lötkugeln 28s_1 sind derart implementiert, dass dieselben sich bezüglich ihrer Höhe über die HF-Vorrichtung 12_1 erstrecken, d. h., höher als die Ausnehmung sind. Dies ermöglicht es, dass die Vorrichtung 1_1 von der Rückseite aus kontaktiert werden kann, z. B. durch Befestigen der Vorrichtung 1_1 mit deren Rückseite auf einer Platine.
  • 2i zeigt einen optionalen Schritt, während dessen das permanente Trägersubstrat 20_1 an seiner Frontseite 20f_1 gedünnt wird. Dies dient dem Zweck, dass die Dicke der Vorrichtung 1_1 reduziert wird, so dass die Vorrichtung 1_1 in kleinere Häusungen passt. Dieses Dünnen ermöglicht ein Anpassen an unterschiedliche Häusungsdicken.
  • Danach kann ein optionaler Häusungsvorgang durchgeführt werden, um ein Gehäuse für den Chip zu bilden.
  • 3 zeigt eine schematische Darstellung der fertiggestellten Vorrichtung 1_2. Wie ersichtlich ist, weist die Vorrichtung 1_2 die Struktur 20_2 auf, die an dem BEOL-Schichtstapel 14_2 angebracht ist. Der BEOL-Schichtstapel 14_2 weist eine Metallisierung 14m_2 auf, die die HF-Vorrichtung 12_2 kontaktieren soll. Der Bumping oder allgemein die Kontaktierungselemente 28p_2 ist bzw. sind an den Seiten der HF-Vorrichtung 12_2 angeordnet, d. h. von der Vorrichtung 12_2 seitlich versetzt, d. h. auf der Kontaktregion des BEOL-Schichtstapels 14_2. Die gesamte Vorrichtung 1_2 wird unter Verwendung der Kontaktierungselemente 28p_2 an einem anderen Substrat befestigt, beispielsweise einer PCB-Platine, die durch das Bezugszeichen 30 gekennzeichnet ist. Gemäß Ausführungsbeispielen kann die Vorrichtung gehäust sein, z. B. unter Verwendung einer Formvergussmasse. Die Formvergussmasse könnte beispielsweise in dem Bereich zwischen der HF-Vorrichtung 12_2 und den Bumpings 28p_2 angeordnet sein. Dieser Bereich für die Formvergussmasse ist durch das Bezugszeichen 33 gekennzeichnet.
  • Die Vorrichtungen 1, 1_1 und 1_2, wie in Verbindung mit 1-3 weiter oben veranschaulicht und beschrieben, können für Hochleistungs-HF-Produkte wie beispielsweise HF-Schalter, LNAs und MM-Wellen-Vorrichtungen verwendet werden. Bei all diesen Anwendungen können die Vorrichtungen 1, 1_1 und 1_2 für eine Reduktion von Verlusten und Nicht-Linearitäten sorgen, da die Struktur der Vorrichtungen 1, 1_1 und 1_2 freie Ladungen in der Peripherie um die HF-Vorrichtung 12, 12_1 und 12_1 herum vermeidet. Außerdem ist festzustellen, dass der Herstellungsaufwand gering ist, da herkömmliche Materialien und Technologien verwendet werden können.
  • Bezüglich 4a und 4b werden zwei unterschiedliche Varianten erörtert, wie der BEOL-Schichtstapel entworfen sein kann, so dass Metallisierungsschichten des BEOL-Schichtstapels von der Rückseite aus kontaktiert werden können.
  • 4a zeigt eine vergrößerte Ansicht von Teilen von 2i. Hier ist die Isolierschicht durch das Bezugszeichen 26_3 gekennzeichnet. Der BEOL-Schichtstapel 14_3 weist Metallisierungsschichten 14m_3 auf, die eine gestapelte Anschlussfläche, ausgehend von M1 bis M4, aufweisen können. Hier können die Anschlussflächen der gestapelten Anschlussfläche M1 bis M4 miteinander durch eine Anzahl von Durchgangslöchern 14v_3 verbunden sein. Unterhalb der zweiten Hauptoberfläche des BEOL-Schichtstapels kann die erste Anschlussfläche M1 der gestapelten Anschlussfläche angeordnet sein. Die erste Anschlussfläche M1 kann Kupfer umfassen und kann während der Herstellung der Cu-Säule 28p_3 als eine Ätzstoppstruktur dienen.
  • 4b zeigt ein alternatives Ausführungsbeispiel, bei dem die erste Anschlussfläche M1 mit Wolframkontakten 14w verbunden ist. Diese Wolframkontakte 14w sind Metallkontakte des BEOL-Schichtstapels 14_3, die während der Herstellung der Cu-Säule 28p_3 als ein Ätzstopp dienen können.
  • 5 zeigt eine schematische und transparente Draufsicht einer Vorrichtung 1_4. Die Vorrichtung 1_4 weist beispielsweise drei HF-Vorrichtungen wie HF-Elemente oder HF-Schaltungsanordnungen auf, die durch die Bezugszeichen 12a_4 bis 12c_4 gekennzeichnet sind. Die drei HF-Vorrichtungen 12a_4 bis 12c_4, im Allgemeinen die zwei oder mehr HF-Vorrichtungen, sind miteinander durch die Back-End-of-Line-Schicht verbunden, die durch das Bezugszeichen 14_4 gekennzeichnet ist. Der Bereich zwischen den Vorrichtungsregionen mit den Vorrichtungen 12a_4 bis 12c_4 wird wie oben erörtert verarbeitet, so dass das Silizium- oder Halbleitermaterial, das Vorrichtungsregionen umgibt, entfernt wird und eine Ausnehmung, auch als Hohlraum bezeichnet, gebildet wird.
  • Die Ausnehmungen (Bereiche, die frei oder nahezu frei von Silizium sind) sind durch das Bezugszeichen 15_4 gekennzeichnet. Die Ausnehmung 15_4 kann während des Häusungsvorgangs gefüllt oder teilweise gefüllt werden. Somit kann gemäß Ausführungsbeispielen die Ausnehmung 15_4 ein Formmaterial aufweisen.
  • Gemäß einem anderen Ausführungsbeispiel weist die Vorrichtung 10_4 benachbart zu den drei HF-Vorrichtungen 12a_4 bis 12c_4 eine andere elektrische Schaltungsanordnung 13_4 auf. Dieses aktive oder passive Element 13_4 kann eine analoge und/oder eine digitale Schaltungsanordnung wie einen Controller oder eine Logik aufweisen, die von den HF-Vorrichtungen 12a_4 bis 12c_4 ebenfalls durch eine Ausnehmung des Bereichs 15_4 getrennt ist.
  • Gemäß einem anderen Ausführungsbeispiel kann der Back-End-of-Line-Schichtstapel 14_4 eine passive HF-Vorrichtung 14p_4 aufweisen. Diese HF-Vorrichtung 14p_4 kann lediglich in der Back-End-of-Line-Schicht 14_4 angeordnet sein. Der Bereich der HF-Vorrichtung 14p_4 ist durch eine Ausnehmung 15_4 von den anderen Vorrichtungen 12a_4 bis 12c_3 oder 13_4 seitlich getrennt. Alternativ zu der passiven HF-Vorrichtung 14p_4 kann eine andere elektrische Vorrichtung wie ein Widerstand oder Kondensator angeordnet sein.
  • Gemäß einem anderen Ausführungsbeispiel kann die Vorrichtung 1_4 eine oder mehrere Anschlussflächen aufweisen, die in dem Back-End-of-Line-Schichtstapel 14_4 angeordnet sind. Diese Anschlussflächen sind durch das Bezugszeichen 28p_4 gekennzeichnet. Wie veranschaulicht können die Anschlussflächen 28p_4 so angeordnet sein, dass sie die Vorrichtungen 12a_4 bis 12c_3 und 13_4 umgeben oder seitlich umgeben oder in einem dedizierten Bereich 14d_4 oder in der Nähe des Bereichs liegen, der zu dem Element 14p_4 gehört.
  • Das oben beschriebene Verfahren ermöglicht es, eine Mehrzahl von Chips parallel herzustellen. Die Mehrzahl von Chips wird nachträglich zertrennt, um die einzelnen Chips zu erhalten. Nach dem Zertrennen weist jeder Chip eine HF-Vorrichtung und das Trägersubstrat auf, wobei das Trägersubstrat nicht länger in der Form eines Wafers ist. Nichtsdestotrotz bezieht sich der Begriff Substrat auch auf das Trägersubstrat nach dem Zertrennen.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Element einer Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschrittes entspricht. Analog dazu stellen Aspekte, die im Zusammenhang mit einem Verfahrensschritt beschrieben werden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten auf dem Gebiet einleuchten werden. Angesichts der oben beschriebenen Ausführungsbeispiele ist festzustellen, dass ein Fachmann auf dem Gebiet die Ausführungsbeispiele verbessern kann, z. B. durch Einfügen von zusätzlichen Zwischenschichten zwischen den oben erörterten Schichten. Derartige Modifikationen haben keinen Einfluss auf die hierin offenbarten Lehren. Somit sind modifizierte Implementierungen durch den Schutzumfang abgedeckt, der durch die Patentansprüche definiert ist. Es ist deshalb beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims (27)

  1. Verfahren (100) zum Herstellen einer Vorrichtung (1, 1_1, 1_2, 1_4), das folgende Schritte aufweist: Bereitstellen (110) eines Halbleitersubstrats (10, 10_1, 10_2, 10_4) mit einer HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4), die in einer Vorrichtungsregion (10d) an einer ersten Hauptoberfläche (10f, 10f_1) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) integriert ist; Bereitstellen (115) eines BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) auf der ersten Hauptoberfläche (10f, 10f_1) des Halbleitersubstrats (10, 10_1, 10_2, 10_4), wobei eine zweite Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) an der ersten Hauptoberfläche (10f, 10f_1) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) angeordnet ist; Anbringen (120) einer Trägerstruktur (20, 20_1, 20_2) an einer ersten Hauptoberfläche (14f, 14f_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4); Entfernen (130) eines seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4), der an die Vorrichtungsregion (10d) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) seitlich angrenzt, um einen seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) freizulegen; und Öffnen (140) einer Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) an dem seitlichen Abschnitt der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4).
  2. Das Verfahren (100) gemäß Anspruch 1, bei dem der Schritt des Entfernens (130) durch Entfernen (130) des seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) von einer zweiten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) durchgeführt wird.
  3. Das Verfahren (100) gemäß Anspruch 1 oder 2, bei dem der Schritt des Öffnens (140) der Kontaktierungsregion (14c, 14c_1) bis zu einer Ätzstoppstruktur durchgeführt wird, wobei eine Metallisierungsschicht (14m_2) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) und/oder ein Metallkontakt (14w_3) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) als die Ätzstoppstruktur wirksam sind.
  4. Das Verfahren (100) gemäß einem der vorgehenden Ansprüche, bei dem der BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) eine oder mehrere Metallisierungsschichten (14m_2) und einen oder mehrere Metallkontakte (14w_3) aufweist, die mit der einen oder den mehreren Metallisierungsschichten (14m_2) verbunden sind, wobei zumindest einer der Metallkontakte (14w_3) die Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) bildet und wobei der eine oder die mehreren Metallkontakte (14w_3) unter der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) vergraben sind und wobei die Metallkontakte (14w_3) Wolfram umfassen.
  5. Das Verfahren (100) gemäß Anspruch 4, bei dem der BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) derart gebildet ist, dass die HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) mit zumindest einer der einen oder der mehreren Metallisierungsschichten (14m_2) elektrisch verbunden ist.
  6. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, das ferner folgenden Schritt aufweist: Bilden eines Kontaktelements (28p_1, 28p_2, 28p-3, 28p-4) an der freigelegten Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4), wobei das Kontaktelement (28p_1, 28p_2, 28p-3, 28p-4) eine Metallsäule oder eine Lötkugel aufweist.
  7. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, bei dem der Schritt des Anbringens (120) der Trägerstruktur (20, 20_1, 20_2) derart durchgeführt wird, dass die Trägerstruktur (20, 20_1, 20_2) an dem BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) permanent angebracht ist.
  8. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, das ferner folgenden Schritt aufweist: Bilden einer Isolatorschicht auf dem freigelegten seitlichen Abschnitt (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) nach Entfernen (130) des seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) und wobei das Bilden derart durchgeführt wird, dass der Isolator auf allen freigelegten Abschnitten der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4), einer zweiten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) und auf freigelegten seitlichen Seitenwänden des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) oder der HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) gebildet wird.
  9. Das Verfahren (100) gemäß Anspruch 8, bei dem der Schritt des Öffnens (140) des seitlichen Abschnitts (10p) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) ein teilweises Entfernen (130) der Isolatorschicht an der Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) aufweist.
  10. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, wobei der Schritt des Entfernens (130) des seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) ein Ätzen des seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) aufweist.
  11. Das Verfahren (100) gemäß einem der vorhergehenden Ansprüche, das ferner folgenden Schritt aufweist: Häusen der Vorrichtung (1, 1_1, 1_2, 1_4), indem zumindest ein Teil des freigelegten seitlichen Abschnitts (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) mit einem Formmaterial (33) bedeckt wird.
  12. Das Verfahren (100) gemäß einem der vorgehenden Ansprüche, bei dem das Halbleitersubstrat (10, 10_1, 10_2, 10_4) eine weitere HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) und/oder eine elektrische Vorrichtung (1, 1_1, 1_2, 1_4) aufweist, die in einer Weitere-Vorrichtung-Region (1, 1_2, 1_4) an der ersten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) integriert ist, wobei die Weitere-Vorrichtung-Region (1, 1_1, 1_2, 1_4) von der Vorrichtungsregion(10d) seitlich beabstandet ist.
  13. Das Verfahren (100) gemäß Anspruch 12, bei dem das Bilden des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) derart durchgeführt wird, dass die HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) mit der weiteren HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) und/oder der elektrischen Vorrichtung (1, 1_1, 1_2, 1_4) elektrisch verbunden ist.
  14. Das Verfahren (100) gemäß Anspruch 12 oder 13, bei dem der Schritt des Entfernens (130) des seitlichen Abschnitts (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) durchgeführt wird, in dem der seitliche Abschnitt (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4), der an die Vorrichtungsregion (10d) und die Weitere-Vorrichtung-Region des Halbleitersubstrats (10, 10_1, 10_2, 10_4) seitlich angrenzt, entfernt wird (130), um einen seitlichen Abschnitt (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) freizulegen, wobei eine Ausnehmung zwischen der Vorrichtungsregion (10d) und der Weitere-Vorrichtung-Region gebildet wird.
  15. Das Verfahren (100) gemäß Anspruch 14, bei dem bei dem Schritt des Häusens der Vorrichtung (1, 1_1, 1_2, 1_4) die Ausnehmung zumindest teilweise mit dem Formmaterial (33) gefüllt wird.
  16. Das Verfahren (100) gemäß Anspruch 1, bei dem die HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) eine HF-Vorrichtung mit massivem Silizium (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) aufweist.
  17. Das Verfahren (100) gemäß Anspruch 2, das den Schritt eines Dünnens des Halbleitersubstrats (10, 10_1, 10_2, 10_4) von der zweiten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) aus aufweist, bevor der seitliche Abschnitt (10p) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) entfernt wird (130); und/oder wobei das Dünnen bis zu einer Zieltiefe von 10 µm bis 100 µm oder von 5 µm bis 250 µm durchgeführt wird.
  18. Eine Vorrichtung (1, 1_1, 1_2, 1_4), die folgende Merkmale aufweist: ein Halbleitersubstrat (10, 10_1, 10_2, 10_4) mit einer HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4), die in einer Vorrichtungsregion (10d) an einer ersten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) integriert ist; einen BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4), der auf der ersten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) angeordnet ist, wobei eine zweite Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) an der ersten Hauptfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) angeordnet ist; eine Trägerstruktur (20, 20_1, 20_2), die an einer ersten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) angebracht ist; eine Ausnehmung in dem Halbleitersubstrat (10, 10_1, 10_2, 10_4), die in einem seitlichen Abschnitt (10p) angeordnet ist, der an die Vorrichtungsregion (10d) des Halbleitersubstrats (10, 10_1, 10_2, 10_4) seitlich angrenzt und der einen seitlichen Abschnitt (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) freilegt; und eine freigelegte Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) an dem seitlichen Abschnitt (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4).
  19. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß Anspruch 18, bei der das Halbleitersubstrat (10, 10_1, 10_2, 10_4) eine weitere HF-Vorrichtung (12, 12_1, 12_2, 12a_4, 12b_4, 12c_4) und/oder eine elektrische Vorrichtung (1, 1_1, 1_2, 1_4) aufweist, die in einer Weitere-Vorrichtung-Region an der ersten Hauptoberfläche des Halbleitersubstrats (10, 10_1, 10_2, 10_4) integriert ist, wobei die Weitere-Vorrichtung-Region von der Vorrichtungsregion (10d) seitlich beabstandet ist, wobei die Ausnehmung zwischen der Vorrichtungsregion (10d) und der Weitere-Vorrichtung-Region gebildet ist.
  20. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß Anspruch 18 oder 19, bei der die Ausnehmung zumindest teilweise mit einem Formmaterial (33) gefüllt wird.
  21. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß einem der Ansprüche 18 bis 20, bei der der BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) eine oder mehrere Metallisierungsschichten (14m_2) und einen oder mehrere Metallkontakte (14w_3) aufweist, die mit der einen oder den mehreren Metallisierungsschichten (14m_2) verbunden sind, wobei zumindest einer der Metallkontakte (14w_3) die Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) bildet.
  22. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß Anspruch 21, bei der die Metallkontakte (14w_3) Wolfram aufweisen.
  23. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß einem der Ansprüche 18 bis 20, bei der der BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) eine oder mehrere Metallisierungsschichten (14m_2) aufweist, wobei eine der Metallisierungsschichten (14m_2) die Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) bildet.
  24. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß einem der Ansprüche 18 bis 23, die ferner ein Kontaktelement (28p_1, 28p_2, 28p-3, 28p-4) an der freigelegten Kontaktierungsregion (14c, 14c_1) des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) aufweist, wobei das Kontaktelement (28p_1, 28p_2, 28p-3, 28p-4) eine Metallsäule oder eine Lötkugel aufweist.
  25. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß Anspruch 24, bei der das Kontaktelement (28p_1, 28p_2, 28p-3, 28p-4) sich bis zu einer Höhe erstreckt, die größer als die Tiefe der Ausnehmung ist.
  26. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß einem der Ansprüche 18 bis 25, die ferner eine Isolatorschicht auf dem freigelegten seitlichen Abschnitt (10p) der zweiten Hauptoberfläche des BEOL-Schichtstapels (14, 14_1, 14_2, 14_3, 14_4) aufweist.
  27. Die Vorrichtung (1, 1_1, 1_2, 1_4) gemäß einem der Ansprüche 18 bis 26, bei der die Trägerstruktur (20, 20_1, 20_2) an dem BEOL-Schichtstapel (14, 14_1, 14_2, 14_3, 14_4) permanent angebracht ist.
DE102017212763.5A 2017-07-25 2017-07-25 Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung Pending DE102017212763A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017212763.5A DE102017212763A1 (de) 2017-07-25 2017-07-25 Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
US16/043,365 US10615029B2 (en) 2017-07-25 2018-07-24 Device and method for manufacturing the device
CN201810827653.5A CN109300772A (zh) 2017-07-25 2018-07-25 器件以及用于制造器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017212763.5A DE102017212763A1 (de) 2017-07-25 2017-07-25 Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung

Publications (1)

Publication Number Publication Date
DE102017212763A1 true DE102017212763A1 (de) 2019-01-31

Family

ID=65004161

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017212763.5A Pending DE102017212763A1 (de) 2017-07-25 2017-07-25 Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung

Country Status (3)

Country Link
US (1) US10615029B2 (de)
CN (1) CN109300772A (de)
DE (1) DE102017212763A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224032B (zh) * 2021-04-22 2022-09-20 中国电子科技集团公司第二十九研究所 一种芯片倒装结构及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225006A1 (en) * 2007-03-05 2010-09-09 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
US20160190102A1 (en) * 2008-12-19 2016-06-30 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100225006A1 (en) * 2007-03-05 2010-09-09 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
US20160190102A1 (en) * 2008-12-19 2016-06-30 Tessera Advanced Technologies, Inc. Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
US20190043716A1 (en) 2019-02-07
US10615029B2 (en) 2020-04-07
CN109300772A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102016101685A1 (de) Integriertes fan-out-gehäuse und verfahren zu seiner herstellung
DE112007000832T5 (de) Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014112497A1 (de) Funktionalisierte Redistribution-Layer
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE102016226280B4 (de) Vorrichtungsschichtübertragung mit einem erhaltenen handhabungs-waferabschnitt
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102011080360A1 (de) Halbleitervorrichtung, Halbleiterschaltungssubstrat und Verfahren zur Herstellung eines Halbleiterschaltungssubstrats
DE102017212763A1 (de) Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
DE102009030026A1 (de) Kondensatorstruktur
DE102022132305A1 (de) Genutetes bondpad in einer wafer-stapelstruktur
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102022206411A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication