CN113224032B - 一种芯片倒装结构及制作方法 - Google Patents

一种芯片倒装结构及制作方法 Download PDF

Info

Publication number
CN113224032B
CN113224032B CN202110434189.5A CN202110434189A CN113224032B CN 113224032 B CN113224032 B CN 113224032B CN 202110434189 A CN202110434189 A CN 202110434189A CN 113224032 B CN113224032 B CN 113224032B
Authority
CN
China
Prior art keywords
chip
circuit substrate
solder ball
multilayer circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110434189.5A
Other languages
English (en)
Other versions
CN113224032A (zh
Inventor
卢茜
张剑
曾策
董乐
朱晨俊
李阳阳
叶惠婕
赵明
邓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110434189.5A priority Critical patent/CN113224032B/zh
Publication of CN113224032A publication Critical patent/CN113224032A/zh
Application granted granted Critical
Publication of CN113224032B publication Critical patent/CN113224032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明具体公开了一种芯片倒装结构及制作方法包括设置有有源区的芯片、多层电路基板、设置在芯片与多层电路基板之间堆叠焊球结构,以及芯片电容；多层电路基板包括位于有源区正下方的表层介质层、位于表层介质层远离有源区一侧的金属层、表层焊盘、互连孔；有源区与金属层之间形成高度在200μm以上的介质腔。制备方法为芯片加工；堆叠焊球结构安装；用热压焊接工艺将芯片焊接在多层电路基板上；将芯片电容安装在接地焊盘上，通过引线与该侧的安装信号焊盘互连。保证了保证化合物半导体芯片的宽带射频性能，同时与化合物半导体芯片加工工艺和微组装工艺兼容，工艺流程短、灵活性好；通过将芯片电容集成在芯片背面的方式提高系统集成密度。

Description

一种芯片倒装结构及制作方法
技术领域
本发明涉及芯片倒装技术领域，更具体地讲，涉及一种芯片倒装结构及制作方法。
背景技术
芯片倒装是系统提升集成密度的重要方式，通过焊球代替键合引线实现芯片与外围电路的互连，省去了引线扇出焊盘所占用的面积，降低了互连寄生参数，在射频电路集成领域也出现了多种集成方案，相关专利包括：JP4035138B2，CN110429072A等。
在射频集成技术领域，化合物半导体芯片包括GaAs、GaN等，具有宽禁带、高电子迁移率、高击穿强度的独特优势，是宽带高性能系统集成的优选芯片。
然而，GaAs、GaN芯片倒装存在以下技术难点：
1、化合物半导体芯片表面需存在电磁波传输的介质腔，现有倒装技术通常将这种介质腔高度限制在60μm左右的焊点高度之内，将影响宽带芯片性能，严重时导致芯片自激烧毁；
2、中国发明专利CN108269791A提出在芯片有源区域对应基板设置空腔的方式降低了基板设计加工的灵活性；与硅基芯片主要采用的铜互连体系不同，化合物半导体芯片互连材料为金，同时典型芯片厚度约100μm，互连材料的不兼容性与过薄的厚度为常规晶圆级微凸点加工方式(包括锡铅球与铜柱锡帽凸点)带来较大困难，需要综合使用晶圆级临时键合、解键合以及厚胶光刻与电镀工艺制备微凸点，工艺流程复杂；
3、日本发明专利JP4035138B2提出的金凸点高度低，影响了介质腔高度；化合物半导体芯片的IO接口位置通常要求增加分立的芯片电容，起到隔直、去耦、稳压等作用，当芯片采用倒装结构集成，这些芯片电容仍需要占据大量集成面积，降低了倒装所带来的技术优势，影响了系统集成密度提升。
针对以上这些问题，现有技术尚未给出解决方案。
发明内容
本发明所要解决的技术问题是，提供一种芯片倒装结构及制作方法；有效的保证了保证化合物半导体芯片的宽带射频性能，同时与化合物半导体芯片加工工艺和微组装工艺兼容，工艺流程短、灵活性好；通过将芯片电容集成在芯片背面的方式提高系统集成密度。
本发明解决技术问题所采用的解决方案是：
一方面，
一种芯片倒装结构，包括设置有有源区的芯片、多层电路基板、设置在芯片与多层电路基板之间堆叠焊球结构,以及芯片电容；
所述多层电路基板包括位于有源区正下方的表层介质层、位于表层介质层远离有源区一侧的金属层，位于表层介质层上且与堆叠焊球结构互连接的表层焊盘、设置在表层介质层内且用于连通表层焊盘与金属层的互连孔；
所述有源区与金属层之间形成高度在200μm以上的介质腔；所述表层介质层位于介质腔内。
本发明通过在芯片与多层电路基板之间设置堆叠焊球结构，并结合多层电路基板表层介质层，从而获得加大的介质腔，有效的保证化合物半导体芯片(GaAs、GaN)的宽带射频性能，同时倒装芯片加工工艺与化合物半导体芯片加工工艺兼容和微组装工艺兼容，工艺流程短、灵活性好；通过将芯片电容集成在芯片背面的方式提高系统集成密度。
在一些可能的实施方式中，所述芯片为化合物半导体芯片，所述芯片的上下两侧分别设置有信号焊盘，芯片上设置有与信号焊盘对应的信号孔；所述堆叠焊球结构与芯片下侧的信号焊盘连接；所述芯片远离多层电路基板的一侧还设置有接地焊盘，所述芯片电容安装在接地焊盘上且与芯片远离多层电路基板一侧的信号焊盘连接。
在一些可能的实施方式中，所述堆叠焊球结构的高度为100μm-200μm，堆叠焊球结构中焊球的尺寸为60μm-120μm；所述堆叠焊球结构包括与芯片连接的焊球一、分别焊球一与多层电路基板连接的焊球二。
在一些可能的实施方式中，所述焊球一为金球，其数量为1-3个；所述焊球二为低温钎料焊球，采用AuSn、AuIn或InPb制成。
在一些可能的实施方式中，所述多层电路基板为低温共烧陶瓷基板或多层高频印制基板；所述表层介质层的层数为一层或两层。
在一些可能的实施方式中，所述多层电路基板与焊球二互连的输入/输出端口均为接地共面波导结构。
另一方面，
一种芯片倒装结构的制作方法，具体包括以下步骤：
芯片加工；其中信号孔与芯片的接地孔一同时加工，芯片背面的焊盘与晶圆切割道图形同时加工；分片获得单颗芯片；
堆叠焊球结构安装；在芯片靠近多层电路基板的一侧设置焊球一；在多层电路基板靠近芯片的一侧设置焊球二；
采用热压焊接工艺将芯片焊接在多层电路基板上；
将芯片电容安装在芯片远离多层电路基板一侧的接地焊盘上，通过引线与该侧设置的信号焊盘的互连。
在一些可能的实施方式中，所述在芯片靠近多层电路基板的一侧设置焊球一，具体是指采用超声热压焊的方式将焊球一焊接在芯片上。
在一些可能的实施方式中，所述在多层电路基板靠近芯片的一侧设置焊球二，具体是指采用钢网印刷或激光植球的方式将焊球二安装在多层电路基板的表层焊盘上。
在一些可能的实施方式中，在将芯片焊接在多层电路基板上时，焊接周期为5-20s,焊接环境为氮气，在焊料融化后，控制热压焊接设备的吸嘴向靠近多层电路基板一侧移动5-10μm。
与现有技术相比，本发明的有益效果：
本发明使用堆叠焊球结构结合多层电路基板的电路结构实现了200μm以上的介质腔，满足了宽带芯片的应用需求；
本发明的倒装芯片加工工艺以及芯片镀层体系与化合物半导体芯片加工工艺相兼容，未引入更多的晶圆级加工过程，采用分片后再植球的方式以及热压倒装工艺与微组装工艺兼容，工艺流程短、灵活性好。
本发明将芯片电容集成在芯片远离多层电路基板的一侧，并通过其穿过信号孔实现了电容与芯片的有源区的有源电路的连接；与集成在芯片内的芯片电容相比，可以实现更大的电容值；与集成在转接板、封装基板表面的分立芯片电容相比，有效的利用了芯片背面的空间，节约了系统集成面积。
本发明使用热压焊接工艺实现芯片的倒装焊接，通过控制焊接工艺参数可严格控制焊料塌陷高度，避免了由于焊料塌陷高度不一致所带来的射频性能偏移。
附图说明
图1为本发明的结构示意图；
图2为本发明中多层电路基板的俯视图；
图3为本发明中制作方法的工艺流程图；
其中：1、芯片；2、有源区；3、信号孔；4、接地孔一；5、焊球一；6、焊球二；7、接地焊盘；9、信号焊盘；10、芯片电容；11、表层介质层；12、表层焊盘；13、金属层；14、介质；15、互连孔。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。
在本发明的描述中，需要理解的是，指示方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的附图中，需要理解的是，不具有相互替代性的不同技术特征显示在同一附图，仅是为了便于简化附图说明及减少附图数量，而不是指示或暗示参照所述附图进行描述的实施例包含所述附图中的所有技术特征，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。本申请所提及的"第一"、"第二"以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，"一个"或者"一"等类似词语也不表示数量限制，而是表示存在至少一个。在本申请实施中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个定位柱是指两个或两个以上的定位柱。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面对本发明中进行详细说明。
请参阅图1-图3；
一方面，
一种芯片1倒装结构，包括设置有有源区2的芯片1、多层电路基板、设置在芯片1与多层电路基板之间堆叠焊球结构,以及芯片电容10；
所述多层电路基板包括位于有源区2正下方的表层介质层11、位于表层介质层11远离有源区2一侧的金属层13，位于表层介质层11上且与堆叠焊球结构互连接的表层焊盘12、设置在表层介质层11内且用于连通表层焊盘12与金属层13的互连孔15；
所述有源区2与金属层13相互靠近一侧形成高度在200μm以上的介质腔；所述表层介质层11位于介质腔内。
通过有源区2外侧的堆叠焊球结构与互连孔15相互配合实现多个倒装芯片1之间的信号隔离。
这里所描述的芯片1的底部是指芯片1靠近多层电路基板的一侧；其中，有源区2也位于该侧。
这里所描述的位于有源区2正下方的表层介质层11是指，有源区2在多层电路基板上的投影区域内设置表层介质层11。
有源区2位于堆叠焊球结构之间，堆叠焊球结构为两个；两个堆叠焊球结构与介质腔之间形成走线区域。
本发明通过在芯片1与多层电路基板之间设置堆叠焊球结构，从而获得加大的介质腔，有效的保证化合物半导体芯片(GaAs、GaN)的宽带射频性能，同时与化合物半导体芯片加工工艺和微组装工艺兼容，工艺流程短、灵活性好；同时倒装芯片加工工艺与化合物半导体芯片加工工艺兼容和微组装工艺兼容，工艺流程短、灵活性好；通过将芯片电容集成在芯片背面的方式提高系统集成密度。
在一些可能的实施方式中，所述芯片1的上下两侧分别设置有信号焊盘9，芯片1上设置有与信号焊盘9对应的信号孔3；所述堆叠焊球结构与芯片1下侧的信号焊盘9连接。
在一些可能的实施方式中，所述堆叠焊球结构的高度为100μm-200μm，堆叠焊球结构中焊球的尺寸为60μm-120μm；所述堆叠焊球结构包括与芯片1连接的焊球一5、分别焊球一5与多层电路基板连接的焊球二6。
焊球一5和/或焊球为可以为圆球状、也可以为椭圆形球状；
当为圆球状时，其直径为60μm-120μm；
当为椭圆形球状时，其长轴与短轴的长度均在60μm-120μm；
这里所描述的堆叠焊球结构的高度是指焊球一5、焊球二6连接的整体高度。
在一些可能的实施方式中，所述焊球一5为金球，其数量为1-3个；所述焊球二6为低温钎料焊球，采用AuSn、AuIn或InPb制成。
当焊球一5为2个或3个时，焊球一5依次与芯片1靠近多层电路基板一侧的信号焊盘9连接，且通过信号孔3与芯片1另外一侧的信号焊盘9连通；焊球二6则与靠近多层电路基板的焊球一5连接，焊球一5与表层焊盘12连接从而实现芯片1与多层电路基板的连接。
其中，芯片1的接地焊盘7、信号焊盘9的表面金属均为金层
在一些可能的实施方式中，所述芯片1为化合物半导体芯片，所述芯片1的上下两侧分别设置有信号焊盘9，芯片1上设置有与信号焊盘9对应的信号孔3；所述堆叠焊球结构与芯片1下侧的信号焊盘9连接；所述芯片1远离多层电路基板的一侧还设置有接地焊盘7，所述芯片电容10安装在接地焊盘7上且与芯片1远离多层电路基板一侧的信号焊盘9连接。
芯片电容10安装在芯片1远离多层电路基板一侧的接地焊盘7上，其上表面通过引线与该侧设置的信号焊盘9的互连，实现与芯片1上的信号孔3互连。通过将芯片电容10集成在芯片1背面的方式提高系统集成密度。
多层电路基板为低温共烧陶瓷基板或多层高频印制基板；所述表层介质层11的层数为一层或两层，在所述有源区2与表层介质层11之间设置有介质14。这里所描述的介质14可以为空气、也可以为底填料；
当为一层时，金属层13位于表层介质层11远离芯片1的一侧；
当为两层时，包括由上至下层叠设置的，表层介质一、表层介质二，表层介质二位于表层介质一远离芯片1的一侧，金属层13位于表面介质二远离表面介质一的一侧。
在一些可能的实施方式中，所述多层电路基板与焊球二6互连的输入/输出端口均为接地共面波导结构。
优选的，表层焊盘12的材料为Au、NiPdAu或NiAu。
金属层13不设置在表层介质层11中，是位于表层介质层11远离介质14的一侧；表层焊盘12通过互连孔15与作为地层的金属层13连接，从而实现芯片1与地层的连接。
优选的，所述多层电路基板与芯片1互连的射频输入/输出端口结构为CPWG结构。
优选的，在多层电路基板与芯片1互连的射频输入/输出端口位置设置匹配枝节。
另一方面，
一种芯片倒装结构的制作方法，具体包括以下步骤：
芯片1加工；其中信号孔3与芯片1的接地孔一4同时加工，芯片背面的焊盘与晶圆切割道图形同时加工，分片获得单颗芯片；
这里所描述的芯片背面的焊盘是指，芯片1远离多层电路基板一侧的信号焊盘9和接地焊盘7。
堆叠焊球结构安装；在芯片1靠近多层电路基板的一侧设置焊球一5；在多层电路基板靠近芯片1的一侧设置焊球二6；
采用热压焊接工艺将芯片1焊接在多层电路基板上；
将芯片电容10安装在芯片1远离多层电路基板一侧的接地焊盘7上，通过引线与该侧设置的信号焊盘9的互连。
在一些可能的实施方式中，所述在芯片1靠近多层电路基板的一侧设置焊球一5，具体是指采用超声热压焊的方式将焊球一5焊接在芯片1上。
在一些可能的实施方式中，所述在多层电路基板靠近芯片1的一侧设置焊球二6，具体是指采用钢网印刷或激光植球的方式将焊球二6安装在多层电路基板的表层焊盘12上。
在一些可能的实施方式中，在将芯片1焊接在多层电路基板上时，焊接周期为5-20s,焊接环境为氮气，在焊料融化后，控制热压焊接设备的吸嘴向靠近多层电路基板一侧移动5-10μm。
优选的，在芯片1集成组装完后，对于芯片1与多层电路板之间的间隙，可进行填充加固。
实施例：
芯片1为GaAs芯片1，信号焊盘9、接地焊盘7的表面金属均为金层。
如图1所示，堆叠焊球结构中，与芯片1接触的焊球为金球，堆叠个数为2个；与多层电路基板接触的焊球为AuIn焊球；焊球直径为80μm-100μm；整体高度为150μm-200μm。
如图2所示，多层电路基板为多层高频印制板，表层介质层11与芯片1的有源区2对应的区域的表面不设置金属层13，而在表层介质层11的背面设置金属层13。多层电路基板与芯片1互连的射频输入/输出端口结构为CPWG结构。
该实施例的制备方法如图3所示，包括以下步骤：
步骤(1)：提供包含信号孔3、接地孔一4、信号焊盘9、接地焊盘7的芯片1。该芯片1的信号孔3与接地孔一4同时加工，远离多层电路基板一侧的信号焊盘9与接地焊盘7与晶圆切割道图形同时加工，，分片获得单颗芯片。
步骤(2)：提供多层电路基板，表层焊盘12材料为NiPdAu。
步骤(3)：在芯片1靠近多层电路基板一侧的信号焊盘9上通过超声热压焊设置2个焊球，第二个焊球堆叠在第一个焊球表面。
步骤(4)：在多层电路基板的表层焊盘12上通过钢网印刷设置AuIn焊球。
步骤(5)：使用热压焊接工艺将芯片1焊接在多层电路基板上，焊接周期为10s，焊接环境为N2，焊料熔化后吸嘴下移高度6μm-8μm。在焊接完成后，对芯片1与多层电路基板之间的空隙进行下填充加固。
步骤(6)：将芯片电容10使用导电胶粘接在芯片1的接地焊盘7上，通过引线键合实现与芯片1远离多层电路基板一侧的信号焊盘9的互连。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (9)

1.一种芯片倒装结构，其特征在于，包括设置有有源区的芯片、多层电路基板、设置在芯片与多层电路基板之间堆叠焊球结构,以及芯片电容；
所述多层电路基板包括位于有源区正下方的表层介质层、位于表层介质层远离有源区一侧的金属层，位于表层介质层上且与堆叠焊球结构互连接的表层焊盘、设置在表层介质层内且用于连通表层焊盘与金属层的互连孔；
所述有源区与金属层之间形成高度在200μm以上的介质腔；
所述芯片为化合物半导体芯片，所述芯片的上下两侧分别设置有信号焊盘，芯片上设置有与信号焊盘对应的信号孔；所述堆叠焊球结构与芯片下侧的信号焊盘连接；所述芯片远离多层电路基板的一侧还设置有接地焊盘，所述芯片电容安装在接地焊盘上且与芯片远离多层电路基板一侧的信号焊盘连接。
2.根据权利要求1所述的一种芯片倒装结构，其特征在于，所述堆叠焊球结构的高度为100μm-200μm，堆叠焊球结构中焊球的尺寸为60μm-120μm；所述堆叠焊球结构包括与芯片连接的焊球一、与多层电路基板连接的焊球二。
3.根据权利要求2所述的一种芯片倒装结构，其特征在于，所述焊球一为金球，其数量为1-3个；所述焊球二为低温钎料焊球，采用AuSn、AuIn或InPb制成。
4.根据权利要求2所述的一种芯片倒装结构，其特征在于，所述多层电路基板为低温共烧陶瓷基板或多层高频印制基板；所述表层介质层的层数为一层或两层。
5.根据权利要求1所述的一种芯片倒装结构，其特征在于，所述多层电路基板与焊球二互连的输入/输出端口均为接地共面波导结构。
6.根据权利要求1-5任一项所述的一种芯片倒装结构的制作方法，其特征在于，具体包括以下步骤：
芯片加工；其中信号孔与芯片的接地孔一同时加工，芯片背面的焊盘与晶圆切割道图形同时加工，分片获得单颗芯片；
堆叠焊球结构安装；在芯片靠近多层电路基板的一侧设置焊球一；在多层电路基板靠近芯片的一侧设置焊球二；
采用热压焊接工艺将芯片焊接在多层电路基板上；
将芯片电容安装在芯片远离多层电路基板一侧的接地焊盘上，通过引线与该侧设置的信号焊盘的互连。
7.根据权利要求6所述的一种芯片倒装结构的制作方法，其特征在于，所述在芯片靠近多层电路基板的一侧设置焊球一，具体是指采用超声热压焊的方式将焊球一焊接在芯片上。
8.根据权利要求7所述的一种芯片倒装结构的制作方法，其特征在于，所述在多层电路基板靠近芯片的一侧设置焊球二，具体是指采用钢网印刷或激光植球的方式将焊球二安装在多层电路基板的表层焊盘上。
9.根据权利要求8所述的一种芯片倒装结构的制作方法，其特征在于，在将芯片焊接在多层电路基板上时，焊接周期为5-20s,焊接环境为氮气，在焊料融化后，控制热压焊接设备的吸嘴向靠近多层电路基板一侧移动5-10μm。
CN202110434189.5A 2021-04-22 2021-04-22 一种芯片倒装结构及制作方法 Active CN113224032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110434189.5A CN113224032B (zh) 2021-04-22 2021-04-22 一种芯片倒装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110434189.5A CN113224032B (zh) 2021-04-22 2021-04-22 一种芯片倒装结构及制作方法

Publications (2)

Publication Number Publication Date
CN113224032A CN113224032A (zh) 2021-08-06
CN113224032B true CN113224032B (zh) 2022-09-20

Family

ID=77088351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110434189.5A Active CN113224032B (zh) 2021-04-22 2021-04-22 一种芯片倒装结构及制作方法

Country Status (1)

Country Link
CN (1) CN113224032B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114433971B (zh) * 2021-12-20 2023-07-25 中国电子科技集团公司第二十九研究所 一种使用磁振颗粒辅助进行堆叠焊接的方法
CN114759015B (zh) * 2022-03-02 2023-06-02 中国电子科技集团公司第二十九研究所 一种大功率射频芯片三维堆叠集成结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641431B1 (ko) * 1996-09-27 2007-06-04 코닌클리케 필립스 일렉트로닉스 엔.브이. 전자기파처리장치
US6130483A (en) * 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
CN105070699B (zh) * 2015-07-31 2018-03-27 中国电子科技集团公司第二十六研究所 一种异构集成无源射频滤波器的射频前端模拟集成芯片
DE102017212763A1 (de) * 2017-07-25 2019-01-31 Infineon Technologies Ag Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung

Also Published As

Publication number Publication date
CN113224032A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US8022557B2 (en) Near chip scale semiconductor packages
KR101581971B1 (ko) 플립 칩 반도체 부품 패키징 방법 및 플립 칩 반도체 부품 패키지
CN113224032B (zh) 一种芯片倒装结构及制作方法
US7545029B2 (en) Stack microelectronic assemblies
US20180240789A1 (en) Stackable electronic package and method of fabricating same
US20050230797A1 (en) Chip packaging structure
US9761547B1 (en) Crystalline tile
US10910705B2 (en) Antenna in package device having substrate stack
KR20150068495A (ko) 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US9041182B2 (en) Semiconductor package and method of manufacturing the same
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
EP2645416A1 (en) Stacked module
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN114759015B (zh) 一种大功率射频芯片三维堆叠集成结构及其制备方法
CN114613751B (zh) 一种大功率立体堆叠三维集成射频前端微系统
KR20230010170A (ko) 반도체 장비 및 제조방법
CN114725068B (zh) 一种保持元件高q值的低剖面三维集成射频模组
EP2075828A1 (en) Semiconductor device and a method for aligining and bonding a first and second element for the fabrication of a semiconductor device
JP3914059B2 (ja) 高周波回路モジュール
CN109494164A (zh) 一种制备小型化开关滤波器的方法
KR100631509B1 (ko) 반도체 소자의 모듈 패키지 및 그 제조방법
EP4312308A1 (en) Integrated antennas on side wall of 3d stacked die
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法
US20030057569A1 (en) Semiconductor device
Wai et al. Development of Flip-Chip Packaging for Monolithic Microwave Integrated Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant