CN109300772A - 器件以及用于制造器件的方法 - Google Patents

器件以及用于制造器件的方法 Download PDF

Info

Publication number
CN109300772A
CN109300772A CN201810827653.5A CN201810827653A CN109300772A CN 109300772 A CN109300772 A CN 109300772A CN 201810827653 A CN201810827653 A CN 201810827653A CN 109300772 A CN109300772 A CN 109300772A
Authority
CN
China
Prior art keywords
semiconductor substrate
interarea
beol layer
lateral part
beol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810827653.5A
Other languages
English (en)
Inventor
C·卡陶
U·塞德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109300772A publication Critical patent/CN109300772A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及器件以及用于制造器件的方法。例如，用于制造器件的方法包括五个基本步骤：“提供具有RF器件的半导体衬底”；“在半导体衬底的第一主面上提供BEOL层堆叠”；“将载体结构附接到BEOL层堆叠的第一主面”；“去除半导体衬底与器件区域横向邻接以暴露BEOL层堆叠的第二主面的横向部分的横向部分；以及“在BEOL层堆叠的第二主面的横向部分处开放BEOL层堆叠的接触区域”。

Description

器件以及用于制造器件的方法
技术领域
本文描述的实施例涉及用于制造器件的方法以及器件本身。
背景技术
高性能器件(如RF器件)通常对线性度和低损耗有很高的要求。由于电路装置的有源和无源部件以及例如与器件衬底的电容和电感交互，RF器件的性能通常受到限制。明显地，衬底内的电荷引起这种交互。
发明内容
本发明的实施例提供了一种用于制造器件的方法。该方法包括五个基本步骤：“提供具有RF器件的半导体衬底”；“在半导体衬底的第一主面上提供BEOL层堆叠”；“将载体结构附接至BEOL层堆叠的第一主面”；“去除半导体衬底的横向部分，该横向部分与器件区域横向邻接以暴露BEOL层堆叠的第二主面的横向部分”；以及“在BEOL层堆叠的第二主面的横向部分处开放BEOL层堆叠的接触区域”。
关于载体结构，应该指出的是，根据实施例，执行载体结构的附接，使得载体结构永久地附接至BEOL层堆叠，即，该载体结构属于最终产品。
根据一个实施例中，通过从半导体衬底的第二主面(即，与第一主面相对)去除半导体衬底的横向部分来执行去除步骤。根据实施例，可通过湿和/或干蚀刻来执行去除。
根据另一实施例，BEOL层堆叠被形成为包括一个或多个金属化层以及连接至一个或多个金属化层的一个或多个金属接触件，其中至少一个金属接触件形成BEOL层堆叠的接触区域，并且其中一个或多个金属接触件被隐埋在BEOL层堆叠的第二主面下方，并且其中金属接触件包括钨。
根据一个实施例，BEOL层堆叠的一个或多个金属化层被形成为使得RF器件电连接至至少一个金属层。
根据实施例，开放接触区域的步骤被执行直到蚀刻停止结构，其中BEOL层堆叠的金属化层以及BEOL层堆叠的金属接触件中的至少一个被有效用作蚀刻停止结构。
根据一个实施例，该方法包括：在BEOL层堆叠的暴露接触区域处形成接触元件。例如，接触件可以包括金属柱或焊球。根据一个实施例，RF器件包括体硅RF器件。
根据一个实施例，该方法还包括：在去除半导体衬底的横向部分之后，在BEOL层堆叠的第二主面的暴露横向部分上形成隔离件层。执行这种形成，使得隔离件被形成在BEOL层堆叠的第二主面、半导体衬底的第二主面的所有暴露部分上以及BEOL层堆叠或RF器件的暴露横向侧壁上。这里，根据实施例，开放BEOL层堆叠的横向部分的步骤可以包括：在BEOL层堆叠的接触区域处部分地去除隔离件层。根据实施例，去除半导体衬底的横向部分的步骤包括蚀刻半导体衬底的横向部分。
根据实施例，半导体衬底包括在半导体衬底的第一主面处集成在又一器件区域中的又一RF器件和电气器件中的至少一个，又一器件区域与器件区域横向隔开。在这种情况下，可以执行BEOL层堆叠的形成，使得RF器件电连接到又一RF器件和电器件中的至少一个。这里，去除半导体衬底的横向部分的步骤可以通过去除半导体衬底的横向部分来执行，该横向部分与半导体衬底的器件区域和又一器件区域横向邻接以暴露BEOL层堆叠的第二主面的横向部分，其中在器件区域和又一器件区域之间形成凹部。
根据另一实施例，该方法还包括：通过用模制材料覆盖BEOL层堆叠的第二主面的暴露横向部分的至少一部分来封装器件的步骤。对于具有两个RF器件或者一个RF器件和一个其他电器件的实施例，可以执行封装器件的步骤，使得凹部至少部分地用模制材料填充。
根据另一实施例，该方法还包括：在去除半导体衬底的侧向部分之前，从半导体衬底的第二主面减薄半导体衬底的步骤；和/或其中减薄执行到10μm到100μm或5μm到250μm的目标深度。
另一个实施例提供了一种器件，包括半导体衬底、BEOL层堆叠、载体结构、凹部和暴露接触区域。半导体衬底包括在半导体衬底的第一主面处集成到器件区域中的RF器件。BEOL层堆叠布置在半导体衬底的第一主面上，其中BEOL层堆叠的第二主面布置在半导体衬底的第一主面处。载体结构被附接至BEOL层堆叠的第一主面。半导体衬底内的凹部布置在横向部分中，该横向部分与半导体衬底的器件区域横向邻接并暴露BEOL层堆叠的第二主面的横向部分。暴露的横向部分是BEOL层堆叠的第二主面处的BEOL层堆叠的所谓接触区域。
根据又一实施例，半导体衬底包括又一RF器件和在半导体衬底的第一主面处集成在又一器件区域中的电器件中的至少一个，又一器件区域与器件区域横向隔开，其中凹部形成在器件区域和又一器件区域之间。根据实施例，凹部可以至少部分地用模制材料填充。
根据一个实施例，BEOL层堆叠包括一个或多个金属化层和连接到一个或多个金属化层的一个或多个金属接触件，其中至少一个金属接触件形成BEOL层堆叠的接触区域。根据一个实施例，金属接触件包括钨。根据又一实施例，BEOL层堆叠包括一个或多个金属化层，其中一个金属化层形成BEOL层堆叠的接触区域。根据另一实施例，该器件包括BEOL层堆叠的暴露接触区域处的接触元件，其中接触元件包括金属柱或焊球。这里，接触元件可以延伸到高于凹部深度的高度。
根据一个实施例，该器件包括位于BEOL层堆叠的第二主面的暴露横向部分上的隔离件层。根据另一实施例，器件的载体结构永久地附接至BEOL层堆叠。
附图说明
下面，参照附图讨论实施例：
图1示出了根据基础实施例的用于制造器件的方法的示意性流程图；
图2a至图2i示出了根据改进实施例的用于制造器件的改进方法；
图3示出了根据一个实施例的器件的示意性框图；
图4a和图4b示出了根据又一实施例的用于从外部接触器件的不同实施方式的示意性框图；以及
图5示出了根据改进实施例的器件的示意性框图。
下面，参照附图讨论本文公开的教导的实施例。这里，为具有相同或相似功能的对象提供相同的参考标号，使得它们的描述相互可应用和可交换。
具体实施方式
图1示出了包括基础步骤110、115、120、130和140的方法100。在每个步骤中，示出了所得到的中间产品。
步骤110表示提供半导体衬底10，其包括在衬底10的第一主面10f处集成到半导体衬底10的器件区域10d中的RF器件12。从侧面角度来看，整个半导体衬底10可以划分为器件区域10d以及邻接或环绕器件区域10d的外围区域10p。换句话说，这意味着外围区域10p属于半导体衬底10与器件区域10d(即，形成RF器件12的体积部分)横向邻接的体积部分。RF器件12可以包括单个RF元件(如晶体管)或包括多个RF元件的RF电路。RF电路可以包括有源器件(诸如晶体管)和/或无源器件(诸如电阻器、电容器和电感器)。这里，应该注意，根据实施例，体硅可用于RF器件来形成体硅RF器件，即，半导体衬底可以包括体硅衬底。
对于下一步骤115，在第一主面10f上形成BEOL层堆叠14(BEOL＝后端制程)。BEOL层堆叠14通常包括多个金属层，它们嵌入到隔离材料中并且能够使RF器件12与外部元件或另一电元件或另一RF器件电连接。BEOL层堆叠14具有第一主面14f和第二主面，其中BEOL层堆叠14的第二主面布置在半导体衬底10的第一主面10f处。在BEOL层堆叠14内，形成所谓的接触区域14c，其被示例性地布置在BEOL层堆叠14的第二主面处或者隐埋在BEOL层堆叠14的第二主面下方。从侧面角度来看，接触区域14c布置在与外围区域10p对齐的配置中。
对于步骤120，例如使用粘合层(未示出)(诸如永久粘性材料或胶)，载体结构20(例如，永久载体结构)附接至BEOL层堆叠14的第一主面14f。载体衬底或载体结构20可以包括隔离或半隔离材料。应该注意，用于粘合层的所选胶也可以是隔离的。这些层的隔离特性作用，使得可以避免或至少部分地减少这些层和RF器件12内的电荷之间的交互。永久载体结构20可以永久地附接至BEOL层堆叠14，使得变为所得到最终产品的一部分。在该步骤120之后，器件可以反转到背侧。
在步骤130内，去除在RF器件12周围的通过半导体衬底12的阴影标记的一个或多个部分11。这里，例如使用研磨-抛光机器，半导体衬底10可以从其背侧(即，从第二主面10b)开始减薄。例如，使用蚀刻(诸如RIE(RIE＝反应离子))蚀刻或者干蚀刻或者一般地通过各向异性、各向同性蚀刻或它们的组合)来去除与器件区域10d横向邻接的外围或横向部分10p。执行该步骤130，以暴露BEOL层堆叠14的第二主面的横向部分。
在步骤140中，在BEOL层堆叠14的第二主面的暴露横向部分处开放BEOL层堆叠14的接触区域14c。例如，接触区域14c可以隐埋在BEOL层堆叠14的第二主面下方或者布置在BEOL层堆叠14的第二主面的横向部分上的任选隔离层下方。
因此，已经去除了半导体衬底的主要部分，使得相对于器件1所示，器件1没有或者几乎没有半导体材料。关于BEOL层堆叠14内的接触区域14c的位置，应该注意，不可经由第一主面14f进行其接触，因为载体附接至第一主面14f。备选地，经由BEOL层堆叠14的第二主面从背侧进行接触(例如，使用接触元件)。
高效率、低损耗和良好的线性行为是RF器件的设计的共同目标。已经发现了允许显著增加效率同时保持制造成本的方法。这里，应该尽可能避免其中构建RF器件的半导体材料。因此，在不被用作有源区域的外围区域内去除半导体衬底材料。该方法导致仅保留有源区域(例如，包括RF器件或RF电路装置)使得没有半导体衬底承载器件的情况。因此，例如使用能够使载体衬底布置为与有源区域隔开的粘合层，所谓的载体衬底(其可以具有隔离特性)被附接至器件。在去除半导体衬底的外围区域之前执行这种附接。所得到的产品是具有RF器件或RF电路装置的器件，其不再被引起RF器件与半导体材料内的自由电荷载体之间的交互的半导体材料所环绕，同时载体衬底被布置为与RF器件隔开(例如，由于BEOL层堆叠和/或粘合层)。
下面，将参照图2a至图2i讨论用于制造处理100的又一实施例。
图2a示出了该方法的第一步骤，即，接收完全处理的器件晶圆。这里，完全处理的器件晶圆包括原始衬底10_1，其包括器件12_1以及沉积在原始衬底10_1的第一主面10f_1上的BEOL层堆叠14_1。
图2b示出了器件晶圆10_1组装到载体结构的下一步骤，该载体结构包括可由硅、玻璃、陶瓷或其他隔离或非隔离材料制成的永久载体20_1。在该实施例中，载体结构附加地包括用于永久载体20_1的组装的永久胶或粘合层22_1。永久胶或粘合层22_1布置在BEOL层堆叠14_1的第一主面14f_1与永久载体20_1之间。执行附接，使得粘合层22_1覆盖BEOL层堆叠14_1的第一主面14f_1。永久粘合或胶层22_1可以具有20至100μm的厚度，或者50至120μm的厚度，或者一般为5至250μm。
通过图2c示出下一步骤。这里，从晶圆背侧10b_1减薄半导体衬底10_1。减薄的半导体衬底10_1的目标厚度可以在5和250μm之间，或者在10和100μm之间。选择该厚度，使得RF器件12_1或者用于承载器件12_1的所需衬底材料保留。可以通过机械和/或机械和化学处理的组合来执行减薄。
如图2d所示，此后去除布置为与RF器件12_1横向相邻的外围区域，如之前存在的半导体衬底10_1的轮廓所示。使用诸如传统的RIE蚀刻或Bosch蚀刻的干蚀刻。该步骤能够通过图案化芯片的硅背侧留下RF器件12_1来去除不想要的硅或半导体材料。结果是，尽可能多地去除载体10_1的硅，使得芯片的背侧具有通过有源部分或器件区域的相应厚度以及通过去除半导体衬底10_1的横向部分所形成的凹部来限定的拓扑。凹部暴露BEOL层堆叠14_1的第二主面。应注意，在暴露的第二主面下方可以布置接触区域14c_1。
图2e示出了在晶圆背侧的顶部(即，BEOL层堆叠14_1的第二主面的暴露横向部分和/或布置器件12_1的器件区域的背侧)上沉积隔离件材料26_1的任选步骤。例如，可通过共形沉积在晶圆背侧的所有暴露部分上形成隔离件26_1。即，隔离件26_1可形成在器件12_1的Si衬底、BEOL层堆叠14_1的暴露第二主面以及器件12_1的暴露横向侧壁上。隔离件26_1可以包括SiN、氧化物等(诸如聚酰亚胺)。在一个实施例中，隔离件26_1可以通过各种材料层的堆叠来形成，并且至少一个材料层可以包括之前提到的材料中的一种。
为了能够使RF器件12_1可经由接触区域14c_1与背侧电接触，从背侧以及BEOL层堆叠14_1开放隔离件26_1，例如直到隐埋在BEOL层堆叠14_1内的接触区域14c_1的下部金属化层。根据实施例，可以通过蚀刻来进行这种开放。这里，金属化层可具有蚀刻停止的目的。这通过图2f示出。
图2f示出了隔离件26_1的部分去除，其目的在于开放BEOL层堆叠14_1以及暴露接触区域14c_1。所得到的开口通过参考标号26o_1来表示。
此后，可以从背侧提供所谓的接触元件28p，使得可以外部接触器件1_1。图2g和图2h示出了这种接触元件28p的两种不同实施方式。
图2g以第一变型示出了布置在开口26o_1上或内的所谓Cu柱28p_1。Cu柱28p_1与BEOL层堆叠接触。Cu柱28p_1可通过利用焊帽(由高或低温焊料材料制成)的电化学沉积来构建。
备选地，代替柱28p_1，如图2h所示，可以使用所谓的焊球28s_1。焊球28s_1也布置在开口26o内，使得同样与BEOL层堆叠的金属化层接触。焊球28s_1可以通过电化学沉积或通过球置放技术来构建。
Cu柱28p_1和焊球28s_1被实施，使得关于它们在RF器件12_1上方的高度延伸，即，它们高于凹部。这能够使器件1_1可从背侧接触，例如通过使器件1_1的背侧在板上来安装器件1_1。
图2i示出了在其前侧20f_1处减薄永久载体衬底20_1的任选步骤。这具有减小器件1_1的厚度的目的，使得器件1_1适应更小的封装。这种减薄能够适应于不同的封装厚度。
此后，可以执行任选的封装处理，以形成用于芯片的壳体。
图3示出了完成的器件1_2的示意性表示。可以看出，器件1_2包括附接至BEOL层堆叠14_2的结构20_2。BEOL层堆叠14_2包括金属化层14m_2，其接触RF器件12_2。凸起(或者一般为接触元件28p_2)布置在RF器件12_2的侧面，即与器件12_2横向偏离，即在BEOL层堆叠14_2的接触区域上。使用接触元件28p_2将整个器件1_2安装至另一衬底(诸如由参考符号30表示的PCB板)。根据实施例，例如可以使用模塑料来封装器件。例如，模塑料可以布置在RF器件12_2和凸起28p_2之间的区域内。通过参考标号33来标记用于模塑料的该区域。
上面结合图1至图3描述的器件1、1_1和1_2可用于高性能RF产品，诸如RF开关、LNA和MM波器件。在所有这些应用中，器件1、1_1和1_2可提供减小损耗和非线性，因为器件1、1_1和1_2的结构避免了RF器件12、12_1和12_2周围的外围中的自由电荷。此外，应该注意，制造努力较低，因为可以使用传统的材料和技术。
参照图4a和图4b，将讨论可如何设计BEOL层堆叠的两种不同的变型，使得BEOL层堆叠的金属化层可从背侧接触。
图4a示出了图2i的部分的放大图。这里，通过参考标号26_3来标记隔离层。BEOL层堆叠14_3包括金属化层14m_3，其可以包括从M1开始到M4的堆叠焊盘。这里，堆叠焊盘M1至M4的焊盘可以通过多个通孔14v_3相互连接。在BEOL层堆叠的第二主面下方，可以布置堆叠焊盘的第一焊盘M1。第一焊盘M1可以包括铜，并且可以在Cu柱28p_3的制造期间用作蚀刻停止结构。
图4b示出了第一焊盘M1连接至钨接触件14w的备选实施例。这些钨接触件14w是BEOL层堆叠14_3的金属接触件，其可用作Cu柱28p_3的制造期间的蚀刻停止部。
图5示出了器件1_4的示意图和透明顶视图。例如，器件1_4包括三个RF器件(如RF元件或RF电路装置)，它们通过参考标号12a_4至12c_4来表示。三个RF器件12a_4至12c_4(通常为两个或更多个RF器件)通过由参考标号14_4标记的线层的后端相互连接。具有器件12a_4至12c_4的器件区域之间的区域如上所述进行处理，使得去除环绕器件区域的硅或半导体材料，并且形成也称为空腔的凹部。
通过参考标号15_4表示凹部(没有或几乎没有硅的区域)。在封装处理期间，可以填充或部分填充凹部15_4。因此，根据实施例，凹部15_4可包括模塑料。
根据另一实施例，器件10_4具有与三个RF器件12a_4至12c_4相邻的另一电路装置13_4。该有源或无源元件13_4可以包括模拟和/或数字电路装置(如控制器或逻辑)，其还通过区域15_4凹部与RF器件12a_4至12c_4分离。
根据另一实施例，线层堆叠14_4的后端可以包括无源RF器件14p_4。该RF器件14p_4可以仅布置在线层14_4的后端中。RF器件14p_4的区域通过凹部15_4与其他器件12a_4至12c_3或13_4横向分离。作为无源RF器件14p_4的备选，可以布置另一电器件(如电阻器或电容器)。
根据另一实施例，器件1_4可以包括布置在线层堆叠14_4的后端内的一个或多个焊盘。这些焊盘通过参考标号28p_4来标记。如图所示，焊盘28p_4可以布置为环绕或者横向环绕器件12a_4至12c_3和13_4或者在专用区域14d_4内或者与属于元件14p_4的区域相邻。
上述方法能够并行地制造多个芯片。多个芯片此后被划分，以得到单个芯片。在划分之后，每个芯片都包括RF器件和载体衬底，其中载体衬底不再是晶圆的形状。然而，术语衬底还表示划分之后的载体衬底。
尽管在器件的上下文中描述了一些方面，但应该清楚，这些方面还表示对应方法的描述，其中框或元件对应于方法步骤或者方法步骤的特性。类似地，在方法步骤的上下文中描述的方面还表示对应框或项或对应装置的特性的描述。
上述实施例仅仅用于说明本发明教导的原理。应该理解，本文描述的布置和细节的修改和变型对于本领域技术人员来说是明显的。关于上述实施例，应该注意，本领域技术人员例如可以通过在上面讨论的层之间插入附加中间层来改进实施例。这种修改不影响本文公开的教导。因此，修改的实施方式被权利要求限定的保护范围覆盖。因此，意图仅限于迫在眉睫的专利权利要求的范围，而不是通过描述和解释此处的实施方式所呈现的具体细节。

Claims (27)

1.一种用于制造器件(1、1_1、1_2、1_4)的方法(100)，包括：
提供(110)半导体衬底(10、10_1、10_2、10_4)，所述半导体衬底具有在所述半导体衬底(10、10_1、10_2、10_4)的第一主面(10f、10f_1)处集成到器件区域(10d)中的RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)；
在所述半导体衬底(10、10_1、10_2、10_4)的第一主面(10f、10f_1)上提供(115)BEOL层堆叠(14、14_1、14_2、14_3、14_4)，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面布置在所述半导体衬底(10、10_1、10_2、10_4)的第一主面(10f、10f_1)处；
将载体结构(20、20_1、20_2)附接(120)至所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第一主面(14f、14f_1)；
去除(130)所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)，所述横向部分与所述半导体衬底(10、10_1、10_2、10_4)的器件区域(10d)横向邻接并且暴露所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的横向部分；以及
在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的横向部分处，开放(140)所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的接触区域(14c、14c_1)。
2.根据权利要求1所述的方法(100)，其中通过从所述半导体衬底(10、10_1、10_2、10_4)的第二主面去除(130)所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)来执行去除(130)的步骤。
3.根据权利要求1或2所述的方法(100)，其中开放(140)所述接触区域(14c、14c_1)的步骤被执行直到蚀刻停止结构，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的金属化层(14m_2)和所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的金属接触件(14w_3)中的至少一个被有效用作所述蚀刻停止结构。
4.根据前述权利要求中任一项所述的方法(100)，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)包括一个或多个金属化层(14m_2)和连接至所述一个或多个金属化层(14m_2)的一个或多个金属接触件(14w_3)，其中所述金属接触件(14w_3)中的至少一个形成所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的所述接触区域(14c、14c_1)，并且其中所述一个或多个金属接触件(14w_3)被隐埋在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面下方，并且其中所述金属接触件(14w_3)包括钨。
5.根据权利要求4所述的方法(100)，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)被形成为使得所述RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)电连接至所述一个或多个金属化层(14m_2)中的至少一个。
6.根据前述权利要求中任一项所述的方法(100)，还包括：
在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的暴露接触区域(14c、14c_1)处形成接触元件(28p_1、28p_2、28p_3、28p_4)，所述接触元件(28p_1、28p_2、28p_3、28p_4)包括金属柱或焊球。
7.根据前述权利要求中任一项所述的方法(100)，其中执行附接(120)所述载体结构(20、20_1、20_2)的步骤，使得所述载体结构(20、20_1、20_2)永久地附接至所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)。
8.根据前述权利要求中任一项所述的方法(100)，还包括：
在去除所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)之后，在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的暴露横向部分(10p)上形成隔离件层；并且
其中执行形成，使得所述隔离件形成在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面、所述半导体衬底(10、10_1、10_2、10_4)的第二主面的所有暴露部分上以及所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)或所述RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)的暴露横向侧壁上。
9.根据权利要求8所述的方法(100)，其中开放(140)所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的横向部分(10p)的步骤包括：在所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的所述接触区域(14c、14c_1)处部分地去除(130)所述隔离件层。
10.根据前述权利要求中任一项所述的方法(100)，其中去除(130)所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)的步骤包括：蚀刻所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)。
11.根据前述权利要求中任一项所述的方法(100)，还包括：
通过用模制材料(33)覆盖所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的暴露横向部分(10p)的至少一部分来封装所述器件(1、1_1、1_2、1_4)。
12.根据前述权利要求中任一项所述的方法(100)，其中所述半导体衬底(10、10_1、10_2、10_4)包括又一RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)以及在所述半导体衬底(10、10_1、10_2、10_4)的第一主面处集成到又一器件(1、1_1、1_2、1_4)区域中的电器件(1、1_1、1_2、1_4)，所述又一器件(1、1_1、1_2、1_4)区域与所述器件区域(10d)横向隔开。
13.根据权利要求12所述的方法(100)，其中执行形成所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)，使得所述RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)电连接至所述又一RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)和所述电器件(1、1_1、1_2、1_4)中的至少一个。
14.根据权利要求12或13所述的方法(100)，其中去除(130)所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)的步骤通过去除(130)所述半导体衬底(10、10_1、10_2、10_4)的与所述半导体衬底(10、10_1、10_2、10_4)的所述器件区域(10d)和所述又一器件区域横向邻接的横向部分(10p)来执行，以暴露所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的横向部分(10p)，其中凹部形成在所述器件区域(10d)和所述又一器件区域之间。
15.根据权利要求14所述的方法(100)，其中在封装所述器件(1、1_1、1_2、1_4)的步骤中，所述凹部至少部分地用所述模制材料(33)填充。
16.根据权利要求1所述的方法(100)，其中所述RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)包括体硅RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)。
17.根据权利要求2所述的方法(100)，包括以下步骤：在去除(130)所述半导体衬底(10、10_1、10_2、10_4)的横向部分(10p)之前，从所述半导体衬底(10、10_1、10_2、10_4)的第二主面减薄所述半导体衬底(10、10_1、10_2、10_4)；和/或其中所述减薄被执行到10μm至100μm或者5μm至250μm的目标深度。
18.一种器件(1、1_1、1_2、1_4)，包括：
半导体衬底(10、10_1、10_2、10_4)，具有在所述半导体衬底(10、10_1、10_2、10_4)的第一主面处集成到器件区域(10d)中的RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)；
BEOL层堆叠(14、14_1、14_2、14_3、14_4)，布置在所述半导体衬底(10、10_1、10_2、10_4)的第一主面上，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面布置在所述半导体衬底(10、10_1、10_2、10_4)的第一主面处；
载体结构(20、20_1、20_2)，附接至所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第一主面；
凹部，位于所述半导体衬底(10、10_1、10_2、10_4)内，布置在横向部分(10p)中，该横向部分与所述半导体衬底(10、10_1、10_2、10_4)的所述器件区域(10d)横向邻接且暴露所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的横向部分(10p)；以及
所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的暴露接触区域(14c、14c_1)，位于所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的横向部分(10p)处。
19.根据权利要求18所述的器件(1、1_1、1_2、1_4)，其中所述半导体衬底(10、10_1、10_2、10_4)包括又一RF器件(12、12_1、12_2、12a_4、12b_4、12c_4)以及在所述半导体衬底(10、10_1、10_2、10_4)的第一主面处集成到又一器件区域中的电器件(1、1_1、1_2、1_4)中的至少一个，所述又一器件区域与所述器件区域(10d)横向隔开，其中所述凹部形成在所述器件区域(10d)和所述又一器件区域之间。
20.根据权利要求18或19所述的器件(1、1_1、1_2、1_4)，其中所述凹部至少部分地用模制材料(33)填充。
21.根据权利要求18至20中任一项所述的器件(1、1_1、1_2、1_4)，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)包括一个或多个金属化层(14m_2)和连接至所述一个或多个金属化层(14m_2)的一个或多个金属接触件(14w_3)，其中所述金属接触件(14w_3)中的至少一个形成所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的所述接触区域(14c、14c_1)。
22.根据权利要求21所述的器件(1、1_1、1_2、1_4)，其中所述金属接触件(14w_3)包括钨。
23.根据权利要求18至20中任一项所述的器件(1、1_1、1_2、1_4)，其中所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)包括一个或多个金属化层(14m_2)，其中所述金属化层(14m_2)中的一个形成所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的所述接触区域(14c、14c_1)。
24.根据权利要求18至23中任一项所述的器件(1、1_1、1_2、1_4)，还包括：位于所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的暴露接触区域(14c、14c_1)处的接触元件(28p_1、28p_2、28p_3、28p_4)，其中所述接触元件(28p_1、28p_2、28p_3、28p_4)包括金属柱或焊球。
25.根据权利要求24所述的器件(1、1_1、1_2、1_4)，其中所述接触元件(28p_1、28p_2、28p_3、28p_4)延伸到高于所述凹部的深度的高度。
26.根据权利要求18至25中任一项所述的器件(1、1_1、1_2、1_4)，还包括：位于所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)的第二主面的暴露横向部分(10p)上的隔离件层。
27.根据权利要求18至26中任一项所述的器件(1、1_1、1_2、1_4)，其中所述载体结构(20、20_1、20_2)永久地附接至所述BEOL层堆叠(14、14_1、14_2、14_3、14_4)。
CN201810827653.5A 2017-07-25 2018-07-25 器件以及用于制造器件的方法 Pending CN109300772A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017212763.5A DE102017212763A1 (de) 2017-07-25 2017-07-25 Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
DE102017212763.5 2017-07-25

Publications (1)

Publication Number Publication Date
CN109300772A true CN109300772A (zh) 2019-02-01

Family

ID=65004161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810827653.5A Pending CN109300772A (zh) 2017-07-25 2018-07-25 器件以及用于制造器件的方法

Country Status (3)

Country Link
US (1) US10615029B2 (zh)
CN (1) CN109300772A (zh)
DE (1) DE102017212763A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224032B (zh) * 2021-04-22 2022-09-20 中国电子科技集团公司第二十九研究所 一种芯片倒装结构及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405196B2 (en) * 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8889548B2 (en) * 2008-09-30 2014-11-18 Infineon Technologies Ag On-chip RF shields with backside redistribution lines
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
DE102017212763A1 (de) 2019-01-31
US20190043716A1 (en) 2019-02-07
US10615029B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
CN103681367B (zh) 封装方法和封装器件
CN104576517B (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
US9343414B2 (en) Microelectronic packages having radio frequency stand-off layers
US9331029B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
US20180063948A1 (en) Fan-out wafer level packages having preformed embedded ground plane connections
CN104319258B (zh) 一种硅穿孔工艺
CN102222654B (zh) 基材具有导通孔的半导体元件及其制作方法
US20120168935A1 (en) Integrated circuit device and method for preparing the same
CN109148431B (zh) 距离传感器芯片封装结构及其晶圆级封装方法
TWI602268B (zh) 形成模製基板電子封裝及結構的方法
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
CN102530824B (zh) 具微机电元件的封装结构及其制法
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
CN104037133B (zh) 一种圆片级芯片扇出封装方法及其封装结构
CN103943641B (zh) 半导体晶片封装体及其制造方法
CN103681533A (zh) 包括块体金属的扇出封装件
CN106935556A (zh) 半导体封装件及其制造方法
CN102623424B (zh) 晶片封装体及其形成方法
CN101477980B (zh) 具有减小尺寸的堆叠晶片水平封装
CN104900616A (zh) 晶片封装体及其制造方法
CN109037188A (zh) 半导体装置封装
CN108336019A (zh) 一种晶圆级封装中形成导电插塞的方法及晶圆级封装结构
CN109300772A (zh) 器件以及用于制造器件的方法
CN103681627B (zh) 射频装置封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190201