DE112010000142B4 - Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas - Google Patents

Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas Download PDF

Info

Publication number
DE112010000142B4
DE112010000142B4 DE112010000142.1T DE112010000142T DE112010000142B4 DE 112010000142 B4 DE112010000142 B4 DE 112010000142B4 DE 112010000142 T DE112010000142 T DE 112010000142T DE 112010000142 B4 DE112010000142 B4 DE 112010000142B4
Authority
DE
Germany
Prior art keywords
substrate
trench
conductive layer
wafer
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010000142.1T
Other languages
English (en)
Other versions
DE112010000142T5 (de
Inventor
Joseph P. Ellul
Khanh Tran
Albert Bergemont
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE112010000142T5 publication Critical patent/DE112010000142T5/de
Application granted granted Critical
Publication of DE112010000142B4 publication Critical patent/DE112010000142B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen eines Grabenkondensators, umfassend:
a) Ätzen eines ersten Grabens in einem Substrat (20) aus einer ersten Fläche des Substrats (20);
b) Beschichten der ersten Fläche des Substrats (20) und des ersten Grabens mit einem ersten Isolator;
c) Beschichten des ersten Isolators auf der ersten Fläche des Substrats (20) und des ersten Grabens mit einer ersten leitfähigen Schicht (28);
d) chemisch-mechanisches Polieren der ersten Fläche des Substrats (20), um die erste leitfähige Schicht (28) und die erste Isolatorbeschichtung auf der ersten Fläche des Substrats (20) zu entfernen, um die Kanten des ersten Isolators und der ersten leitfähigen Schicht (28) in dem ersten Graben freizulegen und so Verbindungen dazu bereitzustellen;
e) Ätzen von Durchkontaktierungsöffnungen (48) und eines zweiten Isoliergrabens tiefer in das Substrat (20) hinein als den ersten Graben und
f) Beschichten der ersten Fläche des Substrats (20) und der Durchkontaktierungsöffnungen (48) mit einem Oxid, wobei das Oxid den Isoliergraben füllt und der Isoliergraben den Grabenkondensator in dem ersten Graben und ein Paar der Durchkontaktierungsöffnungen (48) umgibt.

Description

  • Stand der Technik
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der integrierten Schaltungen und der integrierten Schaltungspackungen.
  • Stand der Technik
  • Aktuelle monolithische 2D-ICs erfordern zum fehlerfreien Betrieb diskrete Vorrichtungen, wie zum Beispiel Kondensatoren, Widerstände und Spulen, auf der Platinenebene. Im Allgemeinen werden zwei IC-Außenanschlüsse für den elektrischen Anschluss an jede diskrete Vorrichtung benötigt. Zum Beispiel benötigt eine IC, die an 5 Kondensatoren angeschlossen werden muss, 10 zusätzliche Außenanschlüsse. Diese erhöhte Zahl von Außenanschlüssen erhöht die Kosten für IC-Packungen, IC-Fläche und Platz auf der Platine. Außerdem könnte dies wegen der Einführung von Parasitärkapazität und möglichem Leckstrom und Rauschen zu einer Verschlechterung der elektrischen Gesamtleistungsfähigkeit führen.
  • Zum Beispiel benötigen bestimmte Multimedia-IC-Produkte des Patentanmelders diskrete Bypass-, fliegende und Haltekondensatoren. Wenn sie auf die gedruckte Platine gesetzt werden, benötigt jeder dieser diskreten Kondensatoren zwei zusätzliche Außenanschlüsse auf der IC. Leider haben diese diskreten Kondensatoren zwischen 0,1 und 1,0 µF und haben im Vergleich zu den in typischen CMOS- und BiCMOS-ICs (wenige fF) sehr viel größere Werte. Diese Kondensatoren mit hohen Werten können nicht als solche in Standard-2D-IC-Produkte unter Verwendung von Standardtechnologie integriert werden, die auf dem Markt verfügbar ist, wie zum Beispiel IC-Fertigungsanlagen usw.
  • Trotz all dieser Schwierigkeiten ist die Notwendigkeit, diese und andere diskrete Platinenvorrichtungen in die IC in einer Packung zu integrieren, sehr real. Einige Hersteller suchen jetzt nach neuen Wegen dafür. Ein solches Verfahren ist die „µmodule“-Technologie von Linear Technology, wobei einzelne Packungen unter Verwendung von Lötperlen für die Verbindungen gestapelt werden. Bei einem weiteren Verfahren zur Integration wird die IC auf einen größeren „passiven Chip“ mittels Kontakthöcker gesetzt.
  • Leider haben diese beiden Verfahren Nachteile, da die sich ergebende Packung groß und daher kostenaufwändig ist und da die Chip-Chip-Kontakthöckertechnologie sehr kostenaufwändig ist. Außerdem ist beim zweiten Verfahren die Fläche des Passivchips viel größer als die Fläche des durch Kontakthöcker angeschlossenen Chips auf demselben, und eine zusätzliche IC-Anordnung, die damit verbunden ist, benötigt zusätzlichen Platz, was die Packung sehr groß macht und viele ein- und ausführende Verbindungen aufweist. Wenn der „Passiv“-Chip und der aktive Chip (IC) entweder unterschiedliche Größe besitzen oder wenn die Vorrichtungsausbeute pro Wafer gering ist, sind Wafer-Wafer-Packungsverfahren nicht geeignet.
  • In der EP 0 581 475 A1 wird ein Verfahren zur Bildung von isolierten Grabenelektroden einer Graben-Kondensator-Struktur für eine integrierte Schaltung beschrieben, bei welchem in einem Halbleitersubstrat ein Graben ausgebildet wird, wobei der Graben einen ersten Abschnitt und einen schmaleren Abschnitt mit einer kleineren lateralen Abmessung als der erste Abschnitt aufweist. Es werden dann vier formgleiche Schichten auf dem Halbleitersubstrat ausgebildet. Schließlich wird die resultierende Struktur durch Entfernen von Material der nachfolgenden formgleichen Schichten eingeebnet, um freiliegende Oberflächen jeder der formgleichen Schichten in dem Graben zu bilden, wobei die freiliegenden Oberflächen im Wesentlichen koplanar zu der Substratoberfläche sind, wodurch jede der zweiten und vierten leitenden Schichten eine Grabenelektrode einer Vielzahl der isolierten Grabenelektroden bildet.
  • Die US 2007 / 0 152 258 A1 bezieht sich auf einen Halbleiter mit einem Kondensator und ein Verfahren zur Herstellung desselben. Der Halbleiter umfasst einen ersten Leiter, der über einem Substrat mit einem Kondensatorbereich und einem Kontaktsteckerbereich ausgebildet ist, mindestens eine erste Isolierschicht, die über einer gesamten Oberfläche des Substrats ausgebildet ist, das den ersten Leiter enthält, ein erstes Kontaktloch, das sich durch die erste Isolierschicht erstreckt, um einen ersten Abschnitt des ersten Leiters nur über dem Kondensatorbereich freizulegen, ein zweites Kontaktloch, das sich durch die erste Isolierschicht erstreckt, um einen zweiten Teil des ersten Leiters nur über dem Kontaktsteckerbereich freizulegen und einen zweiten Leiter, der in dem ersten Kontaktloch und dem zweiten Kontaktloch ausgebildet ist. Weiterhin umfasst er eine erste Kondensatorisolierschicht, die in dem ersten Kontaktloch über dem zweiten Leiter ausgebildet ist, einen dritten Leiter, der in dem ersten Kontaktloch über der Kondensatorisolierschicht ausgebildet ist und einen Graben darin aufweist, eine zweite Kondensatorisolierschicht, die in dem Graben ausgebildet ist, einen vierten Leiter, der in dem Graben über der zweiten Kondensatorisolierschicht ausgebildet ist und einen Kontaktstopfen, der über dem zweiten Leiter in dem zweiten Kontaktloch ausgebildet ist, wobei der vierte Leiter und der Kontaktstopfen elektrisch miteinander gekoppelt sind.
  • Die US 2007 / 0 145 367 A1 offenbart eine dreidimensionale (3D) Halbleiterstruktur und ein Verfahren zur Herstellung derselben. Die 3D-Halbleiterstruktur umfasst ein erstes Substrat, das mit einem zweiten Substrat verbunden ist. Das erste Substrat enthält im Wesentlichen alle NMOS-Bauelemente. Das zweite Substrat enthält im Wesentlichen alle PMOS-Bauelemente. Die Substrate können Seite-an-Seite, Seite-an-Rückseite oder Rücken-an-Rückseite gebondet werden. Das Verfahren umfasst das Bereitstellen eines ersten Substrats und eines zweiten Substrats, das Bilden einer ersten Schaltung, die mindestens ein NMOS-Bauelement auf dem ersten Substrat umfasst, wobei das erste Substrat im Wesentlichen keine PMOS-Bauelemente enthält, das Bilden einer zweiten Schaltung, die mindestens ein PMOS-Bauelement auf dem zweiten Substrat umfasst, wobei das zweite Substrat im Wesentlichen keine NMOS-Bauelemente enthält und das Verbinden des ersten und des zweiten Substrats nach dem Bilden der ersten und der zweiten Schaltung.
  • In der WO 2004 / 114 397 A1 ist eine Vorrichtung beschrieben, die ein Halbleitersubstrat mit einer ersten und einer zweiten Seite umfasst und mit einem Kondensator und einer vertikalen Verbindung durch das Substrat, die von der ersten zur zweiten Seite verläuft, versehen ist. Der Kondensator ist auf der ersten Seite vorhanden. Er ist ein vertikaler Grabenkondensator, der mit mehreren Gräben versehen ist, in denen sich eine Schicht eines dielektrischen Materials zwischen einer ersten und einer zweiten leitfähigen Oberfläche, die den Kondensator bilden, befindet. Die Schicht des dielektrischen Materials wird ferner als Isolation zwischen dem Substrat und der vertikalen Verbindung verwendet.
  • Figurenliste
    • Die 1 bis 10 illustrieren ein als Beispiel dienendes Verfahren zur Bildung von Grabenkondensatoren gemäß der vorliegenden Erfindung.
    • 11 ist ein Schaltungsdiagramm für den als Beispiel dienenden Grabenkondensator von 1 .
    • Die 12 bis 40 illustrieren ein als Beispiel dienendes Verfahren zur Bildung von Grabenkondensatoren gemäß der vorliegenden Erfindung zur Bildung von Silizium-Durchkontaktierungen gemäß der vorliegenden Erfindung.
    • Die 41 illustriert das thermische Verbinden eines Wafers, wie zum Beispiel eines Wafers, der Grabenkondensatoren gemäß den 1 bis 10 enthält, mit einem weiteren Wafer, der integrierte Schaltungen enthält.
    • 42 illustriert die Fertigstellung der gebondeten Wafer, die für solche zusätzlichen Prozesse bereit sind, wie zum Beispiel Bonden mit einem zusätzlichen Wafer oder Lötperlenbonding und Vereinzeln.
    • 43 ist eine schematische Draufsicht auf eine Fläche des Substrats 20, die mehrere Kondensatoren und andere Vorrichtungen auf Substrat 20 illustriert.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Die Herstellung der Grabenkondensatoren, die in der vorliegenden Erfindung verwendet werden, wird in den 1 bis 10 illustriert. 1 illustriert den Startpunkt mit einem Siliziumsubstrat 20, das eine rückseitige Oxidschicht 22 darauf hat. Es wird eine harte Maskenschicht abgelagert und bei Verwendung eines herkömmlichen Fotomasken- und Ätzprozesses bleibt die strukturierte harte Maskenschicht 24 zurück, wie in 2 gezeigt. Dann wird eine Siliziumgrabenätzung unter Verwendung eines kommerziellen Standardprozesses ausgeführt, wie in den 3A bis 3C gezeigt. Diese Ätzung umfasst Fläche A und einen schmaleren Bereich B an der Seite derselben, der einen Bereich für eine Kontaktfläche für eine der Kondensatorelektroden bereitstellt. Dann wird eine erste dielektrische Ablagerung 26 vorgenommen, wie in den 4A bis 4C gezeigt. Danach wird eine erste Schicht aus leitfähigem Material 28, wie zum Beispiel aus einem Metall oder aus dotiertem Polysilizium, auf der Oxidschicht 24 abgelagert (5A bis 5C), und diese dient als Elektrodenschicht. Diese Schicht ist von ausreichender Dicke, so dass sie nicht nur den Bereich A (3A) mit dem Elektrodenmaterial der Wahl bedeckt, sondern zusammen mit dem ersten Dielektrikum füllt sie auch Bereich B vollständig mit demselben Material (3A), wie in 5B gezeigt. In den 6A bis 6C ist eine zweite Dielektrikumsschicht 30 abgelagert worden, die die Elektrodenschicht 28 bedeckt. Dann wird eine zweite Elektrodenschicht 32, wie in den 7A bis 7C gezeigt, von ausreichender Dicke abgelagert, so dass sie den restlichen ungefüllten Teil des Grabens füllt.
  • Danach wird ein chemisch-mechanischer Polier-(CMP)-Prozess zum Einebnen der oberen Fläche und zum Freilegen der ersten Elektrodenschicht 28 und gleichzeitig der zweiten Elektrodenschicht 32 verwendet die voneinander durch die Dielektrikumsschicht 30 getrennt sind, wobei die Elektrodenschicht 28 von Substrat 20 durch die Dielektrikumsschicht 26 isoliert ist, wie in den 8A bis 8C illustriert. Dann wird ein isolierendes Dielektrikum 34, das in der Industrie allgemein Zwischenschichtdielektrikum genannt wird, abgelagert, wie in den 9A bis 9C gezeigt. Diese Schicht wird später fotomaskiert und geätzt, um den ersten Elektrodenbereich 28, den zweiten Elektrodenbereich 32 und das Substratmaterial 20 freizulegen. Dann wird eine Metallschicht 36 abgelagert und strukturiert, um die Kondensatorkontakte 36' und 36" herzustellen und den Kondensatorkontakt 36' mit dem Substrat 20 zu verbinden. Die sich ergebende Kondensatorschaltung wird in 11 gezeigt. Physisch ist der Kondensator auf der rechten Seite von 11, der durch die Schichten 32, 30 und 28 gebildet wird, in den Kondensator auf der linken Seite von 11 , der durch die Schichten 28, 26 und 20 gebildet wird, eingenistet.
  • In der Ausführungsform, die hierin beschrieben wird, wird gezeigt, dass mindestens ein Kondensator elektrisch aus einem Paar von Kondensatoren besteht, die parallel miteinander verbunden sind (11). Offensichtlich können Kondensatoren, die gemäß der vorliegenden Erfindung gebildet wurden, vorzugsweise durch Neuaufteilung der Grabenätzung, bei der der Kondensator gebildet werden soll, und dann nach der Ablagerung 26 des ersten Dielektrikums, durch Füllen des gesamten Grabens mit einem leitfähigen Material hergestellt werden, um einen einzelnen Kondensator elektrisch zu bilden. Alternativ kann ein Kondensator elektrisch aus mehr als zwei Kondensatoren, die parallel miteinander verbunden sind, durch weiteres Wiederholen der Schritte des Ablagerns einer weiteren Dielektrikumsschicht und einer leitfähigen Schicht gebildet sein. Im letzteren Fall kann, weil die leitfähige Schicht normalerweise recht dünn ist, ein doppeltes Schichtkontaktfenster für jede leitfähige Zwischenschicht, die keine letzte Füllschicht ist, gebildet sein, ähnlich wie sie durch Bereich B (3A) für den Kontakt der leitfähigen Zwischenschicht 28 in der Ausführungsform, die offenbart wird, erzeugt wurde. Im Wesentlichen können drei oder mehr Kondensatoren ineinander gesetzt und miteinander verbunden werden, im Gegensatz zu den zwei Kondensatoren, die illustriert werden.
  • Zur selben Zeit, zu der der vorangehende Prozess ausgeführt wird, werden die Silizium-Durchkontaktierungen gebildet, wie mit Bezug auf die 12 bis 40 beschrieben.
  • 12 illustriert das Substrat 20, wobei das Substrat die Kondensatoren, die darin in einem Bereich des Substrats gebildet sind, der nicht dargestellt ist, mit Metallverbindungen 38 in den Oxidschichten 40 enthält. Obwohl in dieser Hinsicht eine Verbindungsschicht 38 schematisch gezeigt wird, werden häufig mehrere Verbindungsschichten benötigt. Der erste Schritt besteht darin, eine Fotoresistschicht 42 (13) abzulegen und zu strukturieren und dann eine Durchkontaktierung und einen Isolierkanal durch eine Oxid-Silizium-Ätzung auszuführen, wie in 14 gezeigt. (Diese und die 15 und 16 zeigen einen breiteren Bereich von Substrat 20 als die vorhergehenden Figuren, um die Bildung und das Füllen des Isoliergrabens zu illustrieren, obwohl der breitere Bereich des Substrats in den 17 bis 42 nicht gezeigt wird, um diese Figuren nicht zu überladen.) Dies erfolgt unter Verwendung einer tiefen reaktiven Ionenätzung an jedem Ort, an dem eine Silizium-Durchkontaktierung und ein Isoliergraben benötigt werden. Diese Ätzung ist tiefer als die für die Gräben verwendeten, bei denen die Kondensatoren gebildet werden. Bevor die Fotoresistschicht abgezogen wird, wird mit einer Oxidätzung das Oxidfenster seitwärts geätzt (15). Die Fotoresistschicht wird dann abgezogen (15), ein Silizium-Durchkontaktierungs-Oxidliner 44 wird abgelagert (16) und dann wird eine Sperrkeimschicht 46 abgelagert, wie in 17 gezeigt. Der Isoliergraben in der bevorzugten Ausführungsform hat eine Breite von etwas weniger als Doppelte der Dicke des Oxidliners, daher wird er durch das Oxid vollständig ausgefüllt. Dadurch wird schließlich jeder Kondensator elektrisch von benachbarten Kondensatoren oder anderen Schaltungen auf dem Substrat isoliert, die andere passive oder aktive Schaltungen sein können, wie im Fachgebiet bekannt ist. Nun wird eine Silizium- Durchkontaktierungs-Kupferschicht 48 angewendet, wie in 18 gezeigt, und dann wird die Oberfläche einem chemisch-mechanischen Polieren ausgesetzt, um überschüssiges Kupfer zu entfernen und das Kupfer in der Silizium-Durchkontaktierung freizulegen, als von Substrat 20 getrennt, wie in 19 gezeigt, und die Oberseite der oxidgefüllten Isoliergräben (nicht dargestellt) freizulegen.
  • Eine Ätzstoppschicht 50 wird abgelagert (20), ein Fotoresist 52 wird aufgetragen und strukturiert (21) und eine Kontaktöffnung 54 wird durch die Ätzstoppschicht 50 und die Oxidschichten 40 geätzt, um die entsprechenden Verbindungsmetalle 38 freizulegen. Das Fotomaskenmaterial 52 wird dann entfernt (23), und es wird eine Schicht Wolfram abgelagert, die die Öffnung 54 füllt. Nach dem chemisch-mechanischen Polieren werden überschüssiges Wolfram und die Ätzstoppschicht 50 entfernt, wie in 24 gezeigt. Dann wird eine Oxidschicht 56 abgelagert (25), eine Fotoresistschicht wird aufgetragen und entwickelt, um die Fotomaske 58 über der Oxidschicht 56 zu bilden (26), und dann wird die Oxidschicht 56 geätzt, wie in 27 gezeigt, wobei das Kupfer 48 in der Silizium-Durchkontaktierung sowie das Wolfram in der Öffnung 54 freizulegen.
  • Die Fotomaske wird dann entfernt, wie in 28 gezeigt, eine Metallkeimschicht 60 wird aufgebracht (29) und dann wird die Kupferplattierungsschicht 62 darauf aufgebracht, wie in 30 gezeigt. Die obere Fläche des Wafers wird dann wieder dem chemisch-mechanischen Polieren ausgesetzt, wie in 31 gezeigt, und eine Passivierungsoxidschicht 64 wird abgelagert (32). Ein Fotoresist 66 wird dann aufgebracht und strukturiert, wie in 33 gezeigt, und die Passivierungsoxidschicht wird geätzt (34) und der Fotoresist 66 entfernt, wie in 35 gezeigt, um die Kupferschicht 62 freizulegen. Dann wird gemäß einem bevorzugten Prozess eine temporäre Klebstoffschicht 68 aufgebracht (36) und ein Trägermittel 70 wird zeitweilig auf die Oberseite der Struktur gebondet, die vorher gebildet wurde (37), um den Wafer 20 und die Strukturen, die darin gebildet sind, zu stützen. Wie in 38 gezeigt, wird dann die Rückseite des Substrats 20 einem groben Schleifvorgang ausgesetzt, um die rückseitige Oxidschicht 22 und den größten Teil des Siliziumsubstrats 20 (1) zu entfernen, und dann einem Feinpoliervorgang, wie in 39 gezeigt. Diese Figuren sind natürlich nur schematisch, insofern als eine beträchtliche Verdünnung des Wafers bei diesen Operationen erreicht wird, um die unteren Enden der Silizium-Durchkontaktierungen relativ nahe an die Rückseite des Substrats heranzubringen.
  • Der nächste Schritt im Prozess besteht darin, eine rückseitige Plasmaätzung auszuführen, um das untere Ende des Kupfers 48 in der Silizium-Durchkontaktierung freizulegen (40). Diese Operation trennt die Kondensatoren elektrisch, falls sie nicht bereits getrennt sind, durch Freilegen der unteren Enden der oxidgefüllten Isoliergräben, die jeden Kondensator umgeben, und zugehörigen Durchkontaktierungen (die eine parallele Kombination von zwei oder mehr Kondensatoren sein können), legt aber nicht die Unterseiten der Kondensatoren frei, da die isolatorgefüllten Gräben und die Durchkontaktierungen tiefer als die Gräben sind, in denen die Kondensatoren gebildet sind. Das Kupfer erstreckt sich nun leicht unterhalb der Unterseite des Substrats 20 und unterhalb der Enden der Oxidschicht 44 .
  • Jetzt ist der Wafer zum Bonden an einen zweiten Wafer bereit, normalerweise ein IC-Wafer, mit Kupferkontaktflächen 68, die durch die Passivierungsoxidschicht 72 freiliegen. Dies wird in den 41 und 42 gezeigt. Der IC-Wafer, der allgemein durch die Zahl 74 (41) angezeigt wird, enthält normalerweise eine integrierte Schaltung, einschließlich mehrerer Verbindungsschichten 76 unter der Oberfläche des Passivierungsoxids, wobei Kupferkontaktflächen 68 elektrisch daran angeschlossen sind. Das Bonden der zwei Wafer miteinander erfolgt vorzugsweise durch Thermokompressions-Bonding von Kupfer mit Kupfer. „Integrierte Schaltung“, wie hierin und in den Ansprüchen verwendet, bedeutet nicht notwendigerweise eine funktionelle integrierte Schaltung, insofern als die integrierte Schaltung zum Funktionieren wahrscheinlich die Ankopplung an die Kondensatoren und möglicherweise anderen passiven oder aktiven Vorrichtungen im oberen Wafer 20 und, was das anbetrifft, möglicherweise ein oder mehrere diskrete Vorrichtungen oder andere integrierte Schaltungen, die daran angeschlossen sind, erfordert. Und schließlich werden das temporäre Trägermittel 70 (41) und die Klebstoffschicht 68 entfernt, um die Struktur bereitzustellen, die in 42 gezeigt wird. In dieser Hinsicht ist zu bemerken, dass die Kupferschicht 48 die Silizium-Durchkontaktierung zur Verbindung des Kupferkontaktes 68, der mit der Zwischenverbindung 76 auf dem unteren Wafer 74 verbunden ist, mit der Zwischenverbindung 38 auf Wafer 20 bereitstellt sowie einen freigelegten Bereich der Kupferfläche 62 zur Verbindung mit der Außenwelt mittels eines Schaltungsanschlusses bereitstellt oder alternativ zum Thermokompressionsbonding an einen weiteren Wafer gemäß dem Verfahren des Thermokompressionsbonding der zwei Wafer bereitstellt, wie hierin beschrieben. Alternativ können die zwei gebondeten Wafer zuerst in Chips aufgeteilt werden und dann mit einem weiteren Chip gebondet werden. In jedem Fall ist die endgültige Packung ein mechanisch und elektrisch gebondeter zerteilter Stapel einer Kombination von aktiven und passiven Schaltungselementen, einschließlich der Grabenkondensatoren.
  • Eine schematische Draufsicht auf eine größere Fläche des Substrats 20 ist in 43 zu sehen. Die Abschnitte von Substrat 20 um jeden der zwei benachbarten Kondensatoren, die in den Flächen 78 gezeigt werden, zusammen mit dem Paar von Durchkontaktierungen 48, die Kontakt zu den zwei Kondensatorkontakten herstellen, sind von jeder benachbarten Fläche von Substrat 20 durch die Grabenumgebungsflächen 78 und die Durchkontaktierungen getrennt, wobei sich der Graben bis zur Passivierungsschicht 72 (41 und 42) erstreckt und mit demselben Oxid gefüllt ist, das die kupfergefüllten Durchkontaktierungen von derselben benachbarten Fläche des Substrats 20 isoliert. 43 illustriert auch weitere Vorrichtungen 80, die auf demselben Substrat gebildet sind, wobei die Vorrichtungen aktive oder passive Vorrichtungen oder eine Kombination derselben sein können, wie zum Beispiel Transistoren und Widerstände.
  • Es ist zu bemerken, dass 42 nur schematisch ist, obwohl sie allgemein repräsentativ für die verschiedenen Verbindungen ist, die zwischen Wafern und mit der Außenwelt hergestellt werden können. Insbesondere kann das Kupfer 48 der Silizium-Durchkontaktierungen nicht mit den Verbindungsschichten im oberen Wafer 20 verbunden werden, kann aber statt dessen einfach eine Eingangs- oder Ausgangsklemme zur Verbindung der Außenwelt mit der Schaltung auf dem unteren Wafer 74 bereitstellen. Alternativ kann das Kupfer 48 in der Silizium-Durchkontaktierung mit einer oder mehreren Verbindungsschichten 38 im oberen Wafer 20 verbunden werden, obwohl es nicht zur Verbindung mit der Außenwelt freigelegt werden kann. Solch eine Verbindung würde die Integration von Kondensatoren größeren Formats erlauben, als vernünftigerweise in die integrierte Schaltung selbst integriert werden kann, um an den Mittelpunkten der integrierten Schaltung angeschlossen zu werden, im Gegensatz zu Eingangs- oder Ausgangsanschlüssen.
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung verwenden:
    • Wafer-Wafer-Bonding, ein bekanntes Verfahren, besonders im Speichergeschäft. Auf diese Weise sind alle Vorrichtungen auf einem Wafer gleichzeitig mit entsprechenden Vorrichtungen auf einem anderen Wafer verbunden, statt durch den individuellen Chip-Chip-Bondingprozess , wie oben beschrieben.
  • Der passive (oder alternativ auch der aktive) Kondensatorchip hat dieselbe Größe wie der normalerweise kleinere IC-Chip, um den Formfaktor und den Waferabfall zu minimieren, wenn Wafer-Wafer-Bonding verwendet wird.
  • Die Kondensatoren können einzelne Kondensatoren sein oder können jeweils eine Reihe von parallelen Kondensatoren sein (2 oder mehr) mit einem einzigen CMP- (chemisch-mechanischen Polier) -Prozess, der wiederholte Fotoschritte ersetzt, wodurch die Zahl der Bewegungen und Chipkosten reduziert und dabei die Ausbeute erhöht.
  • Das Chipkondensatormodul wird, mit oder ohne aktive Vorrichtungen, in die aktive IC oder ICs unter Verwendung eines 3D-Modularintegrations-(3DMI) -Ansatzes zum Minimieren von Außenanschlüssen integriert. Der 3DMI-Ansatz nutzt ein vertikales Integrations -Silizium- Durchkontaktierungs-(TSV) -Verfahren, das im Fachgebiet gut bekannt ist. Dieser Durchkontaktierungs-Last TSV-Ansatz ist jedoch einzigartig, weil er auch eine 2D-Verbindungsschicht mit der TSV-3D-Verbindung herstellt, wodurch die Prozessbewegungen und -kosten weiter reduziert werden.
  • Die Bildung von Grabenkondensatoren ist im Fachgebiet bekannt. Die Grabenkondensatorstruktur der bevorzugten Ausführungsformen ist jedoch bei den folgenden Aspekten einzigartig:
    • Alle Grabenkondensatorelektroden werden unter Verwendung eines CMP-Schrittes gleichzeitig gebildet. Mehrere und sequentielle Fotoschritte, Ätzschritte und Reinigungsschritte werden beseitigt. Dadurch werden Bewegungen und Kosten reduziert. Auf Grund des CMP befinden sich die Kontakte zu den Elektroden auf derselben topographischen Höhe und Tiefe, was die Kontaktfotoherstellungsmöglichkeiten und Ätzausführbarkeit stark verbessert und die Dicke der dielektrischen, in der Zwischenebene liegenden Oxide reduziert, die vor den Kontaktfotoschritten chemisch-mechanisch poliert werden müssen. Insbesondere beachte man, dass, nachdem die Grabenätzung abgeschlossen ist (3A-3C), die Kondensatoren durch Ablagerung der dielektrischen und leitfähigen Schichten gebildet werden, bis der Graben bewusst vollständig gefüllt ist, alles ohne weitere Fotoschritte, wobei die Kondensatoren im CMP-Schritt getrennt werden und der Chip gleichzeitig eingeebnet wird, um bei der Bildung der Verbindung der Kondensatoren und Durchkontaktierungen zu helfen, wie gewünscht. Die Beseitigung aufeinanderfolgender Fotoschritte reduziert nicht nur die Herstellungskosten und verbessert die Ausbeute, sondern beseitigt auch die Notwendigkeit, Maskenausrichtungstoleranzen zu berücksichtigen, was die engere Anordnung der Kondensatoren oder die Realisierung größerer Kondensatoren auf einem Chip ermöglicht, der von derselben Größe wie die IC ist, mit der er verbunden wird.
  • Grabenkondensatoren mit unterschiedlicher Kapazitätsdichte können auf demselben IC-Niveau eingesetzt werden. Dadurch hat der Chip dieselbe Fläche wie der IC-Chip, was eine Wafer-Waferstatt einer Chip-Chip- oder Chip-Wafer-Bonding ermöglicht.
  • Die Ausbeute wird ebenfalls stark vergrößert, da in keinem Stadium die dielektrischen oder Elektrodenflächen Fotoresist- und nachfolgenden Fotoresistentfernungsschritten ausgesetzt sind, von denen im Fachgebiet bekannt ist, dass sie potenziell Ausbeute- und/oder Zuverlässigkeitsprobleme in Kondensatoren verursachen.
  • Die Wafer-Wafer-Integrationsbildung zum Verbinden der/des Passivchip(s) mit dem/den Aktivchip(s) nutzt die bekannte TSV-Technologie auf einzigartige Weise. Sie wird als nicht herkömmliche Durchkontaktierungs-Last TSV-Ansatz genutzt, der es ermöglicht, dass das Metall sowohl 3D-Chip- Chip-Verbindungen wie auch 2D-Vorrichtung-Vorrichtungs-Verbindungen bildet. Dadurch wird die Wafer-Wafer-3D-Verbindung ermöglicht. Ferner kann der Prozess wiederholt werden, so dass 2, 3 oder viele Wafer mit Chips derselben Größe vertikal durch Bonden verbunden können. Die Kostenanalyse zeigt, dass dies der preiswerteste Weg der 3D-Modularintegration für analoge Schaltungen ist.

Claims (12)

  1. Verfahren zum Herstellen eines Grabenkondensators, umfassend: a) Ätzen eines ersten Grabens in einem Substrat (20) aus einer ersten Fläche des Substrats (20); b) Beschichten der ersten Fläche des Substrats (20) und des ersten Grabens mit einem ersten Isolator; c) Beschichten des ersten Isolators auf der ersten Fläche des Substrats (20) und des ersten Grabens mit einer ersten leitfähigen Schicht (28); d) chemisch-mechanisches Polieren der ersten Fläche des Substrats (20), um die erste leitfähige Schicht (28) und die erste Isolatorbeschichtung auf der ersten Fläche des Substrats (20) zu entfernen, um die Kanten des ersten Isolators und der ersten leitfähigen Schicht (28) in dem ersten Graben freizulegen und so Verbindungen dazu bereitzustellen; e) Ätzen von Durchkontaktierungsöffnungen (48) und eines zweiten Isoliergrabens tiefer in das Substrat (20) hinein als den ersten Graben und f) Beschichten der ersten Fläche des Substrats (20) und der Durchkontaktierungsöffnungen (48) mit einem Oxid, wobei das Oxid den Isoliergraben füllt und der Isoliergraben den Grabenkondensator in dem ersten Graben und ein Paar der Durchkontaktierungsöffnungen (48) umgibt.
  2. Verfahren nach Anspruch 1, das ferner das mindestens einmalige Beschichten der ersten leitfähigen Schicht (28) mit einem zweiten Isolator und Beschichten des zweiten Isolators mit einer zweiten leitfähigen Schicht (32) umfasst, wobei die letzte Beschichtung der zweiten leitfähigen Schicht (32) den ersten Graben füllt, und wobei in d) das chemisch-mechanische Polieren alle leitfähigen Schichten (28, 32) und die Isolatorbeschichtungen auf der ersten Fläche des Substrats (20) entfernt, um die Kanten aller Isolatorbeschichtungen und leitfähigen Schichten (28, 32) in dem ersten Graben freizulegen, um so Verbindungen mit den leitfähigen Schichten (28, 32) bereitzustellen.
  3. Verfahren nach Anspruch 2, wobei die erste oder die zweite leitfähige Schicht (28, 32) ein Metall ist.
  4. Verfahren nach Anspruch 2, wobei die erste oder die zweite leitfähige Schicht (28, 32) dotiertes Polysilizium ist.
  5. Verfahren nach Anspruch 1, wobei ferner eine dritte leitfähige Schicht auf der ersten Fläche des Substrats (20) und in den Durchkontaktierungsöffnungen (48) abgelagert wird, wobei die Durchkontaktierungsöffnungen (48) von einem Teil der dritten leitfähigen Schicht gefüllt werden und dass durch das chemisch-mechanische Polieren der ersten Fläche des Substrats (20) die dritte leitfähige Schicht von der ersten Fläche des Substrats (20) entfernt wird, und dass der Teil der dritten leitfähigen Schicht zurückbleibt, welcher die Durchkontaktierungsöffnungen (48) füllt.
  6. Verfahren nach Anspruch 5, das ferner das elektrische Verbinden der ersten oder einer zweiten leitfähigen Schicht (28, 32) des Grabenkondensators mit der dritten leitfähigen Schicht, die die Durchkontaktierungsöffnungen (48) füllt, welche den jeweiligen Isoliergraben umgeben, umfasst, wobei die zweite leitfähige Schicht (32) erhalten wird durch mindestens einmaliges Beschichten der ersten leitfähigen Schicht (28) mit einem zweiten Isolator und Beschichten des zweiten Isolators mit der zweiten leitfähigen Schicht (32), und wobei die letzte Beschichtung der zweiten leitfähigen Schicht (32) den ersten Graben füllt.
  7. Verfahren nach Anspruch 6, das ferner das chemisch-mechanische Polieren einer zweiten Fläche des Substrats (20) gegenüber der ersten Fläche des Substrats (20) und das Ätzen der zweiten Fläche des Substrats (20) umfasst, um die Oxid- und die dritte leitfähige Schicht freizulegen, die die Durchkontaktierungsöffnungen (48) und das Oxid in dem Isoliergraben, aber nicht den Grabenkondensator füllt.
  8. Verfahren nach Anspruch 7, wobei die dritte leitfähige Schicht in den Durchkontaktierungsöffnungen (48), die in der zweiten Fläche des Substrats (20) freiliegen, elektrisch und mechanisch mit den jeweiligen leitfähigen Flächen einer integrierten Schaltung durch Bonden verbunden ist.
  9. Verfahren nach Anspruch 8, wobei das elektrische und mechanische Bonden ein Wafer-Wafer-Bonding ist.
  10. Verfahren nach Anspruch 8, wobei die dritte leitfähige Schicht in den Durchkontaktierungsöffnungen (48) Kupfer ist und wobei das Substrat (20) elektrisch und mechanisch durch Thermokompressionsbonding mit den jeweiligen leitfähigen Flächen der integrierten Schaltung verbunden ist.
  11. Verfahren nach Anspruch 10, wobei das elektrische und mechanische Bonden ein Wafer-Wafer-Bonding ist.
  12. Verfahren nach Anspruch 1, wobei das Substrat Silizium ist und ferner das Herstellen anderer Vorrichtungen (80) auf dem Substrat (20) umfasst, die aus einer Gruppe bestehend aus aktiven Vorrichtungen und passiven Vorrichtungen ausgewählt sind.
DE112010000142.1T 2009-01-13 2010-01-07 Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas Active DE112010000142B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,679 US7943473B2 (en) 2009-01-13 2009-01-13 Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US12/352,679 2009-01-13
PCT/US2010/020400 WO2010083092A1 (en) 2009-01-13 2010-01-07 Method of forming trench capacitors and via connections by a chemical-mechanical polishing process for wafer-to-wafer bonding

Publications (2)

Publication Number Publication Date
DE112010000142T5 DE112010000142T5 (de) 2012-06-28
DE112010000142B4 true DE112010000142B4 (de) 2021-10-07

Family

ID=41786095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010000142.1T Active DE112010000142B4 (de) 2009-01-13 2010-01-07 Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas

Country Status (5)

Country Link
US (1) US7943473B2 (de)
CN (1) CN102272904B (de)
DE (1) DE112010000142B4 (de)
TW (1) TW201036104A (de)
WO (1) WO2010083092A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101531A1 (en) * 2008-05-30 2011-05-05 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
US8222097B2 (en) 2008-08-27 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8361875B2 (en) * 2009-03-12 2013-01-29 International Business Machines Corporation Deep trench capacitor on backside of a semiconductor substrate
US8598684B2 (en) * 2009-04-06 2013-12-03 Shinko Electric Industries Co., Ltd. Semiconductor device, and method of manufacturing the same
US9406561B2 (en) 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US8693163B2 (en) 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
US8310328B2 (en) * 2010-10-07 2012-11-13 Touch Micro-System Technology Corp. Planar coil and method of making the same
US8492241B2 (en) * 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
US8970043B2 (en) 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
JP5733002B2 (ja) * 2011-04-28 2015-06-10 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102011104305A1 (de) * 2011-06-16 2012-12-20 Austriamicrosystems Ag Herstellungsverfahren für ein Halbleiterbauelement mit einer Leiterschicht im Halbleiterkörper und Halbleiterbauelement
US8531035B2 (en) * 2011-07-01 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect barrier structure and method
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US8940637B2 (en) * 2012-07-05 2015-01-27 Globalfoundries Singapore Pte. Ltd. Method for forming through silicon via with wafer backside protection
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
US9123789B2 (en) 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
US9673316B1 (en) 2013-03-15 2017-06-06 Maxim Integrated Products, Inc. Vertical semiconductor device having frontside interconnections
KR102114340B1 (ko) * 2013-07-25 2020-05-22 삼성전자주식회사 Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
US9728450B2 (en) 2015-06-25 2017-08-08 International Business Machines Corporation Insulating a via in a semiconductor substrate
US10211137B2 (en) * 2017-06-08 2019-02-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11321034B2 (en) 2018-09-26 2022-05-03 Hewlett-Packard Development Company, L.P. Detected media printing with communicatively linked devices
CN113497186A (zh) 2020-04-01 2021-10-12 联华电子股份有限公司 并联的电容结构及其制作方法
US11532592B2 (en) 2020-05-08 2022-12-20 Western Digital Technologies, Inc. Capacitor die for stacked integrated circuits
CN112151535B (zh) * 2020-08-17 2022-04-26 复旦大学 一种硅基纳米电容三维集成结构及其制备方法
KR20230012639A (ko) * 2020-09-02 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스의 온칩 커패시터 구조
CN114512474B (zh) * 2022-01-20 2023-05-09 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581475A1 (de) 1992-07-29 1994-02-02 Nortel Networks Corporation Herstellungsmethode für Elektroden für Grabenkondensatoren
WO2004114397A1 (en) 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
US20070145367A1 (en) 2005-12-27 2007-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure
US20070152258A1 (en) 2005-12-29 2007-07-05 Do Hun Kim Semiconductor device with a capacitor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138884B2 (en) 2002-08-19 2006-11-21 Dsp Group Inc. Circuit package integrating passive radio frequency structure
WO2004077508A2 (en) 2003-02-21 2004-09-10 Advanced Interconnect Technologies Limited Lead frame with included passive devices
TWI221336B (en) 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
US7312131B2 (en) 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
WO2007005141A1 (en) 2005-06-30 2007-01-11 Advanced Micro Devices Inc. A semiconductor device including a vertical decoupling capacitor
DE102005030585B4 (de) * 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
US7264985B2 (en) 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
DE102005041452A1 (de) 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
US7851257B2 (en) 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US7626257B2 (en) 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080014696A1 (en) * 2006-06-01 2008-01-17 Nan-Hsiung Tsai Trench capacitor and method of manufacturing the same
US7932590B2 (en) 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
US20080157267A1 (en) 2006-12-29 2008-07-03 Texas Instruments Stacked Printed Devices on a Carrier Substrate
US20080217708A1 (en) 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581475A1 (de) 1992-07-29 1994-02-02 Nortel Networks Corporation Herstellungsmethode für Elektroden für Grabenkondensatoren
WO2004114397A1 (en) 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
US20070145367A1 (en) 2005-12-27 2007-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure
US20070152258A1 (en) 2005-12-29 2007-07-05 Do Hun Kim Semiconductor device with a capacitor

Also Published As

Publication number Publication date
CN102272904B (zh) 2014-05-07
DE112010000142T5 (de) 2012-06-28
CN102272904A (zh) 2011-12-07
TW201036104A (en) 2010-10-01
US20100178747A1 (en) 2010-07-15
WO2010083092A1 (en) 2010-07-22
US7943473B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102015110731B4 (de) Hybride bondinselstruktur
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
EP1171912B1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE4433846C2 (de) Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE112015004444B4 (de) Halbleitervorrichtung und Verfahren diese zu Bilden mit Integration passiver Vorrichtungen auf Wafer-Ebene
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE112011105848T5 (de) Kontrollierte Anlötchip-Integrationen an Baugruppen und Verfahren zur Montage derselben
DE60035994T2 (de) Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
DE19924935C1 (de) Verfahren zur Herstellung von dreidimensionalen Schaltungen
WO2012171742A1 (de) Herstellungsverfahren für ein halbleiterbauelement mit einer leiterschicht im halbleiterkörper und halbleiterbauelement
DE102019125487B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019211371A1 (de) Verfahren zum Herstellen eines elektronischen Schaltungsbauelements und elektronisches Schaltungsbauelement
DE19904751C1 (de) Vertikal integrierte Schaltung und Verfahren zum Herstellen einer vertikal integrierten Schaltung
DE102017212763A1 (de) Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
DE19958486A1 (de) Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt
DE102016125120B4 (de) Verfahren zum Herstellen eines 3D-IC-Die mit Dichtringstruktur zum Stapeln integrierter Schaltungen

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: ZENZ PATENT- UND RECHTSANWAELTE GBR, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20120910

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20120910

R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20120927

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20120910

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20120910

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20120927

R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021334000

Ipc: H01L0021822000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final