DE102013018192B4 - Vergrabene, für Entkopplungskondensatoren verwendete TSV - Google Patents

Vergrabene, für Entkopplungskondensatoren verwendete TSV Download PDF

Info

Publication number
DE102013018192B4
DE102013018192B4 DE102013018192.5A DE102013018192A DE102013018192B4 DE 102013018192 B4 DE102013018192 B4 DE 102013018192B4 DE 102013018192 A DE102013018192 A DE 102013018192A DE 102013018192 B4 DE102013018192 B4 DE 102013018192B4
Authority
DE
Germany
Prior art keywords
substrate
blind holes
conductive
feedthroughs
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013018192.5A
Other languages
English (en)
Other versions
DE102013018192A1 (de
Inventor
Abraham F. Yee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE102013018192A1 publication Critical patent/DE102013018192A1/de
Application granted granted Critical
Publication of DE102013018192B4 publication Critical patent/DE102013018192B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Zwischenschicht zur Verwendung in einem Gehäusesubstrat, mit: einem Substrat, das ein Siliziummaterial aufweist, wobei eine Unterseite des Substrats eine PCB-Montagefläche bildet; einer Verbindungsschicht, die auf dem Substrat angeordnet ist, wobei die Verbindungsschicht leitende und dielektrische Schichten aufweist, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen gebildet sind, wobei eine Oberseitenfläche der Verbindungsschicht eine Chipmontagefläche bildet; mehreren Durchführungen, die durch das Substrat hindurch in einem isolierten Gebiet des Substrats ausgebildet sind, wobei mindestens eine der mehreren leitenden Durchführungen elektrisch mit mindestens einer der Oberseitenverdrahtungen gekoppelt ist; mehreren Blindlöchern, die durch das Substrat in einem dichten Gebiet des Substrats ausgebildet sind, wobei die Durchführungen und die Blindlöcher während eines gemeinsamen Ätzschrittes gebildet sind, wobei mindestens ein Blindloch umfasst: (a) ein dielektrisches Material, das die Blindlöcher beschichtet; und (b) ein leitendes Material, das die beschichteten Blindlöcher füllt und einen Entkopplungskondensator bildet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Ausführungsformen der vorliegenden Erfindung betreffen generell Gehäusetechniken für integrierte Schaltungschips und insbesondere ein Verfahren zum Erzeugen von Entkopplungskondensatoren (Decaps) mit vergrabenen Siliziumdurchgangslöchern (B-TSV) in einem Gehäusesubstrat und einen kosteneffizienten Prozess zur Herstellung von B-TSV-Entkopplungskondensatoren durch Ausnutzung eines Ätzladeeffekts.
  • Hintergrund
  • Bei der Einbringung von integrierten Schaltungs-(IC)Chips in ein Gehäuse werden für gewöhnlich ein oder mehrere IC-Chips auf einer oberen Fläche eines Gehäusesubstrats montiert. Siliziumdurchgangslöcher (TSV) stellen vertikale Pfade bereit, um elektrische Verbindungen des IC-Chips zu einer Platine oder einer anderen gedruckten Leiterplatte (PCB) zu ermöglichen. Um die mehreren IC-Chips aufzunehmen, wird typischerweise eine Zwischenschicht bzw. ein Zwischenelement verwendet, um die IC-Chips daran festzumachen, wobei Siliziumdurchgangslöcher (TSV) in der Zwischenschicht hergestellt sind. Im allgemeinen hat sich die TSV-Zwischenschicht als eine gute Lösung erwiesen, um eine Zwischenverbindung mit hoher Verdrahtungsdichte bereitzustellen, wobei die Fehlanpassung des thermischen Ausdehnungskoeffizienten zwischen dem Chip mit Kupfer/Dielektrikum mit kleiner Permittivität und der kupfergefüllten TSV-Zwischenschicht minimiert wird und das elektrische Verhalten aufgrund der kleineren Verbindungsabstände von dem Chip zu dem Substrat verbessert wird.
  • Siliziumdurchgangslöcher (TSV) in der Zwischenschicht werden typischerweise hergestellt, indem Siliziummaterial durch die Zwischenschicht hindurch geätzt wird, wie es beispielsweise in der US 2012/0 007 132 A1 beschrieben ist. Eine genaue Steuerung der Ätzrate und des Profils ist erforderlich, um TSV in korrekter Weise herzustellen. Die Ätzrate des Siliziums hängt teilweise von der gesamten freigelegten Fläche der Kontaktlöcher ab, die in einer Substrateinheitsfläche hergestellt werden. Die Schwankung der Ätzrate, die von Unterschieden der lokalen Größe an freigelegter Fläche der Kontaktlöcher pro Substrateinheitsfläche abhängt, wird als Mikro-Ladung bezeichnet. Beispielsweise werden Gebiete, die einen größeren Anteil an freigelegter Kontaktoberfläche pro Substrateinheitsfläche besitzen, generell langsamer geätzt als Gebiete, die einen größeren Anteil an freigelegter Kontaktoberfläche pro Substrateinheitsfläche besitzen, wobei dies durch die Mikro-Ladung hervorgerufen ist. Der Effekt der Mikro-Ladung kann bewirken, dass in einem dichten Muster gebildete TSV eine Ätzratenverringerung um 10% im Vergleich zu TSV besitzen, die in einem isolierten (d. h. weniger dichten) Muster ausgebildet sind. Die Schwankung in der Ätzrate kann die Ausbildung von Blindlöchern (das heißt von Durchgangslöchern, die sich nicht vollständig durch das Silizum erstrecken) hervorgerufen werden. Konventioneller Weise sind Blindlöcher, die bei der Ätzung von TSV erzeugt werden, von geringem Wert und können zu Defekten in der gesamten Gehäusestruktur beitragen.
  • Die US 8 012 796 B2 beschreibt eine Vorrichtung von Halbleiterchips mit hoher Packungsdichte, die mehrere Durchgangslöcher verwendet, durch die Kontaktkissen mit Verdrahtungen verbunden werden.
  • Die US 2007/0 035 030 A1 beschreibt ein Herstellungsverfahren zur Erstellung einer Vorrichtung, die eine dazwischenliegende Struktur mit Durchgangsöffnungen aufweist.
  • Um Blindlöcher zu vermeiden, führen Hersteller zusätzliche und komplizierte Prozessschritte nach dem typischen TSV-Ätzprozess aus, um die Blindlöcher zu öffnen, so dass diese verwendet werden können, um einen kompletten Satz an Durchgangslöchern bzw. Durchführungen herzustellen. Der zusätzliche Prozessschritt zum Öffnen der Blindlöcher, um diese in Durchgangslöcher umzuwandeln, ist teuer, und kann auch die Einführung von Prozesstechniken mit sich bringen, die in unerwünschter Weise die Produktionsausbeute verringern.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Ausführungsformen der Erfindung umfassen eine Zwischenschicht bzw. Zwischenelement mit Entkopplungskondensatoren, die in Blindlöchern ausgebildet sind, die während der Ätzung von Durchgangslöchern gebildet werden, indem ein Effekt der Mikro-Ladung vorteilhaft ausgenutzt wird, eine Halbleiterstruktur im Gehäuse mit Entkopplungskondensatoren, die in Blindlöchern ausgebildet sind, und Verfahren zur Herstellung desselben. In einer Ausführungsform wird eine Zwischenschicht bereitgestellt, die zur Verwendung in einem Gehäusesubstrat geeignet ist, das eine Verbindungsschicht umfasst, die auf einem Substrat angeordnet ist, das ein Siliziummaterial aufweist. Eine Unterseitenfläche des Substrats bildet eine PCB-Montagefläche. Die Verbindungsschicht umfasst leitende und dielektrische Schichten, die so strukturiert sind, dass sie mehrere Oberseitenverdrahtungen bilden. Eine Oberseitenfläche der Verbindungschicht bildet eine Chipmontagefläche. Mehrere Durchführungen sind durch das Substrat hindurch in einem isolierten Gebiet des Substrats ausgebildet. Mindestens eine der mehreren leitenden Durchführungen ist elektrisch mit mindestens einer der Oberseitenverdrahtungen verbunden. Mehrere Blindlöcher sind durch das Substrat hindurch in einem dichten Gebiet des Substrats ausgebildet. Die Durchführungen und die Blindlöcher werden während eines gemeinsamen Ätzschrittes hergestellt. Mindestens ein Blindloch umfasst (a) ein dielektrisches Material, das die Blindlöcher ausgekleidet bzw. beschichtet, und (b) ein leitendes Material, das die ausgekleideten bzw. beschichteten Blindlöcher füllt und einen Entkopplungskondensator bildet.
  • In einer weiteren Ausführungsform wird eine Halbleiterstruktur mit Gehäusesubstrat bereitgestellt, die eine Zwischenschicht umfasst, die auf einem Gehäusesubstrat angeordnet ist, und mindestens einen ersten IC-Chip aufweist, der auf der Zwischenschicht montiert und elektrisch mit dieser verbunden ist. Die Zwischenschicht umfasst eine Verbindungsschicht, die auf einem ein Siliziummaterial enthaltenden Substrat angeordnet ist. Eine Unterseitenfläche des Substrats bildet eine PCB-Montageschicht. Die Verbindungsschicht umfasst leitende und dielektrische Schichten, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen gebildet sind. Eine Oberseitenschicht der Verbindungsschicht bildet eine Chipmontagefläche. Mehrere Durchgangslöcher bzw. Durchführungen sind durch das Substrat hindurch in einem isolierten Gebiet des Substrats ausgebildet. Mindestens eine der mehreren leitenden Durchführungen ist elektrisch mit mindestens einer der Oberseitenverdrahtungen verbunden. Mehrere Blindlöcher sind durch das Substrat hindurch in einem dichten Gebiet des Substrats ausgebildet. Die Durchgangslöcher bzw. Durchführungen und die Blindlöcher werden während eines gemeinsamen Ätzschrittes hergestellt. Mindestens ein Blindloch umfasst (a) ein dielektrisches Material, das die Blindlöcher beschichtet, und (b) ein leitendes Material, das die beschichteten Blindlöcher füllt und einen Entkopplungskondensator bildet.
  • In noch einer weiteren Ausführungsform der Erfindung wird ein Verfahren zur Herstellung einer Struktur mit Entkopplungskondensatoren bereitgestellt, das umfasst: Ausführen eines Ätzprozesses zur Herstellung von Durchführungen in mehreren Gebieten eines Siliziumsubstrats, wobei mindestens ein erstes Gebiet eine Dichte an Durchführungen pro Einheitsfläche besitzt, die größer ist als in einem zweiten Gebiet, Beschichten der Durchführungen mit einem dielektrischen Material, Abscheiden eines leitenden Materials zum Füllen der beschichteten Durchführungen, und Zurückdünnen des Substrats, um leitende Durchführungen zu bilden, die sich von einer Oberseite des Substrats zu einer Unterseite des Substrats in dem zweiten Gebiet erstrecken, und um Entkopplungskondensatoren in den Blindlöchern in dem ersten Gebiet zu bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine schematische Seitenansicht eines in einem Gehäusesubstrat befindlichen Halbleiterbauelements, das auf einer gedruckten Leiterplatte PCB angeordnet ist, wobei das Halbleiterbauelement mit Gehäuse eine Zwischenschicht bzw. ein Zwischenelement mit zwei unterschiedlichen Gebieten mit unterschiedlichen Dichten an Siliziumdurchführungen gemäß einer Ausführungsform der Erfindung umfasst;
  • 2 zeigt eine Schnittansicht eines Teils eines Substrats, das zur Herstellung der Entkopplungskondensatoren in dem Zwischenelement verwendet wird, das in 1 gezeigt ist;
  • 3A zeigt eine Teilschnittansicht einer Durchführung bzw. eines Durchgangslochs aus dem Gebiet des Substrats mit geringer Dichte an Durchführungen gemäß einer Ausführungsform der Erfindung;
  • 3B zeigt eine Schnittansicht eines Teils eines Blindlochs aus einem Gebiet des Substrats mit hoher Kontaktlochdichte gemäß einer Ausführungsform der Erfindung;
  • 4 zeigt ein Flussdiagramm von Verfahrensschritten, um Entkopplungskondensatoren in den Blindlöchern in einem Gebiet mit hoher Kontaktlochdichte eines Substrats gemäß einer Ausführungsform der Erfindung zu erzeugen;
  • 5 zeigt eine Recheneinrichtung, in der eine oder mehrere Ausführungsformen der vorliegenden Erfindung realisiert werden können.
  • Der Klarheit halber sind identische Bezugszeichen verwendet, wo dies möglich ist, um identische Elemente, die in den Figuren gleichermaßen verwendet sind, zu benennen. Es ist hierin berücksichtigt, dass Merkmale einer Ausführungsform in anderen Ausführungsformen ohne weitere Nennung verwendet werden können.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der Erfindung verwenden früher unerwünschte Blindlöcher, um eingebettete Entkopplungskondensatoren (Decaps) in der TSV-Zwischenschicht zu bilden, um damit das elektrische Verhalten zu verbessern. Durch die Herstellung von Entkopplungskondensatoren unter Verwendung der Blindlöcher, die erzeugt werden, während Durchgangslöcher geätzt werden, können zusätzliche Prozessschritte, die normalerweise zur Öffnung der Blindlöcher genutzt werden, vermieden werden, während vorteilhafterweise Entkopplungskondensatoren zur Verbesserung des elektrischen Verhaltens hinzugefügt werden.
  • Ausführungsformen der Erfindung umfassen eine Zwischenschicht bzw. ein Zwischenelement mit Entkopplungskondensatoren, die in den Blindlöchern ausgebildet sind, eine Halbleiterstruktur mit Gehäuse mit Entkopplungskondensatoren, die in Blindlöchern gebildet sind, und Verfahren zur Herstellung desselben. Das Blindloch wird gebildet, während ein Siliziumdurchgangsloch (TSV) während eines einzelnen (beispielsweise gemeinsamen) Ätzprozesses erzeugt wird, indem der Effekt einer Mikro-Ladung vorteilhaft ausgenutzt wird. Durch die gleichzeitige Bildung sowohl der TSV als auch der Blindlöcher können die Herstellungskosten für ein Gehäuse verringert werden, während gleichzeitig das elektrische Verhalten der resultierenden Gehäusestruktur verbessert wird. In einer Ausführungsform wird der Effekt der Mikro-Ladung beim Ätzen von Durchführungen in einer Zwischenschicht vorteilhaft ausgenutzt, um strategisch ein isoliertes Gebiet an TSV und ein dichtes Gebiet an Blindlöchern in einem einzelnen Ätzvorgang zu erzeugen.
  • 1 ist eine Draufsicht eines Halbleiterbauelements mit Gehäuse 100, das auf einer gedruckten Leiterplatte (PCB) 102 angeordnet ist. Das Halbleiterbauelement mit Gehäuse 100 umfasst eine Zwischenschicht bzw. ein Zwischenelement 104, das auf einer Gehäusesubstratstruktur 106 auf der PCB 102 angeordnet ist. Mindestens zwei IC-Chips 111, 113 sind auf der Zwischenschicht 104 mittels Mikro-Höker 190 angeordnet, die mit Oberseitendrähten bzw. Oberseitenverdrahtungen 150 verbunden sind, die auf einer Verbindungsschicht 154 der Zwischenschicht 104 ausgebildet sind. Die IC-Chips 111, 113 können auf der Zwischenschicht 104 nebeneinander oder in einer anderen Konfiguration positioniert sein. Obwohl zwei IC-Chips 111, 113 in der in 1 gezeigten Ausführungsform dargestellt sind, können zusätzlich IC-Chips auf der Zwischenschicht 104 oder vertikal gestapelt auf den IC-Chips 111, 113 nach Bedarf angeordnet werden. Die IC-Chips 111, 113 können eine zentrale Recheneinheit, eine grafische Verarbeitungseinheit, ein Speicherchip oder eine andere integrierte Schaltung sein.
  • Die Gehäusesubstratstruktur 106 umfasst eine Kernschicht 116, die in Form eines Sandwiches von Aufbauschichten 114, 118 eingeschlossen ist. Die Kernschicht 116 verleiht der Gehäusesubstratstruktur 106 mechanische Steifigkeit, während die Aufbauschichten 114, 118 die Verlegung mehrerer leitender Kreise bzw. Leiterkreise 110 ermöglichen, die in der Gehäusesubstratstruktur 106 in einer vordefinierten Konfiguration geführt sind. Es sind lediglich zwei leitende Kreise 110 als Umriss in 1 gezeigt, um eine Überfrachtung der Zeichnung zu vermeiden. Die leitenden Kreise 110 die durch die Substratstruktur 106 hinweg vorgesehen sind, verbinden die Zwischenschicht 104 mittels Lot-Mikro-Höcker 108. Die Lot-Mikro-Höcker 108 stellen die elektrische Verbindung zwischen der Zwischenschicht 104 und den leitenden Kreisen 110 der Substratstruktur 106 bereit, wobei Lothöcker 112 die elektrische Verbindung zwischen den leitenden Kreisen 110 der Substratstruktur 106 und der PCB 102 bereitstellen.
  • Die Zwischenschicht 104 enthält eine Verbindungsschicht 154, die auf einem Substrat 120 angeordnet ist. Das Substrat 120 ist aus mindestens einer Schicht aus Siliziummaterial aufgebaut. Die Verbindungsschicht 154 umfasst leitende und dielektrische Schichten, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen 150 gebildet sind. Die Zwischenschicht 104 umfasst generell eine untere Oberfläche bzw. Unterseitenfläche 124, die durch die freigelegte Oberfläche des Substrats 120 gebildet ist, und eine obere Oberfläche bzw. Oberseitenfläche 126, die durch die freigelegte Oberfläche der Verbindungsschicht 154 gebildet ist. Die Unterseitenfläche 124 ist der Gehäusesubstratstruktur 106 zugewandt. Die Unterseitenfläche 124 bildet generell eine PCB-Montagefläche zum elektrischen Ankoppeln der Zwischenschicht 104 an die PCB 102. Die Oberseitenfläche 126 bildet generell eine Chipmontagefläche, auf der eine Unterseitenfläche eines oder mehrerer IC-Chips, etwa der IC-Chips 111, 113, die in 1 gezeigt sind, angebracht wird. Die Oberseitenfläche 126 kann ferner einer Wärmesenke (nicht gezeigt) zugewandt sein.
  • Das Substrat 120 enthält mehrere Durchführungen bzw. Durchgangslöcher. Durchführungen 130 (beispielsweise Silizumdurchgangslöcher (TSV)), die sich vollständig durch das Substrat 120 hindurch erstrecken, werden als leitende Durchführungen 134 verwendet, um die Oberseitenverdrahtungen 150 der Zwischenschicht 104 mit der Gehäusesubstratstruktur 106 durch untere Drähte bzw. Verdrahtungen 152, die auf der Unterseitenfläche 124 des Substrats 120 ausgebildet sind, zu verbinden. Blindlöcher 140, die sich nicht vollständig durch das Substrat 120 erstrecken, werden als Entkopplungskondensatoren 144 verwendet, um das elektrische Verhalten der Zwischenschicht 104 zu verbessern.
  • Die TSV 130 werden in Gebieten 132 des Substrats 120 erzeugt, die eine geringe Dichte an freigelegter Kontaktlochoberfläche (d. h. Querschnittsfläche) pro Einheitsfläche des Substrats 120 besitzen. Die leitenden Durchführungen bzw. Kontaktlöcher 134 sind generell bis zu der Unterseitenfläche 124 der Zwischenschicht 104 offen und erstrecken sich vollständig durch das Substrat 120 der Zwischenschicht 104. Die Dichte der freigelegten Durchführungen kann durch eine Reihe von Faktoren hervorgerufen werden, wozu eine oder mehrere der folgenden Faktoren gehören: Kontaktlochdichte, Abstand von Mitte zu Mitte der Kontaktlöcher, und die Anzahl an Kontaktlöchern pro Substrateinheitsfläche.
  • Die Blindlöcher 140 werden in Gebieten 142 des Substrats 120 hergestellt, die eine hohe Dichte an freigelegter Kontaktlochoberfläche pro Einheitsfläche des Substrats 120 im Vergleich zu der Kontaktlochdichte der isolierten Gebiete 132 besitzen. Die Unterseiten der Entkopplungskondensatoren 144 sind generell getrennt von, d. h. beabstandet von, der Unterseitenfläche 124 der Zwischenschicht 104.
  • 2 ist eine Schnittansicht eines Teils des Substrats 120, der in 1 gezeigt ist, bevor die leitenden Durchführungen 134 in den TSV 130 und die Entkopplungskondensatoren 144 in den Blindlöchern 140 vollständig hergestellt sind und nachdem die Verbindungsschicht 154 gebildet ist. Alternativ kann die Verbindungsschicht 154 nach der Fertigstellung der leitenden Durchführungen 134, die in den TSV 130 gebildet sind, und der Entkopplungskondensatoren 144, die in den Blindlöchern 140 gebildet sind, hergestellt werden. Das Substrat 120 enthält generell eine Oberseite 204 und eine Unterseite 206. Das Substrat 120 ist generell aus einem siliziumenthaltenden Material, etwa Silizium, oder einem Material, das für die Herstellung integrierter Schaltungen geeignet ist, hergestellt. In einer Ausführungsform ist das Substrat 120 aus einem dotierten siliziumenthaltenden Material hergestellt, etwa p-dotiertes oder n-dotiertes Silizium. In einer speziellen Ausführungsform weist das Substrat 120 in dem dichten Gebiet 142 p-dotiertes Silizium auf.
  • Die TSV 130 und die Blindlöcher 140 werden in der Oberseite 204 des Substrats 120 unter Anwendung eines einzelnen Ätzprozesses hergestellt, d. h. sie werden gleichzeitig hergestellt. In einer Ausführungsform werden die TSV 130 und die Blindlöcher 140 durch Plasmaätzen beispielsweise mit einem Halogen enthaltenden Gas hergestellt. Der Plasmaätzprozess kann ein zyklischer Prozess sein, etwa ein Bosch-Ätzprozess. Die TSV 130 werden zumindest bis zu einer Tiefe geätzt, die Material entsprechend weniger oder gleich einem vorbestimmten Abstand 242 zu der Unterseite 206 des Substrats 120 übrig lässt. In einer Ausführungsform kann der vorbestimmte Abstand 242 an Substratmaterial später von der Unterseite 206 des Substrats 120 unter Anwendung eines geeigneten Materialabtragungsprozesses, etwa durch einen chemisch mechanischen Polier-(CMP)Prozess entfernt werden, um die Substratdicke zu verringern und auch um die TSV 130 in dem isolierten Gebiet 132 in dem Falle freizulegen, dass einige der TSV 130 nicht vollständig durchgeätzt sind. Die TSV 130 in dem isolierten Gebiet 132 können alternativ so geätzt werden, dass sie Unterseite 206 des Substrats 120 durchzustoßen.
  • Aufgrund des Effekts der Mikro-Ladung zwischen Durchführungen, die in den Gebieten 132, 142 mit unterschiedlicher Kontaktlochdichte gebildet sind, wird eine kleinere Ätzrate in den dichten Gebiet 142 des Substrats 120 realisiert, wodurch die Blindlöcher 140 in dem dichten Gebiet 142 gebildet werden. Die Blindlöcher 140 werden nur bis zu einer Tiefe geätzt, die mehr als den vorbestimmten Abstand 242 zu der Unterseite 206 des Substrats 120 zurücklässt, wodurch die Tiefe der Blindlöcher 140 in dem dichten Gebiet wesentlich kleiner ist als in dem isolierten Gebiet der TSV 130. Anders ausgedrückt, der Unterschied in der Tiefe wird erreicht, indem sowohl die TSV 130 als auch die Blindlöcher 140 während eines einzelnen Ätzprozesses gleichzeitig geätzt werden, wobei der Effekt der Mikro-Ladung aufgrund dessen, dass die TSV 130 in einem isolierten Gebiet 132 angeordnet sind und die Blindlöcher 140 in einem dichten Gebiet 142 angeordnet sind, vorteilhafterweise einen ausgeprägten Unterschied der Ätzraten zwischen den Gebieten 132, 142 erzeugt.
  • Nach dem Ätzen wird die Unterseite 206 des Substrats 120 zurück gedünnt um den vordefinierten Abstand 242 bis zu einer Rückdünnungslinie 250. Die Rückdünnungslinie 250 wird nach dem Entfernen des Materials an der Unterseite 206 des Substrats 120 zu der Unterseite 124 der Zwischenschicht 104. Die Unterseite 206 des Substrats 120 kann bis auf die Rückdünnungslinie 250 entfernt (d. h. zurück gedünnt) werden unter Verwendung eines geeigneten Materialabtragungsprozesses, etwa chemisch mechanisches Polieren. Nach dem Dünnen zur Herstellung der Unterseite 124 des IC-Chips 111 verbleibt ein Teil des Substrats 120 (durch Bezugszeichen 241 gezeigt) zwischen einer Unterseite der Blindlöcher 140 und der Unterseite 124 der Zwischenschicht 104.
  • 3A zeigt eine vergrößerte Querschnittsansicht der leitenden Durchführung 134 aus dem Gebiet mit geringer Kontaktlochdichte 132 gemäß einer Ausführungsform der Erfindung. Die leitende Durchführung 134 besitzt eine dielektrische Schicht 271, die eine Seitenwand des TSV 130 beschichtet. Das beschichtete TSV 130 ist mit einem leitenden Material 270 gefüllt. Ein unteres Ende 302 der leitenden Durchführung 132 ist an der Unterseite 124 der Zwischenschicht 104 freigelegt, um eine elektrische Verbindung der leitenden Durchführung 132 der Zwischenschicht 104 mit der Gehäusesubstratstruktur 106 unter Verwendung der Unterseitenverdrahtungen 152 zu ermöglichen. Das obere Ende 304 der leitenden Durchführung 132 ist für die Oberseite 204 des Substrats 120 freigelegt, um das Ankoppeln der Gehäusesubstratstruktur 106 an die IC-Chips 111, 113 (nicht gezeigt) über die Oberseitenverdrahtungen 150, die in der Verbindungsschicht 154 ausgebildet sind, zu ermöglichen.
  • 3B zeigt eine vergrößerte Querschnittsansicht der Entkopplungskondensatoren 144 in dem Gebiet mit hoher Kontaktlochdichte 142 gemäß einer Ausführungsform der Erfindung. Der Entkopplungskondensator 144 besitzt eine dielektrische Schicht 271, die eine Seitenwand des Blindlochs 140 auskleidet bzw. beschichtet. Das beschichtete Blindloch 140 ist mit einem leitenden Material 270 gefüllt. Ein unteres Ende 306 des Entkopplungskondensators 144 ist von der Unterseite 124 der Zwischenschicht 104 entsprechend dem Abstand 241 getrennt. Das obere Ende 308 des Entkopplungskondensators 144 ist an der Oberseite 204 des Substrats 120 freigelegt und kann elektrisch mit den Oberseitenverdrahtungen 150, die in der Zwischenschicht 154 ausgebildet sind, verbunden werden. Der Entkopplungskondensator 144 stellt ein leitendes Ladungsreservoir innerhalb des Substrats 120/Zwischenschicht 104 bereit, um das Verbindungsverhalten zu verbessern.
  • Anders ausgedrückt, jeder Entkopplungskondensator 144 ist als eine passive elektrische Komponente mit zwei Anschlüssen zur Speicherung von Energie innerhalb der Zwischenschicht 104 ausgebildet. In einer Ausführungsform sind die Entkopplungskondensatoren 144 elektrisch mit den Schaltungen und Einrichtungen innerhalb der Zwischenschicht 104 verbunden, wodurch sie als Entkopplungskondensatoren (Decaps) für Schaltungen fungieren, womit die Schaltgeschwindigkeit für Strom, der durch die leitenden Durchführungen 134 fließt, erhöht wird, wodurch wiederum das Bauteilverhalten verbessert wird.
  • 4 gibt ein Flussdiagramm eines Verfahrens 400 zum Erzeugen von Entkopplungskondensatoren in Blindlöchern an, die in einem Gebiet mit hoher Kontaktlochdichte gemäß einer Ausführungsform der Erfindung ausgebildet sind. Das Verfahren 400 kann erweitert werden, um eine Halbleiterstruktur im Gehäuse zu bilden oder um sogar ein Computersystem zu bilden, das ein Halbleiterbauelement mit Gehäuse 100 aufweist. Die Schritte, die nachfolgend für das Verfahren 400 beschrieben sind, müssen nicht notwendigerweise der Reihe nach ausgeführt werden. Das Verfahren 400 beginnt in einem Schritt 401, in welchem ein Substrat, das ein siliziumenthaltendes Material aufweist, bereitgestellt wird. Im Schritt 402 wird eine Photomaske zur Strukturierung von Siliziumdurchgangslöchern abgeschieden, die zumindest in zwei physisch getrennte Gruppen (beispielsweise Gebiete) mit unterschiedlicher Musterdichte unterteilt werden. Die Musterdichten bzw. Strukturdichten sind unterscheidbar als Gebiete mit hoher Dichte für Durchführungen und Gebiete mit geringer Dichte für Durchführungen, wie dies zuvor beschrieben ist.
  • Im Schritt 403 wird das siliziumenthaltende Substrat durch Öffnungen hindurch geätzt, die in der Photomaske ausgebildet sind, um Durchführungen bzw. Kontaktlöcher in den separaten Gruppen (beispielsweise Gebieten) zu bilden. Während der Ätzung bewirkt der Effekt der Mikro-Ladung, dass die TSV 130 und die Blindlöcher 140 entsprechend in den Gebieten 132, 142 gebildet werden. In einer Ausführungsform kann der Ätzprozess ein Trockenätzverfahren (das heißt Plasmaverfahren) unter Verwendung von Ionen oder eines Plasmas aus reaktiven Gasen sein, um Siliziummaterial durch ein Muster aus Öffnungen, das in der Photomaske ausgebildet ist, hindurch zu entfernen. Der Effekt der Mikro-Ladung während des Ätzens führt zu tieferen TSV 130 in dem Gebiet mit geringer Dichte 132 und zu Blindlöchern 140 in dem Gebiet mit hoher Dichte 142.
  • Im Schritt 404 wird ein Abscheideprozess für dielektrisches Material ausgeführt, um die Kontaktlöcher 130, 140 mit einer Schicht aus dielektrischem Material zu beschichten. In einer Ausführungsform ist das dielektrische Material Siliziumoxid. Das dielektrische Material beschichtet die inneren Seitenwände der TSV 130 in konformer Weise und beschichtet die inneren Seitenwände und die Unterseite 306 der Blindlöcher 140 in konformer Weise.
  • Im Schritt 405 wird das Substrat 120 von der Unterseite 206 des Substrats 120 aus zurück gedünnt, um die TSV 130 in dem Gebiet mit geringer Musterdichte 132 freizulegen. Die Rückdünnungslinie 250 oder die Materialmenge, die entfernt wird und als Abstand 242 angegeben ist, wird so gewählt, dass die Blindlöcher 140 nicht freigelegt werden. Das Substrat 120 kann unter Verwendung einer geeigneten Materialabtragungstechnik zurückgedünnt werden, etwa durch chemisch mechanisches Polieren.
  • Im Schritt 406 wird ein Prozess zum Abscheiden eines Leiters ausgeführt, um die beschichteten Kontaktlöcher 130, 140 mit einem leitenden Material 270 zu füllen. Die gefüllten TSV 130 bilden nun die leitende Durchführung 134 von der Oberseite 204 des Substrats 120 bis zu der Unterseite 124 der Zwischenschicht 104. Die Blindlöcher 140 haben nun die Eigenschaften zweier leitender Materialien, die durch ein isolierendes Material getrennt sind, wodurch die Entkopplungskondensatoren 144 gebildet werden. Die Entkopplungskondensatoren 144 sind günstig zur Speicherung und zur Regelung von Energie und reagieren sehr schnell auf Schwankungen der Leistung, die der Zwischenschicht 104 zugeleitet wird, wodurch das elektrische Verhalten der Zwischenverbindung verbessert wird.
  • Im Schritt 407 wird die Oberseite 204 des Substrats 120 bearbeitet, beispielsweise durch einen chemisch mechanischen Polierprozess, um leitendes Material 270 abzutragen oder zu entfernen, das sich über die Durchführungen 130, 140 gegebenenfalls hinaus erstreckt und auf der Oberseite 204 des Substrats 120 angeordnet sein kann.
  • Nachfolgende Schritte, die in dem Verfahren 400 nicht dargestellt sind, enthalten die Herstellung der Verbindungsschicht 154 auf der Oberseite 204 des Substrats 120, das Montieren der Zwischenschicht 104 auf der Gehäusesubstratstruktur 106, das Montieren der Gehäusesubstratstruktur 106 auf der PCB 102 und das Bilden eines Computersystems, durch Koppeln der PCB 102 mit dem Halbleiterbauelement mit Gehäuse 100 mit einem Speicher oder einem anderen Computersystem.
  • 5 zeigt ein Computersystem 500, in welchem eine oder mehrere Ausführungsformen der vorliegenden Erfindung realisiert werden können. Insbesondere ist 5 eine schematische Ansicht des Computersystems 500, das ein Halbleiterbauelement mit Gehäuse 100 aufweist, das gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildet ist und mit einem Speicher 510 gekoppelt ist. Das Computersystem 500 kann ein Tischrechner, ein mobiler Rechner, ein intelligentes Telefon, eine digitale Tablett-Einrichtung, ein persönlicher digitaler Assistent oder eine andere geeignete Rechnereinrichtung sein. Der Speicher 510 kann ein oder mehrere flüchtige, nicht-flüchtige und/oder entfernbare Speicherelemente umfassen, etwa einen Speicher mit wahlfreiem Zugriff (RAM), einen Nur-Lese-Speicher (ROM), eine magnetische oder optische Festplatte, einen Flashspeicher und dergleichen. Das Halbleiterbauelement mit Gehäuse 100 umfasst eine Zwischenschicht 104 mit TSV, die Entkopplungskondensatoren aufweisen, die in Blindlöchern ausgebildet sind, wie dies zuvor beschrieben ist.
  • Folglich nutzen die Blindlöcher 140, die in den Gebieten mit hoher Dichte 142 ausgebildet sind, vorteilhaft die Wirkung der Mikro-Ladung aus, während die TSV 130 gleichzeitig in Gebieten mit geringer Dichte 132 hergestellt werden. Die Blindlöcher 140 werden verwendet, um die gewünschten Entkopplungskondensatoren 144 für Bauelemente zu bilden, die in der Zwischenschicht 104 ausgebildet sind. Die Herstellungsvorgänge nutzen vorteilhaft die Techniken aus, die zuvor beschrieben sind, um die Entkopplungskondensatoren 144 während bekannter Fertigungsvorgänge herzustellen, d. h. ohne die Notwendigkeit, spezielle Herstellungsschritte auszuführen, um Entkopplungskondensatoren separat zu der Herstellung der leitenden Durchführungen zu bilden.

Claims (10)

  1. Eine Zwischenschicht zur Verwendung in einem Gehäusesubstrat, mit: einem Substrat, das ein Siliziummaterial aufweist, wobei eine Unterseite des Substrats eine PCB-Montagefläche bildet; einer Verbindungsschicht, die auf dem Substrat angeordnet ist, wobei die Verbindungsschicht leitende und dielektrische Schichten aufweist, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen gebildet sind, wobei eine Oberseitenfläche der Verbindungsschicht eine Chipmontagefläche bildet; mehreren Durchführungen, die durch das Substrat hindurch in einem isolierten Gebiet des Substrats ausgebildet sind, wobei mindestens eine der mehreren leitenden Durchführungen elektrisch mit mindestens einer der Oberseitenverdrahtungen gekoppelt ist; mehreren Blindlöchern, die durch das Substrat in einem dichten Gebiet des Substrats ausgebildet sind, wobei die Durchführungen und die Blindlöcher während eines gemeinsamen Ätzschrittes gebildet sind, wobei mindestens ein Blindloch umfasst: (a) ein dielektrisches Material, das die Blindlöcher beschichtet; und (b) ein leitendes Material, das die beschichteten Blindlöcher füllt und einen Entkopplungskondensator bildet.
  2. Die Zwischenschicht nach Anspruch 1, wobei das Substrat in dem dichten Gebiet p-dotiertes Silizium umfasst.
  3. Die Zwischenschicht nach Anspruch 1, wobei das dielektrische Material, das die Blindlöcher beschichtet, Siliziumoxid umfasst und wobei das leitende Material, das die beschichteten Blindlöcher füllt, Kupfer umfasst.
  4. Eine Halbleiterstruktur mit Gehäuse mit: einem Gehäusesubstrat; einer Zwischenschicht, die auf dem Gehäusesubstrat angeordnet ist; mindestens einem ersten IC-Chip, der auf der Zwischenschicht montiert und elektrisch mit dieser verbunden ist, wobei die Zwischenschicht umfasst: ein Substrat mit einem Siliziummaterial, wobei eine Unterseitenfläche des Substrats eine PCB-Montagefläche bildet; eine Verbindungsschicht, die auf dem Substrat angeordnet ist, wobei die Verbindungsschicht leitende und dielektrische Schichten umfasst, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen gebildet sind, wobei eine Oberseitenfläche der Verbindungsschicht eine Chipmontagefläche bildet; mehrere Durchführungen, die durch das Substrat in einem isolierten Gebiet des Substrats ausgebildet sind, wobei mindestens eine der mehreren leitenden Durchführungen elektrisch mit mindestens einer der Oberseitenverdrahtungen gekoppelt ist; mehrere Blindlöcher, die durch das Substrat in einem dichten Gebiet des Substrats ausgebildet sind, wobei die Durchführungen und die Blindlöcher in einem gemeinsamen Ätzschritt hergestellt sind, wobei zumindest ein Blindloch umfasst: (a) ein dielektrisches Material, das die Blindlöcher beschichtet; und (b) ein leitendes Material, das die beschichteten Blindlöcher füllt und einen Entkopplungskondensator bildet.
  5. Die Halbleiterstruktur mit Gehäuse nach Anspruch 4, wobei das Substrat in dem dichten Gebiet p-dotiertes Silizium umfasst.
  6. Die Halbleiterstruktur mit Gehäuse nach Anspruch 4, wobei das dielektrische Material, das die Blindlöcher beschichtet, Siliziumoxid umfasst und wobei das leitende Material, das die beschichteten Blindlöcher ausfüllt, Kupfer umfasst.
  7. Die Halbleiterstruktur mit Gehäuse nach Anspruch 6, die ferner umfasst: einen zweiten IC-Chip, der auf der Oberseitenfläche der Zwischenschicht montiert und neben dem ersten IC-Chip positioniert ist und elektrisch mit den Oberseitenverdrahtungen, die in der Zwischenschicht ausgebildet sind, verbunden ist.
  8. Ein Verfahren zur Herstellung einer Struktur, die Entkopplungskondensatoren aufweist, wobei das Verfahren umfasst: Ausführen eines Ätzprozesses zur Herstellung von Durchführungen in mehreren Gebieten eines Siliziumsubstrats, wobei mindestens ein erstes Gebiet eine Dichte an Durchführungen pro Einheitsfläche besitzt, die größer ist als in einem zweiten Gebiet; Beschichten der Durchführungen mit einem dielektrischen Material; Abscheiden eines leitenden Materials zum Füllen der beschichteten Durchführungen; und Zurückdünnen des Substrats zur Bildung leitender Durchführungen, die sich von einer Oberseite des Substrats zu einer Unterseite des Substrats in dem zweiten Gebiet erstrecken und zur Bildung von Entkopplungskondensatoren in Blindlöchern in dem ersten Gebiet.
  9. Das Verfahren nach Anspruch 8, das ferner umfasst: Entfernen von leitendem Material von der Oberseite des Substrats.
  10. Das Verfahren nach Anspruch 8, das ferner umfasst: Bilden einer Verbindungsschicht auf dem Substrat, wobei die Verbindungsschicht leitende und dielektrische Schichten aufweist, die so strukturiert sind, dass mehrere Oberseitenverdrahtungen gebildet werden, wobei mindestens eine Oberseitenverdrahtung mit mindestens einer der leitenden Durchführungen elektrisch verbunden ist.
DE102013018192.5A 2012-11-01 2013-10-30 Vergrabene, für Entkopplungskondensatoren verwendete TSV Active DE102013018192B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/666,850 2012-11-01
US13/666,850 US8618651B1 (en) 2012-11-01 2012-11-01 Buried TSVs used for decaps

Publications (2)

Publication Number Publication Date
DE102013018192A1 DE102013018192A1 (de) 2014-05-08
DE102013018192B4 true DE102013018192B4 (de) 2016-10-20

Family

ID=49776035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013018192.5A Active DE102013018192B4 (de) 2012-11-01 2013-10-30 Vergrabene, für Entkopplungskondensatoren verwendete TSV

Country Status (4)

Country Link
US (2) US8618651B1 (de)
CN (1) CN103811463A (de)
DE (1) DE102013018192B4 (de)
TW (1) TWI602271B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
CN104078416B (zh) * 2013-03-28 2017-02-22 中芯国际集成电路制造(上海)有限公司 硅通孔布局结构、硅通孔互联结构的形成方法
US9148923B2 (en) * 2013-12-23 2015-09-29 Infineon Technologies Ag Device having a plurality of driver circuits to provide a current to a plurality of loads and method of manufacturing the same
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9831214B2 (en) 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
KR102154064B1 (ko) 2014-09-25 2020-09-10 삼성전자주식회사 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
CN104505386A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US10692847B2 (en) * 2015-08-31 2020-06-23 Intel Corporation Inorganic interposer for multi-chip packaging
JP6449760B2 (ja) * 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
TWI601259B (zh) * 2016-02-24 2017-10-01 矽品精密工業股份有限公司 電子封裝件及其半導體基板與製法
US10438880B2 (en) 2016-02-29 2019-10-08 Smoltek Ab Interposer with a nanostructure energy storage device
TWI766072B (zh) 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
US10490503B2 (en) * 2018-03-27 2019-11-26 Intel Corporation Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
CN108493194B (zh) * 2018-03-28 2020-07-24 京东方科技集团股份有限公司 一种阵列基板、显示面板
KR102620867B1 (ko) 2019-03-15 2024-01-04 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지
KR20210047043A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 인터포저 구조체, 그를 포함하는 반도체 패키지 및 그 제조 방법
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
US11837527B2 (en) 2020-07-23 2023-12-05 Advanced Micro Devices, Inc. Semiconductor chip stack with locking through vias
CN112234027A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种2.5d电子封装结构
CN115642127A (zh) * 2021-07-20 2023-01-24 长鑫存储技术有限公司 热传导结构及其形成方法、芯片及芯片堆叠结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070035030A1 (en) * 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US8012796B2 (en) * 2007-05-15 2011-09-06 International Business Machines Corporation Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US20120007132A1 (en) * 2010-07-08 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
JP2005203496A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US8222079B2 (en) * 2007-09-28 2012-07-17 International Business Machines Corporation Semiconductor device and method of making semiconductor device
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
US8222104B2 (en) * 2009-07-27 2012-07-17 International Business Machines Corporation Three dimensional integrated deep trench decoupling capacitors
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070035030A1 (en) * 2005-08-11 2007-02-15 International Business Machines Corporation Techniques for providing decoupling capacitance
US8012796B2 (en) * 2007-05-15 2011-09-06 International Business Machines Corporation Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US20120007132A1 (en) * 2010-07-08 2012-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias

Also Published As

Publication number Publication date
DE102013018192A1 (de) 2014-05-08
US20140239444A1 (en) 2014-08-28
US8618651B1 (en) 2013-12-31
TW201428912A (zh) 2014-07-16
US9831184B2 (en) 2017-11-28
CN103811463A (zh) 2014-05-21
TWI602271B (zh) 2017-10-11

Similar Documents

Publication Publication Date Title
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102016100002B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE10253938A1 (de) Bonding-Pad-Struktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102008032510A1 (de) System in einem Gehäuse und Verfahren zu seiner Herstellung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE102008044984A1 (de) Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102020117547A1 (de) Packages mit abwechselnd gestapelten dicken rdls und dünnen rdls
DE102008042258A1 (de) Verfahren zur Herstellung eines mikromechanischen Chips sowie ein Bauelement mit einem derartigen Chip
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE19842481A1 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0023538000

R018 Grant decision by examination section/examining division
R020 Patent grant now final