DE102019125487B4 - Halbleitervorrichtung und herstellungsverfahren - Google Patents

Halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102019125487B4
DE102019125487B4 DE102019125487.6A DE102019125487A DE102019125487B4 DE 102019125487 B4 DE102019125487 B4 DE 102019125487B4 DE 102019125487 A DE102019125487 A DE 102019125487A DE 102019125487 B4 DE102019125487 B4 DE 102019125487B4
Authority
DE
Germany
Prior art keywords
bond pad
semiconductor device
metallization
power grid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019125487.6A
Other languages
English (en)
Other versions
DE102019125487A1 (de
Inventor
Fong-Yuan Chang
Noor Mohamed ETTUVEETTIL
Po-Hsiang Huang
Sen-Bor Jan
Ming-Fa Chen
Chin-Chou Liu
Yi-Kan Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019125487A1 publication Critical patent/DE102019125487A1/de
Application granted granted Critical
Publication of DE102019125487B4 publication Critical patent/DE102019125487B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung, Folgendes aufweisend:eine Metallisierungsschicht (107) über einem Substrat (101);eine Stromversorgungsgitterleitung (119), welche innerhalb der Metallisierungsschicht (107) angeordnet ist;eine erste Bondpad-Metallisierung (121), welche innerhalb der Metallisierungsschicht (107) angeordnet ist und von der Stromversorgungsgitterleitung (119) umgeben ist; undeine Bondpad-Metallbahn (117), welche mit der ersten Bondpad-Metallisierung (121) elektrisch verbunden ist, undeine Halbleitervorrichtung (300), welche an die Bondpad-Metallbahn (117) gebondet ist, wobei die Halbleitervorrichtung (300) mit einer Hybridbondstelle gebondet ist.

Description

  • HINTERGRUND
  • Die Halbleiterbranche hat ein schnelles Wachstum aufgrund kontinuierlicher Verbesserungen bei der Integrationsdichte verschiedener elektronischer Komponenten erfahren (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.). Zum größten Teil kam diese Verbesserung der Integrationsdichte aus wiederholten Reduktionen der minimalen Strukturgröße (z. B. Schrumpfen des Halbleiterprozessnodus in Richtung auf den Sub-20-nm-Nodus), welche ermöglichen, dass mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da der Bedarf an Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie geringerem Stromverbrauch und geringerer Latenz in letzter Zeit gewachsen ist, ist eine Notwendigkeit für kleinere und kreativere Integrationsverfahren von Halbleiter-Chips gewachsen.
  • Mit weiterem Fortschreiten von Halbleitertechniken haben sich gestapelte Halbleitervorrichtungen, z. B. integrierte 3D-Schaltungen (3DIC), als wirksam erwiesen, um die physische Größe einer Halbleitervorrichtung weiter zu reduzieren. Bei einer gestapelten Halbleitervorrichtung sind aktive Schaltungen, wie beispielsweise Logik, Speicher, Prozessorschaltkreise und dergleichen auf verschiedenen Halbleiter-Wafern gebildet. Mindestens zwei Halbleiter-Wafer können übereinander angeordnet sein, um den Formfaktor der Halbleitervorrichtung weiter zu reduzieren. Jedoch sind weitere Verbesserungen erwünscht, um die Größe weiter zu reduzieren und die Betriebseigenschaften der Vorrichtungen zu verbessern. US Patent US 7 514 789 B1 offenbart eine Halbleitervorrichtung mit einem Packaging und einer PCB-Leiterplatte, wobei eine Verbindungsstruktur verwendet wird, um elektrische Signale vom Packaging auf die PCB-Leiterplatte zu übertragen.
  • Figurenliste
  • Gesichtspunkte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der normalen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung willkürlich erhöht oder reduziert sein.
    • 1 illustriert eine erste Halbleitervorrichtung gemäß manchen Ausführungsformen.
    • 2 ist eine Draufsicht eines Stromversorgungsgitters gemäß manchen Ausführungsformen.
    • 3 illustriert ein Bonden der ersten Halbleitervorrichtung an einer zweiten Halbleitervorrichtung gemäß manchen Ausführungsformen.
    • 4 illustriert Verbesserungen, welche gemäß manchen Ausführungsformen erzielt werden können.
    • 5 illustriert versetzte Stromversorgungsgitter-Metallbahnen gemäß manchen Ausführungsformen.
    • 6A bis 6B illustrieren Ablaufdiagramme gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sind nicht als einschränkend vorgesehen. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in unmittelbarem Kontakt ausgebildet sind, und sie kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal derartig ausgebildet sein können, dass das erste und das zweite Merkmal nicht in unmittelbarem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder Bezugszeichen bei den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und diktiert in sich keine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Weiterhin können relative räumliche Begriffe, wie beispielsweise „unterhalb“, „unter“, „niedriger“, „über“, „höher“ und dergleichen, hier zur Vereinfachung der Beschreibung verwendet werden, um eine Beziehung eines Elements oder Merkmals zu einem anderen Element (Elementen) oder Merkmal (Merkmalen) zu beschreiben, wie in den Figuren illustriert. Diese relativen räumlichen Begriffe sind vorgesehen, verschiedene Orientierungen der Vorrichtung beim Gebrauch oder im Betrieb zusätzlich zu der Orientierung zu aufweisen, welche in den Figuren dargestellt ist. Die Vorrichtung kann auf andere Weise orientiert sein (um 90 Grad gedreht oder in anderen Orientierungen) und die hier verwendeten relativen räumlichen Deskriptoren können dementsprechend ebenso interpretiert werden.
  • Nun werden Ausführungsformen hinsichtlich spezifischer Ausführungsformen beschrieben, welche die Konzepte in eine dreidimensionale integrierte Schaltungs-(3DIC)-Struktur einbeziehen. Ausführungsformen sind jedoch nicht auf die präzisen hier beschriebenen Ausführungsformen begrenzt und können in eine breite Vielfalt von Anwendungen einbezogen werden.
  • Unter Bezugnahme auf 1 ist nun eine erste Halbleitervorrichtung 100 mit einem Substrat 101, Substratdurchkontaktierungen (TSVs) 102, welche sich durch das Substrat 101 hindurch erstrecken, aktiven Vorrichtungen 103 auf dem Substrat 101, einer Zwischendielektrikum-(ILD)-Schicht 105 über den aktiven Vorrichtungen 103 und Metallisierungsschichten 107 über der ILD-Schicht 105 gezeigt. Bei einer Ausführungsform kann die erste Halbleitervorrichtung 100 Teil eines Halbleiter-Wafers sein (nicht vollständig gezeigt, da sich ein Rest des Halbleiter-Wafers von der in 1 illustrierten Struktur weg erstreckt), beispielsweise für eine Chip-auf-Wafer-auf-Substrat-(CoWoS)-Ausführungsform. Bei anderen Ausführungsformen kann die erste Halbleitervorrichtung 100 von einem Halbleiter-Wafer getrennt sein, wie beispielsweise bereits ausgebildet und vereinzelt. Jede geeignete Ausführungsform kann eingesetzt werden.
  • Das Substrat 101 kann dotiertes oder undotiertes massives Silizium oder eine aktive Schicht eines Silizium-auf-Isolator-(SOI)-Substrats aufweisen. Im Allgemeinen weist ein SOI-Substrat eine Schicht eines Halbleitermaterials auf, wie beispielsweise Silizium, Germanium, Silizium-Germanium, SOI, Silizium-Germanium-auf-Isolator (SGOI) oder Kombinationen davon. Andere Substrate, welche verwendet werden können, weisen mehrschichtige Substrate, Gradientensubstrate oder Hybridorientierungssubstrate auf. Zusätzlich kann das Substrat 101 hierbei in dem Prozess Teil eines Halbleiter-Wafers sein (des ganzen Wafers, welcher nicht in 1 illustriert ist), welcher in einem späteren Schritt vereinzelt wird.
  • Innerhalb des Substrats 101 können die TSVs 102 ausgebildet sein, um sich durch das Substrat 101 zu erstrecken, um so einen schnellen Durchgang von Datensignalen von einer ersten Seite des Substrats 101 zu einer zweiten Seite des Substrats 101 bereitzustellen. Bei einer Ausführungsform können die TSVs 102 durch anfängliches Ausbilden von Silizium-Durchkontaktierungs-(TSV)-Öffnungen in das Substrat 101 ausgebildet werden. Die TSV-Öffnungen können durch Aufbringen und Entwickeln eines geeigneten Fotoresists und Entfernen von Abschnitten des freiliegenden Substrats 101 bis zu einer erwünschten Tiefe ausgebildet werden. Die TSV-Öffnungen können so ausgebildet werden, dass sie sich bis zu einer Tiefe in das Substrat 101 erstrecken, welche größer ist als die schließlich erwünschte Höhe des Substrats 101. Während die Tiefe von den Gesamtentwürfen abhängig ist, kann die Tiefe dementsprechend zwischen ungefähr 20 µm und ungefähr 200 µm betragen, wie beispielsweise eine Tiefe von ungefähr 50 µm.
  • Wenn die TSV-Öffnungen einmal innerhalb des Substrats 101 ausgebildet sind, können die TSV-Öffnungen mit einer Auskleidung ausgekleidet werden. Die Auskleidung kann z. B. ein Oxid sein, welches aus Tetraethylorthosilikat (TEOS) oder Siliziumnitrid ausgebildet wird, obwohl jedes geeignete dielektrische Material verwendet werden kann. Die Auskleidung kann unter Verwendung eines plasmagestützten chemischen Dampfabscheidungs-(PECVD)-Prozesses ausgebildet werden, obwohl andere geeignete Prozesse, wie beispielsweise physikalische Dampfabscheidung oder ein thermischer Prozess, verwendet werden können. Zusätzlich kann die Auskleidung auf eine Dicke zwischen ungefähr 0,1 µm und ungefähr 5 µm, beispielsweise von ungefähr 1 µm, ausgebildet werden.
  • Wenn die Auskleidung einmal entlang der Seitenwände und dem Boden der TSV-Öffnungen ausgebildet ist, kann eine Sperrschicht ausgebildet werden und der Rest der TSV-Öffnungen kann mit einem ersten leitfähigen Material gefüllt werden. Das erste leitfähige Material kann Kupfer aufweisen, obwohl andere geeignete Materialien, wie beispielsweise Aluminium, Legierungen, dotiertes Polysilizium, Kombinationen davon und dergleichen, eingesetzt werden können. Das erste leitfähige Material kann durch elektrolytisches Abscheiden von Kupfer auf einer Keimschicht, Füllen und Überfüllen der TSV-Öffnungen ausgebildet werden. Wenn die TSV-Öffnungen einmal gefüllt sind, können überschüssige Auskleidung, Sperrschicht, Keimschicht und erstes leitfähiges Material außerhalb der TSV-Öffnungen durch einen Planarisierungsprozess entfernt werden, wie beispielsweise chemisches mechanisches Polieren (CMP), obwohl jeder geeignete Entfernungsprozess verwendet werden kann.
  • Wenn die TSV-Öffnungen einmal gefüllt sind, wird die zweite Seite des Substrats 101 dünner gemacht, um die Öffnungen für die TSVs 102 freizulegen und die TSVs 102 aus dem leitfähigen Material auszubilden, welches sich durch das Substrat 101 erstreckt. Bei einer Ausführungsform kann das Dünnermachen der zweiten Seite des Substrats 101 die TSVs 102 freiliegend zurücklassen. Das Dünnermachen der zweiten Seite des Substrats 101 kann durch einen Planarisierungsprozess durchgeführt werden, wie beispielsweise CMP oder Ätzen.
  • Die aktiven Vorrichtungen 103 sind in 1 als ein einzelner Transistor dargestellt. Wie Durchschnittsfachleute jedoch erkennen, kann eine breite Vielfalt von aktiven Vorrichtungen, wie beispielsweise Kondensatoren, Widerstände, Induktoren und dergleichen verwendet werden, um die erwünschten strukturellen und funktionalen Anforderungen des Entwurfs für die erste Halbleitervorrichtung 100 zu erzeugen. Die aktiven Vorrichtungen 103 können unter Verwendung aller geeigneten Verfahren entweder innerhalb oder sonst auf der Oberfläche des Substrats 101 ausgebildet werden.
  • Die ILD-Schicht 105 kann ein Material aufweisen, wie beispielsweise Bor-Phosphor-Silikat-Glas (BPSG), obwohl alle geeigneten Dielektrika verwendet werden können. Die ILD-Schicht 105 kann unter Verwendung eines Prozesses ausgebildet werden, wie beispielsweise PECVD, obwohl andere Prozesse, wie beispielsweise LPCVD, verwendet werden können. Die ILD-Schicht 105 kann auf eine Dicke zwischen ungefähr 100 Ä und ungefähr 3000 Å ausgebildet werden.
  • Die Metallisierungsschichten 107 werden über dem Substrat 101, den aktiven Vorrichtungen 103 und der ILD-Schicht 105 ausgebildet und sind ausgelegt, um die verschiedenen aktiven Vorrichtungen 103 zu verbinden, um einen funktionalen Schaltkomplex auszubilden. Während sie in 1 als zwei Schichten illustriert sind, werden die Metallisierungsschichten 107 aus alternierenden Schichten aus dielektrischem und leitfähigem Material ausgebildet und können durch jeden geeigneten Prozess ausgebildet werden (wie beispielsweise Abscheidung, Damaszieren, duales Damaszieren usw.). Bei einer Ausführungsform können dreizehn Metallisierungsschichten durch die ILD-Schicht 105 von dem Substrat 101 getrennt sein, jedoch ist die präzise Anzahl Metallisierungsschichten 107 von dem Entwurf der ersten Halbleitervorrichtung 100 abhängig.
  • Als Teil der Metallisierungsschichten 107 wird eine Deckmetallschicht 111 als eine oberste Schicht innerhalb der Metallisierungsschichten 107 ausgebildet. Bei einer Ausführungsform ist die Deckmetallschicht 111 die dreizehnte Metallisierungsschicht und weist eine dielektrische Schicht 109 und leitfähige Merkmale 112 auf, welche innerhalb der dielektrischen Schicht 109 ausgebildet sind. Die Deckmetallschicht 111 kann durch anfängliches Abscheiden der dielektrischen Schicht 109 über einer oberen Oberfläche unterliegender Schichten der Metallisierungsschichten 107 ausgebildet werden (d. h. über der zwölften Metallisierungsschicht der Metallisierungsschichten 107). Die dielektrische Schicht 109 kann durch chemische Dampfabscheidung (CVD), physikalische Dampfabscheidung (PVD) oder dergleichen abgeschieden werden. Die dielektrische Schicht kann ein dielektrisches Material aufweisen, wie beispielsweise Siliziumoxid, SiCOH und dergleichen, und kann auf eine erste Dicke Ti zwischen ungefähr 2 µm und ungefähr 4 µm, wie beispielsweise 3 µm, ausgebildet werden. Es können jedoch jedes geeignete Material, jede geeignete Dicke und jedes geeignete Abscheidungsverfahren eingesetzt werden.
  • Wenn die dielektrische Schicht 109 einmal ausgebildet wurde, kann die dielektrische Schicht 109 dann geätzt werden, um Öffnungen auszubilden, welche eine obere Oberfläche der unterliegenden Schichten der Metallisierungsschichten 107 freilegen. Bei einer Ausführungsform kann die dielektrische Schicht 109 unter Verwendung z. B. eines dualen Damaszierprozesses zuerst für Durchkontaktierungen geätzt werden, wodurch ein erster Maskier- und Ätzprozess eingesetzt wird, um eine Durchkontaktierungsstruktur mindestens teilweise in die dielektrische Schicht 109 zu strukturieren und zu ätzen. Wenn die Durchkontaktierungsstruktur einmal geätzt ist, wird ein zweiter Maskier- und Ätzprozess eingesetzt, um eine Grabenstruktur in die dielektrische Schicht 109 zu strukturieren und zu ätzen, wobei das Ätzen der Grabenstruktur die Durchkontaktierungsstruktur weiter durch die dielektrische Schicht 109 ausdehnt, um die unterliegende Schicht freizulegen (z. B. die zwölfte Metallisierungsschicht der Metallisierungsschichten 107).
  • Während eine duale Damaszierstruktur zuerst für Durchkontaktierungen beschrieben ist, ist dies jedoch bloß beispielhaft vorgesehen und ist nicht vorgesehen, die Ausführungsformen einzuschränken. Stattdessen kann jeder geeignete Prozess oder können alle geeigneten Prozesse eingesetzt werden, um die Durchkontaktierungsöffnungen und Grabenöffnungen der Deckmetallschicht 111 auszubilden. Beispielsweise kann ein erster dualer Damaszierprozess zuerst für Gräben oder können sogar mehrere einzelne Damaszierprozesse eingesetzt werden.
  • Wenn die Durchkontaktierungsöffnungen und Grabenöffnungen einmal ausgebildet sind, können die leitfähigen Merkmale 112 durch Abscheiden von leitfähigem Materials in den Durchkontaktierungsöffnungen und in den Grabenöffnungen unter Verwendung beispielsweise eines Beschichtungsprozesses ausgebildet werden. Bei einer Ausführungsform können die leitfähigen Merkmale 112 leitfähige Gräben und leitfähige Durchkontaktierungen aufweisen, welche die leitfähigen Gräben mit unterliegenden Strukturen verbinden (z. B. mit der zwölften Metallisierungsschicht der Metallisierungsschichten 107). Bei einer Ausführungsform kann das leitfähige Material Kupfer, eine Kupfer-Legierung, Aluminium, eine Aluminium-Legierung, Kombinationen von diesen oder dergleichen sein. Es können jedoch jedes geeignete Material und jeder geeignete Ausbildungsprozess eingesetzt werden.
  • Wenn die Durchkontaktierungsöffnungen und Grabenöffnungen einmal durch das leitfähige Material gefüllt und/oder überfüllt wurden, können die leitfähigen Merkmale 112 durch Entfernen überschüssigen Materials von außerhalb der Durchkontaktierungsöffnungen und der Grabenöffnungen ausgebildet werden. Bei einer Ausführungsform kann die Entfernung unter Verwendung eines Planarisierungsprozesses, wie beispielsweise eines chemischen mechanischen Polier-(CMP)-Prozesses, durchgeführt werden. Es kann jedoch jeder geeignete Entfernungsprozess eingesetzt werden.
  • Bei einer Ausführungsform werden die leitfähigen Merkmale 112, welche innerhalb der dielektrischen Schicht 109 ausgebildet sind, ausgebildet, um mehrere leitfähige Strukturen innerhalb der Deckmetallschicht 111 zu erzeugen, welche separate Funktionen bei der Zusammenschaltung der ersten Halbleitervorrichtung 100 und einer zweiten Halbleitervorrichtung 300 durchführen (nicht in 1 illustriert, jedoch weiter unten hinsichtlich 3 illustriert und beschrieben). Bei einer Ausführungsform bilden die leitfähigen Merkmale 112 sowohl eine Stromversorgungsgitter-Metallbahn 119 als auch eine Bondpad-Metallisierung 121 innerhalb der Deckmetallschicht 111 aus. Bei einer Ausführungsform wird die Bondpad-Metallisierung 121 eingesetzt, um dabei zu helfen, elektrische Signale (nicht Stromversorgung und Masse) aus den unterliegenden Metallisierungsschichten 107 an eine überliegende Bondpad-Metallbahn 117 zu führen (weiter unten beschrieben), so dass das elektrische Signal dann aus der zweiten Halbleitervorrichtung 300 geführt oder empfangen werden kann.
  • Zusätzlich bildet die Stromversorgungsgitter-Metallbahn 119 einen Abschnitt eines Stromversorgungsgitters aus, welches eingesetzt wird, um Stromversorgungs- und Masseverbindungen zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 zu liefern. Durch Einspeisen einer Stromversorgung zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 sind keine zusätzlichen Verbindungen nötig, welche nicht durch den 3DIC-Stapel (z. B. den Stapel der ersten Halbleitervorrichtung 100, der zweiten Halbleitervorrichtung und allen anderen Halbleitervorrichtungen innerhalb des Stapels) geführt werden, und sie können weggelassen werden. Derartige Auslassungen können den Oberflächenbereich, welcher der Stapel erfordert, weiter reduzieren, was zu einer kleineren Gesamtvorrichtung führt.
  • Während die Stromversorgungsgitter-Metallbahnen 119 und die Bondpad-Metallisierung 121 illustriert sind, ist dies als beispielhaft vorgesehen. Stattdessen kann auch jede geeignete Anzahl anderer Strukturen innerhalb der Deckmetallschicht 111 der Metallisierungsschichten 107 angeordnet werden. Alle derartigen Strukturen und Kombinationen von Strukturen können eingesetzt werden.
  • Durch Stapeln der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 (oder sogar Stapeln von mehr Halbleitervorrichtungen, was nicht separat illustriert ist) ist der gesamte Stromverbrauch mindestens doppelt (z. B. n-mal der Anzahl Halbleitervorrichtungen, welche in dem Stapel angeordnet sind) oder mehrfach so hoch wie der eines herkömmlicheren zweidimensionalen Entwurfs, wodurch der herkömmliche zweidimensionale Stromversorgungsgitterentwurf hinfällig wird.
  • Um den erhöhten Stromverbrauch zu berücksichtigen, kann das Stromversorgungsgitter bei manchen Ausführungsformen einzelne Stromversorgungsgitter-Metallbahnen 119 in einer Serie von Streifen anordnen, welche innerhalb der Deckmetallschicht 111 angeordnet sind. Aus Sicht eines Stromversorgungsgitters erstrecken sich die individuellen Streifen idealerweise durchgehend über die gesamte Bonding-Oberfläche der ersten Halbleitervorrichtung 100. Das Vorhandensein der Bondpad-Metallisierung 121 und die Notwendigkeit, die Bondpad-Metallisierung 121 mit der Bondpad-Metallbahn 117 zu verbinden (welche verwendet wird, um z. B. Signale an die zweite Halbleitervorrichtung 300 und aus ihr zu übertragen), verhindert, dass die ideale Situation vollumfänglich realisiert wird, da die Einführung der Bondpad-Metallisierung 121 für Signale die Stromversorgungsgitter-Metallbahnen 119 auf individualisierte Segmente von reduzierten Längen unterbricht und herunterbricht. Wenn dies nicht angemessen behandelt wird (wie nachfolgend hinsichtlich 2 weiter beschrieben ist), wird der Gesamtwiderstand für die Stromversorgungsgitter-Metallbahnen 119 erhöht und führt zu einem höheren IR-Abfall in dem gesamten Stromversorgungsgitter.
  • 1 illustriert zusätzlich eine Ausbildung einer dielektrischen Bondschicht 113 über den Metallisierungsschichten 107. Die dielektrische Bondschicht 113 kann zum Fusionsbonding (auch als Oxid-auf-Oxid-Bonden bezeichnet) als Teil einer Hybridbondstelle verwendet werden (weiter unter hinsichtlich 3 beschrieben). Gemäß manchen Ausführungsformen wird die dielektrische Bondschicht 113 aus einem Silizium-haltigen dielektrischen Material ausgebildet, wie beispielsweise Siliziumoxid, Siliziumnitrid oder dergleichen. Die dielektrische Bondschicht 113 kann unter Verwendung jedes geeigneten Verfahrens, wie beispielsweise CVD, chemische Dampfabscheidung aus hochdichtem Plasma (HDPCVD), PVD, Atomlagenabscheidung (ALD) oder dergleichen, auf eine Dicke zwischen ungefähr 0,65 µm und ungefähr 6 µm, wie beispielsweise ungefähr 5,5 µm abgeschieden werden. Es können jedoch alle geeigneten Materialien, Abscheidungsprozesse und Dicken eingesetzt werden.
  • Wenn die dielektrische Bondschicht 113 einmal ausgebildet ist, kann sie planarisiert werden, um eine planare Oberfläche zum weiteren Verarbeiten bereitzustellen. Bei einer Ausführungsform kann die dielektrische Bondschicht 113 unter Verwendung eines Planarisierungsprozesses, wie beispielsweise CMP, planarisiert werden. Es kann jedoch auch jeder andere geeignete Planarisierungsprozess verwendet werden.
  • Wenn die dielektrische Bondschicht 113 einmal ausgebildet wurde, werden Öffnungen in der dielektrischen Bondschicht 113 ausgebildet, um leitfähige Abschnitte der Bondpad-Metallisierung 121 (wie in 1 illustriert) und die Stromversorgungsgitter-Metallbahnen 119 (in 1 nicht separat illustriert) als Vorbereitung zum Ausbilden einer Bondpad-Durchkontaktierungsbahn (BPVT) 115 freizulegen. Bei einer Ausführungsform wird ein Fotoresist über den oberen Oberflächen der dielektrischen Bondschicht 113 aufgebracht, und der Fotoresist wird dann zusammen mit einer oder mehreren Ätzungen verwendet, um die dielektrische Bondschicht 113 zum Ausbilden der Öffnungen zu ätzen. Die Ätzungen, welche verwendet werden, um die Öffnungen auszubilden, können Trockenätzen (z. B. RIE oder NBE), Nassätzen oder dergleichen aufweisen. Gemäß manchen Ausführungsformen der vorliegenden Offenbarung stoppt das Ätzen auf den Metallisierungsschichten 107, so dass die leitfähigen Abschnitte der Bondpad-Metallisierungen 121 und die Stromversorgungsgitter-Metallbahnen 119 durch die Öffnungen in der dielektrischen Bondschicht 113 freiliegen. Es können jedoch alle geeigneten Prozesse eingesetzt werden.
  • Es werden auch zweite Öffnungen in der dielektrischen Bondschicht 113 eingesetzt, um Abschnitte der Öffnungen als Vorbereitung zur Ausbildung einer Bondpad-Metallbahn (BPMT) 117 zu verbreitern. Bei einer Ausführungsform wird ein anderer Fotoresist über den oberen Oberflächen der dielektrischen Bondschicht 113 aufgebracht. Der Fotoresist wird strukturiert und wird dann verwendet, um die dielektrische Bondschicht 113 zum Ausbilden der zweiten Öffnungen zu ätzen. Die dielektrische Bondschicht 113 kann durch Trockenätzen (z. B. RIE oder NBE), Nassätzen oder dergleichen geätzt werden.
  • Wenn die Öffnungen und die zweiten Öffnungen einmal in der dielektrischen Bondschicht 113 ausgebildet wurden, können die Öffnungen und die zweiten Öffnungen mit einer Keimschicht und einem Beschichtungsmetall gefüllt werden, um die Bondpad-Durchkontaktierungsbahn 115 und die Bondpad-Metallbahn 117 auszubilden (in 1 als separate Strukturen dargestellt, welche jedoch in einer abschließenden Struktur physisch getrennt sein können oder nicht). Die Damenschicht kann flächig über den oberen Oberflächen der dielektrischen Bondschicht 113 und den freiliegenden leitfähigen Abschnitten der Bondpad-Metallisierungen 121 und den Stromversorgungsgitter-Metallbahnen 119 und den Seitenwänden der Öffnungen und der zweiten Öffnungen abgeschieden werden. Die Keimschicht kann eine Kupferschicht aufweisen. Die Keimschicht kann unter Verwendung von Prozessen, wie beispielsweise Sputtern, Verdampfung oder plasmagestützter chemischer Dampfabscheidung (PECVD) oder dergleichen, in Abhängigkeit von den erwünschten Materialien abgeschieden werden. Das Beschichtungsmetall kann durch einen Beschichtungsprozess, wie beispielsweise elektrisches oder stromloses Beschichten über der Keimschicht abgeschieden werden. Das Beschichtungsmetall kann Kupfer, eine Kupfer-Legierung oder dergleichen aufweisen. Das Beschichtungsmetall kann ein Füllmaterial sein. Vor der Keimschicht kann eine Sperrschicht (nicht separat illustriert) flächig über den oberen Oberflächen der dielektrischen Bondschicht 113 und den freiliegenden leitfähigen Abschnitten der Bondpad-Metallisierungen 121 und den Stromversorgungsgitter-Metallbahnen 119 und den Seitenwänden der Öffnungen und der zweiten Öffnungen abgeschieden werden. Die Sperrschicht kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen aufweisen.
  • Auf das Füllen der Öffnungen und der zweiten Öffnungen nachfolgend wird ein Planarisierungsprozess, wie beispielsweise ein CMP, durchgeführt, um überschüssige Abschnitte der Keimschicht und des Beschichtungsmetalls zu entfernen, wobei die Bondpad-Durchkontaktierungsbahn 115 und die Bondpad-Metallbahn 117 ausgebildet werden. Bei manchen Ausführungsformen wird die Bondpad-Durchkontaktierungsbahn 115 eingesetzt, um die Bondpad-Metallbahn 117 mit der unterliegenden Bondpad-Metallisierung 121 zu verbinden und um durch die unterliegende Bondpad-Metallisierung 121 die Bondpad-Metallbahn 117 mit den unterliegenden Metallisierungsschichten 107 sowie den aktiven Vorrichtungen 103 zu verbinden.
  • Zusätzlich wird die Bondpad-Metallbahn 117 eingesetzt, um die erste Halbleitervorrichtung 100 mit der überliegenden zweiten Halbleitervorrichtung 300 physisch zu bonden und elektrisch zu verbinden (in 1 nicht illustriert, aber weiter unter hinsichtlich 3 illustriert und beschrieben). Mit der elektrischen Verbindung zwischen der Bondpad-Metallbahn 117 und der zweiten Halbleitervorrichtung 300 kann die Bondpad-Metallbahn 117 eingesetzt werden, um elektrische Signale zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 zu senden und/oder zu empfangen.
  • Bei einer Ausführungsform kann die Bondpad-Durchkontaktierungsbahn 115 als eine Durchkontaktierung bemessen sein, um elektrische Signale zwischen der Bondpad-Metallisierung 121 und der Bondpad-Metallbahn 117 zu übertragen, um die Übertragung von Signalen zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 zu vereinfachen. Bei manchen Ausführungsformen kann die Bondpad-Durchkontaktierungsbahn 115 als ein Kreis (in einer Draufsicht) mit einem Durchmesser einer ersten Entfernung D1 zwischen ungefähr 1,25 µm und ungefähr 2,5 µm, wie beispielsweise ungefähr 1,8 µm, geformt sein. Es können jedoch alle geeigneten Abmessungen eingesetzt werden.
  • Ähnlich kann die Bondpad-Metallbahn 117 bemessen sein, um nicht nur die Übertragung von Signalen zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 zu erleichtern, sondern auch bemessen sein, um ein Bonden der ersten Halbleitervorrichtung 100 mit der zweiten Halbleitervorrichtung 300 zu vereinfachen. Bei einer bestimmten Ausführungsform kann die Bondpad-Metallbahn 117 als ein Kreis (in einer Draufsicht) mit einem Durchmesser mit einer zweiten Entfernung D2 zwischen ungefähr 1,5 µm und ungefähr 2,5 µm, wie beispielsweise ungefähr 2,5 µm, geformt sein. Es können jedoch alle geeigneten Abmessungen eingesetzt werden.
  • 2 illustriert eine Draufsicht der ersten Halbleitervorrichtung 100, wobei 1 eine Querschnittsdarstellung der 2 entlang einer Linie 1-1' in 2 ist, und 2 illustriert eine Draufsicht der 1 entlang einer Linie 2-2' (wobei die dielektrische Bondschicht 113 zur Klarheit aus 2 entfernt ist). 2 illustriert zwei der Stromversorgungsgitter-Metallbahnen 119, welche zu Stromversorgungsgitterstreifen ausgeformt sind, welche den IR-Abfall durch Einbeziehen von Löchern 201 in den individuellen Stromversorgungsgitter-Metallbahnen 119 reduzieren. Durch Einbeziehen der Löcher 201 können die Bondpad-Metallbahnen 117 für die Signale durch die Löcher 201 in den Stromversorgungsgitter-Metallbahnen 119 angeordnet werden, ohne zu bewirken, dass die Stromversorgungsgitter-Metallbahnen 119 in verschiedene Abschnitte segmentiert werden, welche voneinander getrennt sind. Ohne dass die Stromversorgungsgitter-Metallbahnen 119 getrennt und segmentiert sind, kann der Gesamtwiderstand des Stromversorgungsgitters als solcher vermindert werden, und es gibt einen geringeren IR-Abfall durch das Stromversorgungsgitter.
  • Bei einer Ausführungsform können die Stromversorgungsgitter-Metallbahnen 119 mehrere parallele Streifen aufweisen (z. B. mehrere Stromversorgungsgitter-Metallbahnen 119 parallel zueinander). Bei einer bestimmten Ausführungsform sind die Stromversorgungsgitter-Metallbahnen 119 groß genug bemessen, um die Löcher 201 für die Bondpad-Metallbahn 117, die überliegende Bondpad-Durchkontaktierungsbahn 115 und die überliegende Bondpad-Metallisierung 121 zu beherbergen. Bei einer Ausführungsform sind die Stromversorgungsgitter-Metallbahnen 119 bemessen, um eine erste Breite Wi aufzuweisen, welche bei gegebenem Gesamtentwurf der ersten Halbleitervorrichtung 100 sowie dem minimalen und maximalen Abstand, welcher durch die bestimmten Technologieknoten bereitgestellt wird, welche verwendet werden, um die erste Halbleitervorrichtung 100 herzustellen, so groß wie möglich ist. Während die erste Breite Wi als solche mindestens teilweise von dem Technologieknoten des Halbleiterherstellungsprozesses abhängig ist, kann bei einer Ausführungsform die erste Breite W1 zwischen ungefähr 0,36 µm und ungefähr 10,8 µm betragen, wie beispielsweise ungefähr 10,8 µm.Es kann jedoch jede geeignete Breite eingesetzt werden.
  • Zusätzlich weisen alle der Stromversorgungsgitter-Metallbahnen 119 eine erste Überlappungslänge L1 auf (eine Entfernung, bei welcher eine der Stromversorgungsgitter-Metallbahnen 119 einer zweiten der Stromversorgungsgitter-Metallbahnen 119 unmittelbar benachbart ist), welche gleich einer Länge der Stromversorgungsgitter-Metallbahnen 119 ist, und wobei die Länge ausreichend ist, um die erwünschte Führung der Stromversorgung und Masse bereitzustellen. Bei der in 2 illustrierten Ausführungsform sind benachbarte Stromversorgungsgitter-Metallbahnen 119 so ausgebildet, dass sie die gleiche Länge aufweisen, und sind derartig positioniert, dass die erste Überlappungslänge L1 ungefähr größer als 4,05 µm, wie beispielsweise ungefähr 50 µm, sein kann, obwohl die Minima mindestens teilweise mit verschiedenen Verarbeitungsnodi variieren und maximale Längen mindestens teilweise von dem Gesamtentwurf und vom Betrag der chipintegrierten Fläche abhängig sind. Zusätzlich weisen die benachbarten Stromversorgungsgitter-Metallbahnen 119 Enden auf, welche derartig aneinander angrenzen, dass die gesamte Länge einer der Stromversorgungsgitter-Metallbahnen 119 eine benachbarte der Stromversorgungsgitter-Metallbahnen 119 überlappt. Es kann jedoch jede geeignete Länge eingesetzt werden.
  • Um eine sachgerechte Trennung zwischen der Bondpad-Metallisierung 121 und den Stromversorgungsgitter-Metallbahnen 119 zu gewährleisten, kann die Bondpad-Metallisierung 121 durch eine dritte Entfernung D3 von den Stromversorgungsgitter-Metallbahnen 119 getrennt sein (z. B. durch die dielektrische Schicht 109). Bei manchen Ausführungsformen ist die dritte Entfernung D3 mindestens teilweise von der ersten Breite Wi und der ersten Überlappungslänge L1 der Stromversorgungsgitter-Metallbahnen 119 abhängig. Bei einer Ausführungsform kann die dritte Entfernung D3 ein Bruchteil der kleineren Größe entweder der ersten Breite Wi oder der ersten Überlappungslänge Li sein, solange ein erster Schwellenwert erreicht wird, oder sie kann ein Bruchteil des ersten Schwellenwerts selbst sein. Beispielsweise kann der erste Bruchteil ungefähr ein Drittel sein, während der erste Schwellenwert zwischen ungefähr 1,35 µm und ungefähr 4,05 µm betragen kann, wie beispielsweise ungefähr 1,35 µm.
  • Zusätzlich können bei manchen Ausführungsformen auch mehrere Schwellenwerte eingesetzt werden. Wenn beispielsweise sowohl die erste Breite Wi als auch die erste Überlappungslänge L1 den ersten Schwellenwert erreichen, kann auch ein zweiter Schwellenwert, welcher höher ist als der erste Schwellenwert, eingesetzt werden. Wenn bei einer derartigen Ausführungsform sowohl die erste Breite Wi als auch die erste Überlappungslänge L1 sowohl den ersten Schwellenwert als auch den zweiten Schwellenwert erreichen, dann kann die dritte Entfernung D3 auf den ersten Bruchteil entweder der ersten Breite Wi, der ersten Überlappungslänge L1 oder des zweiten Schwellenwerts eingestellt werden.
  • Um diese Fragen zu illustrieren, kann bei einer bestimmten Ausführungsform, bei welcher der erste Schwellenwert der einzige Schwellenwert ist und 1,35 µm beträgt, die dritte Entfernung D3 zuerst durch Bestimmen, ob sowohl die erste Überlappungslänge Li als auch die erste Breite Wi größer sind als der erste Schwellenwert von 1,35 µm, bestimmt werden. Wenn beide größer sind als der erste Schwellenwert, dann kann die dritte Entfernung D3 durch Multiplizieren des ersten Schwellenwerts mit dem ersten Bruchteil bestimmt werden. Bei einer Ausführungsform, bei welcher der erste Bruchteil ein Drittel beträgt und der erste Schwellenwert 1,35 ist, kann die dritte Entfernung D3 0,45 µm sein.
  • Bei einer anderen Ausführungsform, bei welcher mehrere Schwellenwerte eingesetzt werden, kann der erste Bruchteil ein Drittel bleiben, während der erste Schwellenwert auf 1,35 µm eingestellt werden kann und der zweite Schwellenwert auf 4,05 µm eingestellt werden kann. Wenn bei dieser Ausführungsform die erste Breite Wi und die erste Überlappungslänge L1 beide größer sind als der ersten Schwellenwert (z. B. größer sind als 1,35 µm) und auch größer sind als der zweite Schwellenwert (z. B. größer sind als 4,05 µm), dann wird die dritte Entfernung D3 auf ein Drittel des zweiten Schwellenwerts von 4,05 µm eingestellt. Die dritte Entfernung D3 als solche ist mindestens 1,35 µm.
  • Bei wieder einer anderen Ausführungsform, bei welcher mehrere Schwellenwerte eingesetzt werden, können die erste Breite Wi und die erste Überlappungslänge L1 beide größer sein als der erste Schwellenwert, von welchen jedoch eine Größe kleiner sein kann als der zweite Schwellenwert. Bei einer derartigen Ausführungsform kann die dritte Entfernung D3 auf den ersten Bruchteil des ersten Schwellenwerts, nicht des zweiten Schwellenwerts, eingestellt werden, da die Bedingungen für den zweiten Schwellenwert nicht erfüllt sind.
  • Zusätzlich trennt ein erster Abstand Si eine erste der Stromversorgungsgitter-Metallbahnen 119 und eine zweite der Stromversorgungsgitter-Metallbahnen 119. Bei einer Ausführungsform kann der erste Abstand Si der obenstehend beschriebenen Struktur folgend bestimmt werden, und er kann gleich der dritten Entfernung D3 sein. Beispielsweise kann der erste Abstand Si durch Vergleichen der ersten Breite Wi und der ersten Überlappungsentfernung Li mit einem ersten Schwellenwert (und bei manchen Ausführungsformen mit einem zweiten Schwellenwert) und dann durch Bestimmen des erwünschten Abstands unter Verwendung eines Bruchteils des ersten Schwellenwerts, des zweiten Schwellenwerts, der ersten Breite Wi oder der ersten Überlappungslänge L1 bestimmt werden. Es kann jedoch jeder geeignete Abstand eingesetzt werden.
  • Bei einer Ausführungsform kann die Bondpad-Metallisierung 121 auch eine zweite Breite W2 zwischen ungefähr 0,36 µm und ungefähr 10,8 µm, wie beispielsweise ungefähr 1,96 µm, aufweisen. Ähnlich kann die Stromversorgungsgitter-Metallbahn 119 eine dritte Breite W3 aufweisen, welche sich von den Löchern 201 zu einer Seitenwand der Stromversorgungsgitter-Metallbahn 119 erstreckt. Bei einer Ausführungsform kann die dritte Breite W3 ungefähr 3,97 µm sein. Es können jedoch alle geeigneten Breiten eingesetzt werden.
  • 3 illustriert ein Bonden der ersten Halbleitervorrichtung 100 mit der zweiten Halbleitervorrichtung 301. Bei einer Ausführungsform ist die zweite Halbleitervorrichtung 301 eine Halbleitervorrichtung, welche entworfen ist, an die erste Halbleitervorrichtung 100 gebondet zu werden und mit dieser funktional zu arbeiten, um eine erwünschte Funktion bereitzustellen. Bei einer Ausführungsform, bei welcher die erste Halbleitervorrichtung 100 beispielsweise ein Logik-Chip, ein Zentraleinheit-(CPU)-Chip, ein Speicher-Chip (z. B. ein DRAM-Chip), Kombinationen von diesen oder dergleichen sein kann, kann die zweite Halbleitervorrichtung 300 eine Vorrichtung sein, welche ausgelegt ist, mit dem Logik-Chip zu arbeiten und/oder diesen zu unterstützen, wie beispielsweise indem sie eine Speichervorrichtung, ein Leistungs-Chip, ein Sensor-Chip, Kombinationen von diesen oder dergleichen ist. Es kann jedoch jede geeignete Kombination aus Funktionalitäten zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 eingesetzt werden.
  • Bei einer Ausführungsform kann die zweite Halbleitervorrichtung 300 ähnliche Strukturen wie die erste Halbleitervorrichtung 100 aufweisen. Beispielsweise kann die zweite Halbleitervorrichtung 300 ein zweites Substrat 302 (ähnlich dem Substrat 101), zweite aktive Vorrichtungen 303 (ähnlich der aktiven Vorrichtung 103), eine zweite ILD-Schicht 305 (ähnlich der ILD-Schicht 105), zweite Metallisierungsschichten 307 (ähnlich den Metallisierungsschichten 107), eine zweite Deckmetallschicht 311 (ähnlich der Deckmetallschicht 111), zweite Stromversorgungsgitter-Metallbahnen 319 (ähnlich der Stromversorgungsgitter-Metallbahnen 119), zweite Bondpad-Durchkontaktierungsbahnen 315 (ähnlich den Bondpad-Durchkontaktierungsbahnen 115), eine zweite Bondpad-Metallisierung 321 (ähnlich der Bondpad-Metallisierung 121), zweite Bondpad-Metallbahnen 317 (ähnlich der Bondpad-Metallbahnen 117) und eine zweite dielektrische Bondschicht 313 (ähnlich der dielektrischen Bondschicht 113) aufweisen. Es können jedoch auch alle geeigneten Strukturen eingesetzt werden.
  • Die erste Halbleitervorrichtung 100 ist erfindungsgemäß durch Hybridbonden an die zweite Halbleitervorrichtung 300 gebondet. Nachdem die oberen Oberflächen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 planarisiert sind, können die oberen Oberflächen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 aktiviert werden. Aktivieren der oberen Oberflächen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 können eine trockene Behandlung, eine nasse Behandlung, eine Plasmabehandlung, Einwirkung eines Inertgasplasmas, Einwirkung von H2, Einwirkung von N2, Einwirkung von O2 oder Kombinationen davon als Beispiele aufweisen. Bei Ausführungsformen, bei welchen eine nasse Behandlung verwendet wird, kann beispielsweise ein RCA-Reinigen verwendet werden. Bei einer anderen Ausführungsform kann der Aktivierungsprozess andere Behandlungsarten aufweisen. Der Aktivierungsprozess hilft bei dem Hybridbonden der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300; wobei er vorteilhafterweise die Verwendung geringerer Drücke und Temperaturen bei nachfolgenden Prozessen zum Hybridbonden ermöglicht.
  • Nach dem Aktivierungsprozess können die erste Halbleitervorrichtung 100 und die zweite Halbleitervorrichtung 300 in Kontakt stehend angeordnet werden. Bei einer bestimmten Ausführungsform, bei welcher Hybridbonden eingesetzt wird, wird die Bondpad-Metallbahn 117 in physischem Kontakt mit der zweiten Bondpad-Metallbahn 317 stehend angeordnet, und die dielektrische Bondschicht 113 wird in physischem Kontakt mit der zweiten dielektrischen Bondschicht 313 stehend angeordnet. Mit dem Aktivierungsprozess, welcher die Oberflächen chemisch modifiziert, hat der Bonding-Prozess zwischen den Materialien mit dem physischen Kontakt begonnen.
  • Wenn physischer Kontakt einmal den Bonding-Prozess begonnen hat, kann das Bonden dann durch Unterziehen der Einheit einer thermischen Behandlung zusammen mit Kontaktdruck verstärkt werden. Bei einer Ausführungsform können die erste Halbleitervorrichtung 100 und die zweite Halbleitervorrichtung 300 einem Druck von ungefähr 200 kPa oder weniger und einer Temperatur zwischen ungefähr 200 °C und ungefähr 400 °C unterworfen werden, um den Bond zwischen der dielektrischen Bondschicht 113 und der zweiten dielektrischen Bondschicht 313 zu verstärken. Die erste Halbleitervorrichtung 100 und die zweite Halbleitervorrichtung 300 können dann einer Temperatur bei dem eutektischen Punkt oder oberhalb davon für Material der Bondpad-Metallbahnen 117 unterworfen werden, z. B. zwischen ungefähr 150 °C und ungefähr 650 °C, um die Bondpad-Metallbahn 117 mit der zweiten Bondpad-Metallbahn 317 zu verschmelzen. Auf diese Weise bildet Verschmelzen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 eine hybridgebondete Vorrichtung aus.
  • Während spezifische Prozesse beschrieben wurden, um die Hybridbonds zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 einzuleiten und zu verstärken, sind diese Beschreibungen zusätzlich vorgesehen, beispielhaft zu sein, und sie sind nicht vorgesehen, die Ausführungsformen einzuschränken. Stattdessen kann jede geeignete Kombination aus Einbrennen, Tempern, Pressen oder anderen Bonding-Prozessen oder Kombination aus Prozessen eingesetzt werden.
  • Während Hybridbonden als ein Verfahren zum Bonden der ersten Halbleitervorrichtung 100 an die zweite Halbleitervorrichtung 300 beschrieben wurde, ist dies zusätzlich auch nur vorgesehen, beispielhaft zu sein, und es ist nicht vorgesehen, für die Ausführungsformen einschränkend zu sein. Stattdessen kann auch jedes geeignete Verfahren zum Bonden, wie beispielsweise Fusionsbonding, Kupfer-an-Kupfer-Bonden oder dergleichen oder beispielhaft sogar Lötbonden unter Verwendung z. B. einer Ballgittermatrix, eingesetzt werden. Es kann jedes geeignete Verfahren zum Bonden der ersten Halbleitervorrichtung 100 mit der zweiten Halbleitervorrichtung 300 eingesetzt werden.
  • Schließlich können auch andere Merkmale und Prozesse eingeschlossen sein. Beispielsweise können Prüfstrukturen eingeschlossen sein, um bei dem Verifizierungsprüfen des 3D-Package oder der 3DIC-Vorrichtungen zu helfen. Die Prüfstrukturen können beispielsweise Prüfkontaktflächen, welche in einer Umverteilungsschicht oder auf einem Substrat ausgebildet sind, welche das Prüfen des 3D-Package oder der 3DIC-Vorrichtung ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen aufweisen. Die Verifizierungsprüfung kann an Zwischenstrukturen sowie an der abschließenden Struktur durchgeführt werden. Zusätzlich können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, welche eine Zwischenverifizierung bekannter guter Chips einbeziehen, um die Ausbeute zu erhöhen und die Kosten zu vermindern.
  • Während des Betriebs können die individuellen Stromversorgungsgitter-Metallbahnen 119 innerhalb des Stromversorgungsgitters entweder mit der Stromversorgung oder mit Masse verbunden sein. Als solches kann das Stromversorgungsgitter eingesetzt werden, um Strom zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 zu liefern. Ähnlich können die Bondpad-Metallisierungen 121 mit aktiven Vorrichtungen oder anderen Strukturen verbunden sein, so dass elektrische Signale (welche nicht einfach Stromversorgung oder Masse sind) zwischen der ersten Halbleitervorrichtung 100 und der zweiten Halbleitervorrichtung 300 übertragen werden können.
  • 4 illustriert einen Vergleich von IR-Abfällen, welche durch Lokalisieren der Bondpad-Metallbahnen 117 für die elektrischen Signale durch die Stromversorgungsgitter-Metallbahnen 119 erzielt werden können. Insbesondere ist in der grafischen Darstellung eine y-Achse illustriert, welche einen Prozentsatz eines statischen IR-Abfalls illustriert, während die x-Achse einen Prozentsatz E/A-Verbindungen illustriert, welche Signale sind (im Gegensatz zu Stromversorgungs-/Masse-E/A-Verbindungen). Wie ersichtlich ist, gibt es bei Halbleitervorrichtungen, welche Stromversorgungsgitter-Metallbahnen 119 einsetzen, welche stark segmentiert sind (in 4 durch die Linie dargestellt, welche mit 401 markiert ist), einen wesentlichen Anstieg des IR-Abfalls in dem schlechtesten Fall, wenn mehr E/A-Verbindungen für Signale hinzugefügt werden (z. B. wenn sich die Linie entlang der x-Achse nach rechts bewegt) und die Stromversorgungsgitter-Metallbahnen 119 segmentiert werden.
  • Wenn jedoch die E/A-Verbindungen innerhalb der Löcher 201 der Stromversorgungsgitter-Metallbahnen 119 angeordnet sind (in 4 durch die Linie dargestellt, welche mit 403 markiert ist), gibt es eine signifikante Reduktion des statischen IR-Abfalls, wenn zusätzliche E/A-Verbindungen für Signale hinzugefügt werden, und sie kann so groß werden wie eine 80%ige E/A-Signal-Nettoverbindungsverbesserung. Zusätzlich ist der IR-Abfall für diese Ausführungsform mit den Löchern 201 nahe an einem vollständig realisierten nicht segmentierten Szenario für den IR-Abfall im idealen Fall, wie durch die Linie repräsentiert ist, welche mit 405 markiert ist. Durch Einsetzen der Löcher 201, um Segmentieren der Stromversorgungsgitter-Metallbahnen 119 zu vermeiden, kann der gesamte IR-Abfall als solcher, welcher durch den Ort der E/A-Verbindungen bewirkt wird, minimiert oder sogar beseitigt werden, was dadurch zu einem insgesamt effizienteren Betrieb führt.
  • 5 illustriert eine andere Ausführungsform, welche eingesetzt werden kann, um den Abstand zwischen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119 auf einen zweiten Abstand S2 reduzieren zu helfen. Bei dieser Ausführungsform ist eine der Stromversorgungsgitter-Metallbahnen 119 von einer benachbarten der Stromversorgungsgitter-Metallbahnen 119 versetzt. Durch Versetzen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119 wird eine zweite Überlappungsentfernung L2 zwischen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119 (z. B. die Entfernung, bei welcher eine der Stromversorgungsgitter-Metallbahnen 119 und die zweite der Stromversorgungsgitter-Metallbahnen 119 einander unmittelbar benachbart sind) reduziert. Durch Reduzieren dieser Entfernung kann die Interferenz zwischen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119 reduziert werden.
  • Zusätzlich kann hinsichtlich des zweiten Abstands S2, welcher von der ersten Breite Wi sowie von der Überlappungsentfernung abhängig ist (wie obenstehend hinsichtlich 2 beschrieben), durch Versetzen der Stromversorgungsgitter-Metallbahnen 119 die zweite Überlappungsentfernung L2 reduziert werden, ohne die Gesamtlänge der ersten der Stromversorgungsgitter-Metallbahn 119 oder der zweiten der Stromversorgungsgitter-Metallbahn 119 zu reduzieren. Durch Reduzieren der zweiten Überlappungslänge L2, ohne die tatsächliche Länge zu reduzieren, kann bei einer Ausführungsform, bei welcher mehrere Schwellenwerte eingesetzt werden (z. B. der erste Schwellenwert und der zweite Schwellenwert), die zweite Überlappungslänge L2 unter einen der Schwellenwerte abfallen (z. B. den zweiten Schwellenwert), was ermöglicht, dass der zweite Abstand S2 auf den ersten Bruchteil des ersten Schwellenwerts eingestellt wird (statt auf den ersten Bruchteil des zweiten Schwellenwerts). Der zweite Abstand S2 als solcher kann vermindert werden, wodurch eine nähere Anordnung der ersten der Stromversorgungsgitter-Metallbahn 119 an der zweiten der Stromversorgungsgitter-Metallbahn 119 ermöglicht wird. Durch Anordnen der Stromversorgungsgitter-Metallbahnen 119 näher beieinander werden zusätzliche Wegführungsoptionen verfügbar, und auf der gleichen Fläche kann mehr Wegführung erzielt werden.
  • Bei einer spezifischen Ausführungsform kann die Überlappungsentfernung L2 auf eine Entfernung reduziert werden, welche ermöglicht, dass der zweite Abstand S2 reduziert wird (z. B. zwischen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119). Bei manchen Ausführungsformen kann die Überlappungsentfernung L2 auf zwischen ungefähr 1,35 µm und ungefähr 4,05 µm, wie beispielsweise ungefähr 3 µm reduziert werden. Es kann jedoch jeder geeignete Überlappungsabstand eingesetzt werden.
  • Durch Reduzieren der Überlappungsentfernung L2 kann auch der zweite Abstand S2 reduziert werden, da es weniger Interferenz zwischen der ersten der Stromversorgungsgitter-Metallbahnen 119 und der zweiten der Stromversorgungsgitter-Metallbahnen 119 gibt. Bei manchen Ausführungsformen kann der zweite Abstand S2 (bei manchen Ausführungsformen basierend auf dem ersten Schwellenwert und dem zweiten Schwellenwert) auf zwischen ungefähr 0,45 µm und ungefähr 1,35 µm, wie beispielsweise ungefähr 0,45 µm, reduziert werden. Es kann jedoch jeder geeignete Abstand eingesetzt werden.
  • Zusätzlich dazu, dass die zweite Überlappungsentfernung L2 durch Versetzen der ersten der Stromversorgungsgitter-Metallbahnen 119 von der zweiten der Stromversorgungsgitter-Metallbahnen 119 reduziert ist, sind bei wieder einer anderen Ausführungsform, welche in 5 illustriert ist, die individuellen der Löcher 201 innerhalb jeder der Stromversorgungsgitter-Metallbahnen 119, während sie in einer ersten Richtung innerhalb ihrer individuellen Stromversorgungsgitter-Metallbahnen 119 zueinander ausgerichtet sind, von den Löchern 201 innerhalb einer benachbarten der Stromversorgungsgitter-Metallbahnen 119 versetzt oder fehlausgerichtet. Durch Versetzen der Löcher 201 in benachbarten Stromversorgungsgitter-Metallbahnen 119 wird die Entfernung zwischen den Bondpad-Durchkontaktierungsbahnen 115 in den benachbarten Stromversorgungsgitter-Metallbahnen 119 auf eine vierte Entfernung D4 erhöht. Bei einer Ausführungsform kann die vierte Entfernung D4 zwischen ungefähr 6 µm und ungefähr 50 µm betragen, wie beispielsweise ungefähr 9 µm.Es kann jedoch jede geeignete Entfernung eingesetzt werden, und sie kann mindestens teilweise von dem präzisen Verarbeitungsnodus abhängig sein, welcher eingesetzt wird.
  • Durch Anordnen der Bondpad-Metallisierungen 121 innerhalb der Löcher 201 der Leitungen der Stromversorgungsgitter-Metallbahn 119, so dass die Bondpad-Metallisierungen 121 mindestens zwei Seiten der Stromversorgungsgitter-Metallbahn 119 benachbart sind, können die Bondpad-Metallisierungen 121 für das Senden und Empfangen von Signalen zwischen Halbleitervorrichtungen ohne die Notwendigkeit angeordnet sein, die Leitungen der Stromversorgungsgitter-Metallbahnen 119 zu trennen und zu segmentieren. Indem die Stromversorgungsgitter-Metallbahnen 119 durchgehend und nicht segmentiert gehalten werden, kann der IR-Abfall durch die Stromversorgungsgitter-Metallbahnen 119 reduziert werden. Durch Versetzen der Stromversorgungsgitter-Metallbahnen 119 und der Löcher 201 voneinander können zusätzlich benachbarte Stromversorgungsgitter-Metallbahnen 119 näher zusammen angeordnet werden, was ermöglicht, dass zusätzliche Raumeinsparungen erzielt werden. Alle dieser Vorteile ermöglichen eine kleinere und effizientere Vorrichtung.
  • 6A illustriert ein Ablaufdiagramm, um die dritte Entfernung D3 einer Ausführungsform zu bestimmen, bei welcher ein erster Schwellenwert der einzige eingesetzte Schwellenwert ist. In einem ersten Schritt 601 werden die erste Breite Wi, die erste Überlappungslänge L1 und der erste Schwellenwert T1 erhalten. In Schritt 603 wird eine Bestimmung ausgeführt, um zu sehen, ob sowohl die erste Breite Wi als auch die erste Länge L1 größer sind als der erste Schwellenwert T1. Wenn sowohl die erste Breite Wi als auch die erste Länge Li größer sind als der erste Schwellenwert Ti, wird die dritte Entfernung D3 in Schritt 605 auf den ersten Bruchteil der kleinsten Größe von der ersten Breite Wi, der ersten Länge L1 oder dem ersten Schwellenwert T1 eingestellt. Es können jedoch alle geeigneten Schritte in jeder Reihenfolge eingesetzt werden.
  • 6B illustriert ein anderes Ablaufdiagramm, um die dritte Entfernung D3 einer Ausführungsform zu bestimmen, bei welcher der erste Schwellenwert mit einem zweiten Schwellenwert eingesetzt wird. In einem ersten Schritt 607 werden die erste Breite Wi, die erste Überlappungslänge Li, der erste Schwellenwert T1 und der zweite Schwellenwert T2 erhalten. In einem zweiten Schritt 609 wird eine Bestimmung ausgeführt, um zu bestimmen, ob sowohl erste Breite Wi als auch die erste Länge L1 größer sind als sowohl der erste Schwellenwert T1 als auch der zweite Schwellenwert T2. Wenn die Bestimmung Ja ist, wird die dritte Entfernung D3 in einem dritten Schritt 611 auf den ersten Bruchteil der kleinsten Größe von der ersten Breite Wi, der ersten Länge L1 und dem zweiten Schwellenwert T2 eingestellt. Wenn die Bestimmung Nein ist, dann wird in einen vierten Schritt 513 eine Bestimmung ausgeführt, um zu sehen, ob sowohl die erste Breite Wi als auch die erste Länge L1 größer sind als der erste Schwellenwert T1. Wenn dies der Fall ist, dann wird die dritte Entfernung D3 auf den ersten Bruchteil des ersten Schwellenwerts T1 eingestellt. Es können jedoch alle geeigneten Schritte in jeder Reihenfolge eingesetzt werden.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: eine Metallisierungsschicht über einem Substrat; eine Stromversorgungsgitterleitung, welche in der Metallisierungsschicht angeordnet ist; eine erste Bondpad-Metallisierung, welche in der Metallisierungsschicht angeordnet ist und von der Stromversorgungsgitterleitung umgeben ist; und eine Bondpad-Metallbahn, welche elektrisch mit der ersten Bondpad-Metallisierung verbunden ist. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine Bondpad-Durchkontaktierungsbahn auf, welche physisch mit der ersten Bondpad-Metallisierung und der Bondpad-Metallbahn in Kontakt steht. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine Halbleitervorrichtung auf, welche an die Bondpad-Metallbahn gebondet ist. Bei einer Ausführungsform ist die Halbleitervorrichtung mit einer Hybridbondstelle gebondet. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin eine zweite Bondpad-Metallisierung auf, welche innerhalb der Metallisierungsschicht angeordnet ist und von der Stromversorgungsgitterleitung umgeben ist. Bei einer Ausführungsform ist die erste Bondpad-Metallisierung durch ein dielektrisches Material von der Stromversorgungsgitterleitung getrennt. Bei einer Ausführungsform weist das dielektrische Material eine Breite von ungefähr 0,45 µm auf.
  • Gemäß einer anderen Ausführungsform weist eine Halbleitervorrichtung Folgendes auf: eine Bondpad-Metallbahn einer ersten Halbleitervorrichtung; eine Durchkontaktierung der ersten Halbleitervorrichtung, welche physisch sowohl mit der Bondpad-Metallbahn als auch mit einer ersten Bondpad-Metallisierung einer Metallisierungsschicht in Kontakt steht; und ein Stromversorgungsgitter, welches innerhalb der Metallisierungsschicht angeordnet ist, wobei eine erste einzelne Leitung des Stromversorgungsgitters die erste Bondpad-Metallisierung umgibt. Bei einer Ausführungsform weist die Halbleitervorrichtung weiterhin Folgendes auf: eine zweite Bondpad-Metallisierung der Metallisierungsschicht; eine zweite einzelne Leitung des Stromversorgungsgitters, welche die zweite Bondpad-Metallisierung umgibt, wobei die zweite einzelne Leitung von der ersten einzelnen Leitung verschieden ist; und eine zweite Durchkontaktierung der ersten Halbleitervorrichtung, welche physisch sowohl mit der zweiten Bondpad-Metallisierung der Metallisierungsschicht als auch mit einer zweiten Bondpad-Metallbahn in Kontakt steht. Bei einer Ausführungsform sind die erste Bondpad-Metallisierung und die zweite Bondpad-Metallisierung miteinander ausgerichtet. Bei einer Ausführungsform sind die erste Bondpad-Metallisierung und die zweite Bondpad-Metallisierung miteinander fehlausgerichtet. Bei einer Ausführungsform ist die erste einzelne Leitung von der zweiten einzelnen Leitung durch eine Entfernung von ungefähr 0,45 µm getrennt. Bei einer Ausführungsform weist die erste einzelne Leitung eine Breite von ungefähr 10,8 µm auf. Bei einer Ausführungsform weist die erste Bondpad-Metallisierung eine Breite von ungefähr 1,96 µm auf.
  • Gemäß wieder einer anderen Ausführungsform, weist ein Verfahren zum Herstellen einer Halbleitervorrichtung Folgendes auf: Ausbilden einer ersten Metallisierungsschicht über einem ersten Halbleitersubstrat, wobei die erste Metallisierungsschicht ein Stromversorgungsgitter mit einer ersten Leitung und einer Bondpad-Metallisierung aufweist, wobei die erste Leitung eine erste Breite in einer ersten Richtung aufweist, die Bondpad-Metallisierung mindestens zwei Seiten der ersten Leitung benachbart ist, die Bondpad-Metallisierung eine zweite Breite aufweist, welche kleiner ist als die erste Breite in der ersten Richtung; und Ausbilden einer Bondpad-Metallbahn in elektrischer Verbindung mit der Bondpad-Metallisierung. Bei einer Ausführungsform weist das Verfahren weiterhin Hybridbonden eines Halbleiter-Chips an die Bondpad-Metallbahn auf. Bei einer Ausführungsform weist das Verfahren weiterhin Senden eines elektrischen Signals durch die Bondpad-Metallbahn auf. Bei einer Ausführungsform weist das Verfahren weiterhin Verbinden des Stromversorgungsgitters mit einer Stromquelle auf. Bei einer Ausführungsform umgibt die erste Leitung die Bondpad-Metallisierung in einer Draufsicht. Bei einer Ausführungsform ist die erste Leitung von einem ersten Punkt benachbart zu einer ersten Seite der Bondpad-Metallisierung zu einem zweiten Punkt benachbart zu einer zweiten Seite der Bondpad-Metallisierung, welche der ersten Seite der Bondpad-Metallisierung gegenüberliegt, durchgehend.

Claims (20)

  1. Halbleitervorrichtung, Folgendes aufweisend: eine Metallisierungsschicht (107) über einem Substrat (101); eine Stromversorgungsgitterleitung (119), welche innerhalb der Metallisierungsschicht (107) angeordnet ist; eine erste Bondpad-Metallisierung (121), welche innerhalb der Metallisierungsschicht (107) angeordnet ist und von der Stromversorgungsgitterleitung (119) umgeben ist; und eine Bondpad-Metallbahn (117), welche mit der ersten Bondpad-Metallisierung (121) elektrisch verbunden ist, und eine Halbleitervorrichtung (300), welche an die Bondpad-Metallbahn (117) gebondet ist, wobei die Halbleitervorrichtung (300) mit einer Hybridbondstelle gebondet ist.
  2. Halbleitervorrichtung nach Anspruch 1, weiterhin aufweisend eine Bondpad-Durchkontaktierungsbahn (115), welche physisch mit der ersten Bondpad-Metallisierung (121) und der Bondpad-Metallbahn (117) in Kontakt steht.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Stromversorgungsgitterleitung (119) eine Breite zwischen 0,36 µm und 10,8 µm aufweist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die erste Bondpad-Metallisierung (121) eine Breite zwischen 0,36 µm und 10,8 µm aufweist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, weiterhin aufweisend eine zweite Bondpad-Metallisierung (121), welche innerhalb der Metallisierungsschicht (107) angeordnet ist und von der Stromversorgungsgitterleitung (119) umgeben ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Bondpad-Metallisierung (121) durch ein dielektrisches Material (109) von der Stromversorgungsgitterleitung (119) getrennt ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei das dielektrische Material (109) eine Breite zwischen 0,45 µm und 1,35 µm aufweist.
  8. Halbleitervorrichtung, Folgendes aufweisend: eine Bondpad-Metallbahn (117) einer ersten Halbleitervorrichtung (100); eine Durchkontaktierung (115) der ersten Halbleitervorrichtung (100), welche physisch sowohl mit der Bondpad-Metallbahn (117) als auch mit einer ersten Bondpad-Metallisierung (121) einer Metallisierungsschicht (107) in Kontakt steht; und ein Stromversorgungsgitter (119), welches innerhalb der Metallisierungsschicht (107) angeordnet ist, wobei eine erste einzelne Leitung des Stromversorgungsgitters (119) die erste Bondpad-Metallisierung (121) umgibt, und eine zweite Halbleitervorrichtung (300), welche an die Bondpad-Metallbahn (117) gebondet ist, wobei die zweite Halbleitervorrichtung (300) mit einer Hybridbondstelle gebondet ist.
  9. Halbleitervorrichtung nach Anspruch 8, weiterhin Folgendes aufweisend: eine zweite Bondpad-Metallisierung (121) der Metallisierungsschicht (107); eine zweite einzelne Leitung des Stromversorgungsgitters (119), welche die zweite Bondpad-Metallisierung (121) umgibt, wobei die zweite einzelne Leitung von der ersten einzelnen Leitung verschieden ist; und eine zweite Durchkontaktierung (115) der ersten Halbleitervorrichtung (100), welche physisch sowohl mit der zweiten Bondpad-Metallisierung (121) der Metallisierungsschicht (107) als auch mit einer zweiten Bondpad-Metallbahn (117) in Kontakt steht.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die erste Bondpad-Metallisierung (121) und die zweite Bondpad-Metallisierung (121) miteinander ausgerichtet sind.
  11. Halbleitervorrichtung nach Anspruch 9, wobei die erste Bondpad-Metallisierung (121) und die zweite Bondpad-Metallisierung (121) miteinander fehlausgerichtet sind.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, wobei die erste einzelne Leitung durch eine Entfernung zwischen 0,45 µm und 1,35 µm von der zweiten einzelnen Leitung getrennt ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 8 bis 12, wobei die erste einzelne Leitung eine Breite (W1) zwischen 0,36 µm und 10,8 µm aufweist.
  14. Halbleitervorrichtung nach einem der Ansprüche 8 bis 13, wobei die erste Bondpad-Metallisierung (121) eine Breite (W2) zwischen 0,36 µm und 10,8 µm aufweist.
  15. Verfahren zum Herstellen einer Halbleitervorrichtung, das Verfahren Folgendes aufweisend: Ausbilden einer ersten Metallisierungsschicht (107) über einem ersten Halbleitersubstrat (101), wobei die erste Metallisierungsschicht (107) ein Stromversorgungsgitter (119) mit einer ersten Leitung und einer Bondpad-Metallisierung (121) aufweist, wobei die erste Leitung eine erste Breite (Wi) in einer ersten Richtung aufweist, die Bondpad-Metallisierung (121) mindestens zwei Seiten der ersten Leitung benachbart ist, die Bondpad-Metallisierung (121) eine zweite Breite (W2) aufweist, welche kleiner ist als die erste Breite (Wi) in der ersten Richtung; und Ausbilden einer Bondpad-Metallbahn (117) in elektrischer Verbindung mit der Bondpad-Metallisierung (121), und Hybridbonden eines Halbleiter-Chips (300) an die Bondpad-Metallbahn (117).
  16. Verfahren nach Anspruch 15, wobei die erste Breite (Wi) der ersten Leitung zwischen 0,36 µm und 10,8 µm aufweist.
  17. Verfahren nach Anspruch 15 oder 16, weiterhin aufweisend Senden eines elektrischen Signals durch die Bondpad-Metallbahn (117).
  18. Verfahren nach einem der Ansprüche 15 bis 17, weiterhin aufweisend Verbinden des Stromversorgungsgitters (119) mit einer Stromquelle.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei die erste Leitung die Bondpad-Metallisierung (121) in einer Draufsicht umgibt.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei die erste Leitung von einem ersten Punkt benachbart zu einer ersten Seite der Bondpad-Metallisierung (121) zu einem zweiten Punkt benachbart zu einer zweiten Seite der Bondpad-Metallisierung (121), welche der ersten Seite der Bondpad-Metallisierung (121) gegenüberliegt, durchgehend ist.
DE102019125487.6A 2019-09-17 2019-09-23 Halbleitervorrichtung und herstellungsverfahren Active DE102019125487B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/573,630 US11410929B2 (en) 2019-09-17 2019-09-17 Semiconductor device and method of manufacture
US16/573,630 2019-09-17

Publications (2)

Publication Number Publication Date
DE102019125487A1 DE102019125487A1 (de) 2021-03-18
DE102019125487B4 true DE102019125487B4 (de) 2021-12-09

Family

ID=74686741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019125487.6A Active DE102019125487B4 (de) 2019-09-17 2019-09-23 Halbleitervorrichtung und herstellungsverfahren

Country Status (5)

Country Link
US (3) US11410929B2 (de)
KR (1) KR102307847B1 (de)
CN (1) CN112530899A (de)
DE (1) DE102019125487B4 (de)
TW (1) TWI751702B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514789B1 (en) 2005-12-01 2009-04-07 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
JP4353662B2 (ja) 2001-08-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体集積回路とその設計方法
JP2004319627A (ja) * 2003-04-14 2004-11-11 Renesas Technology Corp 半導体装置
EP1487015B1 (de) * 2003-06-10 2011-05-04 STMicroelectronics Srl Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
KR100642643B1 (ko) * 2005-03-18 2006-11-10 삼성전자주식회사 내부회로의 전원/접지선들과 직접 접속되는 재배치된전원/접지선들을 갖는 반도체 칩들 및 그 제조방법들
JPWO2010035379A1 (ja) * 2008-09-26 2012-02-16 パナソニック株式会社 半導体装置及びその製造方法
KR101831692B1 (ko) 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
US9425155B2 (en) 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
US9659863B2 (en) * 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
US9786976B2 (en) * 2015-06-24 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission line design and method, where high-k dielectric surrounds the transmission line for increased isolation
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
TWI622234B (zh) * 2016-11-16 2018-04-21 威盛電子股份有限公司 轉接卡及插頭電纜總成
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts
US10312201B1 (en) 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10910357B2 (en) * 2019-03-21 2021-02-02 Nanya Technology Corporation Semiconductor package including hybrid bonding structure and method for preparing the same
US20200357770A1 (en) * 2019-05-08 2020-11-12 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514789B1 (en) 2005-12-01 2009-04-07 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus

Also Published As

Publication number Publication date
US11923302B2 (en) 2024-03-05
KR102307847B1 (ko) 2021-10-05
DE102019125487A1 (de) 2021-03-18
CN112530899A (zh) 2021-03-19
TWI751702B (zh) 2022-01-01
US20210082816A1 (en) 2021-03-18
US20240105619A1 (en) 2024-03-28
TW202125743A (zh) 2021-07-01
KR20210033393A (ko) 2021-03-26
US11410929B2 (en) 2022-08-09
US20220336356A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE112010005236B4 (de) Rückseitenpseudostecker für 3D-Integration
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE112007000267B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102013103206B4 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102017127227B4 (de) Verbindungsstruktur und Verfahren
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102014118969A1 (de) 3DIC Dichtungsring-Struktur und Verfahren zum Herstellen derselben
DE102008062492A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102011000926A1 (de) Integrierte Schaltkreis-Anordnung und Verfahren zum Anfertigen derselben
DE102009044961A1 (de) Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102019125487B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020124131A1 (de) Halbleitervorrichtung und verfahren
DE102018200438B4 (de) Voll ausgerichtete Via-Strukturen
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023522000

Ipc: H01L0023500000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final