DE60130947T2 - Kondensatorherstellung mit metallischen Elektroden - Google Patents

Kondensatorherstellung mit metallischen Elektroden Download PDF

Info

Publication number
DE60130947T2
DE60130947T2 DE60130947T DE60130947T DE60130947T2 DE 60130947 T2 DE60130947 T2 DE 60130947T2 DE 60130947 T DE60130947 T DE 60130947T DE 60130947 T DE60130947 T DE 60130947T DE 60130947 T2 DE60130947 T2 DE 60130947T2
Authority
DE
Germany
Prior art keywords
insulating layer
trenches
metallic material
dielectric
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60130947T
Other languages
English (en)
Other versions
DE60130947D1 (de
Inventor
Vincent Arnal
Joaquim Torres
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of DE60130947D1 publication Critical patent/DE60130947D1/de
Application granted granted Critical
Publication of DE60130947T2 publication Critical patent/DE60130947T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft in allgemeiner Weise die monolithische Herstellung von Kondensatoren hoher Kapazität, beispielsweise zur Entkopplung oder von Resonanzkreisen, wobei die Kondensatoren metallische Beläge bzw. Elektroden aufweisen. Die Herstellung derartiger Kondensatoren wurde bereits in der Veröffentlichung EP 0 862 203 A1 beschrieben. Näherhin in spezieller Weise betrifft die vorliegende Erfindung die Herstellung derartiger Kondensatoren mit Hilfe von im oberen Teil einer integrierten Schaltung ausgebildeten Zwischenverbindungs-Metallisierungen.
  • Die 1A bis 1D veranschaulichen schematisch und in Teilschnittansicht ein Verfahren zur Herstellung derartiger Kondensatoren. Das Verfahren beginnt, wie 1A veranschaulicht, mit der Abscheidung einer Isolierschicht 2 auf einem Substrat 1 derart, dass die Oberseite der Abscheidung im wesentlichen planar ist. Das Substrat 1 besteht im wesentlichen aus einem isolierenden Bereich, der vertikale Leiterkontakte oder Vias aufweisen kann. Die Schicht 2 wird sodann so geätzt, dass an der Stelle, wo der Kondensator ausgebildet werden soll, eine Öffnung 3 gebildet wird.
  • In folgenden Verfahrensschritten, die in 1B veranschaulicht sind, wird eine Metallschicht 4 entsprechend einer Zwischenverbindungs-Metallisierung abgeschieden und sodann eine mechanisch-chemische Polierbehandlung (CMP, ,chem-mech polishing') vorgenommen, derart dass der in der Öffnung 13 enthaltene Teil davon verbleibt.
  • Nach aufeinanderfolgenden Arbeitsgängen des Auffüllens der Öffnung 3 und der Planierung bzw. Nivellierung der Schicht 4 bildet sich allgemein eine Nut bzw. Kerbe oder Vertiefung 5 in der Oberfläche der Metallschicht 4 an der Stelle der Kontaktzone zwischen der Schicht 4 und der Isolierschicht 2. Diese Kerbnut 5 kann eine Tiefe in der Größenordnung einiger zehn Nanometer besitzen. Im übrigen und wenngleich dies in den Figuren nicht dargestellt ist, ist die Nivellierungsplanierung des Materials 4 im allgemeinen nicht vollkommen. Seine Oberseite weist eine abgerundete Kuppelform auf.
  • In dem folgenden Verfahrensschritt, der in 1C veranschaulicht ist, wird eine Isolierschicht 6 sehr geringer Dicke, in der Größenordnung von einigen zehn Nanometern, abgeschieden, mit der Bestimmung, dass sie das Dielektrikum des Kondensators bildet.
  • In den folgenden Verfahrensschritten wird eine zweite Elektrode in Ausrichtung mit der ersten Elektrode ausgebildet.
  • Gemäß einer in 1D veranschaulichten Ausführungsform wird eine zweite Metallschicht 7 so abgeschieden und geätzt, dass sie die für die zweite Elektrode gewünschte Form erhält. Man hat dann einen Kondensator hergestellt, dessen zwei Metallbeläge bzw. Elektroden 4 und 7 durch ein Isoliermaterial 6 voneinander getrennt sind.
  • Ein Nachteil eines derartigen Verfahrens ist, dass die Dicke der Schicht 6 nicht so weit verringert werden kann wie erwünscht wäre. Tatsächlich muss ihre Kontinuität und zusammenhängende Unterbrechungsfreiheit zwischen den beiden Elektroden gewährleistet werden. Nun ist festzustellen, dass die Kerbnut 5 eine Tiefe aufweist, die größer als die durch Kriterien der Isolation bestimmte Mindestdicke der Schicht 6 ist. Ist die Schicht 6 zu dünn, so besteht die Gefahr, dass sie Diskontinuitäten in der Kerbnut 5 aufweist.
  • Um diesen Nachteil zu vermeiden, werden gemäß einem anderen herkömmlichen Verfahren zur Herstellung eines Kondensators mit zwei Metallbelägen anfängliche Verfahrensstufen ähnlicher Art wie die in Verbindung mit den 1A bis 1C beschriebenen vorgesehen. Jedoch wird die zweite Elektrode nicht direkt geätzt, sondern mittels Wiederholung der vorhergehenden Ver fahrensschritte ausgebildet. Das Ergebnis eines derartigen Prozesses ist in 2 veranschaulicht.
  • Nach der zuvor anhand von 1C beschriebenen Abscheidung und Ätzung der Dielektrikumsschicht 6 wird eine Isolierschicht 8 abgeschieden und in dieser eine Öffnung erzeugt. Die Schicht 8 ist ähnlicher Art wie die Schicht 2. Die Schicht 8 wird über eine Breite W3 geöffnet. Um die Nicht-Überdeckung der die Kerbnuten 5 aufweisenden fragilen Zone zu gewährleisten, ist die Öffnungsweite W3 kleiner als die Weite W1 der ersten Elektrode 4. Sodann scheidet man eine Metallschicht 9 aus einem ähnlichen Material wie die Schicht 4 ab und planiert/nivelliert sie mittels CMP in der weiter oben in Verbindung mit 1C beschriebenen Weise.
  • Relativ bezüglich dem vorhergehenden Verfahren besitzt dieses Verfahren den Vorteil, dass hierbei vermieden wird, dass die zweite Elektrode 9 die Zone mit der Kerbnut 5 überdeckt. Unter Kapazitätsgesichtspunkt gestattet dies, die Kerbnut 5 und die zugeordneten Leckströme zu vermeiden. Jedoch hat dieses Verfahren den Nachteil, dass die Planierung/Nivellierung mittels CMP der Schicht 9 verhältnismäßig schwierig ist. Tatsächlich ist, wie weiter oben angegeben, die Oberseite der Schicht 4 nicht plan. Dieser Mangel der Planheit wiederholt sich in der Schicht 9 und dies unterstreicht die Komplexität des Ätzens des Materials der Schicht 9. Außerdem besteht bei der Ätzung der Isolierschicht 8, die an der Isolierschicht 6 angehalten wird, die Gefahr von deren Beeinträchtigung.
  • Außerdem ist, unabhängig von dem angewandten Verfahren, die Oberfläche des Kondensators gleich der Oberfläche des kleineren der beiden Bereiche von gegenüberliegenden Zwischenverbindungsschichten und wird durch die oberhalb der integrierten Schaltung verfügbare Oberfläche begrenzt.
  • Als nicht-einschränkendes Beispiel sei angeführt, dass die disponible Oberfläche zur Schaffung eines Kondensators im Bereich zwischen 100 und 106 μm2 beträgt und typischerweise 10 000 μm2, die reale Fläche für kapazitive Kopplung im Bereich zwischen 90 und 0,9·106 μm2 liegt, typischerweise 9900 μm2. Die Kapazität der erhaltenen Kondensatoren liegt dann im Bereich zwischen 0,1 und 103 pF.
  • Die vorliegende Erfindung bezweckt die Schaffung eines Verfahrens zur Ausbildung von Kondensatoren mit Metallbelägen bzw. Elektroden in Ausbildung oberhalb einer integrierten Schaltung, wobei die Kondensatoren für eine gegebene Integrationsoberfläche eine höhere Kapazität besitzen als die nach herkömmlichen Verfahren mittels Ausbildung einander gegenüberstehender Flächen erhaltene Kapazität.
  • Ein anderes Ziel der vorliegenden Erfindung ist die Schaffung eines derartigen Verfahrens, das die Nachteile der weiter oben erwähnten Ausführungen vermeidet.
  • Zur Erreichung dieser Ziele sieht die vorliegende Erfindung vor ein Verfahren zur Herstellung eines Kondensators mit metallischen Belägen bzw. Elektroden in Metallisierungsebenen bzw. -niveaus über einer integrierten Schaltung, wobei das Verfahren die folgenden Schritte bzw. Stufen umfasst:
    • a) Abscheiden einer Isolierschicht mit einer Dicke im Bereich zwischen 0,5 und 1,5 μm, auf der Oberfläche einer integrierten Schaltung,
    • b) Aushöhlen der Isolierschicht zur Bildung von Gräben, von denen wenigstens ein Teil in Draufsicht parallel und von einem Graben zu dem anderen getrennt ist,
    • c) Abscheiden und Planieren bzw. Nivellieren eines ersten metallischen Materials zur Bildung von Leitern in den Gräben,
    • d) örtliches Entfernen der Isolierschicht zu deren Beseitigung wenigstens in allen zwei Leiter trennenden Intervallen,
    • e) konformes Abscheiden eines Dielektrikums sowie
    • f) Abscheiden und Ätzen eines zweiten metallischen Materials derart, dass wenigstens die Intervalle zwischen den Leitungen vollständig ausgefüllt werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Verfahrensstufe a) der Abscheidung der Isolierschicht die Ausbildung eines Metallplateaus in der darunter befindlichen integrierten Schaltung vorausgeht und die folgende Stufe b) der Aushöhlung der Isolierschicht in der Weise erfolgt, dass die Gräben alle wenigstens teilweise das genannte Metallplateau freilegen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Verfahrensstufe b) der Aushöhlung der Isolierschicht in der Weise erfolgt, dass die Gräben in Draufsicht die Form eines Kamms erhalten.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass in der Verfahrensstufe b) des Aushöhlens der Isolierschicht die Gräben so ausgebildet werden, dass sie in Draufsicht die Form von zwei miteinander verschränkten bzw. verzahnten Kämmen aufweisen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Verfahrensstufe d) der Entfernung der Isolierschicht über eine gegebene Breite im Bereich zwischen 1 und 1,5 μm erfolgt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das Dielektrikum eine Dicke im Bereich zwischen 10 und 100 nm aufweist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Verfahrensschritt d) der örtlichen Entfernung der Isolierschicht so erfolgt, dass er in Draufsicht die Form eines Kamms ergibt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das zweite metallische Material in der Verfahrensstufe f) so abgeschieden und geätzt wird, dass die plan-ebenen Teile des Dielektrikums freigelegt werden, das die Oberseiten der Isolierschicht und der Leiter des ersten metallischen Materials überdeckt.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das Dielektrikum Siliziumoxid oder Tantaloxid ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass das erste metallische Material Kupfer und das zweite metallische Material Titan oder Wolfram ist.
  • Diese und weitere Gegenstände, Ziele, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der nachfolgenden nicht-einschränkenden Beschreibung spezieller Ausführungsbeispiele in Verbindung mit den beigefügten Zeichnungsfiguren im einzelnen auseinandergesetzt; in diesen zeigen:
  • 1A bis 1D in schematischer Teilschnittansicht ein herkömmliches Verfahren zur Ausbildung eines Kondensators mit metallischen Belägen bzw. Elektroden,
  • 2 in schematischer Teilschnittansicht das Ergebnis eines anderen herkömmlichen Verfahrens zur Ausbildung eines Kondensators mit metallischen Belägen bzw. Elektroden,
  • 3A bis 3F eine Ausführungsform eines Kondensators mit metallischen Belägen bzw. Elektroden, gemäß der vorliegenden Erfindung, wobei die 3A und 3C bis 3F Schnittansichten darstellen und die 3B eine Draufsicht,
  • 4A und 4B schematisch und in Teildarstellung in Schnittansicht bzw. in Draufsicht einen Kondensator mit metallischen Belägen bzw. Elektroden, gemäß einer anderen Ausführungsform der vorliegenden Erfindung,
  • 5 in schematischer Teilschnittansicht eine andere Ausführungsform der vorliegenden Erfindung, sowie
  • 6 in schematischer Teildraufsicht eine andere Ausführungsform der vorliegenden Erfindung.
  • Aus Gründen der Klarheit und Übersichtlichkeit sind in den verschiedenen Zeichnungsfiguren gleiche Elemente mit denselben Bezugsziffern bezeichnet und, wie in der Darstellung integrierter Schaltungen üblich, sind die verschiedenen Figuren nicht maßstabsgerecht.
  • Eine erste Ausführungsform der vorliegenden Erfindung wird nachfolgend in Verbindung mit den und unter Bezugnahme auf die 3A bis 3F beschrieben. Die 3A und 3C bis 3F sind schematische Teilschnittansichten einer integrierten Schaltung in verschiedenen Stufen bzw. Stadien der Herstellung eines Kondensators mit metallischen Belägen bzw. Elektroden. 3B zeigt in schematischer Teildraufsicht das Gebilde am Ende der in Verbindung mit 3A beschriebenen Stufe.
  • Wie 3A zeigt, beginnt das Verfahren gemäß der Erfindung mit der Abscheidung einer dicken Isolierschicht 11 auf einer integrierten Schaltung 10. Der in 3 veranschaulichte Oberbereich der integrierten Schaltung 10 ist ein Isolierbereich. Dieser Isolierbereich ist entweder ein Isolierbereich zwischen Niveaus bzw. Ebenen von Zwischenverbindungs-Metallisierungen oder eine Trennschicht zwischen darunter liegenden Vorrichtungen und dem ersten Niveau bzw. der ersten Ebene metallischer Zwischenverbindungen. Die Isolierschicht 11 ist dicker als eine herkömmliche homologe Schicht (2, 1; 2 und 8, 2) in einer gegebenen Technologie. Sodann werden in der Isolierschicht 11 parallele Gräben 12 ausgehöhlt. Die Gräben 12 werden über die gesamte Dicke der Schicht 11 ausgebildet. Die Gräben 12 haben gleiche Abstände voneinander, eine geringe Breite W4 und sind durch einen Abstand G der gleichen Größenordnung wie die Breite W4 voneinander getrennt.
  • Gemäß einer Ausführungsform sind die Gräben 12 durch einen senkrechten Graben 13 miteinander verbunden. In Draufsicht, wie sie teilweise und schematisch in 3B veranschaulicht ist, erhält man somit eine Ausnehmung in Form eines Kamms. Die Achse A-A' in 3B ist die Schnittachse der 3A und 3C bis 3F.
  • In aufeinanderfolgenden Stufen bzw. Stadien, die in 3C veranschaulicht sind, wird ein erstes metallisches Material 14 so abgeschieden, dass es die Gräben 12 vollständig ausfüllt. Das Material 14 ist ein stark leitendes Material wie beispielsweise Kupfer oder eine Legierung auf Kupferbasis. Das Material 14 wird sodann mittels mechanisch-chemischer Polierbehandlung (CMP) planiert bzw. nivelliert. Auf diese Weise werden metallische Leiterpfade gleicher Abmessungen und gleicher Abstände gebildet. 3 veranschaulicht als nicht-einschränkendes Beispiel vier derartige Leitungen L1, L2, L3 und L4. Die metallischen Leiter L1, L2, L3 und L4 sind durch die gleichzeitige Auffüllung des in 3B veranschaulichten senkrechten Grabens 13 miteinander verbunden. Andere Ausführungsform einer derartigen Zwischenverbindung werden weiter unten beschrieben, insbesondere in Verbindung mit den 5 und 6.
  • Angesichts der Wechselfolge von Isoliermaterialien der Schicht 11 und dem metallischen Material 14 ist die Planierung der Leitungen L1–L4 leichter zu realisieren als die Planierung einer Leitung von verhältnismäßig hoher Breite nach dem Stande der Technik (4, 1; 4 und 9, 2). Außerdem ist, wenn eine Abrundung der Oberseite der Leitungen vorliegt, diese außerordentlich stark verringert und vernachlässigbar relativ verglichen mit dem homologen Phänomen der herkömmlichen Verfahren.
  • In folgenden Stufen erfolgt die Entfernung der Isolierschicht 11 im Bereich der Ausbildung des Kondensators. So werden die die metallischen Leiter L1–L4 voneinander trennenden Teile der Isolierschicht 11 vollständig entfernt. Dies hat die Ausbildung paralleler gesonderter Gräben 15 zur Folge.
  • Gemäß einer in 3D veranschaulichten Abwandlung wird die Schicht 11 auch zu beiden Seiten der endständigen Leitungen L1 und L4 entfernt, derart dass auch Gräben gleicher Abmessungen wie die jeweils zwei benachbarte Leitungen trennenden Gräben 15 gebildet werden.
  • Allgemeiner erstreckt sich diese Entfernung über die gesamte Oberfläche (Breite W1) des Kondensators, den man herzustellen wünscht. Die seitlichen Enden dieser Oberfläche können ebenfalls durch äußere Leitungen L1 und L4 gebildet werden.
  • In nachfolgenden Stufen, die in 3E veranschaulicht sind, wird ein Dielektrikum 16 abgeschieden. Das Dielektrikum 16 wird in konformer Weise in den Gräben 15 sowie über den Leitungen L1–L4 abgeschieden. Es sei darauf hingewiesen, dass die sehr leichte Abrundung der oberen Winkel der Leiter L1–L4 in vorteilhafter Weise gestattet, einen Bruch des Dielektrikums zu vermeiden, zu dem es bei einer Struktur mit rechten Winkeln kommen könnte. Das Dielektrikum 16 ist aus den Standardmaterialien gewählt, wie sie für die Realisierung von Kondensatoren verwendet werden. Es kann sich um ein paraelektrisches oder ferroelektrisches Material handeln oder auch um ein Isoliermaterial wie beispielsweise Siliziumoxid (SiO2), Tantaloxid (Ta2O5) oder schließlich Siliziumnitrid (Si3N4).
  • In den folgenden Stufen, die in 3F veranschaulicht sind, wird ein zweites Metallniveau von Zwischenverbindungen ausgebildet, aus einem metallischen Material 17. Das Material 17 wird abgeschieden und geätzt, derart dass wenigstens die Gräben 15 vollständig ausgefüllt werden. Das Material 17 ist entweder ein leicht ätzbares Material wie beispielsweise Wolfram, Titan oder Aluminium, oder ein schwer, nur chemisch ätzbares Material wie beispielsweise Kupfer oder eine Legierung auf Kupferbasis.
  • Gemäß einer in 3F veranschaulichten Ausführungsform wird das zweite Material 17 derart geätzt, dass es sich über die Gräben 15 erstreckt. Das zweite Material 17 stellt dann ein vertikales Kammgebilde dar, dessen abwärts gerichtete Zähne mit den Zähnen des durch das erste Material 14 gebildeten horizontalen Kamms verschränkt sind.
  • Auf diese Weise hat man einen Kondensator mit vertikalen metallischen Belägen bzw. Elektroden in der Materialstärke der Schicht 11 ausgebildet, von dem eine erste Elektrode durch das erste Material 14, die isolierenden Zwischenelektroden durch das Dielektrikum 16 und die zweite Elektrode durch das zweite Material 17 gebildet wird.
  • Die vorliegende Erfindung ermöglicht, ausgehend von ein und derselben Oberfläche in Draufsicht, die Schaffung eines Kondensators mit einer höheren Kapazität als die eines mit Hilfe eines herkömmlichen Verfahrens erhaltenen Kondensators. Während nach dem bekannten Stand der Technik die Kapazität durch die einzige ebene Fläche zwischen den beiden Elektroden definiert wurde, wird tatsächlich gemäß der Erfindung der größere Teil der Kapazität in der Dicke der Schicht 11 definiert, durch die vertikalen Flächen in Ausrichtung mit den miteinander verschachtelten ersten und zweiten Elektroden 14 und 17. Wohlgemerkt umfasst die Kapazität auch horizontale kapazitive Kopplungskomponenten, insbesondere zwischen den oberen Ebenen der Leitungen und dem horizontalen Teil der zweiten Elektrode 17.
  • Das Verfahren gemäß der Erfindung gestattet, die Bildung von Nuten bzw. Kerben zu vermeiden, und begrenzt so Leckströme.
  • Bei dem Verfahren gemäß der Erfindung bestehen die weiter oben dargelegten Komplexitätsprobleme hinsichtlich der Planierung bzw. Nivellierung nicht mehr.
  • Des weiteren sind auch die Gefahren einer Direktkontaktierung der beiden Elektroden durch Bruch des Zwischenelektroden-Dielektrikums verringert.
  • Gemäß einer in 4A veranschaulichten abgewandelten Ausführung erfolgt die Ätzung, beispielsweise Planierung, des Materials 17 derart, dass es vollständig aus der Ebene eliminiert wird, welche durch die die Oberseite der Schicht 11 und der Leitungen L1–L4 überdeckenden Bereiche des Dielektrikums 16 definiert wird. Die verschiedenen so an ihrem Platz gehaltenen Bereiche des Materials 17 werden dann durch die Ausfüllung eines zusätzlichen Grabens senkrecht zu den Gräben 15 miteinander verbunden. Dieser zusätzliche Graben wird gleichzeitig mit den Gräben 15 während der weiter oben beschriebenen Stufe der Entfernung der Isolierschicht 11 (3D) ausgebildet.
  • 4B veranschaulicht in schematischer Teildraufsicht das Gebilde aus 4A. Hierbei wurde eine zweite Elektrode mit der Form eines horizontalen Kamms geschaffen, dessen Zähne zwischen den Leitungen L1–L4 liegen.
  • Gemäß einer nicht dargestellten Variante werden die beiden vorstehenden Ausführungsformen der Herstellung der zweiten Elektrode miteinander kombiniert.
  • Die Wahl der Form der zweiten Elektrode (horizontaler Kamm, vertikaler Kamm oder Kombination dieser beiden Formen) erfolgt in Abhängigkeit von den Sequenzen des Standardverfahrens, in welchem sich die Herstellung eines Kondensators gemäß der vorliegenden Erfindung verkörpert. Wenn somit oberhalb der Isolierschicht 11 das Standardverfahren keinerlei Metallisierung vorsieht, wird das Material 17 über dieser vollständig eliminiert. Im entgegengesetzten Fall könnte es beibehalten werden.
  • Wird es beibehalten, ist bei der Ausbildung der ersten Elektrode auf die Schaffung einer äußeren Kontaktgabe zur planen Oberseite zu achten, auf welcher das Plateau der zweiten Elektrode ausgebildet wird. Gemäß einer in 5 schematisch und in Teilschnittansicht veranschaulichten anderen Ausführungsform der vorliegenden Erfindung werden die Leitungen L1–L4 des Materials 14 miteinander mittels eines darunter lie genden Metallplateaus 50 verbunden. Dieses Metallplateau 50 wird in der integrierten Schaltung 10 vor der Abscheidung der Isolierschicht 11 ausgebildet. Sodann werden die Gräben 12 ausgehöhlt, derart dass sämtliche Gräben 12 das Plateau 50 kreuzen, wobei kein rechtwinkliger Graben (13, 3B) ausgehöhlt ist. Man bildet so eine erste Elektrode in Form eines vertikalen Kamms, dessen Zähne nach oben zeigen. Das Plateau 50 bietet eine Oberfläche im Bereich zwischen 100 und 106 μm2.
  • Gemäß einer anderen, nicht dargestellten, Ausführungsform ist es möglich, die beiden vorstehenden Varianten von Interverbindung der Leitungen L1–L4 miteinander zu kombinieren. Unter Verfahrensgesichtspunkten erzeugt man dann in der integrierten Schaltung eine horizontale metallische Leiterebene ähnlich dem Plateau 50 von 5 und höhlt sodann Gräben (12, 13) aus gemäß einem Motiv in Form eines horizontalen Kamms ähnlich dem in den 3B und 4B veranschaulichten.
  • 6 veranschaulicht schematisch in Teildraufsicht eine andere Ausführungsform der ersten Elektrode. Die metallischen Leiter sind abwechselnd mit einer der beiden senkrechten Leitungen oder Zweige verbunden. Jede mit einem Zweig verbundene erste Elektrode ist von zwei mit dem anderen Zweig verbundenen Leitungen eingerahmt. Die beiden Zweige werden sodann miteinander verbunden, und zwar entweder, wie in 6 dargestellt, auf demselben Niveau, durch eine gemeinsame äußere Leitung, oder auf einem höheren Niveau. Die nachfolgende Ausbildung einer zweiten gemeinsamen Elektrode gestattet die Schaffung von Kondensatoren in Parallelanordnung. Der Gewinn an aktiver Oberfläche wird dann praktisch verdoppelt. In 6 sind, von links nach rechts, als nicht-einschränkendes Beispiel sechs derartige Leitungen L5, L6, L7, L8, L9 und L10 dargestellt. Die Leitungen L5, L7 und L9 sind mit einem ersten Zweig 61 verbunden, in 6 oben. Die Leitungen L6, L8 und L10 sind mit einem zweiten Zweig 62 verbunden, in 6 unten. Die beiden Zweige 61 und 62 sind in derselben Ebene wie die Leitungen L5, L6, L7, L8, L9 und L10 durch eine zusätzliche Leitung 63 miteinander verbunden, beispielsweise auf der linken Seite des Gebildes. Die zweite Elektrode 17 wird durch Ausfüllen des die beiden Zweige 61 und 62 trennenden Intervalls ausgebildet. Wie zuvor kann gemäß einer nicht dargestellten abgewandelten Ausführung die zweite Elektrode einen planar-ebenen Teil aufweisen, welcher die Gesamtheit des Gebildes einnimmt und ihm eine Struktur im wesentlichen in Form eines vertikalen Kamms verleiht.
  • Des weiteren können die Ausführungsformen einer ersten Elektrode der 5 und 6 kombiniert werden. Man bildet dann in der integrierten Schaltung zwei entfernte Plateaus aus und jede Leitung kontaktiert jeweils nur eines dieser Plateaus. Die beiden Plateaus werden entweder in der integrierten Schaltung zwischenverbunden oder durch eine gemeinsame Leitung oder auf einem höheren Niveau.
  • Die verschiedenen verwendeten Materialien können gemäß nicht-einschränkenden Beispielen wie folgt sein:
    • – Isolierschicht 11: Siliziumoxid mit einer Dicke zwischen 0,5 und 1,5 μm. Als Vergleichsangabe hatte eine Isolierzone zur Kapselung eines herkömmlichen homologen Kondensators (Schichten 2 und 8 in 2) eine Dicke im Bereich zwischen 0,2 und 0,5 μm;
    • – Gräben 12: mit einer Breite W4 im Bereich zwischen 0,15 und 0,3 μm; und mit einem Trennabstand G im Bereich zwischen 0,15 und 0,3 μm. Es werden ein bis eintausend Gräben ausgebildet;
    • – Entfernung der Isolierschicht 11: über eine Länge im Bereich zwischen 10 und 5000 μm, vorzugsweise in der Größenordnung von 100 μm; d. h. auf einer ebenen Gesamtfläche im Bereich zwischen 50 und 106 μm2, vorzugsweise in der Größenordnung von 104 μm2; sowie
    • – Dielektrikum 16: Siliziumoxid oder Tantaloxid, mit einer Dicke im Bereich zwischen 10 und 100 nm, vorzugsweise in der Größenordnung von 50 nm.
  • Somit ergibt sich für eine ebene Oberfläche in der Größenordnung von 100 μm2, unter Berücksichtigung der Tatsache, dass die erste und die zweite Elektrode die Form horizontaler Kämme der in 4 veranschaulichten Art besitzen, die reelle Kopplungsoberfläche in der Größenordnung von 300 bis 450 μm2, d. h. ein Gewinn an Oberfläche von 3 bis 5 relativ bezüglich einem in einer gleichen Planfläche realisierten herkömmlichen Kondensator.
  • Für eine erste Elektrode, die aus zwei horizontalen, miteinander verbundenen Kämmen der in 6 veranschaulichten Art besteht und unter ähnlichen Bedingungen wie in dem vorhergehenden Beispiel:
    • – Da die zweite Elektrode durch die bloße Auffüllung des Intervalls zwischen den beiden Zweigen der ersten Elektrode gebildet wird, wird der Gewinn an aktiver Oberfläche des Kondensators dann im wesentlichen auf das 5-fache gebracht; und
    • – da die zweite Elektrode ein vertikaler Kamm ist, wächst der Flächengewinn dann um die Oberfläche des (nicht dargestellten) Plateaus an.
  • Selbstverständlich ist die vorliegende Erfindung verschiedenen Abwandlungen und Modifikationen zugänglich, die sich für den Fachmann ergeben. Insbesondere sind die vorstehend gemachten zahlenmäßigen Beispiele an eine spezielle Herstellungstechnologie geknüpft. Angesichts der allgemeinen Tendenz auf dem Gebiet der Herstellung von Halbleiterbauteilen darf von einer Abnahme dieser Abmessungen ausgegangen werden.
  • Des weiteren wird der Fachmann den verschiedenen Elektroden die für eine Optimierung der Kapazität gewünschten Formgebungen verleihen. Beispielsweise kann man statt als in Draufsicht regelmäßiger Kamm mit rechteckigen Zähnen eine Elektrode schaffen, die in Draufsicht die Form einer gebrochenen oder einer Zick-Zack-Linie besitzt. Des weiteren kann der Fachmann die vorstehend beschriebenen Elektrodenmuster so ändern und vervollständigen, um eine Kontaktgabe zu ermöglichen. Der Fachmann kann auch die verwendeten Materialien und ihre Abmessung in Abhängigkeit von den Zwangsläufigkeiten einer bestimmten Herstellungstechnologie und den jeweils gewünschten Leistungseigenschaften auswählen und anpassen.

Claims (10)

  1. Verfahren zur Herstellung eines Kondensators mit metallischen Belägen bzw. Elektroden in Metallisierungsebenen bzw. -niveaus über einer integrierten Schaltung, dadurch gekennzeichnet, dass das Verfahren die folgenden Schritte bzw. Stufen umfasst: a) Abscheiden einer Isolierschicht (11) mit einer Dicke im Bereich zwischen 0,5 und 1,5 μm, auf der Oberfläche einer integrierten Schaltung (10), b) Aushöhlen der Isolierschicht zur Bildung von Gräben (12), von denen wenigstens ein Teil in Draufsicht parallel und von einem Graben zu dem anderen getrennt ist, c) Abscheiden und Planieren bzw. Nivellieren eines ersten metallischen Materials (14) zur Bildung von Leitern (L1, L2, L3, L4; L5, L6, L7, L8, L9, L10) in den Gräben, d) örtliches Entfernen der Isolierschicht zu deren Beseitigung wenigstens in allen zwei Leiter trennenden Intervallen (15), e) konformes Abscheiden eines Dielektrikums (16) sowie f) Abscheiden und Ätzen eines zweiten metallischen Materials (17) derart, dass wenigstens die Intervalle zwischen den Leitungen vollständig ausgefüllt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Verfahrensstufe a) der Abscheidung der Isolierschicht (11) die Ausbildung eines Metallplateaus (50) in der darunter befindlichen integrierten Schaltung (10) vorausgeht und die folgende Stufe b) der Aushöhlung der Isolierschicht in der Weise erfolgt, dass die Gräben (12) alle wenigstens teilweise das genannte Metallplateau freilegen.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verfahrensstufe b) der Aushöhlung der Isolierschicht (11) in der Weise erfolgt, dass die Gräben (12) in Draufsicht die Form eines Kamms erhalten.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in der Verfahrensstufe b) des Aushöhlens der Isolierschicht (11) die Gräben (12) so ausgebildet werden, dass sie in Draufsicht die Form von zwei miteinander verschränkten bzw. verzahnten Kämmen aufweisen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verfahrensstufe d) der Entfernung der Isolierschicht (11) über eine gegebene Breite (W1) im Bereich zwischen 1 und 1,5 μm erfolgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Dielektrikum (16) eine Dicke im Bereich zwischen 10 und 100 nm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Verfahrensschritt d) der örtlichen Entfernung der Isolierschicht (11) so erfolgt, dass er in Draufsicht die Form eines Kamms ergibt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das zweite metallische Material (17) in der Verfahrensstufe f) so abgeschieden und geätzt wird, dass die plan-ebenen Teile des Dielektrikums (16) freigelegt werden, welche die Oberseiten der Isolierschicht (11) und der Leiter (L1, L2, L3, L4; L5, L6, L7, L8, L9, L10) des ersten metallischen Materials (14) überdecken.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Dielektrikum (16) Siliziumoxid oder Tantaloxid ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das erste metallische Material (14) Kupfer und das zweite metallische Material (17) Titan oder Wolfram ist.
DE60130947T 2000-08-17 2001-08-16 Kondensatorherstellung mit metallischen Elektroden Expired - Lifetime DE60130947T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0010697 2000-08-17
FR0010697A FR2813142B1 (fr) 2000-08-17 2000-08-17 Fabrication de condensateurs a armatures metalliques

Publications (2)

Publication Number Publication Date
DE60130947D1 DE60130947D1 (de) 2007-11-29
DE60130947T2 true DE60130947T2 (de) 2008-07-31

Family

ID=8853575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60130947T Expired - Lifetime DE60130947T2 (de) 2000-08-17 2001-08-16 Kondensatorherstellung mit metallischen Elektroden

Country Status (4)

Country Link
US (1) US6706589B2 (de)
EP (1) EP1180790B1 (de)
DE (1) DE60130947T2 (de)
FR (1) FR2813142B1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485910B1 (ko) 2003-06-20 2005-04-29 삼성전자주식회사 고내압 모스 트랜지스터 및 그 제조 방법
KR100555514B1 (ko) * 2003-08-22 2006-03-03 삼성전자주식회사 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법
KR100617057B1 (ko) 2004-12-30 2006-08-30 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
US8085522B2 (en) * 2007-06-26 2011-12-27 Headway Technologies, Inc. Capacitor and method of manufacturing the same and capacitor unit
US9305920B2 (en) * 2013-07-18 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage metal-oxide-metal (HV-MOM) device, HV-MOM layout and method of making the HV-MOM device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US5270241A (en) * 1992-03-13 1993-12-14 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
KR960003498B1 (ko) 1992-06-18 1996-03-14 금성일렉트론주식회사 반도체장치의 캐패시터 제조방법
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
US5677227A (en) * 1996-09-09 1997-10-14 Vanguard International Semiconductor Corporation Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact
EP0862203A1 (de) * 1997-01-31 1998-09-02 Texas Instruments Incorporated Verfahren zur Herstellung eines Halbleiter-Speicherkondensators
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
US5895250A (en) * 1998-06-11 1999-04-20 Vanguard International Semiconductor Corporation Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
US5976981A (en) * 1998-06-12 1999-11-02 Vanguard International Semiconductor Corporation Method for manufacturing a reverse crown capacitor for DRAM memory cell
KR100277907B1 (ko) * 1998-12-17 2001-02-01 김영환 반도체 소자의 캐패시터 형성방법
US6399440B1 (en) * 1999-11-22 2002-06-04 Vanguard International Semiconductor Corporation Method to reduce the node contact resistance
US6300191B1 (en) * 2001-02-15 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure for a dynamic random access memory device

Also Published As

Publication number Publication date
FR2813142A1 (fr) 2002-02-22
US20020022332A1 (en) 2002-02-21
DE60130947D1 (de) 2007-11-29
EP1180790A1 (de) 2002-02-20
US6706589B2 (en) 2004-03-16
FR2813142B1 (fr) 2002-11-29
EP1180790B1 (de) 2007-10-17

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE10065013B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
EP1219028B1 (de) Akustischer spiegel und verfahren zu dessen herstellung
DE112008002554B4 (de) Verfahren zur Herstellung eines MEMS-Elements auf einem Substrat
DE102005038219B4 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
DE102006023165A1 (de) Verfahren zur Herstellung eines akustischen Spiegels aus alternierend angeordneten Schichten hoher und niedriger akustischer Impedanz
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE19614584A1 (de) Verbesserter Luftbrückenverdrahtungsaufbau für integrierte monolithische Mikrowellenschaltungen (MMIC)
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE10313793A1 (de) Halbleiterbauelement mit MIM-Kondensatorstruktur und Herstellungsverfahren
DE60130947T2 (de) Kondensatorherstellung mit metallischen Elektroden
DE10066334B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE19531602A1 (de) Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
EP1168443B1 (de) Verfahren zur Herstellung einer dielektrischen Antifuse-Struktur
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP1709677A1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE69133411T2 (de) Iteratives Verfahren zum Herstellen von selbstjustierender Kontaktmetallisierung
DE10244077A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
EP0766313A1 (de) Stapelkondensator für DRAM-Bauteile
EP0984490A1 (de) Verfahren zur Erzeugung strukturierter Materialschichten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition