TW201547217A - 用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置 - Google Patents

用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置 Download PDF

Info

Publication number
TW201547217A
TW201547217A TW104105917A TW104105917A TW201547217A TW 201547217 A TW201547217 A TW 201547217A TW 104105917 A TW104105917 A TW 104105917A TW 104105917 A TW104105917 A TW 104105917A TW 201547217 A TW201547217 A TW 201547217A
Authority
TW
Taiwan
Prior art keywords
die
layer
substrate
circuit
devices
Prior art date
Application number
TW104105917A
Other languages
English (en)
Other versions
TWI664825B (zh
Inventor
Poh Boon Leong
Albert Wu
Long-Ching Wang
Sehat Sutardja
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201547217A publication Critical patent/TW201547217A/zh
Application granted granted Critical
Publication of TWI664825B publication Critical patent/TWI664825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種包括第一裸片、集成無源器件和第二層的電路。第一裸片包括第一襯底和有源器件。集成無源器件包括第一層、第二襯底和無源器件。第二襯底包括過孔。無源器件至少被實現在第一層或者第二襯底上。第二襯底的每單位面積的電阻率大於第一襯底的每單位面積的電阻率。第二層被佈置在第一裸片和集成無源器件之間。第二層包括柱。柱中的每個柱將有源器件中的對應的有源器件連接到(i)過孔之一或者(ii)無源器件之一。第一裸片、集成無源器件和第二層相對於彼此佈置以形成堆疊。

Description

用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置 【相關申請的交叉引用】
本申請要求2014年2月21日提交的美國臨時申請第61/943,226號的權益。上文所引用的申請的整體公開內容通過引用併入本文。
本公開涉及無線通訊電路，並且更具體地涉及射頻收發器電路。
無線網路設備可以包括實體層模組，實體層模組包括射頻(RF)開關電路、濾波器和天線。RF開關電路在(i)將發射電路連接到濾波器和(ii)將接收電路連接到濾波器之間進行切換。濾波器被連接到天線，並且對從天線發射的或者由天線接收的信號進行濾波。發射電路可以包括一個或者多個放大器，一個或者多個放大器包括功率放大器。接收電路可以包括一個或者多個放大器，一個或者多個放大器包括低雜訊放大器。實體層模組可以包括有源器件(例如，開關和放大器)和無源器件(例如，電感、變壓器、電容、電阻和耦合器)。
RF開關電路通常包括一個或者多個阻抗匹配電路。作為示 例，阻抗匹配電路可以被提供在(i)濾波器與(ii)發射電路和接收電路之間。阻抗匹配電路將高功率發射信號從發射電路引導到天線，同時防止高功率發射信號被接收電路接收。
提供一種電路，並且該電路包括第一裸片、集成無源器件和第二層。第一裸片包括第一襯底和有源器件。集成無源器件包括第一層、第二襯底和無源器件。第二襯底包括過孔。無源器件至少被實現在第一層或者第二襯底上。第二襯底的每單位面積的電阻率大於第一襯底的每單位面積的電阻率。第二層被佈置在第一裸片和集成無源器件之間。第二層包括柱。柱中的每個柱將有源器件中的對應的有源器件連接到(i)過孔之一或者(ii)無源器件之一。第一裸片、集成無源器件和第二層相對於彼此佈置以形成堆疊。
在其他特徵中，提供一種方法，並且該方法包括：形成裸片以包括第一襯底和有源器件；以及形成包括第一層、第二襯底和無源器件的集成無源器件。第二襯底包括過孔。無源器件至少被實現在第一層或者第二襯底上。第二襯底的每單位面積的電阻率大於第一襯底的每單位面積的電阻率。第二層被佈置在第一裸片和集成無源器件之間。第二層包括柱。第二層在裸片和集成無源器件之間的佈置包括：將柱中的每個柱連接至(i)有源器件中的對應的一個有源器件和至(ii)過孔之一或者無源器件之一；以及將柱中的至少一些柱連接至過孔中的對應的過孔。裸片、集成無源器件和第二層相對於彼此佈置以形成堆疊。
從詳細說明、申請專利範圍和附圖中，本公開的進一步的應 用領域將變得明顯。詳細描述和特定示例旨在僅用於說明的目的，而並不旨在限制本公開的範圍。
10‧‧‧網路設備
12‧‧‧印刷電路板(PCB)
14‧‧‧功率源
16‧‧‧晶片
18‧‧‧控制模組
20‧‧‧介質存取控制(MAC)模組
21‧‧‧裸片
22、24、26、28‧‧‧放大器
30‧‧‧集成無源器件(IPD)
32、34、36、38、40‧‧‧電感
42、44‧‧‧混頻器
46、48‧‧‧本機振盪器器件
50‧‧‧阻抗匹配網路
52‧‧‧耦合器
54‧‧‧濾波器
56‧‧‧物理層(PHY)模組
58‧‧‧發射器電路
60‧‧‧接收器電路
70‧‧‧天線
72‧‧‧參考端子
100‧‧‧網路設備
102‧‧‧印刷電路板(PCB)
104‧‧‧功率源
106‧‧‧晶片
108‧‧‧控制模組
120‧‧‧MAC模組
122、124、126、128‧‧‧放大器
130‧‧‧集成無源器件(IPD)
132、134、136、138、139、140、141‧‧‧電感
142、144‧‧‧混頻器
146、148‧‧‧本機振盪器器件
150‧‧‧阻抗匹配網路
152‧‧‧耦合器
154‧‧‧濾波器
155‧‧‧變壓器
156‧‧‧PHY模組
158‧‧‧發射器電路
160‧‧‧接收器電路
170‧‧‧天線
172、174、176、178‧‧‧中心抽頭
200‧‧‧鍵合線封裝
202‧‧‧集成無源器件(IPD)
204‧‧‧裸片
206‧‧‧引線框架
208‧‧‧第一焊盤
210‧‧‧印刷電路板(PCB)
212‧‧‧中間層
214‧‧‧第一襯底
216‧‧‧第二襯底
218‧‧‧第一金屬化層
220‧‧‧第二金屬化層
230‧‧‧過孔
231‧‧‧電感
232‧‧‧柱
233‧‧‧箭頭
236‧‧‧焊盤
237‧‧‧絕緣材料
240‧‧‧焊盤
242‧‧‧鍵合線
250‧‧‧倒裝晶片封裝
252‧‧‧裸片
254‧‧‧集成無源器件(IPD)
256‧‧‧中間層
258‧‧‧印刷電路板(PCB)
260‧‧‧焊料球
262‧‧‧第二襯底
264、266‧‧‧金屬化層
268‧‧‧柱
269‧‧‧電感
270‧‧‧絕緣材料
272‧‧‧焊盤
273‧‧‧過孔
274‧‧‧互連器件
280‧‧‧第一襯底
300、302‧‧‧集成無源器件(IPD)
304‧‧‧裸片
305‧‧‧中間層
306‧‧‧引線框架
308‧‧‧印刷電路板(PCB)
310、312‧‧‧襯底
314、316、318、320‧‧‧金屬化層
322、324‧‧‧過孔
326‧‧‧柱
328‧‧‧絕緣材料
330、332、334‧‧‧焊盤
336‧‧‧鍵合線
340‧‧‧電感
350‧‧‧裸片
352、354‧‧‧集成無源器件(IPD)
356‧‧‧印刷電路板(PCB)
358‧‧‧焊料球
360‧‧‧中間層
362‧‧‧焊盤
364‧‧‧柱
366、368‧‧‧襯底
370、372、374‧‧‧金屬化層
378‧‧‧過孔
380‧‧‧互連器件
400、402‧‧‧裸片
404‧‧‧集成無源器件(IPD)
406‧‧‧印刷電路板(PCB)
408‧‧‧第一中間層
410‧‧‧柱
412‧‧‧第二中間層
414‧‧‧焊盤
416‧‧‧柱
420‧‧‧襯底
422、424‧‧‧金屬化層
426‧‧‧過孔
428‧‧‧互連器件
430‧‧‧焊料球
450、452‧‧‧裸片
454‧‧‧晶片
456‧‧‧部分
460‧‧‧第一堆疊
462‧‧‧第二堆疊
464‧‧‧基層
466、468‧‧‧中間層
470、472‧‧‧襯底層
474‧‧‧中間層
476‧‧‧襯底層
圖1是根據本公開的包括具有單端發射器器件和單端接收器器件的集成無源器件的網路設備的功能框圖。
圖2是根據本公開的包括具有差分發射器器件和差分接收器器件的集成無源器件的網路設備的功能框圖。
圖3是根據本公開的包括堆疊在裸片上的集成無源器件的鍵合線封裝的截面側視圖。
圖4是根據本公開的包括堆疊在裸片上的集成無源器件的倒裝晶片封裝的截面側視圖。
圖5是根據本公開的堆疊在裸片上的多個集成無源器件的截面側視圖。
圖6是根據本公開的裸片和多個堆疊的集成無源器件的截面側視圖。
圖7是根據本公開的堆疊在集成無源器件上的多個裸片的截面側視圖。
圖8是根據本公開的堆疊在晶片上的裸片的頂視圖。
圖9是根據本公開的堆疊的集成無源器件和裸片的截面側視圖。
圖10圖示了根據本公開的製造鍵合線封裝的方法。
圖11圖示了根據本公開的製造倒裝晶片封裝的方法。
在附圖中，可以重複使用附圖標記來標識相似和/或相同的元件。
無線網路設備的實體層模組的有源器件和無源器件可以被併入在單個晶片中。這是二維實現方式，因為有源器件和無源器件中的所有器件被實現在單個晶片上。由於晶片的襯底的低電阻率，無源器件和有源器件二者在單個晶片上的併入導致高損耗PHY模組。晶片的襯底(例如，P型(P-tap)襯底或者N型(N-tap)襯底)被摻雜以在襯底上形成有源器件(例如，電晶體)。該摻雜和/或襯底的成分導致襯底具有低電阻率(例如，10歐姆(Ω)/cm2)。此外，諸如電感器之類的無源器件在晶片上佔據大量的空間(面積)。
為了降低晶片上由無源器件利用的面積的量，諸如變壓器、電感、電容和/或阻抗匹配電路(或者網路)之類的無源器件的部分可以被實現在與晶片分離的印刷電路板(PCB)上。這是另一二維實現方式，因為有源器件和無源器件中的所有器件被定位在晶片上或者靠近PCB板上的晶片。晶片可以包括剩餘的無源器件和有源器件。PCB上的無源器件中的一些可以通過鍵合線被連接到晶片上的器件中的某些器件。例如，PCB上的變壓器可以被連接到晶片上的開關、放大器和/或第二阻抗匹配網路。雖然這在晶片上提供空間用於附加的器件，但是由於在PCB或者晶片上的有源器件和無源器件的併入，對應的PHY模組是高損耗的。PCB也具有低電阻率。
由於(i)晶片中的矽襯底和(ii)PCB的損耗性質以及金屬電阻，實現在晶片或者PCB上的匹配網路器件(例如，電感器)的品質因數Q可以是差的。電路的損耗性質越高，電路的品質因數Q越低。差的品質因數Q導致受限的發射功率和接收靈敏度性能。
下文所描述的示例包括(i)一個或者多個集成無源器件 (IPD)中的PHY模組的無源器件和(ii)一個或者多個裸片中的PHY模組的有源器件的併入。IPD和裸片以各種堆疊的佈局被佈置。這些佈局被稱為三維實現方式，因為有源器件和無源器件被實現在一個或者多個堆疊內。 堆疊中的每個堆疊包括一個或者多個IPD、一個或者多個裸片、有源器件和無源器件。
與裸片、晶片和/或PCB的襯底相比，所公開的IPD包括具有高電阻率(例如，1千歐(kΩ)/cm2)的襯底。晶片可以包括例如裸片和引線框架，並且因此如本文所提及的那樣不等價於裸片。通過在IPD中具有無源器件，無源器件經受更少的損耗並且附加的空間對於對應的裸片和/或晶片中的其他器件是可用的。這改善對應的品質因數並且因此改善發射和接收性能。
圖1示出了網路設備10。網路設備10以及本文所公開的其他網路設備可以指代計算機、平板電腦、移動設備、蜂窩電話、路由器、電器、工具、全球定位系統(GPS)設備和/或其他網路設備。網路設備可以使用電氣電子工程師協會(IEEE)、WiFiTM、藍牙®和/或其他無線協議與彼此或者與其他無線網路設備進行無線通訊。由網路設備發射的無線信號可以是射頻(RF)和/或調頻(FM)信號。無線信號可以在例如工業、科學和醫學(ISM)2.4GHz短距離射頻頻段或者其他合適的頻段中被發射。
網路設備10可以包括PCB 12和功率源14。功率源14可以被附連到PCB 12並且向網路設備10的模組和對應的器件提供功率。晶片16可以被安裝在PCB 12上。晶片16可以包括控制模組18、介質存取控制(MAC)模組20和裸片21。裸片21和包括圖1至圖9中的裸片的本文所公開的其他裸 片均可以是：半導體裸片(例如，包括諸如電晶體之類的半導體器件的裸片)；金屬氧化物半導體(MOS)；互補金屬氧化物半導體(CMOS)裸片；絕緣體上矽裸片(例如，具有一個或者多個矽層和一個或者多個絕緣層的裸片)；砷化鎵(GaAs)裸片；氮化鎵(GaN)裸片；矽鍺(SiGe)裸片等。 作為示例，半導體裸片可以包括互補金屬氧化物半導體(CMOS)電晶體。 作為另一示例，絕緣體上矽裸片可以包括金屬氧化物半導體場效應電晶體。裸片可以包括GaAs、GaN、SiGe和/或其他合適的材料。MOS和CMOS裸片可以具有比絕緣體上矽裸片、GaAs裸片、GaN裸片和SiGe裸片更低的電阻率和更低的對應的Q值。
裸片21可以包括有源器件，諸如放大器22、24、26、28和/或其他有源器件(例如，電晶體)。IPD 30可以被堆疊在裸片21上並且包括無源器件，諸如電感32、34、36、38、40、混頻器42、44、本機振盪器器件46、48、阻抗匹配網路50(在下文中稱為“匹配網路50”)、耦合器52、濾波器54和/或其他無源器件(例如，電容和電阻)。無源器件中的每個無源器件可以被實現在IPD 30的一個或者多個層中。IPD可以被稱為無源層，其可以包括如下文進一步描述的一個或者多個層。IPD 30可以被堆疊在裸片21上，如圖3所示。雖然IPD 30被示出為堆疊在裸片21上並且裸片被示出為連接到PCB 12，但是裸片21可以被堆疊在IPD 30上並且IPD 30可以被連接到PCB 12。可以包括各種IPD和裸片堆疊的佈局，其中一些被公開在圖3至圖9中。功率源14可以向控制模組18、MAC模組20和本機振盪器器件46、48提供功率。
有源器件和無源器件可以是實體層(PHY)模組(標記為56) 的一部分。PHY模組56包括發射器電路(或者路徑)58和接收器電路(或者路徑)60。發射器電路56包括單端發射器器件，該單端發射器器件包括放大器22、24、電感32、34、36、混頻器42和本機振盪器器件46。發射器器件可以包括匹配網路50、耦合器52和/或濾波器54。接收器電路60包括單端接收器器件，該單端接收器器件包括放大器26、28、電感38、40、混頻器44和本機振盪器器件48。接收器電路60可以包括匹配網路50、耦合器52和/或濾波器54。IPD 30的無源器件中的一個或者多個無源器件和本文所公開的其他IPD的其他無源器件可以被實現在IPD中或者可以作為集總元件被實現在IPD外部。集總元件可以包括例如一個或者多個電感、電容、電阻、混頻器、本機振盪器器件、耦合器、濾波器、匹配網路器件等。集總元件指代具有預定尺寸或者尺度的小電路元件。例如，集總元件可以具有在2512(百分之25英寸長並且百分之12英寸寬)至小到0201(百分之2英寸長並且百分之1英寸寬)之間的工業標準尺寸。集總元件可以被安裝在PCB上並且連接到IPD和/或對應的裸片。
放大器22、24、26、28被用虛線示出以指示放大器22、24、26、28被定位在裸片21中而不是在IPD 30中。電感32、34、36、38、40、混頻器42、44、本機振盪器件46、48、匹配網路50、耦合器52和濾波器54被用實線示出以指示這些元件可以被定位在IPD 30中而不是在裸片21中。
匹配網路50、耦合器52和/或濾波器54可以不被包括在IPD 30和/或網路設備10中。例如，放大器24、電感36和放大器26可以被直接連接到匹配網路50、耦合器52、濾波器54或者天線70。天線70可以如圖所示被實現在PCB 12上或者在晶片16中。無線信號從天線70被發射並且由天線 70接收。匹配網路50可以被包括以提供(i)放大器24、26和電感36與(ii)耦合器52、濾波器54和/或天線70之間的阻抗匹配。雖然匹配網路50、耦合器52和濾波器54以特定順序被示出，但是這些器件可以處於不同的順序。 例如，耦合器52可以被連接在放大器24和匹配網路50之間。
耦合器52可以是定向耦合器，用於在無線信號的發射期間從放大器24和/或匹配網路50抽取能量。控制模組18可以基於從耦合器52接收到的功率確定來自放大器24和/或匹配網路50的功率。作為備選，MAC模組20可以被連接到耦合器52並且確定在無線信號的發射期間來自放大器24和/或匹配網路50的功率。
振盪器器件46、48可以包括壓控振盪器。壓控振盪器可以包括電感/電容(LC)諧振網路。例如，壓控振盪器中的每個振盪器可以包括與電容並聯連接的電感。
放大器22被連接到MAC模組20的輸出。電感32可以被連接在放大器22的輸出和參考端子72之間，參考端子可以在接地電勢或者其他參考電勢處。混頻器42被連接在(i)放大器22和電感32與(ii)放大器24和電感34之間。放大器24被連接在(i)混頻器42和電感34與(ii)電感36和匹配網路50之間。電感34和36可以被連接到參考端子72。
放大器26被連接到匹配網路50的輸出。電感38被連接在(i)放大器26的輸出與(ii)參考端子72之間。混頻器44被連接在(i)放大器26和電感38與(ii)放大器28和電感40之間。電感38、40可以被連接到參考端子72。放大器28被連接在(i)混頻器44、電感40與(ii)MAC模組20之間。
在發射期間，控制模組18可以向MAC模組20輸出資料。 MAC模組20可以生成具有包括資料的幀(或者包)的初始信號。放大器22放大初始信號以生成經放大的信號。基於具有本機振盪器頻率並且從本機振盪器器件46接收到的本機振盪器信號，混頻器42將經放大的信號上變頻為RF信號。放大器24可以是功率放大器並且放大來自混頻器42的經上變頻的信號。來自放大器24的經放大的信號由濾波器54進行濾波並且由天線70發射。
在接收期間，天線70接收無線信號，無線信號由濾波器54進行濾波。放大器26放大來自濾波器54、耦合器52或者匹配網路50的經濾波的信號。來自放大器26的經放大的信號通過混頻器44被下變頻為基帶信號。混頻器44基於來自本機振盪器器件48的本機振盪器信號執行下變頻。 放大器28放大來自混頻器44的經下變頻的信號。來自放大器28的經放大的信號被提供給MAC模組20。
圖2示出了可以包括PCB 102和功率源104的另一網路設備100。功率源104可以被附連到PCB 120並且向網路設備100的模組和對應的器件提供功率。晶片106可以被安裝在PCB 102上。晶片106可以包括控制模組108、MAC模組120和裸片121。裸片可以包括有源器件，諸如放大器122、124、126、128和/或其他有源器件(例如，電晶體)。IPD 130可以被堆疊在晶片106上並且包括無源器件，諸如電感132、134、136、138、139、140、141、混頻器142、144、本機振盪器器件146、148、阻抗匹配網路150(在下文中稱為“匹配網路150”)、耦合器152、濾波器154和/或其他無源器件(例如，電容和電阻)。無源器件中的每個無源器件可以被實現在IPD 130的一個或者多個層中。IPD 130可以被堆疊在裸片121上，如圖3所示。雖然IPD 130 被示出為堆疊在裸片121上，但是裸片121可以被堆疊在IPD 130上並且IPD 130可以被連接到PCB 102。可以包括各種IPD和裸片堆疊的佈局，其中一些被公開在圖3至圖9中。功率源104可以向控制模組108、MAC模組120和本機振盪器器件146、148提供功率。
有源器件和無源器件可以是PHY模組(標記為156)的一部分。PHY模組156包括發射器電路(或者路徑)158和接收器電路(或者路徑)160。發射器電路156包括差分發射器器件，該差分發射器器件包括放大器122、124、電感132、134、136、138、混頻器142和本機振盪器器件146。 發射器器件可以包括匹配網路150、耦合器152和/或濾波器154。接收器電路160包括差分接收器器件，該差分接收器器件包括放大器126、128、電感136、138、139、140、141、混頻器144和本機振盪器器件148。接收器電路160可以包括匹配網路150、耦合器152和/或濾波器154。電感136、138可以是變壓器(標記為155)的初級和次級電感。變壓器155可以被實現為和/或包括巴倫，其將差分信號轉換為用於由天線發射的單端信號。巴倫可以被包括在匹配網路150中。如果接收電路160和天線之間的阻抗比高，則匹配網路150和/或巴倫被包括用於阻抗變換。
放大器122、124、126、128被用虛線示出，以指示放大器122、124、126、128被定位在裸片121中而不是在IPD 130中。電感132、134、136、138、139、140、141、混頻器142、144、本機振盪器器件146、148、匹配網路150、耦合器152和濾波器154被用實線示出，以指示這些元件可以被定位在IPD 130中而不是在裸片121中。
匹配網路150、耦合器152和/或濾波器154可以不被包括在 IPD 130和/或網路設備100中。例如，放大器124和放大器126可以被直接連接到匹配網路150或者電感136(或者對應的變壓器)。電感138(或者對應的變壓器)可以被直接連接到耦合器152、濾波器154或者天線170。電感138被連接到處於參考電勢的參考端子171。天線170可以如圖所示被實現在PCB 102上或者在晶片106中。無線信號從天線170被發射並且由天線170接收。 匹配網路150可以被包括以提供(i)放大器124、126與(ii)電感136或者變壓器155之間的阻抗匹配。雖然阻抗匹配網路被示出在放大器124、126與變壓器155之間，但是阻抗匹配網路可以備選地或者附加地被定位在變壓器155與耦合器152、濾波器154和/或天線170之間。匹配網路150可以不被包括並且放大器124、126可以被直接連接到電感136。雖然變壓器155、耦合器152和濾波器154以特定順序被示出，但是這些器件可以處於不同的順序。
耦合器152可以是定向耦合器，用於在無線信號的發射期間從變壓器155抽取能量。控制模組108可以基於從耦合器152接收到的功率確定來自變壓器155的功率。作為備選，MAC模組120可以被連接到耦合器152並且確定在無線信號的發射期間來自變壓器155的功率。
振盪器器件146、148可以包括壓控振盪器。壓控振盪器可以包括電感/電容(LC)諧振網路。例如，壓控振盪器中的每個振盪器可以包括與電容並聯連接的電感。
放大器122被連接到MAC模組120的輸出。電感132可以被連接到放大器122的輸出。混頻器142被連接在電感132和電感134之間。電感132、134可以具有與處於電勢Vdd的電源端子連接的中心抽頭172、174。放大器124被連接在電感134和匹配網路150之間。
放大器126被連接到匹配網路150的輸出。電感139被連接在(i)放大器126的輸出與(ii)混頻器144之間。混頻器144被連接在(i)放大器126和電感139與(ii)電感140之間。電感139、140可以具有與處於電勢Vdd的電源端子連接的中心抽頭176、178。放大器128被連接在電感140和電感141之間。電感141被連接在放大器128和MAC模組120的輸入之間。
在發射期間，控制模組108可以向MAC模組120輸出資料。 MAC模組120可以生成具有包括資料的幀(或者包)的初始信號。放大器122放大初始信號以生成經放大的信號。基於具有本機振盪器頻率並且從本機振盪器器件146接收到的本機振盪器信號，混頻器142將經放大的信號上變頻為RF信號。放大器124可以是功率放大器並且放大來自混頻器142的上變頻信號。來自放大器124的經放大的信號由變壓器155變換(例如，從具有第一電壓變換成具有第二電壓)、由濾波器154進行濾波並且由天線170發射。
在接收期間，天線170接收無線信號，無線信號由濾波器154進行濾波。放大器126放大來自濾波器154、耦合器152、變壓器155或者匹配網路150的經濾波的信號。來自放大器126的經放大的信號通過混頻器144被下變頻為基帶信號。混頻器144基於來自本機振盪器器件148的本機振盪器信號執行下變頻。放大器128放大來自混頻器144的下變頻信號。來自放大器128的經放大的信號被提供給MAC模組120。
圖3示出了包括堆疊在裸片204上的IPD 202的鍵合線封裝200。裸片204被佈置在引線框架206上。引線框架206可以是插針網格陣列(PGA)封裝、正方扁平無引線(QFN)封裝或者其他封裝。引線框架206 具有第一焊盤208並且可以被安裝在PCB 210上。中間層212可以被佈置在IPD 202和裸片204之間並且將IPD 202連接到裸片204。IPD 202、裸片204和中間層212可以代替圖1和/或圖2中示出的IPD和裸片。PCB 210可以代替圖1和/或圖2中示出的PCB。
裸片204可以包括第一襯底214。IPD 202可以包括第二襯底216。第一襯底214可以是P型或者N型襯底，其被摻雜用於在其上形成有源器件(例如，電晶體和放大器)。作為示例，第一襯底214的電晶體可以是CMOS電晶體。第二襯底216可以不被摻雜並且被配置用於無源器件。第二襯底216可以具有在其上形成的一個或者多個金屬化層。示例金屬化層218、220被示出。第二襯底216可以具有佈置(i)在第二襯底216上和/或(ii)在第二襯底216之下在第二襯底與中間層212之間的任何數目的金屬化層和/或絕緣層。金屬化層可以包括無源器件(例如，圖1至圖2中示出的無源器件)、無源器件的部分、和/或互連器件(例如，耦合器、跳線、跡線等)。 第二襯底216可以具有比第一襯底214和PCB 210更高的電阻。作為示例，第二襯底216可以具有1kΩ/cm2的電阻率。第一襯底214可以具有10Ω/cm2的電阻率。第一襯底214可以由矽形成。第二襯底216可以由矽和/或玻璃形成。 第二襯底216每cm2可以具有比第一襯底214和/或PCB 210更多的玻璃。在一個實施方式中，襯底214不具有比第二襯底216更高的電阻率。
第一襯底214和包括圖1至圖9中的裸片的本文所公開的裸片的其他襯底均可以是：半導體襯底(例如，具有諸如電晶體之類的對應的半導體器件的襯底)；金屬氧化物半導體(MOS)；互補金屬氧化物半導體(CMOS)襯底；絕緣體上矽襯底(例如，具有一個或者多個矽層和一個或 者多個絕緣層的襯底)；砷化鎵(GaAs)襯底；氮化鎵(GaN)襯底；矽鍺(SiGe)襯底等。作為示例，半導體襯底可以具有對應的互補金屬氧化物半導體(CMOS)電晶體。作為另一示例，絕緣體上矽襯底可以具有對應的金屬氧化物半導體場效應電晶體。襯底可以包括GaAs、GaN、SiGe和/或其他合適的材料。MOS和CMOS襯底可以具有比絕緣體上矽襯底、GaAs襯底、GaN襯底和SiGe襯底更低的電阻率和更低的對應的Q值。
IPD 202包括第二襯底216和金屬化層218、220。如圖所示，第二襯底216被佈置在金屬化層218、220之間。第二襯底216可以包括過孔230。過孔230可以是玻璃通孔(TGV)或者矽通孔(TSV)。過孔230可以將第一金屬化層和/或第一金屬化層218上的無源器件連接到第二金屬化層和/或第二金屬化層220上的無源器件。無源器件中的每個無源器件可以被實現在IPD 202的一個或者多個層上。作為示例，電感231被示出為實現在IPD 202中。電感231可以包括在過孔230中的一些過孔和金屬化層218、220中的跡線(或者導電元件)。類似於電感231，圖1至圖2的電感中的任何電感可以被實現在IPD 202的層中。由於如圖所示在多個層上具有導電元件的電感231的配置，由電感231生成的磁場可以指向橫向跨IPD 202的方向上(這由箭頭233示出)，與朝向裸片204的方向相反。這防止由電感231生成的磁場影響裸片204中的有源器件和/或對應信號，這降低由有源器件經受的干擾。 如果電感被實現為IPD 202中的平面結構，則電感可以生成垂直於並且朝向裸片204而定向的磁場，這將導致干擾。
中間層212包括柱232。柱232將金屬化層218、220中的無源器件和/或過孔230連接到裸片204中的器件。金屬化層218可以包括將過孔 230中的一些連接到柱232的導電元件。柱可以由一個或者多個導電材料(例如，銅Cu)形成。中間層212可以包括焊盤236。如圖所示，焊盤236可以被佈置在柱232和裸片204之間，或者可以被佈置在柱232和IPD 202之間。焊盤236可以由一個或者多個導電材料(例如，鋁Al)形成。中間層212可以包括包圍柱232的絕緣材料(標記為237)。作為備選，柱232可以孤立，而沒有絕緣材料圍繞柱232。在該示例備選方案中，中間層不被佈置在IPD 202和裸片204之間，而是僅柱和/或任何對應的耦合元件(例如，焊盤)被佈置在IPD 202和裸片204之間。
IPD 202的截面面積可以與裸片204的截面面積不同。作為示例，IPD 202的截面面積可以比裸片204的截面面積更大，使得IPD 202在一個或者多個方向上懸置於裸片204之上。
附加的焊盤240可以被佈置在IPD 202上。焊盤204可以通過鍵合線242被連接到第一焊盤208。焊盤240可以被連接到金屬化層218和/或金屬化層218中的無源器件。
圖4示出了包括堆疊在IPD 254上的裸片252的倒裝晶片封裝250。中間層256可以被佈置在裸片252和IPD 254之間。IPD 254可以被安裝在PCB 258上並且通過焊料球260被連接到PCB 258。裸片252可以包括有源器件。IPD 254可以包括襯底262和一個或者多個金屬化層264、266。金屬化層264、266可以包括無源器件、無源器件的部分和或互連器件。電感269作為示例被示出。
中間層256可以包括柱268和絕緣材料270。作為備選，柱268可以孤立，而沒有絕緣材料圍繞柱268。中間層256也可以包括焊盤272，該 焊盤272可以被佈置在柱268和裸片252之間或在柱268和金屬化層264之間。IPD 254可以包括過孔273(例如，TGV和TSV)。過孔273可以被連接到柱268。金屬化層264、266可以包括互連器件(互連器件274被示出)。
裸片252可以包括第一襯底280。IPD 254可以包括襯底262。 第一襯底280可以是P型或者N型襯底，其被摻雜用於在其上形成有源器件(例如，電晶體和放大器)。作為示例，第一襯底280的電晶體可以是CMOS電晶體。第二襯底262可以不被摻雜並且被配置用於無源器件。如圖所示，第二襯底262可以具有在其上形成的一個或者多個金屬化層。第二襯底262可以具有佈置(i)在第二襯底262上和/或(ii)在第二襯底262之下在第二襯底與中間層256之間的任何數目的金屬化層和/或絕緣層。金屬化層可以包括無源器件(例如，圖1至圖2中示出的無源器件)和/或互連器件(例如，耦合器、跳線、跡線等)。無源器件中的每個無源器件可以被實現在IPD 254的一個或者多個層上。第二襯底262可以具有比第一襯底280和PCB 258更高的電阻率。作為示例，第二襯底262可以具有1kΩ/cm2的電阻率。第一襯底280可以具有10Ω/cm2的電阻率。第一襯底280可以由矽形成。第二襯底262可以由矽和/或玻璃形成。第二襯底262每cm2可以具有比第一襯底280和/或PCB 258更多的玻璃。
附加的堆疊的IPD和裸片佈局在圖5至圖9中示出。裸片可以包括有源器件並且IPD可以包括無源器件。有源器件和無源器件可以分別包括圖1至圖2的有源器件和無源器件。圖5示出了堆疊在裸片304上的多個IPD 300、302。中間層305被佈置在IPD 300和裸片304之間。裸片被安裝在引線框架306上，引線框架306被安裝在PCB 308上。IPD 300、302包括相應的襯 底310、312、金屬化層314、316、318、320和過孔322、324。中間層305可以包括柱326和絕緣材料328。作為備選，柱326可以孤立，而沒有絕緣材料圍繞柱326。中間層305可以包括焊盤330。焊盤332可以被佈置在IPD 302上並且可以被連接到引線框架306上的焊盤334。焊盤332通過鍵合線336被連接到焊盤334。作為示例，電感340被示出為實現在IPD 300中。
圖6示出了裸片350和多個堆疊的IPD 352、354。IPD 354被安裝在PCB 356上並且通過焊料球358連接到PCB。裸片350被堆疊在中間層360上，中間層360被堆疊在IPD 352、354上。中間層360包括焊盤362和柱364。IPD 352、354包括襯底366、368、金屬化層370、372、374和過孔378。 金屬化層可以包括互連器件380。
圖7示出了堆疊在IPD 404上的多個裸片400、402。裸片400被堆疊在裸片402上，裸片402被堆疊在IPD 404上。IPD 404被安裝在PCB 406上。第一中間層408被佈置在裸片400、402之間。第一中間層408包括柱410。 第二中間層412被佈置在裸片402和IPD 404之間。第二中間層412包括焊盤414和柱416。IPD 404包括襯底420和金屬化層422、424。襯底420可以包括過孔426。金屬化層422、424可以包括互連器件428。作為示例，電感430被示出為實現在IPD 404中。IPD 404通過焊料球430被連接到PCB 406。
圖8示出了堆疊在晶片454(例如，具有8英寸直徑的晶片)上的裸片450、452。晶片可以包括矽和/或玻璃。晶片可以被切割以包括例如單個封裝中的裸片450。被包括在單個封裝中的晶片454的部分可以被實現為IPD和/或包括IPD。被實現為IPD的晶片的部分可以被稱為晶片級晶片尺度封裝(WLCSP)。WLCSP可以包括襯底和IPD的金屬化層。WLCSP可 以與一個或者多個裸片相關聯。作為示例，四個裸片450被示出為WLCSP的一部分，其包括晶片454的部分456。部分456被從晶片454切出。
圖9示出了堆疊的IPD和裸片。本文所公開的IPD和裸片可以以各種佈局被堆疊。一個或者多個IPD和/或一個或者多個裸片可以被堆疊在IPD上。同樣地，一個或者多個IPD和/或一個或者多個裸片可以被堆疊在裸片上。IPD和/或裸片的一個或者多個堆疊可以被佈置在IPD上。同樣地，IPD和/或裸片的一個或者多個堆疊可以被佈置在裸片上。所陳述的堆疊中的每個堆疊可以包括一個或者多個IPD和/或一個或者多個裸片。
在圖9的示例中，層的兩個堆疊460、462被示出在基層464上。基層464可以是IPD或者裸片。第一堆疊460包括中間層466、468和襯底層470、472。第二堆疊462包括中間層474和襯底層476。中間層466、468、474中的每個中間層可以包括柱(共同標記為478)。襯底層470、472、476中的每個襯底層可以是IPD或者裸片。雖然未在圖9中示出，但是襯底層470、472、476中的每個襯底層可以包括過孔。
本文所公開的電路可以使用各種方法製造和/或組裝，示例方法被圖示在圖10至圖11中。圖10示出了製造鍵合線封裝的方法。雖然以下任務主要關於圖3的實施方式進行描述，但是任務可以容易地修改以應用到本公開的其他實施方式。任務可以被反覆運算執行。
方法可以在500處開始。在502處，可以形成具有對應的有源器件的裸片204。在504處，可以形成具有焊盤208的引線框架206。在506處，將裸片204連接到引線框架206。在508處，在裸片204上形成中間層212。這可以包括將柱232連接到裸片204的有源元件或者其他元件。
在510處，在中間層212上形成或者佈置IPD 202。這可以包括將IPD 202的過孔216連接到柱232。IPD 202包括可以被連接到過孔216的無源器件。在512處，在IPD上形成焊盤240。在514處，焊盤240通過鍵合線242連接到焊盤208。在516處，可以通過引線框架206將由任務502至514形成的封裝(例如，晶片尺度封裝)附連到PCB 210。
圖11示出了製造倒裝晶片封裝的方法。雖然以下任務主要關於圖4的實施方式進行描述，但是任務可以容易地修改以應用到本公開的其他實施方式。任務可以被反覆運算執行。
圖11的方法可以在550處開始。在552處，形成裸片252並且裸片252包括有源器件。在554處，形成IPD 254。IPD 254包括無源器件、過孔273和焊料球260(可以被稱為焊料凸點)。在556處，在IPD 254上形成中間層256。這可以包括將柱268連接到過孔273。
在558處，可以在中間層256上堆疊裸片252並且將裸片252連接到中間層256。這可以包括將裸片252連接到柱268。在560處，可以通過焊料球260將通過執行任務552-558形成的封裝(例如，晶片尺度封裝)附連到PCB 258。
圖10至圖11的上述任務意在為說明性示例；任務可以在重疊的時間段期間順序地、同步地、同時地、連續地或者根據應用以不同的循序執行。此外，根據實施方式和/或事件的順序，任務中的任何任務可以不被執行或者被跳過。
在本公開中所描述的無線通訊可以完全或者部分按照IEEE標準802.11-2012、IEEE標準802.16-2009、IEEE標準802.20-2008和/或藍牙® 核心規範v4.0進行。在各種實施方式中，藍牙®核心規範v4.0可以由藍牙核心規範附錄2、3或4中的一個或者多個進行修改。在各種實施方式中，IEEE 802.11-2012可以由草案IEEE標準802.11ac、草案IEEE標準802.11ad和/或草案IEEE標準802.11ah補充。
前述描述在本質上是說明性的並且絕不旨在限制本公開、其應用或者使用。本公開的廣泛教導可以以各種形式實現。因此，雖然本公開包括特定示例，但是本公開的真實範圍不應當被如此限制，因為在研究了附圖、說明書和以下申請專利範圍之後，其他修改將變得顯而易見。如本文所使用的，短語A、B和C中的至少一個應當被解釋為意指邏輯(A OR B OR C)，其中使用非排他性邏輯OR，並且不應當被解釋為意指“A中的至少一個、B中的至少一個和C中的至少一個”。應當理解在不改變本公開的原理的情況下，方法內的一個或者多個步驟可以以不同的順序(或並行地)執行。
在本申請中，包括以下定義，術語“模組”或者術語“控制器”可以用“術語”電路代替。術語“模組”可以指代、是其一部分或者包括：專用積體電路(ASIC)；數位、類比或者混合類比/數位分立電路；數位、類比或者混合類比/數位積體電路；組合邏輯電路；現場可程式設計閘陣列(FPGA)；執行代碼的處理器電路(共用、專用或者群組)；存儲由處理器電路執行的代碼的記憶體電路(共用、專用或者群組)；提供所描述的功能性的其他合適的硬體元件；或者上述中的一些或者全部諸如在片上系統中的組合。
模組可以包括一個或者多個介面電路。在一些示例中，介面 電路可以包括被連接到局域網(LAN)、網際網路、廣域網路(WAN)或其組合的有線或者無線介面。本公開的任何給定模組的功能性可以分佈在經由介面電路連接的多個模組之間。例如，多個模組可以允許負載均衡。在進一步的示例中，伺服器(也稱為遠端或者雲)模組可以代表用戶端模組完成一些功能性。
如上文所使用的，術語代碼可以包括軟體、固件和/或微代碼，並且可以指代程式、常式、函數、類、資料結構和/或物件。術語共用處理器電路包含執行來自多個模組的一些或者全部代碼的單個處理器電路。術語群組處理器電路包含如下處理器電路，所述處理器電路與附加的處理器電路結合執行來自一個或者多個模組的一些或者全部代碼。對多個處理器電路的引用包含在分立裸片上的多個處理器電路、在單個裸片上的多個處理器電路、單個處理器電路的多個核心、單個處理器電路的多個執行緒或者以上的組合。術語共用記憶體電路包含存儲來自多個模組的一些或者全部代碼的單個記憶體電路。術語群組記憶體電路包含如下記憶體電路，所述記憶體電路與附加的記憶體結合存儲來自一個或者多個模組的一些或者全部代碼。
術語記憶體電路是術語電腦可讀介質的子集。如本文所使用的，術語電腦可讀介質不包含傳輸通過介質(諸如在載波上)的瞬態電或者電磁信號；術語電腦可讀介質可以因此被認為是有形的和非瞬態的。非瞬態有形電腦可讀介質的非限制性示例是非易失性記憶體電路(諸如快閃記憶體電路、可讀寫可程式設計唯讀記憶體電路或者遮罩唯讀記憶體電路)、易失性記憶體電路(諸如靜態隨機存取記憶體電路或者動態隨機存取 記憶體電路)、磁存儲介質(諸如類比或者數位磁帶或者硬碟驅動器)和光存儲介質(諸如CD、DVD、或者藍光光碟)。
在本申請中所描述的裝置和方法可以由專用電腦部分地或者完全實現，專用電腦是通過配置通用電腦創建以執行實施在電腦程式中的一個或者多個特定功能。上文所描述的功能塊、流程圖元件和其他元件用作軟體說明書，其可以通過技術人員或者程式師的日常工作被轉化為電腦程式。
電腦程式包括被存儲在至少一個非瞬態有形電腦可讀介質上的處理器可執行指令。電腦程式也可以包括或者依賴於所存儲的資料。 電腦程式可以包含與專用電腦的硬體交互的基本輸入/輸出系統(BIOS)、與專用電腦的特定設備交互的裝置驅動程式、一個或者多個作業系統、使用者應用、後臺服務、後臺應用等。
電腦程式可以包括：(i)待解析的描述性文本，諸如HTML(超文字標記語言)或者XML(可延伸標記語言)、(ii)彙編代碼、(iii)由編譯器從原始程式碼生成的目標代碼、(iv)用於由解譯器執行的原始程式碼、(v)用於由即時編譯器編譯和執行的原始程式碼、等等。僅作為示例，可以使用來自包括C、C++、C#、Objective C、Haskell、Go、SQL、R、Lisp、Java®、Fortran、Perl、Pascal、Curl、OCaml、Javascript®、HTML5、Ada、ASP(動態伺服器頁面)、PHP、Scala、Eiffel、Smalltalk、Erlang、Ruby、Flash®、Visual Basic®、Lua和Python®的語言的語法來編寫原始程式碼。
在申請專利範圍中闡述的元件中的任何元件都不旨在作為 功能性限定(means-plus-function)元件，除非元件使用短語“用於……的裝置”，或者在方法請求項的情況下使用“用於……的操作”或者“用於……的步驟”進行明確闡述。
200‧‧‧鍵合線封裝
202‧‧‧集成無源器件(IPD)
204‧‧‧裸片
206‧‧‧引線框架
208‧‧‧第一焊盤
210‧‧‧印刷電路板(PCB)
212‧‧‧中間層
214‧‧‧第一襯底
216‧‧‧第二襯底
218‧‧‧第一金屬化層
220‧‧‧第二金屬化層
230‧‧‧過孔
231‧‧‧電感
232‧‧‧柱
233‧‧‧箭頭
236‧‧‧焊盤
237‧‧‧絕緣材料
240‧‧‧焊盤
242‧‧‧鍵合線

Claims (20)

  1. 一種電路，包括：第一裸片，包括第一襯底和多個有源器件；集成無源器件，包括第一層、第二襯底和多個無源器件，其中所述第二襯底包括多個過孔，並且其中所述多個無源器件被至少實現在所述第一層或者所述第二襯底上，並且其中所述第二襯底的每單位面積的電阻率大於所述第一襯底的每單位面積的電阻率；以及第二層，被佈置在所述第一裸片和所述集成無源器件之間，其中所述第二層包括多個柱，其中所述多個柱中的每個柱將所述多個有源器件中的對應的一個有源器件連接到(i)所述多個過孔之一或者(ii)所述多個無源器件之一，其中所述第一裸片、所述集成無源器件和所述第二層相對於彼此佈置以形成堆疊。
  2. 如請求項1所述的電路，進一步包括：介質存取控制模組，被配置用於(i)接收資料和(ii)生成包括所述資料的信號；以及實體層模組，被配置用於發射所述信號，其中所述實體層模組包括所述多個有源器件和所述多個無源器件。
  3. 如請求項1所述的電路，其中所述集成無源器件不包括有源器件。
  4. 如請求項1所述的電路，其中所述多個有源器件包括多個電晶體。
  5. 如請求項1所述的電路，其中：所述第一裸片是半導體裸片；以及 所述第一裸片包括多個互補金屬氧化物半導體電晶體。
  6. 如請求項1所述的電路，其中：所述第一裸片是絕緣體上矽裸片；以及所述第一裸片包括多個金屬氧化物半導體場效應電晶體。
  7. 如請求項1所述的電路，其中：所述第二襯底包括玻璃；以及所述多個過孔包括玻璃通孔。
  8. 如請求項1所述的電路，其中：所述第二襯底包括矽；以及所述多個過孔包括矽通孔。
  9. 如請求項1所述的電路，進一步包括：引線框架，其中所述第一裸片被連接至所述引線框架；第一多個焊盤，被佈置在所述引線框架上；第二多個焊盤，被佈置在所述集成無源器件上並且被連接至所述多個過孔中的對應的過孔；以及多個鍵合線，將所述第一多個焊盤分別連接至所述第二多個焊盤，其中所述第二層被佈置在所述第一裸片上，以及所述集成無源器件被佈置在所述第二層上。
  10. 如請求項9所述的電路，進一步包括印刷電路板，其中所述引線框架被佈置在所述印刷電路板上。
  11. 如請求項1所述的電路，其中： 所述集成無源器件包括第一金屬化層和第二金屬化層；所述第一金屬化層包括多個第一導電元件；所述第二金屬化層包括多個第二導電元件；所述多個無源器件包括電感；所述電感由所述多個過孔、所述多個第一導電元件和所述多個第二導電元件限定；以及所述多個柱中的至少一些柱被連接至所述多個過孔中的對應的過孔。
  12. 如請求項1所述的電路，其中所述層包括：互連器件，其中所述互連器件將所述多個過孔連接至多個焊料凸點；所述第二層被佈置在所述集成無源器件的第一側上；所述多個焊料凸點在所述集成無源器件的與所述第一側相對的第二側上；以及所述第一裸片被佈置在所述第二層的與所述集成無源器件相對的側上。
  13. 如請求項1所述的電路，其中：所述多個有源器件包括第一放大器；所述第一放大器被配置用於輸出輸出信號；所述多個無源器件包括電感；以及所述電感被配置用於從所述第一放大器接收所述輸出信號並且向天線發射所述輸出信號。
  14. 如請求項13所述的電路，進一步包括：第二放大器，被配置用於輸出第二信號；以及第二電感，包括端部， 其中所述第二電感的所述端部被連接至所述第一放大器的輸入和所述第二放大器的輸出，以及所述第一放大器被配置用於基於所述第二信號生成所述輸出信號。
  15. 如請求項1所述的電路，進一步包括：引線框架，其中所述第一裸片被佈置在所述引線框架上，其中所述第二層被佈置在所述第一裸片上，以及第三層，被佈置在所述集成無源器件上；以及第三襯底，被佈置在所述第三層上，其中所述第三襯底包括第二多個無源器件。
  16. 如請求項1所述的電路，進一步包括：第三層，包括第三襯底和第二多個無源器件，其中所述第三層不包括有源器件；所述集成無源器件被佈置在所述第三層上；以及所述第二層被佈置在所述集成無源器件上。
  17. 如請求項1所述的電路，進一步包括：第三層，被佈置在所述第一裸片上；以及第二裸片，被佈置在所述第三層上，其中所述第三層包括將所述第一裸片連接至所述第二裸片的第二多個柱。
  18. 一種方法，包括：形成裸片，以包括第一襯底和多個有源器件； 形成集成無源器件，所述集成無源器件包括第一層、第二襯底和多個無源器件，其中所述第二襯底包括多個過孔，其中所述多個無源器件被至少實現在所述第一層或者所述第二襯底上，並且其中所述第二襯底的每單位面積的電阻率大於所述第一襯底的每單位面積的電阻率；以及將第二層佈置在所述裸片和所述集成無源器件之間，其中所述第二層包括多個柱，其中所述第二層在所述裸片和所述集成無源器件之間的所述佈置包括將所述多個柱中的每個柱連接到(i)所述多個有源器件中的對應的一個有源器件和(ii)所述多個過孔之一或者所述多個無源器件之一，以及將所述多個柱中的至少一些柱連接到所述多個過孔中的對應的過孔，其中所述裸片、所述集成無源器件和所述第二層相對於彼此佈置以形成堆疊。
  19. 如請求項18所述的方法，進一步包括：將所述裸片連接到引線框架；在所述引線框架上形成第一多個焊盤；在所述第二層上形成第二多個焊盤；以及通過多個鍵合線將所述第一多個焊盤連接到所述第二多個焊盤，其中所述第二層被形成在所述裸片上，以及所述集成無源器件被形成在所述第二層上。
  20. 如請求項18所述的方法，其中： 所述第二層被形成在所述集成無源器件上；以及所述裸片被堆疊在所述第二層上。
TW104105917A 2014-02-21 2015-02-24 用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置 TWI664825B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461943226P 2014-02-21 2014-02-21
US61/943,226 2014-02-21
US14/627,354 2015-02-20
US14/627,354 US9444510B2 (en) 2014-02-21 2015-02-20 Method and apparatus for incorporating passive devices in an integrated passive device separate from a die

Publications (2)

Publication Number Publication Date
TW201547217A true TW201547217A (zh) 2015-12-16
TWI664825B TWI664825B (zh) 2019-07-01

Family

ID=52785147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105917A TWI664825B (zh) 2014-02-21 2015-02-24 用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置

Country Status (3)

Country Link
US (1) US9444510B2 (zh)
TW (1) TWI664825B (zh)
WO (1) WO2015127207A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023006112A1 (zh) * 2021-07-30 2023-02-02 广州慧智微电子股份有限公司 一种信号接收装置、方法及存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015153009A1 (en) 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
GB2533767B (en) * 2014-12-16 2019-06-19 Leonardo Mw Ltd Integrated circuits and methods of manufacturing.
DE102014118769B4 (de) * 2014-12-16 2017-11-23 Infineon Technologies Ag Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
US9984984B1 (en) * 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
US10622736B2 (en) * 2018-07-10 2020-04-14 Futurewei Technologies, Inc. Harmonic termination integrated passive device
US11417615B2 (en) * 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11158936B2 (en) * 2019-05-31 2021-10-26 Texas Instruments Incorporated Transmit-receive port for half-duplex transceivers
JP2021164017A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
US20230197698A1 (en) * 2021-12-17 2023-06-22 Wolfspeed, Inc. Multi-typed integrated passive device (ipd) components and devices and processes implementing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980017B1 (en) * 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US7840136B1 (en) * 2006-03-28 2010-11-23 Oracle America, Inc. Low-latency switch using optical and electrical proximity communication
US7817880B1 (en) * 2006-03-28 2010-10-19 Oracle America, Inc. Multi-chip systems using on-chip photonics
US7356213B1 (en) * 2006-03-28 2008-04-08 Sun Microsystems, Inc. Transparent switch using optical and electrical proximity communication
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US20100225436A1 (en) 2009-03-05 2010-09-09 Teledyne Scientific & Imaging, Llc Microfabricated inductors with through-wafer vias
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8384507B2 (en) * 2010-06-01 2013-02-26 Qualcomm Incorporated Through via inductor or transformer in a high-resistance substrate with programmability
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
US20130201316A1 (en) * 2012-01-09 2013-08-08 May Patents Ltd. System and method for server based control
WO2013119619A1 (en) * 2012-02-06 2013-08-15 Maxlinear, Inc. Method and system for a distributed receiver
US8774016B2 (en) * 2012-03-01 2014-07-08 Micrel, Inc. Ethernet communication device with reduced EMI
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023006112A1 (zh) * 2021-07-30 2023-02-02 广州慧智微电子股份有限公司 一种信号接收装置、方法及存储介质

Also Published As

Publication number Publication date
WO2015127207A4 (en) 2015-11-19
TWI664825B (zh) 2019-07-01
US20150244410A1 (en) 2015-08-27
WO2015127207A1 (en) 2015-08-27
US9444510B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
TWI664825B (zh) 用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置
TWI651826B (zh) 併入具有3d配置的電感並且堆疊有對應裸片的集成無源器件的電路
TWI710077B (zh) 以高頻通訊裝置整合在封裝組織上的有效率分區所設計之微電子裝置
US9653805B2 (en) Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
US8901688B2 (en) High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
KR102311084B1 (ko) 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
US9240390B2 (en) Semiconductor packages having wire bond wall to reduce coupling
JP6530893B2 (ja) 結合を低減するためのワイヤボンド壁を有する半導体パッケージ
JP2019176172A (ja) パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
CN111524882A (zh) 射频前端结构
MX2012005267A (es) Amplificador de energia de montaje superficial y red de adaptacion de impedancias.
JP6739890B2 (ja) 一体型マイクロ波集積回路用の変換器
US20210210415A1 (en) Semiconductor-on-insulator transistor layout for radio frequency power amplifiers
US20180177052A1 (en) Passive device assembly for accurate ground plane control
US20200091094A1 (en) Integrated filter technology with embedded devices
US10491172B2 (en) Systems and methods providing a matching circuit that bypasses a parasitic impedance
US10319694B2 (en) Semiconductor assembly and method of making same
Kim et al. A multi-antenna 60GHz CMOS transmitter using wire-bond antenna for high output power

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees