JPH0267752A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0267752A JPH0267752A JP22010988A JP22010988A JPH0267752A JP H0267752 A JPH0267752 A JP H0267752A JP 22010988 A JP22010988 A JP 22010988A JP 22010988 A JP22010988 A JP 22010988A JP H0267752 A JPH0267752 A JP H0267752A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- coil
- film
- via hole
- top face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にインダクタンス素子を
有する半導体装置に関する。
有する半導体装置に関する。
従来、この種の半導体装置は、通常インダクタンス素子
としてコイルを外付けする事が多いが、ＩＣ化の一手段
として、素子領域を有する半導体基板上に設けた眉間絶
縁股上に導体層を堆積し、これをホトリソグラフィ技術
を用いて選択的にエツチングして形成したコイルを有す
るものが知られている。
としてコイルを外付けする事が多いが、ＩＣ化の一手段
として、素子領域を有する半導体基板上に設けた眉間絶
縁股上に導体層を堆積し、これをホトリソグラフィ技術
を用いて選択的にエツチングして形成したコイルを有す
るものが知られている。
上述した従来の半導体装置は、素子領域を有する半導体
基板の表面側にコイルを形成する為、他の回路配線のレ
イアウトに制約を生じ、半導体チップの面積の増大を招
くという問題点がある。
基板の表面側にコイルを形成する為、他の回路配線のレ
イアウトに制約を生じ、半導体チップの面積の増大を招
くという問題点がある。
又、半導体基板に形成した能動素子及び配線上に近接し
てコイルが配置されているため、コイルにより誘起され
た寄生信号が回路特性に悪影響を及ぼす可能性があると
いった欠点がある。
てコイルが配置されているため、コイルにより誘起され
た寄生信号が回路特性に悪影響を及ぼす可能性があると
いった欠点がある。
本発明は半導体基板の裏面に導体層パターンにより形成
したインダクタンス素子と、前記インダクタンス素子と
半導体基板の表面側に設けた回路配線とを電気的に接続
する為に前記半導体基板に設けたスルーホールとを有し
ている。
したインダクタンス素子と、前記インダクタンス素子と
半導体基板の表面側に設けた回路配線とを電気的に接続
する為に前記半導体基板に設けたスルーホールとを有し
ている。
次に、本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）は本発明の一実施例を説明するた
めの半導体チップの斜視図及びＡ−Ａ’線断面図である
。
めの半導体チップの斜視図及びＡ−Ａ’線断面図である
。
第１図（ａ）、（ｂ）に示すように、表面側に素子領域
を形成した厚さ約０．６ｍｍの半導体基板１の裏面に開
孔径２０μｍ程度の開孔パターンを有するホトレジスト
膜を形成し、前記ホトレジスト膜をマスクとして異方性
リアクティブ・イオンエツチングにより半導体基板１を
貫通するスルーホール３を設ける。次に、前記ホトレジ
スト膜を除去し、半導体基板１の表面及び裏面に厚さ１
．５μｍのＰＳＧ膜５を形成する。次に、スルーホール
３を含む半導体基板１の裏面にアルミニウム膜を１．２
μｍの厚さに堆積し、これを選択的にエツチングして両
端がスルーホール３を通して表面側の回路に接続する幅
２．４μｍの渦巻き状のパターンを有するコイル４を形
成する。次に、コイル４を含む表面に保護膜として０．
５μｍの厚さに窒化シリコン膜６を形成し、半導体装置
を構成する。
を形成した厚さ約０．６ｍｍの半導体基板１の裏面に開
孔径２０μｍ程度の開孔パターンを有するホトレジスト
膜を形成し、前記ホトレジスト膜をマスクとして異方性
リアクティブ・イオンエツチングにより半導体基板１を
貫通するスルーホール３を設ける。次に、前記ホトレジ
スト膜を除去し、半導体基板１の表面及び裏面に厚さ１
．５μｍのＰＳＧ膜５を形成する。次に、スルーホール
３を含む半導体基板１の裏面にアルミニウム膜を１．２
μｍの厚さに堆積し、これを選択的にエツチングして両
端がスルーホール３を通して表面側の回路に接続する幅
２．４μｍの渦巻き状のパターンを有するコイル４を形
成する。次に、コイル４を含む表面に保護膜として０．
５μｍの厚さに窒化シリコン膜６を形成し、半導体装置
を構成する。
以上説明したように本発明は、表面側に素子領域を形成
した半導体基板の裏面にインダクタンス素子を形成して
半導体基板の表面側に形成した回路配線とスルーホール
を介して電気的に接続することにより、従来技術に比べ
て半導体チップ面積の縮小、及びコイルの発生する電界
による表面側の素子への影響を低減させ半導体装置の特
性を向上させるという効果を有する。
した半導体基板の裏面にインダクタンス素子を形成して
半導体基板の表面側に形成した回路配線とスルーホール
を介して電気的に接続することにより、従来技術に比べ
て半導体チップ面積の縮小、及びコイルの発生する電界
による表面側の素子への影響を低減させ半導体装置の特
性を向上させるという効果を有する。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めの半導体チップの斜視図及びＡ−Ａ′線断面図である
。 １・・・半導体基板、２・・・ポンディングパッド、３
・・・スルーホール、４・・・コイル、５・・・ＰＳＧ
ＩＥＩ、６・・・窒化シリコン膜。
めの半導体チップの斜視図及びＡ−Ａ′線断面図である
。 １・・・半導体基板、２・・・ポンディングパッド、３
・・・スルーホール、４・・・コイル、５・・・ＰＳＧ
ＩＥＩ、６・・・窒化シリコン膜。
Claims (1)
- 表面側に素子領域を形成した半導体基板の裏面に絶縁膜
を介して形成した導体層パターンによるインダクタンス
素子と、前記半導体基板に設け且つ前記素子領域に接続
して前記半導体基板の表側に形成した回路配線に前記イ
ンダクタンス素子を電気的に接続するスルーホールを有
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22010988A JPH0267752A (ja) | 1988-09-01 | 1988-09-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22010988A JPH0267752A (ja) | 1988-09-01 | 1988-09-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0267752A true JPH0267752A (ja) | 1990-03-07 |
Family
ID=16746054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22010988A Pending JPH0267752A (ja) | 1988-09-01 | 1988-09-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0267752A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| US5384274A (en) * | 1992-04-06 | 1995-01-24 | Nippon Precision Circuits Inc. | Method of making a combined semiconductor device and inductor |
| FR2830683A1 (fr) * | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Realisation d'inductance et de via dans un circuit monolithique |
| FR2832855A1 (fr) * | 2001-11-27 | 2003-05-30 | St Microelectronics Sa | Circuit monolithique double face |
| JP2008010823A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 半導体パッケージ及びその製造方法 |
| JP2008086766A (ja) * | 2006-10-04 | 2008-04-17 | General Electric Co <Ge> | Ｍｒｉ画像のアーチファクトを低減させた傾斜コイル装置並びに傾斜コイルの製作方法 |
| FR2960702A1 (fr) * | 2009-11-09 | 2011-12-02 | St Microelectronics Sa | Dispositif electronique semi-conducteur comprenant au moins une inductance |
| JP2012517109A (ja) * | 2009-02-03 | 2012-07-26 | クアルコム，インコーポレイテッド | 能動および受動デバイスをチップ内に配置する方法 |
-
1988
- 1988-09-01 JP JP22010988A patent/JPH0267752A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095357A (en) * | 1989-08-18 | 1992-03-10 | Mitsubishi Denki Kabushiki Kaisha | Inductive structures for semiconductor integrated circuits |
| US5384274A (en) * | 1992-04-06 | 1995-01-24 | Nippon Precision Circuits Inc. | Method of making a combined semiconductor device and inductor |
| FR2830683A1 (fr) * | 2001-10-10 | 2003-04-11 | St Microelectronics Sa | Realisation d'inductance et de via dans un circuit monolithique |
| EP1302954A1 (fr) * | 2001-10-10 | 2003-04-16 | STMicroelectronics S.A. | Réalisation d'inductance et de via dans un circuit monolithique |
| FR2832855A1 (fr) * | 2001-11-27 | 2003-05-30 | St Microelectronics Sa | Circuit monolithique double face |
| JP2008010823A (ja) * | 2006-06-29 | 2008-01-17 | Hynix Semiconductor Inc | 半導体パッケージ及びその製造方法 |
| JP2008086766A (ja) * | 2006-10-04 | 2008-04-17 | General Electric Co <Ge> | Ｍｒｉ画像のアーチファクトを低減させた傾斜コイル装置並びに傾斜コイルの製作方法 |
| JP2012517109A (ja) * | 2009-02-03 | 2012-07-26 | クアルコム，インコーポレイテッド | 能動および受動デバイスをチップ内に配置する方法 |
| FR2960702A1 (fr) * | 2009-11-09 | 2011-12-02 | St Microelectronics Sa | Dispositif electronique semi-conducteur comprenant au moins une inductance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889325A (en) | Semiconductor device and method of manufacturing the same | |
| US5731222A (en) | Externally connected thin electronic circuit having recessed bonding pads | |
| US6020217A (en) | Semiconductor devices with CSP packages and method for making them | |
| JP2988075B2 (ja) | 半導体装置 | |
| JPH0267752A (ja) | 半導体装置 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| US20050012165A1 (en) | Semiconductor device | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH06181289A (ja) | 半導体装置 | |
| JPS63271944A (ja) | 半導体装置 | |
| JPH08330696A (ja) | 高放熱効果のコプレーナ型ｍｍｉｃ回路 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP2002064177A (ja) | 半導体素子およびその製造方法 | |
| JPS60165752A (ja) | 半導体集積回路 | |
| JPH09246274A (ja) | 半導体装置 | |
| JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2634942B2 (ja) | 半導体装置 | |
| KR900007603B1 (ko) | 집적회로 칩 어셈블리 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JPH0714874A (ja) | 半導体装置 | |
| JP3128572B2 (ja) | 超伝導集積回路チップ用ボンディングパッドの構造 | |
| JPH03205837A (ja) | 半導体装置 | |
| JPH0228933A (ja) | 半導体装置用バンプ | |
| JPH05206371A (ja) | 混成集積回路装置 |