JP2634942B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2634942B2 JP2634942B2 JP28493090A JP28493090A JP2634942B2 JP 2634942 B2 JP2634942 B2 JP 2634942B2 JP 28493090 A JP28493090 A JP 28493090A JP 28493090 A JP28493090 A JP 28493090A JP 2634942 B2 JP2634942 B2 JP 2634942B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer electrode
- clock signal
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電荷転送素子（以下
CCDと記す）を含む半導体装置に関する。
CCDと記す）を含む半導体装置に関する。
従来の１次元CCDを含む半導体装置は、第２図
（ａ），（ｂ）に示すように、シリコン基板１の電荷転
送領域上に多結晶シリコン層からなる第１の電荷転送電
極３及び第２の電荷転送電極５を交互に配列して設けて
電荷転送素子を構成し、フィールド酸化膜２の上に延在
した電荷転送電極３と、電荷転送電極３の上に酸化シリ
コン膜４を介して設けた電荷転送電極５を含む表面に設
けた絶縁膜10にコンタクトホール６を設けて電荷転送電
極3,5の夫々の表面を露出させ、コンタクトホール６を
含む表面に多結晶シリコン層11とアルミニウム層12の２
層構造のφ１クロック信号配線８及びφ２クロック信号
配線９を選択的に設け電荷転送電極3,5を共通に接続す
る。
（ａ），（ｂ）に示すように、シリコン基板１の電荷転
送領域上に多結晶シリコン層からなる第１の電荷転送電
極３及び第２の電荷転送電極５を交互に配列して設けて
電荷転送素子を構成し、フィールド酸化膜２の上に延在
した電荷転送電極３と、電荷転送電極３の上に酸化シリ
コン膜４を介して設けた電荷転送電極５を含む表面に設
けた絶縁膜10にコンタクトホール６を設けて電荷転送電
極3,5の夫々の表面を露出させ、コンタクトホール６を
含む表面に多結晶シリコン層11とアルミニウム層12の２
層構造のφ１クロック信号配線８及びφ２クロック信号
配線９を選択的に設け電荷転送電極3,5を共通に接続す
る。
この従来の半導体装置は、多結晶シリコン層からなる
第１の電荷転送電極及び第２の電荷転送電極に接続する
クロック信号配線を第１及び第２の電荷転送電極の夫々
の上の絶縁膜に設けたコンタクトホールを介してアルミ
ニウム配線で接続している。
第１の電荷転送電極及び第２の電荷転送電極に接続する
クロック信号配線を第１及び第２の電荷転送電極の夫々
の上の絶縁膜に設けたコンタクトホールを介してアルミ
ニウム配線で接続している。
そのために、コンタクトホールを形成するための面積
と、アルミニウム配線で接続するための面積を必要とす
る。
と、アルミニウム配線で接続するための面積を必要とす
る。
さらに、平行に並んでいるφ１クロック信号配線とφ
２クロック信号配線を形成する際のアルミニウム層のエ
ッチング工程でクロック信号配線と交差する電荷転送電
極の段部にそってアルミニウム層の残渣が生じる恐れが
ある。その対策としてアルミニウム層の過剰エッチング
を考慮した余裕をとるために、クロック信号配線のパタ
ーンを太くしなければならず、そのための面積を必要と
する。
２クロック信号配線を形成する際のアルミニウム層のエ
ッチング工程でクロック信号配線と交差する電荷転送電
極の段部にそってアルミニウム層の残渣が生じる恐れが
ある。その対策としてアルミニウム層の過剰エッチング
を考慮した余裕をとるために、クロック信号配線のパタ
ーンを太くしなければならず、そのための面積を必要と
する。
又、電荷転送電極に比較的抵抗の大きな多結晶シリコ
ン層を使用しているためにこれをクロック配線としては
使用できない。そのためにアルミニウム層を配線として
使用しなければならないという問題点があった。
ン層を使用しているためにこれをクロック配線としては
使用できない。そのためにアルミニウム層を配線として
使用しなければならないという問題点があった。
本発明の半導体装置は、半導体基板上に第１の電荷転
送電極と第２の電荷転送電極とを交互に配列して設けた
電荷転送素子を有する半導体装置において、高融点金属
硅化物層により前記第１の電荷転送電極と一体化して形
成されたクロック信号配線と、前記第１の電荷転送電極
上の絶縁膜に設けたコンタクトホールを介して前記第１
の電荷転送電極に接続した高融点金属硅化物層からなる
第２の電荷転送電極を含んで構成される。
送電極と第２の電荷転送電極とを交互に配列して設けた
電荷転送素子を有する半導体装置において、高融点金属
硅化物層により前記第１の電荷転送電極と一体化して形
成されたクロック信号配線と、前記第１の電荷転送電極
上の絶縁膜に設けたコンタクトホールを介して前記第１
の電荷転送電極に接続した高融点金属硅化物層からなる
第２の電荷転送電極を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の一実施例を示す半導
体チップの平面図及びＡ−Ａ′線断面拡大図である。
体チップの平面図及びＡ−Ａ′線断面拡大図である。
第１図（ａ），（ｂ）に示すように、シリコン基板１
の上に設けたフィールド酸化膜２により区画された電荷
転送領域７と、電荷転送領域７上に交互に配列して設け
たポリサイド層からなる第１の電荷転送電極３及び第２
の電荷転送電極５と、電荷転送電極３と一体化して接続
しフィールド酸化膜上に設けたポリサイド層からなるφ
１クロック信号配線８及びφ２クロック配線９と、電荷
転送配線３の上に設けた酸化シリコン膜４に設けたコン
タクトホール６を介して電荷転送電極３と接続した電荷
転送電極５を有し、φ１クロック信号とφ２クロック信
号で駆動される電荷転送素子を有する半導体装置を構成
する。
の上に設けたフィールド酸化膜２により区画された電荷
転送領域７と、電荷転送領域７上に交互に配列して設け
たポリサイド層からなる第１の電荷転送電極３及び第２
の電荷転送電極５と、電荷転送電極３と一体化して接続
しフィールド酸化膜上に設けたポリサイド層からなるφ
１クロック信号配線８及びφ２クロック配線９と、電荷
転送配線３の上に設けた酸化シリコン膜４に設けたコン
タクトホール６を介して電荷転送電極３と接続した電荷
転送電極５を有し、φ１クロック信号とφ２クロック信
号で駆動される電荷転送素子を有する半導体装置を構成
する。
以上説明したように本発明は高融点金属硅化物層によ
り形成した第１の電荷転送電極と一体化して接続した２
相クロック信号配線と、第１の電荷転送電極にコンタク
トホールを介して接続した高融点金属硅化物層からなる
第２の電荷転送電極を設けることにより、クロック信号
としてアルミニウム配線を用いる必要がなくアルニミウ
ム配線分の面積が不要となる。さらにコンタクトホール
の半数を削減できるので66％程にチップ面積を縮小でき
るという効果を有する。
り形成した第１の電荷転送電極と一体化して接続した２
相クロック信号配線と、第１の電荷転送電極にコンタク
トホールを介して接続した高融点金属硅化物層からなる
第２の電荷転送電極を設けることにより、クロック信号
としてアルミニウム配線を用いる必要がなくアルニミウ
ム配線分の面積が不要となる。さらにコンタクトホール
の半数を削減できるので66％程にチップ面積を縮小でき
るという効果を有する。
又、アルミニウム配線を不要とすることにより、アル
ミニウム層のパターニング工程で生じるアルミニウムの
残渣によって発生していた配線間の短絡を回避できると
いう効果を有する。
ミニウム層のパターニング工程で生じるアルミニウムの
残渣によって発生していた配線間の短絡を回避できると
いう効果を有する。
第１図（ａ），（ｂ）は本発明の一実施例を示す半導体
チップの平面図及びＡ−Ａ′線断面拡大図、第２図
（ａ），（ｂ）は従来の半導体装置の一例を示す半導体
チップの平面図及びＢ−Ｂ′線断面拡大図である。 １……シリコン基板、２……フィールド酸化膜、３……
電荷転送電極、４……酸化シリコン膜、５……電荷転送
電極、６……コンタクトホール、７……電荷転送領域、
８……φ１クロック信号配線、９……φ２クロック信号
配線、10……絶縁膜、11……多結晶シリコン層、12……
アルミニウム層。
チップの平面図及びＡ−Ａ′線断面拡大図、第２図
（ａ），（ｂ）は従来の半導体装置の一例を示す半導体
チップの平面図及びＢ−Ｂ′線断面拡大図である。 １……シリコン基板、２……フィールド酸化膜、３……
電荷転送電極、４……酸化シリコン膜、５……電荷転送
電極、６……コンタクトホール、７……電荷転送領域、
８……φ１クロック信号配線、９……φ２クロック信号
配線、10……絶縁膜、11……多結晶シリコン層、12……
アルミニウム層。
Claims (1)
- 【請求項１】半導体基板上に第１の電荷転送電極と第２
の電荷転送電極とを交互に配列して設けた電荷転送素子
を有する半導体装置において、高融点金属硅化物層によ
り前記第１の電荷転送電極と一体化して形成されたクロ
ック信号配線と、前記第１の電荷転送電極上の絶縁膜に
設けたコンタクトホールを介して前記第１の電荷転送電
極に接続した高融点金属硅化物層からなる第２の電荷転
送電極を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28493090A JP2634942B2 (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28493090A JP2634942B2 (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04159733A JPH04159733A (ja) | 1992-06-02 |
| JP2634942B2 true JP2634942B2 (ja) | 1997-07-30 |
Family
ID=17684901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28493090A Expired - Lifetime JP2634942B2 (ja) | 1990-10-23 | 1990-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634942B2 (ja) |
-
1990
- 1990-10-23 JP JP28493090A patent/JP2634942B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04159733A (ja) | 1992-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529483A (ja) | 半導体集積装置 | |
| JP2634942B2 (ja) | 半導体装置 | |
| JPH0267752A (ja) | 半導体装置 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JP3482272B2 (ja) | 半導体集積回路装置 | |
| JPH0469426B2 (ja) | ||
| JPH0749809Y2 (ja) | 固体撮像素子 | |
| JPS6380543A (ja) | 集積回路装置 | |
| JP2911980B2 (ja) | 半導体集積回路装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JP2775779B2 (ja) | サーマルヘッドおよびその製造方法 | |
| JPH03191563A (ja) | 半導体装置 | |
| JP3377008B2 (ja) | 積層集積回路素子 | |
| JP2621442B2 (ja) | 半導体記憶装置 | |
| JPS606098B2 (ja) | 半導体集積回路 | |
| JP2732529B2 (ja) | 半導体集積回路 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JPH0283977A (ja) | 半導体装置 | |
| JPH023233A (ja) | 半導体装置 | |
| JPS5812949U (ja) | 半導体集積回路の多層配線構造 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPS6329549A (ja) | 多層配線構造 | |
| JPH02278864A (ja) | 半導体装置の入力保護回路 | |
| JPH04102327A (ja) | 半導体集積回路装置の製造方法 |