CN102301472A - 用于在芯片内放置有源和无源装置的技术 - Google Patents

用于在芯片内放置有源和无源装置的技术 Download PDF

Info

Publication number
CN102301472A
CN102301472A CN2010800057067A CN201080005706A CN102301472A CN 102301472 A CN102301472 A CN 102301472A CN 2010800057067 A CN2010800057067 A CN 2010800057067A CN 201080005706 A CN201080005706 A CN 201080005706A CN 102301472 A CN102301472 A CN 102301472A
Authority
CN
China
Prior art keywords
active layer
metal level
passive device
substrate
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800057067A
Other languages
English (en)
Inventor
托马斯·R·汤姆斯
马修·诺瓦克
金郑海
顾时群
布雷恩·马修·亨德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102301472A publication Critical patent/CN102301472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体裸片(300)包括：半导电衬底层(302)，其具有第一和第二侧面；金属层，其邻近于所述半导电衬底层的所述第二侧面；一个或一个以上有源装置(305)，其位于所述半导电衬底层的所述第一侧面上的有源层(306)中；以及无源装置(310)，其位于所述金属层中，与所述有源层电连通。所述无源装置可通过穿硅通孔(TSV)(321、322)电耦合到所述有源层。

Description

用于在芯片内放置有源和无源装置的技术
技术领域
本发明涉及集成电路(IC)。更具体来说，本发明提供用于在半导体芯片内布置有源和无源装置的技术。
背景技术
图1为常规CMOS设计100的说明。常规设计100包括衬底102和升高的金属层M1到Mn。在此实例中，重新分布设计层(Redistributed Design Layer，RDL)101包括金属氧化物，且因此还可被称作金属层。升高的金属层M1到Mn在后段工艺期间进行制造，且被称作后段工艺(BEOL)层103。
有源层106被制造在衬底102上，且包括例如NMOS晶体管107和PMOS晶体管108等有源装置。衬底处理和有源装置制造发生于前段工艺期间且被称作前段工艺(FEOL)层。
设计100还包括制造于升高的金属层M1到Mn中的一者中的电感器110。因此，电感器110坐落于直接处于有源层106上方的BEOL金属层堆叠中。图2展示设计100的简化版本，其展示电感器110被放置在BEOL金属层堆叠内。在有源层106内，区域105为直接在电感器110下方的区域。应注意到，如本文中所使用，“上方”和“下方”并不指示上/下的方向关系，而是指代在堆叠中的放置。举例来说，BEOL组件被称作在衬底102上方或在有源层106上方，而RDL 101被称作在衬底102下方。
在常规设计100中，区域105经历来自电感器110的高电磁干扰水平，使得区域105不适合于有源装置。区域105表示衬底102上的大部分空间，可在所述大部分空间上以其它方式制造有源装置。事实上，在一些常规设计中，有源层106中的等于A×B的面积(见图1)不可用，且在当前设计中，A×B可处于300微米乘300微米的范围中—足够大以容纳约1,000,000个晶体管的面积。常规设计常具有增加的裸片大小，以便容纳归因于电感器的放置而损耗的大量浪费的空间。浪费的裸片空间转变为增加的成本。当前，除了限制无源装置的使用外，不存在用以限制由例如电感器等无源装置造成的大量浪费的空间的有效和可用技术。
发明内容
本发明的各种实施例针对于在衬底的与安置有源装置(例如，晶体管)的侧面不同的侧面上安置无源装置(例如，电感器)的系统和方法。在一个实例中，一种半导体裸片包括：半导电衬底层，其具有第一侧面和第二侧面；金属层，其邻近于所述半导电衬底层的所述第二侧面；一个或一个以上有源装置，其位于有源层中，所述有源层为所述半导电衬底层的所述第一侧面的一层；以及无源装置，其位于所述金属层中，与所述有源层电连通。
在另一实例中，一种裸片包括：有源层，其位于半导体衬底的第一侧面上；有源装置，其位于所述有源层中；金属层，其位于所述半导体衬底的一第二侧面上；无源装置，其位于所述金属层中；以及用于穿过所述半导体衬底提供所述有源装置与所述无源装置之间的电连通的装置，其中所述用于提供电连通的装置可包括一个或一个以上穿硅通孔(TSV)。
另一实例包括一种用于制造半导体装置的方法。安置若干层以使得在半导体衬底的第一侧面上存在金属层和安置于所述半导体衬底的第二侧面上的有源层。将有源装置安置在所述有源层内，且将一个或一个以上无源装置安置在所述金属层中。在所述一个或一个以上无源装置与所述一个或一个以上有源装置之间形成电连接。
前文已相当广泛地概述了本发明的特征和技术优势以便可较好地理解随后的本发明的具体实施方式。下文将描述形成本发明的权利要求书的标的物的本发明的额外特征和优势。所属领域的技术人员应了解，所揭示的概念和特定实施例可易于用作修改或设计用于实现本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此些等效构造并不脱离如所附权利要求书中所陈述的本发明的精神和范围。当结合附图考虑时，从以下描述将更好地理解据信为本发明所特有的新颖特征(关于其组织和操作方法两者)以及其它目的和优势。然而应明确理解，仅为说明和描述的目的而提供所述图中的每一者，且无意作为本发明的限制的定义。
附图说明
为了更完整地理解本发明，现参考结合附图进行的以下描述。
图1为常规CMOS设计的说明。
图2为展示常规设计的简化版本的说明，其展示电感器在BEOL金属堆叠内的放置。
图3为根据本发明的一个实施例调适的示范性设计的说明。
图4为根据本发明的一个实施例调适的示范性设计的说明。
图5为根据本发明的一个实施例调适的示范性方法的说明。
图6展示可有利地使用本发明的一实施例的示范性无线通信系统。
具体实施方式
穿硅通孔(TSV)为非常新的技术，且当前正用于各种应用中。如其名称所暗示的，TSV通常为用以穿过半导体形成电连接的大体上垂直互连。TSV可用以连接同一裸片或不同但邻近(例如，堆叠的)裸片内的装置。本发明的各种实施例使用TSV(和/或其它结构)以促进有源和无源装置在裸片内的新颖布置。
图3为根据本发明的一个实施例调适的示范性设计300的说明，且其展示裸片的横截面。设计300包括RDL 301、衬底302(例如，硅衬底)和BEOL升高的金属层303。有源层306安置于衬底302的顶部上，且包括大量有源装置，这些有源装置中的一者展示为装置305。设计300还包括安置于升高的金属层303中的无源装置307。
设计300进一步包括无源装置，在此实例中，所述无源装置为芯片上电感器310。芯片上电感器310经制造于RDL 301中，且通过TSV 321和322电连接到有源装置305。设计300与设计100(图1和图2)的不同之处在于，设计300使用RDL 301而非BEOL金属层303来实施电感器310。结果，有源层306通过衬底302而向电感器310屏蔽。在设计300中，电感器310的存在不应妨碍有源装置305在有源层306内、甚至有源层306的直接在电感器310上方的区域308内任何处的放置。
在电感器310具有三百微米乘三百微米的大致尺寸且有源装置中的一些与约一微米乘一微米一样大且其它与约0.3微米乘0.3微米一样小的一实施例中，设计300可在有源层306的另外不可用的区域308内实施约1,000,000个有源装置。事实上，有源层306可代管例如晶体管、存储器组件等多种装置中的任一者。
在其中电感器310与有源层306之间的距离处于五十微米与二百微米之间且其中衬底302具有一欧姆/厘米的电阻率的一实施例中，由衬底302提供的屏蔽量可相当大。通过比较，现有技术设计(例如，图1和图2的设计)将电感器放置于BEOL金属层中，在与有源层相距约二到五微米内。
设计300使用TSV 321和322将电感器310连接到有源装置305。设计300的特性在于，TSV 321和322(或其至少一部分)的长度在电方面充当电感器310的部分，且借此对电感器310的电感值有影响。因此，当计算电感值时，工程师要考虑TSV 321和322的长度。一些实施例的益处在于，TSV 321和322的长度允许针对给定电感值使用具有较小面积的电感器。
还可使用TSV 321和322将装置307耦合到电感器310。举例来说，装置307可耦合到有源层306中的导电衬垫，导电衬垫包括到TSV 321和322的连接。
虽然以上实例提供一些物理特性的特定值，但本发明不受如此限制。事实上，一些实施例可适于具有不同尺寸值以及不同材料(例如，绝缘体上硅技术，其包括FEOL层中的Si02层)的多种应用中的任一者。类似地，在一些实施例中，可使用例如电容器等其它无源装置来代替电感器，或除了电感器之外，可使用例如电容器等其它无源装置。
图4为根据本发明的一个实施例调适的示范性设计400的说明。设计400包括BEOL升高的金属层403、衬底402、RDL 401、有源层406、有源装置405(在有源层406中)、装置407(在BEOL升高的金属层403中)和电感器410。再次，将电感器410制造于RDL 401中而非BEOL升高的金属层403中。设计400使用金属迹线421和422将电感器410连接到有源装置405。金属迹线421和422不穿透衬底402，而是遵循裸片的外侧上围绕衬底402的路径，且在有源层406中形成连接。例如迹线421和422的迹线还可用以通过将装置407连接到有源层406上的所述迹线来形成到装置407的连接。各种实施例可使用TSV(如在图3中)、侧面迹线(如在图4中)、其它技术或其组合来将RDL金属层中的无源装置连接到有源层。
图5为根据本发明的一个实施例调适的示范性方法500的说明。方法500为一种用于制造裸片(例如，图3和图4的设计中的裸片)的技术。
在方框501中，在半导体衬底的第一侧面上制造有源层，所述有源层包括一个或一个以上有源装置。有源装置包括(但不限于)晶体管。可使用现在已知或以后开发的任何方法在衬底上制造有源层和有源装置，且本发明的各种实施例不限于制造有源装置和有源层的任何技术。
在方框502中，在半导体衬底的第二侧面上制造金属层，其中所述金属层包括无源装置。在一个实例中，所述金属层为金属氧化物RDL，且所述无源装置为电感器。然而，本发明不受如此限制。举例来说，无源装置可为电容器或例如电阻器等其它装置。此外，可使用现在已知或以后开发的任何方法制造金属层和无源装置，且本发明的各种实施例不限于制造无源装置和金属层的任何技术。
在方框503中，提供无源装置与有源装置中的一者或一者以上之间的电连接。在一个实例中，使用TSV穿过衬底形成电连接。在另一实例中，裸片的外侧上的金属迹线提供电连接。实施例的范围不限于用于提供电连接的任何特定技术，且下文论述一些实例技术。
在方框504中，将一个或一个以上BEOL升高的金属层安置于有源层上方。在此实例中，所述一个或一个以上BEOL金属层提供有源层内的各种有源装置间的连接。可使用现在已知或以后开发的任何方法来制造BEOL金属层，且本发明的各种实施例不限于制造BEOL金属层的任何技术。本发明的各种实施例并不排除将无源装置放置于BEOL金属层中，如一实施例除了在衬底的另一侧面上的金属层(例如，RDL)中的无源装置外，还可包括在BEOL金属层中的无源装置。举例来说，当无法在RDL中制造给定无源装置时，可在BEOL金属层中的一者或一者以上中制造给定无源装置。
虽然将方法500展示为一系列离散方框，但本发明不受如此限制。各种实施例可添加、省略、修改或重新布置方框501-504的动作。举例来说，可在与制造金属层自身不同的步骤中执行在金属层中制造无源装置。事实上，可使用用于制造根据图3到图4的设计的裸片的任何方法，包括(例如)先通孔技术和后通孔技术。
先通孔方法涉及在发生电路的其它制造之前在衬底中形成TSV。将通孔的图案蚀刻或钻孔到基础衬底的一部分深度中。接着用绝缘层和导电材料填充通孔，且随后进行电路制造。研磨衬底的含有TSV的背面以暴露TSV。
在后通孔方法中，在形成TSV之前进行电路制造。所述电路含有将是用于TSV的耦合点的互连衬垫。通过穿过衬底的深度来蚀刻或钻孔到衬垫中或从衬底的背面蚀刻或钻孔到衬垫来产生TSV。接着用绝缘势垒和导电材料填充TSV。
在使用先通孔技术的情况下，首先执行前段工艺处理，接着制造通孔，随后为后段工艺处理。通过使用后通孔方法，首先执行前段工艺处理，接着执行后段工艺处理，接着形成穿过堆叠的通孔。本发明的各种实施例不限于用于制造TSV的任何特定方法，因为可使用现在已知或以后开发的用以制造TSV的任何方法。此外，虽然术语“穿硅通孔”包括字硅，但注意到，穿硅通孔不一定建构于硅中。而是，材料可为任何装置衬底材料。
图6展示可有利地使用本发明的一实施例的示范性无线通信系统600。为了说明的目的，图6展示三个远程单元620、630和640以及两个基站650、660。将认识到，典型无线通信系统可具有多得多的远程单元和基站。远程单元620、630和640可包括多种组件中的任一者，例如，存储器单元、模/数转换器(ADC)、数/模转换器(DAC)、处理器、Δ-∑数据转换器等。本发明的实施例可用于各种基于半导体芯片的组件(例如，射频(RF)电路和使用堆叠裸片的半导体芯片)中。图6展示从基站650、660到远程单元620、630和640的前向链路信号680和从远程单元620、630和640到基站650、660的反向链路信号690。
一般来说，远程单元可包括蜂窝式电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、例如仪表读取设备等固定位置数据单元和/或类似物。在图6中，将远程单元620展示为移动电话，将远程单元630展示为便携式计算机，且将远程单元640展示为在无线本地环路系统中的固定位置远程单元。基站650、660可为多种无线基站中的任一者，包括(例如)蜂窝式电话基站、无线网络接入点(例如，遵照IEEE 802.11的接入点)等。尽管图6说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明的单元。
虽然已陈述特定电路，但所属领域的技术人员将了解，实践本发明并不需要所揭示电路中的全部。此外，尚未描述特定众所周知的电路以维持对本发明的关注。类似地，虽然所述描述在某些地方提到逻辑“0”和逻辑“1”，但所属领域的技术人员应了解，在不影响本发明的操作的情况下，可切换逻辑值，其中相应地调整电路的剩余部分。
某一实施例的一个优势在于，在RDL中制造装置提供了增强的自由度，因为RDL的厚度可变化。因此，在许多实施例中，RDL的厚度可从一微米到十微米不等，且在一些实施例中更厚，借此提供在设计无源装置的厚度时的较大灵活性。换句话说，因为存在对RDL中的厚度的较少约束，所以获得较大的设计灵活性。
一些实施例的另一优势为成本节省。举例来说，可通过使用较小裸片(因较少浪费的空间而成为可能)来补偿可归因于在RDL中制造无源装置而引起的一些或所有增加的成本。浪费的空间是一关注问题，尤其是在使用大量无源装置的设计(例如，射频(RF)电路，其可在一裸片上具有十个或十个以上电感器)中。此些装置可受益于本发明的各种实施例。
虽然已详细地描述了本发明及其优势，但应理解，可在不脱离如由所附权利要求书界定的本发明的精神和范围的情况下在本文中进行各种改变、替换和更改。此外，本申请案的范围无意局限于说明书中所描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。如所属领域的技术人员将容易从本发明的揭示内容了解，可根据本发明利用目前存在或以后将开发的执行与本文中描述的对应实施例大体上相同功能或实现与本文中描述的对应实施例大体上相同结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书意在其范围内包括此些过程、机器、制造、物质组成、手段、方法或步骤。

Claims (20)

1.一种半导体裸片，其包含：
半导电衬底层，其具有第一和第二侧面；
金属层，其邻近于所述半导电衬底层的所述第二侧面；
有源层，其安置于所述半导电衬底层的所述第一侧面上；以及
无源装置，其位于所述金属层中，其适于耦合到所述有源层。
2.根据权利要求1所述的半导体裸片，其中所述无源装置包含电感器。
3.根据权利要求1所述的半导体裸片，其中所述无源装置包含电容器。
4.根据权利要求1所述的半导体裸片，其中所述有源层包含有源装置，且其中所述有源装置包含晶体管。
5.根据权利要求1所述的半导体裸片，其进一步包含：
穿硅通孔，其提供所述无源装置与所述有源层之间的电耦合。
6.根据权利要求5所述的半导体裸片，其中所述穿硅通孔穿过至少五十微米的衬底材料而穿透所述衬底。
7.根据权利要求1所述的半导体裸片，其进一步包含：
迹线，其位于所述裸片的外表面上，其提供所述无源装置与所述有源层之间的电耦合。
8.根据权利要求1所述的半导体裸片，其进一步包含：
多个升高的金属层，其布置于所述有源层上方。
9.根据权利要求1所述的半导体裸片，其进一步包含一个或一个以上有源装置，所述一个或一个以上有源装置安置于所述有源层中，处于直接在所述无源装置的一区域上方的一区域内。
10.一种用于制造半导体装置的方法，所述方法包含：
在半导体衬底的第一侧面上制造有源层；以及
在所述半导体衬底的第二侧面上制造金属层，其中所述金属层包括无源装置。
11.根据权利要求10所述的方法，其中所述金属层包含金属氧化物。
12.根据权利要求10所述的方法，其进一步包含：
穿过所述半导体衬底而制造从所述有源层到所述金属层的通孔。
13.根据权利要求12所述的方法，其中在制造所述有源层之前执行所述制造至少一个通孔。
14.根据权利要求12所述的方法，其中在制造所述有源层之后执行所述制造至少一个通孔。
15.根据权利要求10所述的方法，其进一步包含：
在所述半导体衬底外制造从所述有源层到所述金属层的至少一个边缘迹线。
16.根据权利要求10所述的方法，其进一步包含：
在所述有源层上方制造至少一个升高的金属层，所述至少一个升高的金属层提供所述有源层内的多个有源装置间的电耦合。
17.一种裸片，其包含：
有源层，其位于半导体衬底的第一侧面上；
金属层，其位于所述半导体衬底的第二侧面上；
无源装置，其位于所述金属层中；以及
用于穿过所述半导体衬底而提供所述有源层与所述无源装置之间的电连通的装置。
18.根据权利要求17所述的裸片，其中所述无源装置选自由以下各物组成的列表：电感器；以及
电容器。
19.根据权利要求17所述的裸片，其中所述金属层包含金属氧化物。
20.根据权利要求17所述的裸片，其进一步包含：
升高的金属层，其位于所述有源层上方，其提供所述有源层的有源装置间的电连接。
CN2010800057067A 2009-02-03 2010-02-03 用于在芯片内放置有源和无源装置的技术 Pending CN102301472A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/364,844 2009-02-03
US12/364,844 US8067816B2 (en) 2009-02-03 2009-02-03 Techniques for placement of active and passive devices within a chip
PCT/US2010/023070 WO2010091096A1 (en) 2009-02-03 2010-02-03 Techniques for placement of active and passive devices within a chip

Publications (1)

Publication Number Publication Date
CN102301472A true CN102301472A (zh) 2011-12-28

Family

ID=42120751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800057067A Pending CN102301472A (zh) 2009-02-03 2010-02-03 用于在芯片内放置有源和无源装置的技术

Country Status (6)

Country Link
US (3) US8067816B2 (zh)
JP (1) JP2012517109A (zh)
KR (2) KR20130079595A (zh)
CN (1) CN102301472A (zh)
TW (1) TW201044545A (zh)
WO (1) WO2010091096A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517959A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106571357A (zh) * 2015-10-07 2017-04-19 日月光半导体制造股份有限公司 半导体装置
CN106797205A (zh) * 2014-08-07 2017-05-31 英特尔公司 用于形成背面管芯平面器件和saw滤波器的方法和装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8618629B2 (en) * 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US9673268B2 (en) 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9229466B2 (en) * 2011-12-31 2016-01-05 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
US10008316B2 (en) 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
WO2015153009A1 (en) * 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
WO2016022124A1 (en) * 2014-08-07 2016-02-11 Intel Corporation On-die inductor with improved q-factor
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
US9728450B2 (en) 2015-06-25 2017-08-08 International Business Machines Corporation Insulating a via in a semiconductor substrate
WO2017052641A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Metal on both sides with power distributed through the silicon
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
WO2018168173A1 (ja) * 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
US11658128B2 (en) 2021-08-19 2023-05-23 Globalfoundries Singapore Pte. Ltd. Shielding elements for packages of semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
CN1855367A (zh) * 2005-04-19 2006-11-01 尔必达存储器股份有限公司 包括除去光刻胶的等离子体灰化处理的形成半导体器件的方法
US20080001269A1 (en) * 2006-06-29 2008-01-03 Hsu Rockwell M Conductive interconnects along the edge of a microelectronic device
US20080315356A1 (en) * 2007-06-20 2008-12-25 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267752A (ja) * 1988-09-01 1990-03-07 Nec Corp 半導体装置
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2005283389A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp 半導体装置及び半導体ウェハ
JP2008103397A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 電子基板とその製造方法及び電子機器
DE102007009383A1 (de) 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
DE102007009353A1 (de) 2007-02-23 2008-09-04 Mahle International Gmbh Brennkraftmaschinensystem
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
CN1855367A (zh) * 2005-04-19 2006-11-01 尔必达存储器股份有限公司 包括除去光刻胶的等离子体灰化处理的形成半导体器件的方法
US20080001269A1 (en) * 2006-06-29 2008-01-03 Hsu Rockwell M Conductive interconnects along the edge of a microelectronic device
US20080315356A1 (en) * 2007-06-20 2008-12-25 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517959A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106797205A (zh) * 2014-08-07 2017-05-31 英特尔公司 用于形成背面管芯平面器件和saw滤波器的方法和装置
CN106797205B (zh) * 2014-08-07 2021-03-26 英特尔公司 用于形成背面管芯平面器件和saw滤波器的方法和装置
CN106571357A (zh) * 2015-10-07 2017-04-19 日月光半导体制造股份有限公司 半导体装置
CN106571357B (zh) * 2015-10-07 2019-08-30 日月光半导体制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
US8324066B2 (en) 2012-12-04
US20120001297A1 (en) 2012-01-05
US8067816B2 (en) 2011-11-29
JP2012517109A (ja) 2012-07-26
KR20130079595A (ko) 2013-07-10
WO2010091096A1 (en) 2010-08-12
KR20110132362A (ko) 2011-12-07
US20120040509A1 (en) 2012-02-16
US20100193905A1 (en) 2010-08-05
US8350358B2 (en) 2013-01-08
TW201044545A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
CN102301472A (zh) 用于在芯片内放置有源和无源装置的技术
CN111033890B (zh) 封装上天线布置
JP5612121B2 (ja) スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US8218337B2 (en) Apparatus and method for embedding components in small-form-factor, system-on-packages
WO2016126881A1 (en) Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
CN104425422A (zh) 功能化的重分布层
KR20120102778A (ko) 전자 기판에 집적된 비아 구조
US11908814B2 (en) Fabricated two-sided millimeter wave antenna using through-silicon-vias
CN102598251A (zh) 微电子封装及其制造方法
EP2044626B1 (en) Silicon level solution for mitigation of substrate noise
US20120049333A1 (en) Hybrid Multilayer Substrate
US20220148953A1 (en) Hybrid reconstituted substrate for electronic packaging
US11081783B2 (en) Integrated antenna using through silicon vias
WO2019066870A1 (en) CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON
KR102252836B1 (ko) 통합된 금속층 또는 재분배층에 의한 안테나 형성
EP3404767B1 (en) High frequency system, communication link
US7550853B2 (en) Electrical isolation of monolithic circuits using a conductive through-hole in the substrate
WO2012125681A2 (en) Method to mitigate through-silicon via-induced substrate noise

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111228