JP2007235034A - 電子基板、半導体装置および電子機器 - Google Patents

電子基板、半導体装置および電子機器 Download PDF

Info

Publication number
JP2007235034A
JP2007235034A JP2006057672A JP2006057672A JP2007235034A JP 2007235034 A JP2007235034 A JP 2007235034A JP 2006057672 A JP2006057672 A JP 2006057672A JP 2006057672 A JP2006057672 A JP 2006057672A JP 2007235034 A JP2007235034 A JP 2007235034A
Authority
JP
Japan
Prior art keywords
electronic
inductor element
inductor
electronic substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006057672A
Other languages
English (en)
Other versions
JP4544181B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006057672A priority Critical patent/JP4544181B2/ja
Priority to KR1020070019596A priority patent/KR100971161B1/ko
Priority to US11/712,361 priority patent/US7746232B2/en
Priority to CNA2007100846918A priority patent/CN101030576A/zh
Priority to TW096106978A priority patent/TWI341021B/zh
Publication of JP2007235034A publication Critical patent/JP2007235034A/ja
Priority to US12/781,179 priority patent/US8610578B2/en
Application granted granted Critical
Publication of JP4544181B2 publication Critical patent/JP4544181B2/ja
Priority to US14/079,040 priority patent/US9251942B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】構造が簡単であり、また実装作業を簡略化することが可能な電子基板１を提供する。
【解決手段】基体１０の能動面側に、相互にインダクタンス値または適用可能周波数の異なる第１インダクタ素子８０および第２インダクタ素子４０が形成されている。第１インダクタ素子８０は外部との電力伝送に使用され、第２インダクタ素子４０は外部との通信に使用される。これにより、電子基板１の接続端子を削減することが可能になり、構造を簡素化することができる。これに伴って、母基板に対する電子基板１の実装作業を簡略化することができる。
【選択図】図１

Description

本発明は、電子基板、半導体装置および電子機器に関するものである。
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの電子機器には、集積回路を備えた電子基板（半導体チップ）が搭載されている。一般に電子基板には接続端子が形成され、その接続端子を介して他の電子基板や母基板（マザーボード）等に実装されている。これにより、当該電子基板と、他の電子基板やマザーボード等との間で、電力伝送や通信等の信号授受を行うことができるようになっている（例えば、特許文献１および２参照）。
特開２００２−１６４４６８号公報 特開２００３−３４７４１０号公報
しかしながら、電子基板に接続端子を形成すると構造が複雑になり、またその接続端子と他の電子基板や母基板等との実装作業が煩雑になるという問題がある。さらに、実装に伴って導通不良や短絡等が発生するおそれがあり、電気的接続の信頼性を低下させることになる。
本発明は、上記問題点を解決するためになされたものであって、構造が簡単であり、また実装作業を簡略化することが可能な、電子基板および半導体装置の提供を目的とする。また、低コストの電子機器の提供を目的とする。
上記目的を達成するため、本発明に係る電子基板は、基体の能動面側または前記能動面の裏面側に、複数のインダクタ素子が形成されていることを特徴とする。
この構成によれば、電子基板に形成された複数のインダクタ素子を用いて信号授受を行うことができるので、電子基板の接続端子を削減することが可能になり、電子基板の構造を簡素化することができる。これに伴って、電子基板の実装作業を簡略化することが可能になり、さらには実装に伴う信頼性の低下を防止することができる。
また前記複数のインダクタ素子は、相互にインダクタンス値または適用可能周波数の異なる第１インダクタ素子および第２インダクタ素子を含んでいることが望ましい。
ここで「適用可能周波数」とは、当該インダクタをアンテナとして機能させる場合に当該インダクタがアンテナとしての特性を示し、アンテナとして適用することが可能な周波数をいう。
この構成によれば、各インダクタ素子に機能を分担させることができるので、各インダクタ素子を最適設計することが可能になる。これにより、各インダクタ素子の寸法効率や伝送効率を向上させることができる。
また前記第１インダクタ素子は、外部との電力伝送に使用され、前記第２インダクタ素子は、外部との通信に使用されることが望ましい。
この構成によれば、外部とのすべての信号授受をインダクタ素子によって行うことが可能になり、電子基板の接続端子を廃止することができる。
また前記基体には、外部との電力伝送に使用される接続端子が設けられ、前記第１インダクタ素子および前記第２インダクタ素子は、外部との通信に使用されてもよい。
この構成によれば、電力伝送のみを接続端子によって確実に行うことができる。また、外部との通信を複数のインダクタ素子によって行うことにより、通信速度を向上させることができる。
また、前記複数のインダクタ素子の全部または一部と前記基体との間には、前記基体より誘電正接が小さい材料層が設けられていることが望ましい。
この構成によれば、インダクタ素子から出力された電磁波が、基体において渦電流発生損として吸収されるのを抑制することが可能になり、アンテナとしての性能を向上させることができる。
一方、本発明に係る半導体装置は、上述した電子基板が積層配置され、前記電子基板に形成された前記インダクタ素子をアンテナとして電磁波を送受信することにより、前記電子基板間における信号授受を可能としたことを特徴とする。
上述した電子基板は、接続端子を削減することが可能である。したがって、電子基板の実装作業を簡略化することが可能になり、製造コストを低減することができる。また、実装に伴う信頼性の低下を防止することができる。
また、信号授受を行う一対の前記電子基板に形成された前記インダクタ素子が、相互に対向配置されていることが望ましい。
この構成によれば、伝送効率をさらに向上させることができる。また混信を防止することができる。
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、接続端子が削減された電子基板を備えているので、低コストの電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（第１実施形態）
最初に、第１実施形態に係る電子基板について説明する。
図１は第１実施形態に係る電子基板の平面図である。第１実施形態に係る電子基板１は、基体１０の能動面側にインダクタンス値または適用可能周波数の異なる複数のインダクタ素子４０，８０が形成されたものである。そのうち、第１インダクタ素子８０は通信に使用されるものであり、第２インダクタ素子４０は電力伝送に使用されるものである。
電子基板１は、シリコンやガラス、石英、水晶等からなる基体１０を備えている。その基体１０の能動面には、電子回路（不図示）が形成されている。その電子回路は、少なくとも配線パターンが形成されたものであり、複数の薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）等の半導体素子や、複数のパッシブコンポーネント（部品）、それらを相互に接続する配線等によって構成されている。
基体１０の能動面の中央部には、後述する誘電体層３１が形成されている。この誘電体層３１は、能動面の全体に形成されていても良い。電子基板１が絶縁体の場合、必ずしも誘電体層３１は必要ないが、例えば、Ｑ値を向上させたり、自己共振周波数を調整したりするなど、最適なインダクタ特性を得るために、積極的に誘電体層３１を形成しても良い。また基体１０の能動面の周縁部には、電子回路を外部に電気的接続するための電極１１，２１が配列形成されている。その電極１１，２１から、誘電体層３１の表面にかけて、複数のインダクタ素子４０，８０が形成されている。
図２はインダクタ素子の説明図であり、図２（ａ）は平面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ線における断面図である。図２（ｂ）に示すように、基体１０の能動面には、電子回路を保護するため、ＳｉＮ等の電気絶縁性材料からなるパッシベーション膜８が形成されている。また基体１０の能動面の周縁部には、電子回路を外部に電気的接続するための電極１１が形成されている。その電極１１の表面には、パッシベーション膜８の開口部が形成されている。
その開口部からパッシベーション膜８の表面にかけて、連結配線１２ａが形成されている。この連結配線１２ａは、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の導電性材料の単体または複合材料により、単層もしくは複数層に形成されている。なお電解メッキ法により連結配線１２ａを形成する場合には、連結配線１２ａは下地層の表面に形成されることが多いが、図２（ｂ）では下地層の記載を省略している。
その連結配線１２ａを覆うように、誘電体層３１が形成されている。この誘電体層３１には、連結配線１２ａの端部を露出させる貫通孔３１ａが形成されている。
その誘電体層３１の表面に、インダクタ素子４０の巻き線４１が形成されている。巻き線４１の構成材料は、連結配線１２ａと同様であるが、巻き線４１として必要な抵抗レンジや耐許容電流値等の特性に応じて適宜選択することができる。
図２（ａ）に示すように、巻き線４１は平面視において略矩形の渦巻状に形成されているが、略円形や略多角形の渦巻状に形成されていてもよい。また図２（ｂ）に示すように、巻き線４１は側面視において同一平面状に形成されている。すなわち、本実施形態のインダクタ素子４０として、平面型インダクタ素子（スパイラルインダクタ素子）が採用されている。
図２（ａ）に示すように、巻き線４１の外側端部は、連結配線２２ａを介して電極２１に連結されている。また巻き線４１の内側端部は、貫通孔３１ａを通って連結配線１２ａの一方端部に連結されている。この連結配線１２ａの他方端部は、巻き線４１の外側に引き出されて、電極１１に連結されている。連結配線１２ａを外側に引き出す際、誘電体層３１により連結配線１２ａと巻き線４１との短絡が防止されている。そして、電極１１，２１からインダクタ素子４０に通電することにより、インダクタ素子４０がアンテナとして機能し、適用可能周波数の電磁波が出力されるようになっている。
ところで図２（ｂ）に示すように、基体１０を構成するシリコンは電波吸収体であり、インダクタ素子４０から出力された電磁波も吸収されて減衰することになる。しかしながら、本実施形態では、上述した誘電体層３１によりインダクタ素子４０が基体１０から離間配置されている。なお誘電体層３１の厚さは、例えば２０μｍ以上に形成されている。これにより、インダクタ素子４０から出力された電磁波が、基体１０によって吸収されるのを抑制することができる。言い換えれば、基体１０による渦電流損を減少させることができる。
この誘電体層３１の構成材料として、誘電正接の小さい材料を採用することが望ましい。誘電正接とは、絶縁体に交流電圧を印加した場合における絶縁体内部の電気エネルギーの損失度合を示すものである。誘電正接の小さい材料で誘電体層３１を構成することにより、インダクタ素子４０から出力された電磁波が、基体において渦電流発生損として吸収されるのを抑制することが可能になり、アンテナとしての性能を向上させることができる。具体的には、誘電体層３１の構成材料として、ポリイミドやベンゾシクロブテン（ＢＣＢ）、フッ素樹脂等を採用すればよい。
図３は、インダクタ素子の変形例の説明図であり、図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）のＣ−Ｃ線における断面図である。図３（ｂ）に示すように、この変形例では、上述した誘電体層が形成されていないので、パッシベーション膜８の表面にインダクタ素子４０の巻き線４１が直接形成されている。また誘電体層が形成されていないので、上記のように巻き線４１と連結配線とを立体交差させることができない。そのため、図３（ａ）に示すように、巻き線４１の内側端部は、巻き線４１の中央部に形成された電極１１に連結されている。
また、図３（ｂ）に示すパッシベーション膜８の表面にインダクタ素子４０を形成し、そのインダクタ素子を覆うように誘電体層を形成し、その誘電体層の表面に他のインダクタ素子を形成してもよい。このようにインダクタ素子を重ねて形成することにより、電子基板を小型化することができる。ここで、各インダクタ素子を異なるインダクタンス値または適用可能周波数に設定することにより、各インダクタ素子をアンテナとして適用する場合の混信を防止することが可能である。
なお、図３（ｂ）に示す変形例では、パッシベーション膜８の外側にインダクタ素子４０が形成されているが、パッシベーション膜８の内側にインダクタ素子４０が形成されていてもよい。この場合には、半導体素子の製造プロセスを利用して、ＣｕやＡｌ等の導電性材料により巻き線４１を形成すればよい。また、パッシベーション膜８の内側および外側に、インダクタ素子を重ねて形成してもよい。
図１に戻り、基体１０には、第１インダクタ素子８０および第２インダクタ素子４０が形成されている。第２インダクタ素子４０は、第１インダクタ素子８０より巻き線の巻き数が多くなっている。一般にインダクタ素子の巻き数が増えると、インダクタ素子の経路が長くなるため、インダクタンス（Ｌ値）が増加する。またインダクタンスが増加すると、適用可能周波数が低周波側にシフトする。したがって、第２インダクタ素子４０の適用可能周波数は、第１インダクタ素子８０より低周波側にシフトしている。なお「適用可能周波数」とは、当該インダクタをアンテナとして機能させる場合に当該インダクタがアンテナとしての特性を示し、アンテナとして適用することが可能な周波数をいう。
第１実施形態における各インダクタはアンテナとして機能し、そのうち第１インダクタ素子８０は、通信に使用されるものであり、高速・大容量通信のため適用可能周波数が例えば２〜５ＧＨｚに設定されている。また第２インダクタ素子４０は、電力伝送に使用されるものであり、適用可能周波数が例えば数ｋＨｚ〜数１００ＭＨｚに設定されている。なお電力伝送用の低周波数の電磁波に、通信用の高周波数の電磁波を重畳して出力することにより、第２インダクタ素子を電力伝送用および通信用に共用することも可能である。
なお本明細書中の各実施形態では、巻き線（スパイラル）型インダクタを例にして説明しているが、これに限定されるものではなく、インダクタもしくはアンテナとして機能するものであれば各実施形態に適用することができる。巻き線（スパイラル）型インダクタの他に、ミアンダ型、トロイダル型、パッチ型等が知られており、それらを適用する場合のインダクタンス値の大小はそれぞれのインダクタ、アンテナによる。
（半導体装置）
図４は、第１実施形態に係る半導体装置の説明図であり、図１のＡ−Ａ線に相当する部分における断面図である。図４に示すように、第１実施形態に係る半導体装置５は、母基板（マザーボード）１００の表面に、第１電子基板２００および第２電子基板３００が順に実装されたものである。
母基板１００はガラスエポキシ樹脂等によって構成され、その表面には第１インダクタ素子１８０および第２インダクタ素子１４０が形成されている。この第１インダクタ素子１８０は、通信に使用されるものであり、適用可能周波数が例えば２〜５ＧＨｚに設定されている。また第２インダクタ素子１４０は、電力伝送に使用されるものであり、適用可能周波数が例えば数ｋＨｚ〜数１００ＭＨｚに設定されている。
この母基板１００の表面に、接着剤（不図示）等を介して、第１電子基板２００が実装されている。第１電子基板２００の第１インダクタ素子２８０および母基板１００の第１インダクタ素子１８０は、同等の適用可能周波数に設定され、相互に対向配置されている。すなわち各第１インダクタ素子１８０，２８０は、それぞれの中心を通る法線同士が略一致するように配置されている。また、第１電子基板２００の第２インダクタ素子２４０および母基板１００の第２インダクタ素子１４０も、同等の適用可能周波数に設定され、相互に対向配置されている。
その第１電子基板２００の裏面に、接着剤（不図示）等を介して、第２電子基板３００が実装されている。第２電子基板３００の第１インダクタ素子３８０および母基板１００の第１インダクタ素子１８０は、同等の適用可能周波数に設定され、第１電子基板２００を挟んで相互に対向配置されている。また、第２電子基板３００の第２インダクタ素子３４０および母基板１００の第２インダクタ素子１４０も、同等の適用可能周波数に設定され、第１電子基板２００を挟んで相互に対向配置されている。
上記のように構成された半導体装置５では、母基板１００の第２インダクタ素子１４０に通電することにより、第２インダクタ素子１４０から電磁波を送信する。この電磁波を、第１電子基板２００の第２インダクタ素子２４０および第２電子基板３００の第２インダクタ素子３４０で受信して、電気エネルギーを取り出す。このように、各第２インダクタ素子１４０，２４０，３４０をアンテナとして電磁波を送受信することにより、母基板１００から第１電子基板２００および第２電子基板３００に対する電力伝送が行われる。その結果、第１電子基板２００および第２電子基板３００を駆動することができる。その際、電磁波を送受信する各第２インダクタ素子１４０，２４０，３４０が対向配置されているので、電力伝送損失を抑制して伝送効率を向上させることができる。
また、母基板１００の第１インダクタ素子１８０または各電子基板２００，３００の第１インダクタ素子２８０，３８０のうち、一方から送信された電磁波を他方で受信して電気信号を取り出す。このように、各第１インダクタ素子１８０，２８０，３８０をアンテナとして電磁波を送受信することにより、母基板１００と各電子基板２００，３００との間で通信が行われる。その結果、電子基板をドライバとして機能させることができる。なお、第１電子基板２００の第１インダクタ素子２８０または第２電子基板３００の第１インダクタ素子３８０のうち、一方から送信された電磁波を他方で受信することにより、第１電子基板２００と第２電子基板３００との間で通信を行うことも可能である。また、母基板１００および／または各電子基板２００，３００に形成された各インダクタ素子の適用可能周波数および出力を適当に設定することにより、半導体装置５と外部との通信を行うことも可能である。
以上に詳述したように、本実施形態に係る電子基板は、基体の能動面にインダクタンス値または適用可能周波数の異なる複数のインダクタ素子が形成され、そのうち第１インダクタ素子は通信に使用され、第２インダクタ素子は電力伝送に使用される構成とした。この構成によれば、電子基板に形成された複数のインダクタ素子を用いて電力伝送および通信を行うことができるので、電子基板に接続端子を設ける必要がなくなり、電子基板の構造を簡素化することができる。これに伴って、電子基板の実装作業を簡素化することが可能になる。具体的には、両者の精密な位置合わせや、リフロー等の作業が不要になる。さらには、実装に伴う信頼性の低下を防止することができる。具体的には、実装に伴って導通不良や短絡等が発生するのを防止することができる。このように製造不良の発生を抑制することができるので、製造歩留まりを向上させることができる。
（第２実施形態）
次に、第２実施形態に係る電子基板について説明する。
図５は第２実施形態に係る電子基板の説明図であり、図５（ａ）は平面図であり、図５（ｂ）は図５（ａ）のＥ−Ｅ線における断面図である。図５（ａ）に示すように、第２実施形態に係る電子基板１は、接続端子６３を使用して電力伝送を行う点で、インダクタ素子を使用して電力伝送を行う第１実施形態とは異なっている。また第２実施形態に係る電子基板は、複数のインダクタ素子８０，９０を使用して通信を行う点で、第１実施形態とは異なっている。なお第１実施形態と同様の構成となる部分については、その詳細な説明を省略する。
（再配置配線等）
図５（ａ）に示すように、外部から電力供給を受けるため、電子基板１の周縁部に沿って複数の電極６２が整列配置されている。近年の電子基板１の小型化により、隣接する電極６２間のピッチは非常に狭くなっている。この電子基板１を相手側部材に実装すると、隣接する電極６２との間で短絡が発生するおそれがある。そこで電極６２間のピッチを広げるため、電極６２の再配置配線６４が形成されている。
具体的には、電子基板１の表面中央部に、接続端子６３を構成する複数のパッドが形成されている。その接続端子６３に対して、電極６２から引き出された再配置配線６４が連結されている。これにより、狭ピッチの電極６２が中央部に引き出されて広ピッチ化されている。このような電子基板１の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行ってから個々の電子基板１に分離する、Ｗ−ＣＳＰ（Wafer level Chip Scale Package）技術が利用されている。
図５（ｂ）に示すように、接続端子６３の表面にはバンプ７８が形成されている。このバンプ７８は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ７８がリフロー等により溶解されて、相手側部材の接続端子に連結されるようになっている。
そのバンプ７８の周囲には、ソルダーレジスト６６が形成されている。このソルダーレジスト６６は、電子基板１を相手側部材に実装する際にハンダバンプ７８の隔壁となるものであり、電気絶縁性を有する樹脂材料等によって構成されている。このソルダーレジスト６６により、電子基板１の表面全体が覆われている。
ところで、電子基板１を相手側部材に実装すると、電子基板１の基体１０と相手側部材との熱膨張係数の差により、両者間に熱応力が発生する。この熱応力を緩和するため、接続端子６３と基体１０との間に応力緩和層３０が形成されている。この応力緩和層３０は、感光性ポリイミドやベンゾシクロブテン（ＢＣＢ）、フェノールノボラック樹脂等の樹脂材料により、所定の厚さに形成されている。
図５（ａ）に示すように、第２実施形態に係る電子基板１にも複数のインダクタ素子８０，９０が形成されている。各インダクタ素子８０，９０として、第１実施形態と同様の平面型インダクタ素子（スパイラルインダクタ素子）が採用されている。各インダクタ素子８０，９０の巻き線は、上述した応力緩和層３０の表面に形成されている。この応力緩和層３０は、誘電体である樹脂材料によって構成されているので、第１実施形態における誘電体層と同様に機能する。したがって、応力緩和層３０により各インダクタ素子８０，９０を基体１０から離間配置することが可能になり、各インダクタ素子８０，９０から出力された電磁波が基体１０によって吸収されるのを抑制することができる。
第２インダクタ素子９０の巻き数は、第１インダクタ素子８０より多くなっている。これにより、第２インダクタ素子９０の適用可能周波数は、第１インダクタ素子８０より低周波側にシフトしている。ただし、この第２インダクタ素子９０は電力伝送に使用されるものではなく、第１インダクタ素子８０とともに通信に使用される。そのため、各インダクタ素子８０，９０の適用可能周波数は、ともに２〜５ＧＨｚに設定されている。なお、第２インダクタ素子９０と第１インダクタ素子８０との適用可能周波数の差は、第１実施形態に比べて小さくなっている。
（電子基板の製造方法）
次に、第２実施形態に係る電子基板の製造方法について説明する。
図６および図７は、第２実施形態に係る電子基板の製造方法の工程図であり、図５のＦ−Ｆ線に相当する部分における断面図である。なお電子基板の製造には、Ｗ−ＣＳＰ技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後に個々の電子基板に分離する。
まず図６（ａ）に示すように、ウエハ１０ａのパッシベーション膜８の表面に連結配線１２ａを形成する。その前提として、パッシベーション膜８の表面全体に下地膜（不図示）を形成する。この下地膜は、下層のバリア層と上層のシード層とで構成される。バリア層は、連結配線１２ａを構成するＣｕの拡散を防止するものであり、ＴｉＷやＴｉＮ等により厚さ１００ｎｍ程度に形成する。シード層は、連結配線１２ａを電解メッキ法で形成する際の電極として機能するものであり、Ｃｕ等により厚さ数１００ｎｍ程度に続けて形成する。それらはスパッタ法、ＣＶＤ法、無電解メッキ法などで形成されることが多い。次に、連結配線１２ａの形成領域に開口部を有するマスクを形成する。次に、下地膜のシード層を電極として電解Ｃｕメッキを行い、マスクの開口部にＣｕを埋め込んで連結配線１２ａを形成する。これは、無電解メッキ法などで形成しても良い。マスクを除去した後に、連結配線１２ａをマスクとして下地膜をエッチングする。
次に図６（ｂ）に示すように、ウエハ１０ａの表面に応力緩和層３０を形成する。また連結配線１２ａの一方端部が露出するように、応力緩和層３０の貫通孔３１ａを形成する。この応力緩和層３０の形成は、印刷法やフォトリソグラフィ等を用いて行うことが可能である。特に、応力緩和層３０の構成材料として感光性を有する樹脂材料を採用すれば、フォトリソグラフィを用いて簡単かつ正確に応力緩和層３０をパターニングすることができる。
次に図６（ｃ）に示すように、応力緩和層３０の表面に、再配置配線および接続端子６３（以下「接続端子６３等」という。）を形成する。この接続端子６３等の形成工程において、接続端子６３等と同時に、応力緩和層３０の表面に巻き線４１を形成する。その具体的な方法は、上述した連結配線１２ａの形成方法と同様である。このように、接続端子６３等と同時に巻き線４１を形成することにより、製造工程を簡略化して製造コストを低減することができる。また、メッキやフォトリソグラフィ等を利用して正確に巻き線４１を形成することが可能になり、所望の特性を備えたインダクタ素子を形成することができる。なお応力緩和層３０の表面に形成された巻き線４１をレーザ等でトリミングすることにより、インダクタ素子の特性のチューニングを行うことも可能である。
次に図７（ａ）に示すように、ウエハ１０ａの表面全体にソルダーレジスト６６を形成する。また接続端子６３の上方に、ソルダーレジスト６６の開口部６７を形成する。
次に図７（ｂ）に示すように、その開口部の内側における接続端子６３の表面に、バンプ７８を形成する。
その後、ウエハから個々の基体１０を分離する。基体１０の分離は、ダイシング等によって行うことができる。以上により、本実施形態に係る電子基板１が完成する。
（半導体装置）
図８は、第２実施形態に係る半導体装置の説明図であり、図５のＦ−Ｆ線に相当する部分における断面図である。図８に示すように、第２実施形態に係る半導体装置５は、母基板（マザーボード）１００の表面に、第１電子基板２００が実装されたものである。
母基板（マザーボード）１００の表面には、第１電子基板２００との接続端子１６３が形成されている。また母基板１００の表面には、第１インダクタ素子（不図示）および第２インダクタ素子１９０が形成されている。各インダクタ素子は通信に使用されるものであり、適用可能周波数が２〜５ＧＨｚに設定されている。
この母基板１００の表面に、第１電子基板２００が実装されている。具体的には、第１電子基板２００に形成された接続端子１６３が、母基板１００の接続端子２６３と対向するように配置されている。そして、第１電子基板２００の接続端子１６３の表面に形成されたハンダバンプ２７８が、リフロー等により母基板１００の接続端子２６３に連結されている。
また、第１電子基板２００の第１インダクタ素子および母基板１００の第１インダクタ素子が、同等の適用可能周波数に形成されて、相互に対向配置されている。さらに、第１電子基板２００の第２インダクタ素子２９０および母基板１００の第２インダクタ素子１９０も、同等の適用可能周波数に形成されて、相互に対向配置されている。
上記のように構成された半導体装置５では、接続端子１６３，２６３を介して母基板１００から第１電子基板２００への電力伝送を行う。このように、接続端子を介して電力伝送を行うことにより、電力伝送を確実かつ安定的に行うことが可能になる。これにより、半導体装置５の動作信頼性を向上させることができる。
また半導体装置５では、母基板１００の第１インダクタ素子および第１電子基板２００の第１インダクタ素子をアンテナとして電磁波を送受信し、また母基板１００の第２インダクタ素子１９０および第１電子基板２００の第２インダクタ素子２９０をアンテナとして電磁波を送受信することにより、母基板１００と第１電子基板２００との間で通信を行う。
その際、一対の第１インダクタ素子と一対の第２インダクタ素子との適用可能周波数が異なっているので、混信を防止することができる。例えば、母基板１００の第１インダクタ素子から送信された電磁波は、第１電子基板２００において適用可能周波数が同じ能動面第１素子のみによって受信され、適用可能周波数が異なる能動面第２素子２９０には受信されない。このように混信を防止しうる結果、多ビットシリアル通信を実現することが可能になり、通信速度を向上させることができる。また、母基板１００と第１電子基板２００との位置合わせを厳密に行う必要がなくなり、製造コストを低減することができる。
（電子機器）
次に、上述した電子基板を備えた電子機器の例について説明する。
図９は、携帯電話の斜視図である。上述した電子基板は、携帯電話１３００の筐体内部に配置されている。この構成によれば、構造が簡単で実装作業性に優れた電子基板を備えているので、低コストの携帯電話を提供することができる。
なお、上述した電子基板は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、低コストの電子機器を提供することができる。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、上記実施形態では基体の能動面側に複数のインダクタ素子を形成したが、基体の裏面側に複数のインダクタ素子を形成してもよい。この場合には、基体に貫通電極を形成して、裏面側に形成されたインダクタ素子を能動面側に電気的接続する。また、上記実施形態では基体の能動面側に２個のインダクタ素子を形成したが、３個以上のインダクタ素子を形成してもよい。また、上記実施形態ではすべてのインダクタ素子をアンテナとして機能させたが、一部のインダクタ素子を受動素子として機能させ発信回路等を形成してもよい。また、上記実施形態では電子回路が形成された基体にインダクタ素子を形成したが、電気絶縁性材料からなる基体にインダクタ素子を形成してもよい。また、上記実施形態では電解メッキ法により巻き線等を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。また、成膜工程を経ずにインクジェト法等を採用して、インダクタやアンテナのパターンを直接形成するようにしても良い。
以上に述べたすべての実施形態中で、電子基板上にはインダクタもしくはアンテナのみを形成する例について述べてきたが、これに限ることはなく、薄膜や厚膜のプロセスによりインダクタ以外の部品、例えばキャパシタやレジスタを電子基板上に形成した複合電子部品としても良い。また、それらの部品を別の手段、例えば表面実装技術によって電子基板上に形成した複合電子部品としても良い。
第１実施形態に係る電子基板の平面図である。 （ａ）はインダクタ素子の平面図であり、（ｂ）は断面図である。 インダクタ素子の変形例の説明図である。 第１実施形態に係る半導体装置の説明図である。 第２実施形態に係る電子基板の説明図である。 第２実施形態に係る電子基板の製造方法の工程図である。 第２実施形態に係る電子基板の製造方法の工程図である。 第２実施形態に係る半導体装置の説明図である。 携帯電話の斜視図である。
符号の説明
１…電子基板 ５…半導体装置 １０…基体 ４０…第２インダクタ素子 ８０…第１インダクタ素子 ９０…第２インダクタ素子 ３１…誘電体層（材料層） １３００…携帯電話（電子機器）

Claims (8)

  1. 基体の能動面側または前記能動面の裏面側に、複数のインダクタ素子が形成されていることを特徴とする電子基板。
  2. 前記複数のインダクタ素子は、相互にインダクタンス値または適用可能周波数の異なる第１インダクタ素子および第２インダクタ素子を含んでいることを特徴とする請求項１に記載の電子基板。
  3. 前記第１インダクタ素子は、外部との電力伝送に使用され、
    前記第２インダクタ素子は、外部との通信に使用されることを特徴とする請求項２に記載の電子基板。
  4. 前記基体には、外部との電力伝送に使用される接続端子が設けられ、
    前記第１インダクタ素子および前記第２インダクタ素子は、外部との通信に使用されることを特徴とする請求項２に記載の電子基板。
  5. 前記複数のインダクタ素子の全部または一部と前記基体との間には、前記基体より誘電正接が小さい材料層が設けられていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の電子基板。
  6. 請求項１ないし請求項５のいずれか１項に記載の電子基板が積層配置され、前記電子基板に形成された前記インダクタ素子をアンテナとして電磁波を送受信することにより、前記電子基板間における信号授受を可能としたことを特徴とする半導体装置。
  7. 信号授受を行う一対の前記電子基板に形成された前記インダクタ素子が、相互に対向配置されていることを特徴とする請求項６に記載の半導体装置。
  8. 請求項１ないし請求項５のいずれか１項に記載の電子基板を備えたことを特徴とする電子機器。
JP2006057672A 2006-03-03 2006-03-03 電子基板、半導体装置および電子機器 Expired - Fee Related JP4544181B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006057672A JP4544181B2 (ja) 2006-03-03 2006-03-03 電子基板、半導体装置および電子機器
KR1020070019596A KR100971161B1 (ko) 2006-03-03 2007-02-27 전자 기판, 반도체 장치, 및 전자 기기
US11/712,361 US7746232B2 (en) 2006-03-03 2007-02-28 Electronic substrate, semiconductor device, and electronic device
TW096106978A TWI341021B (en) 2006-03-03 2007-03-01 Electronic substrate, semiconductor device, and electronic device
CNA2007100846918A CN101030576A (zh) 2006-03-03 2007-03-01 电子基板、半导体装置及电子机器
US12/781,179 US8610578B2 (en) 2006-03-03 2010-05-17 Electronic substrate, semiconductor device, and electronic device
US14/079,040 US9251942B2 (en) 2006-03-03 2013-11-13 Electronic substrate, semiconductor device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006057672A JP4544181B2 (ja) 2006-03-03 2006-03-03 電子基板、半導体装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010085794A Division JP5083360B2 (ja) 2010-04-02 2010-04-02 電子基板、半導体装置および電子機器

Publications (2)

Publication Number Publication Date
JP2007235034A true JP2007235034A (ja) 2007-09-13
JP4544181B2 JP4544181B2 (ja) 2010-09-15

Family

ID=38471016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006057672A Expired - Fee Related JP4544181B2 (ja) 2006-03-03 2006-03-03 電子基板、半導体装置および電子機器

Country Status (5)

Country Link
US (3) US7746232B2 (ja)
JP (1) JP4544181B2 (ja)
KR (1) KR100971161B1 (ja)
CN (1) CN101030576A (ja)
TW (1) TWI341021B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251663A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
WO2011001992A1 (ja) * 2009-06-30 2011-01-06 日本電気株式会社 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
JP2011082706A (ja) * 2009-10-05 2011-04-21 Nippon Dempa Kogyo Co Ltd 電圧制御発振器
JP2011082710A (ja) * 2009-10-05 2011-04-21 Nippon Dempa Kogyo Co Ltd 電圧制御発振器及び電子部品
US8283989B2 (en) 2009-10-05 2012-10-09 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
JP2013157612A (ja) * 2013-02-27 2013-08-15 Renesas Electronics Corp 半導体装置
US8547183B2 (en) 2009-10-05 2013-10-01 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
JP2014207466A (ja) * 2014-06-10 2014-10-30 ルネサスエレクトロニクス株式会社 半導体装置
US9355998B2 (en) 2009-04-20 2016-05-31 Renesas Electronics Corporation Semiconductor device with circuits connected to each other in contactless manner
JP2021510935A (ja) * 2018-04-13 2021-04-30 安徽▲雲▼塔▲電▼子科技有限公司 インダクタ積層構造
WO2024176989A1 (ja) * 2023-02-21 2024-08-29 ローム株式会社 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP4977101B2 (ja) 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
CN101982896A (zh) * 2010-09-28 2011-03-02 圆刚科技股份有限公司 天线装置
US8717136B2 (en) 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
US9064628B2 (en) 2012-05-22 2015-06-23 International Business Machines Corporation Inductor with stacked conductors
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
CN103400821B (zh) * 2013-08-13 2016-02-10 江阴长电先进封装有限公司 一种表面贴装电感器件及其晶圆级制作方法
JP5765507B1 (ja) * 2013-12-06 2015-08-19 株式会社村田製作所 インダクタ素子及び電子機器
JP6311200B2 (ja) * 2014-06-26 2018-04-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法
CN106129047B (zh) * 2016-06-29 2018-11-06 北京时代民芯科技有限公司 一种平面螺旋电感的新型制作方法
WO2018008573A1 (ja) * 2016-07-06 2018-01-11 株式会社村田製作所 電子機器
TWI658567B (zh) * 2017-01-13 2019-05-01 矽品精密工業股份有限公司 電子封裝件及其基板結構
US10984939B2 (en) * 2017-01-30 2021-04-20 Tdk Corporation Multilayer coil component
TWI634570B (zh) * 2017-06-19 2018-09-01 瑞昱半導體股份有限公司 非對稱式螺旋狀電感
CN109164608B (zh) * 2018-09-25 2022-02-25 京东方科技集团股份有限公司 移相器、天线及移相器的控制方法
JP7147713B2 (ja) * 2019-08-05 2022-10-05 株式会社村田製作所 コイル部品
CN118073315B (zh) * 2021-09-17 2024-08-16 玻芯成（重庆）半导体科技有限公司 一种具有隔离作用的电感器及芯片
CN115831916B (zh) * 2021-09-17 2024-03-15 上海玻芯成微电子科技有限公司 一种隔离器及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211707A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Thick film coil
JP2003243570A (ja) * 2001-12-14 2003-08-29 Fujitsu Ltd 電子装置
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005183870A (ja) * 2003-12-24 2005-07-07 Fujitsu Ltd 高周波デバイス
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2884571A (en) * 1952-07-12 1959-04-28 Sylvania Electric Prod Printed circuit
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
JPH08111587A (ja) * 1994-10-11 1996-04-30 Fujitsu Ltd 配線板構造及びその製造方法並びに半導体装置
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JPH1074625A (ja) 1996-08-30 1998-03-17 Ikeda Takeshi インダクタ素子
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US6356183B1 (en) * 1999-08-17 2002-03-12 United Microelectronics Corp. Method of manufacturing an inductor
JP3526548B2 (ja) 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
JP2004534390A (ja) 2001-05-04 2004-11-11 マイクロメタル テクノロジーズ インコーポレイテッド Ｅａｓタグ用金属化誘電体基板
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
CN1630946A (zh) * 2001-07-12 2005-06-22 株式会社日立制作所 电子电路部件
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
US20030231093A1 (en) * 2002-06-13 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic inductor structure with annular magnetic shielding layer
JP3803085B2 (ja) * 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
US20040188010A1 (en) 2003-03-24 2004-09-30 Chaoui Sam M. Continuous lamination of RFID bands and inlets
JP2005210676A (ja) * 2003-12-25 2005-08-04 Hitachi Ltd 無線用ｉｃタグ、無線用ｉｃタグの製造方法、及び、無線用ｉｃタグの製造装置
KR100577527B1 (ko) * 2003-12-29 2006-05-10 매그나칩 반도체 유한회사 고주파 소자 및 그 제조 방법
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
WO2005093900A1 (en) * 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4843611B2 (ja) * 2004-10-01 2011-12-21 デ，ロシェモント，エル．，ピエール セラミックアンテナモジュール及びその製造方法
JP2006165830A (ja) 2004-12-06 2006-06-22 Renesas Technology Corp 電子装置、ローパスフィルタ、および電子装置の製造方法
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211707A (en) * 1981-06-24 1982-12-25 Hitachi Ltd Thick film coil
JP2003243570A (ja) * 2001-12-14 2003-08-29 Fujitsu Ltd 電子装置
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005183870A (ja) * 2003-12-24 2005-07-07 Fujitsu Ltd 高周波デバイス
JP2005228981A (ja) * 2004-02-13 2005-08-25 Keio Gijuku 電子回路

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355998B2 (en) 2009-04-20 2016-05-31 Renesas Electronics Corporation Semiconductor device with circuits connected to each other in contactless manner
JP2010251663A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
US8791544B2 (en) 2009-06-30 2014-07-29 Nec Corporation Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
WO2011001992A1 (ja) * 2009-06-30 2011-01-06 日本電気株式会社 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
JP6039182B2 (ja) * 2009-06-30 2016-12-07 日本電気株式会社 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US8283989B2 (en) 2009-10-05 2012-10-09 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
US8416028B2 (en) 2009-10-05 2013-04-09 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator and electronic component
US8547183B2 (en) 2009-10-05 2013-10-01 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
US8289093B2 (en) 2009-10-05 2012-10-16 Nihon Dempa Kogyo Co., Ltd. Voltage controlled oscillator
JP2011082710A (ja) * 2009-10-05 2011-04-21 Nippon Dempa Kogyo Co Ltd 電圧制御発振器及び電子部品
JP2011082706A (ja) * 2009-10-05 2011-04-21 Nippon Dempa Kogyo Co Ltd 電圧制御発振器
JP2013157612A (ja) * 2013-02-27 2013-08-15 Renesas Electronics Corp 半導体装置
JP2014207466A (ja) * 2014-06-10 2014-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP2021510935A (ja) * 2018-04-13 2021-04-30 安徽▲雲▼塔▲電▼子科技有限公司 インダクタ積層構造
US11631516B2 (en) 2018-04-13 2023-04-18 Anhui Yunta Electronic Technologies Co., Ltd. Inductor stack structure
WO2024176989A1 (ja) * 2023-02-21 2024-08-29 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR20070090759A (ko) 2007-09-06
US20070205956A1 (en) 2007-09-06
US20140070915A1 (en) 2014-03-13
JP4544181B2 (ja) 2010-09-15
US8610578B2 (en) 2013-12-17
US20100219927A1 (en) 2010-09-02
CN101030576A (zh) 2007-09-05
TW200802797A (en) 2008-01-01
TWI341021B (en) 2011-04-21
KR100971161B1 (ko) 2010-07-20
US7746232B2 (en) 2010-06-29
US9251942B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP4544181B2 (ja) 電子基板、半導体装置および電子機器
JP4572343B2 (ja) 電子基板、半導体装置および電子機器
JP4764668B2 (ja) 電子基板の製造方法および電子基板
US7569924B2 (en) Semiconductor device and manufacturing method thereof
US7616167B2 (en) Semiconductor device and method of producing the same
US20050258509A1 (en) Substrate, semiconductor device, and substrate fabricating method
JP5592053B2 (ja) 半導体装置及びその製造方法
JP3377786B2 (ja) 半導体チップ
JP2005045268A (ja) 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造
JP2008171965A (ja) 超小型電力変換装置
JP4978184B2 (ja) 半導体装置及び電子機器
JP5083360B2 (ja) 電子基板、半導体装置および電子機器
US11367677B2 (en) Electronic component module
JP2009043835A (ja) 電気回路素子およびその製造方法
JP2008017421A (ja) 半導体装置
JP2008103397A (ja) 電子基板とその製造方法及び電子機器
JP2019021663A (ja) 電子デバイス、及び、電子デバイスの製造方法
JP4265575B2 (ja) 半導体チップおよび電子機器
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2008034507A (ja) 半導体装置とその製造方法
JP2009273090A (ja) 半導体装置、通信モジュールおよび電子機器
US20240097648A1 (en) Package comprising an acoustic device and a polymer cap layer
JP2012182174A (ja) 電子回路、及び、電子回路の製造方法
JP2009290173A (ja) 半導体装置
JP2020119987A (ja) 半導体パッケージ及び電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4544181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees