JP2003243570A - 電子装置 - Google Patents

電子装置

Info

Publication number
JP2003243570A
JP2003243570A JP2002307429A JP2002307429A JP2003243570A JP 2003243570 A JP2003243570 A JP 2003243570A JP 2002307429 A JP2002307429 A JP 2002307429A JP 2002307429 A JP2002307429 A JP 2002307429A JP 2003243570 A JP2003243570 A JP 2003243570A
Authority
JP
Japan
Prior art keywords
electronic device
insulating film
layer
substrate
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002307429A
Other languages
English (en)
Other versions
JP3792635B2 (ja
Inventor
Kazuhiko Kobayashi
一彦 小林
Eiji Sakota
英治 迫田
Hirohisa Matsuki
浩久 松木
Osamu Igawa
治 井川
Mitsutaka Sato
光孝 佐藤
Kouki Aoki
考樹 青木
Hiroyuki Sakima
宏行 先間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002307429A priority Critical patent/JP3792635B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to EP10175658A priority patent/EP2256785A3/en
Priority to KR1020020079528A priority patent/KR100823108B1/ko
Priority to TW091136156A priority patent/TW571429B/zh
Priority to EP02258622.6A priority patent/EP1320122B1/en
Priority to CNB021518661A priority patent/CN100468716C/zh
Priority to US10/318,377 priority patent/US7064645B2/en
Publication of JP2003243570A publication Critical patent/JP2003243570A/ja
Application granted granted Critical
Publication of JP3792635B2 publication Critical patent/JP3792635B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

(57)【要約】 【課題】 本発明は小型化された電子装置に関し、小型
化を図っても高い信頼性を維持することを課題とする。 【解決手段】 電子回路が形成される電子装置であっ
て、前記電子回路の一部を構成する電子回路１２が回路
形成面１１ａ上に形成された基板１１と、回路形成面１
１ａ上に形成されたポリイミド層１５と、ポリイミド層
１５上にパターン形成されており前記電子回路の一部の
回路を構成するスパイラルインダクタ２０とを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子装置に係り、特
にチップサイズパッケージ構造を有する半導体装置に代
表される小型化がされた電子装置に関する。
【０００２】近年、携帯電話に代表されるように移動体
通信機の小型化及び薄型化が急速な勢いで進んでいる。
これに伴い、これらの電子機器に搭載される電子部品、
及び半導体装置に代表される電子装置の小型化が要求さ
れている。
【０００３】
【従来の技術】例えば、携帯電話等の高周波帯域を使用
する移動体通信機に搭載される電子装置は、移動体通信
機の小型化軽量化に伴い、より小型化及び高密度化が望
まれている。また、この種の電子装置は、大略すると高
周波用アクティブ部品とパッシブ回路とにより構成され
ている。このため、電子装置の小型化を図るため、高周
波（ＲＦ）用アクティブ部品と高周波（ＲＦ）用パッシ
ブ回路とを高集積化することが考えられる（例えば、特
許文献１参照）。
【０００４】しかしながら、例えばローノイズアンプ
（ＬＮＡ）、パワーアンプ（ＰＡ）等の高周波用アクテ
ィブ部品において整合回路を集積化しようとした場合、
パッシブ回路の損失による特性劣化が避けることが出来
ない。このため、従来では特性を左右する部分の整合回
路は集積しないで、外部整合の選択をしてきた。また、
ＰＡなどにおいては、電流容量の関係から、半導体基板
上に整合回路、或いは、電源回路を構成することは、コ
スト面から非現実的であった。
【０００５】
【特許文献１】特開２００２−１６４４６８号公報
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た携帯電話にみられる移動体通信機に搭載される高周波
部品における部品点数の削減、小型化等の要求は益々増
大する傾向にあり、これら整合回路の集積化の要求が、
近年高まってきている。よって、これらの要求を満たす
ために、半導体基板上に形成するＲＦ用パッシブ回路
（とりわけスパイラルインダクタ）に関してさまざまな
提案がされているが、ある程度の改善がみられるもの
の、Ｑ値等に問題があり抜本的な解決がされていなかっ
た。
【０００７】本発明は上記の点に鑑みてなされたもので
あり、小型化されても特性劣化の無い、高い信頼性を維
持し得る電子装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【０００９】請求項１記載の発明は、電子回路と、該電
子回路と接続される外部接続端子とを有する電子装置で
あって、前記電子回路の一部の回路が回路形成面上に形
成された基板と、該回路形成面上に形成された絶縁層
と、該絶縁層内または該絶縁層上に、前記電子回路と前
記外部接続端子とを接続する配線と共にパターン形成さ
れており、前記電子回路の一部の回路を構成する内部配
線とを具備することを特徴とするものである。
【００１０】上記発明によれば、従来外付けされていた
パッシブ回路等の電子回路を基板に形成された絶縁層内
に形成することができるため、電子装置の多機能化を図
ることができ、電子装置が搭載される電子機器等の小型
化及び部品点数の削減を図ることができる。
【００１１】また、上記発明において、内部配線により
形成される電子回路をインダクタとすることができる。
【００１２】この構成とした場合、絶縁層内は比較的配
線の自由度があるため、基板に直接インダクタを形成す
る構成に比べ、インダクタ値の設定に自由度を持たせる
ことができる。
【００１３】また、請求項２記載の発明は、請求項１記
載の電子装置において、前記内部配線により形成される
電子回路をスパイラルインダクタとしたことを特徴とす
るものである。
【００１４】上記発明によれば、小面積で高いインダク
タ値を実現することができる。また、スパイラルインダ
クタは、絶縁層内にパターン形成された内部配線で構成
されるため、容易かつ安価に形成することができる。
【００１５】また、上記発明において、前記スパイラル
インダクタを多層に形成することができる。
【００１６】この構成とすることにより、小面積で更な
る高インダクタ値を実現することが可能となる。
【００１７】また、上記発明において、前記内部配線に
より形成される電子回路と前記基板の回路形成面上に形
成された電子回路との接続位置を、前記内部配線の内側
の端部位置に設定した構成としてもよい。
【００１８】この構成とすることにより、内部配線によ
り形成される電子回路と、基板上に形成された電子回路
との接続位置における引き出しラインによる特性劣化を
削減することができると共に共振による影響を軽減する
ことができる。
【００１９】また、請求項３記載の発明は、請求項１記
載の電子装置において、前記内部配線により形成される
電子回路をアンテナとしたことを特徴とするものであ
る。
【００２０】上記発明によれば、内部配線でアンテナを
形成することにより、いわゆるワンチップで受信機を構
成することが可能となり、配線等による特性劣化の少な
い信頼性の高い小型の送信機、受信機、或いは送受信機
を実現することができる。
【００２１】また、上記発明において、前記内部配線に
より形成される電子回路がインダクタとアンテナとによ
り構成されるようにしてもよい。
【００２２】この構成とすることにより、更に小型化さ
れた多機能の電子装置を実現することができる。
【００２３】また、上記発明において、前記インダクタ
とアンテナとを積層形成すると共に、前記アンテナの配
設位置が、前記回路形成面に対して前記インダクタより
離間した位置にあるよう構成してもよい。
【００２４】この構成とすることにより、インダクタと
アンテナが共にひとつの電子装置内に積層配設されるた
め、電子装置の更なる小型化を図ることができる。ま
た、アンテナは回路形成面に対してインダクタより離間
した位置、即ち絶縁層内の表面近傍位置或いは表面に配
設されるため、アンテナの送受信処理にインダクタが影
響を及ぼすことを防止でき、高い送受信特性を得ること
ができる。
【００２５】また、上記発明において、アンテナを基板
の回路形成面と反対側の面に形成することも可能であ
る。
【００２６】また、請求項４記載の発明は、請求項１乃
至３のいずれか１項に記載の電子装置において、前記内
部配線により形成される電子回路と、前記基板に形成さ
れる電子回路との間に、シールド層を形成したことを特
徴とするものである。
【００２７】上記発明によれば、内部配線により形成さ
れる電子回路と基板に形成される電子回路とがシールド
層により電気的に分離（アイソレーション）されるた
め、両電子回路間で相互に影響を及ぼすことを防止で
き、信頼性の高い電子装置を実現することができる。
【００２８】また、上記発明において、前記シールド層
をメッシュ状としてもよい。
【００２９】また、請求項５記載の発明は、請求項１乃
至４のいずれか１項に記載の電子装置において、前記基
板に、該基板と前記内部配線により形成される電子回路
とを電気的に分離する分離層を形成したことを特徴とす
るものである。
【００３０】上記発明によれば、基板と内部配線により
形成される電子回路とが分離層により電気的に分離され
るため、基板による影響で上記電子回路のＱ値に劣化が
生じることを防止でき、電子装置の信頼性の向上を図る
ことができる。
【００３１】また、上記発明において、前記分離層が前
記基板に形成された微細トレンチに絶縁材を装填してな
る構成としてもよい。
【００３２】また、上記発明において、前記電子回路と
してローノイズアンプを適用することができる。
【００３３】また、記発明において、前記電子回路とし
てパワーアンプを適用することができる。
【００３４】また、請求項６記載の発明は、電子回路が
形成されると共に、表面に無機絶縁層が形成された基板
と、前記無機絶縁層上に形成された第１の絶縁膜と、該
第１の絶縁膜上に形成された配線により構成されるイン
ダクタと、該第１の絶縁膜上に前記インダクタを覆うよ
う形成された第２の絶縁膜とを有する電子装置であっ
て、前記第１の絶縁膜の厚さを９μｍ以上とし、かつ、
前記第２の絶縁膜の厚さを５５μｍ以上としたことを特
徴とするものである。
【００３５】上記発明によれば、第１の絶縁膜の厚さを
９μｍ以上としたことにより、基板とインダクタとの間
で寄生容量や寄生抵抗が発生することを防止できる。ま
た、第２の絶縁膜の厚さを５５μｍ以上とすることによ
り、電子装置の外部機器・装置との間で寄生容量や寄生
抵抗が発生することを防止できる。このように、寄生容
量や寄生抵抗を低減できるため、インダクタのＱ値を高
めることができる。
【００３６】また、上記発明において、前記基板として
半導体基板を用いることができる。
【００３７】この構成とすることにより、高Ｑ値を有し
たマイクロ波モノシリック集積回路（ＭＭＩＣ）を実現
することができる。
【００３８】また、請求項７記載の発明は、請求項６記
載の電子装置において、前記第１の絶縁膜を、ポリイミ
ドまたはエポキシを主成分とする有機絶縁材により形成
したことを特徴とするものである。
【００３９】上記発明によれば、ポリイミドを主成分と
する有機絶縁材は高い絶縁性及び低い誘電率（比誘電
率）を有しており、またエポキシを主成分とする有機絶
縁材は高い絶縁性を有しているため、インダクタンスの
Ｑ値の劣化を防止することができる。
【００４０】また、上記発明において、前記第２の絶縁
膜をエポキシまたはエポキシを主成分とする有機絶縁材
により形成することができる。
【００４１】この構成とした場合、インダクタ及び基板
は機械的強度に優れたエポキシまたはエポキシを主成分
とする有機絶縁材により保護されるため、電子装置の信
頼性を高めることができる。また、エポキシまたはエポ
キシを主成分とする有機絶縁材は高い絶縁性を有してい
るため、インダクタンスのＱ値の劣化を防止することが
できる。
【００４２】また、上記発明において、前記第１の絶縁
膜を単層構造としてもよい。
【００４３】また、上記発明において、前記第１の絶縁
膜を多層構造としてもよい。またこの場合、前記第１の
絶縁膜を、複数種類の有機絶縁材よりなる層を積層して
多層構造としてもよい。
【００４４】また、請求項８記載の発明は、請求項６ま
たは７記載の電子装置において、前記第１の絶縁膜を複
数の絶縁層を積層した多層構造とすると共に、前記基板
に形成された電極と前記インダクタとを層間配線により
接続する構成とし、かつ、前記第１の絶縁膜を構成する
各絶縁層に形成される層間配線が設けられる孔の直径寸
法が、前記基板に対して上層となる程小さくなるよう構
成し、かつ、少なくとも最上位置に位置する絶縁層が前
記無機絶縁層を覆う構成としたことを特徴とするもので
ある。
【００４５】上記発明によれば、層間配線を設けるた
め、多層構造とされた各層に形成された各孔の直径寸法
が、基板に対して上層となる程小さくなるよう構成し、
かつ少なくとも最上位置に位置する絶縁層が無機絶縁層
を覆う構成としたことにより、複数の絶縁層を積層した
時にその表面に形成される階段状の段差を最上位置に位
置する絶縁層により埋めることができ、よって層間配線
が設けられる孔の表面は滑らかな面となる。よって、こ
の孔の表面に層間配線を形成しても、層間配線内に応力
が残留することはなく、層間配線形成位置における信頼
性の向上を図ることができる。また、孔の内壁は滑らか
なテーパ面となるため、層間配線を形成する際、層間配
線となる金属膜を確実に孔内に形成することができる。
【００４６】また、請求項９記載の発明は、請求項６乃
至８のいずれか１項に記載の電子装置において、前記基
板に形成された電極と前記インダクタとを層間配線によ
り接続する構成とし、かつ、前記第１の絶縁膜に形成さ
れる前記層間配線が設けられる孔の直径寸法が、前記無
機絶縁層に形成される前記層間配線が設けられる孔の直
径寸法よりも小さくなるよう構成し、かつ、前記第１の
絶縁膜が前記無機絶縁層を覆う構成としたことを特徴と
するものである。
【００４７】上記発明によれば、層間配線を設けるため
に第１の絶縁膜に形成された孔の直径寸法が無機絶縁層
に形成された孔の直径寸法よりも小さくなるよう構成さ
れ、かつ第１の絶縁膜が無機絶縁層を覆う構成されてい
るため、無機絶縁層と第１の絶縁膜との間に形成される
階段状の段差を第１の絶縁層により埋めることができ、
よって層間配線が設けられる孔の表面は滑らかな面とな
る。よって、この孔の表面に層間配線を形成しても、層
間配線内に応力が残留することはなく、層間配線形成位
置における信頼性の向上を図ることができる。
【００４８】また、請求項１０記載の発明は、請求項９
記載の電子装置において、前記第１の絶縁膜に形成され
る層間配線が設けられる孔の直径寸法を２０〜５０μｍ
としたことを特徴とするものである。
【００４９】上記発明によれば、電子装置の小型化を図
りつつ、層間配線のインピーダンス上昇を抑制すること
ができる。
【００５０】また、上記発明において、外部接続端子と
前記配線とを接続する配線ポストを設け、かつ、前記第
２の絶縁膜の厚さが前記配線ポストの高さにより規定さ
れる構成としてもよい。
【００５１】この構成とすることにより、第２の絶縁膜
の厚さが配線ポストの高さ以上となることはなく、よっ
て第２の絶縁膜の厚さを精度よく定めることができる。
【００５２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００５３】まず、本発明の第１実施例である電子装置
について説明する。尚、以下では、電子装置として半導
体装置を例に挙げて説明するものとする。
【００５４】図１乃至図４は、本発明の第１実施例であ
る半導体装置１０Ａを説明するための図である。図１は
半導体装置１０Ａの概略構成図であり、図２及び図３は
半導体装置１０Ａの回路図であり、図４は半導体装置１
０Ａの断面図である。
【００５５】半導体装置１０Ａは、大略すると基板１
１，電子回路１２，絶縁膜層１３，配線層１４，ポリイ
ミド層１５，再配線層１６，封止樹脂層１７，及びスパ
イラルインダクタ２０等により構成されている。この半
導体装置１０Ａは、ＣＳＰ(Chip Size Package)構造を
有している。尚、ＣＳＰ構造とは、半導体チップの外形
寸法と略同一寸法の外形寸法を有したパッケージ構造を
いう。
【００５６】基板１１はシリコン基板（半導体基板）で
あり、その上面である回路形成面１１ａには電子回路１
２が形成されている。この電子回路１２は半導体装置１
０Ａに搭載される電子回路の一部を構成するものであ
り、周知の半導体製造技術を用いて形成される。
【００５７】また、電子回路１２は高周波用アクティブ
回路であり、具体的には図２（Ｃ）に示すようにローノ
イズアンプ（以下、ＬＮＡと略称する）である。本実施
例では、整合回路となる全てインダクタンスを再配線層
１６で形成するのではなく、ＬＮＡとして特性が重視さ
れるＮＦ特性に関して、その特性を左右する入力整合回
路となるインダクタＬ１をスパイラルインダクタ２０に
より構成している。
【００５８】また、回路形成面１１ａの電子回路１２形
成位置からずれた位置には、分離層２３が形成されてい
る。この分離層２３は、微細加工されたトレンチ（溝）
内に絶縁物（例えば、ＳｉＯ２等）を埋め込んだ構成と
されている。この分離層２３は、後述するスパイラルイ
ンダクタ２０と基板１１とを電気的に分離するアイソレ
ーションとして機能する。
【００５９】上記構成とされた基板１１上には、図４に
示すように、絶縁膜層１３，配線層１４，ポリイミド層
１５，再配線層１６，及び封止樹脂層１７が順次形成さ
れる。尚、図４に示すのは、電子回路１２の形成位置に
おける断面図である。
【００６０】絶縁膜層１３はＳｉＯ２膜であり、シリコ
ン基板上に直接一体的に形成された絶縁膜である。ま
た、この絶縁膜層１３上には、配線層１４が形成されて
いる。この配線層１４は、電子回路１２の回路内配線、
及び電子回路１２の入出力端子を構成する。
【００６１】ポリイミド層１５は電気的に絶縁性を有し
ており、基板１１上に例えば１２μｍの厚さで形成され
ている。このポリイミド層１５は、例えばスピナーを用
いて形成される。よって、このポリイミド層１５は絶縁
膜層１３と異なり、基板１１上に別個に形成された構成
となっている。
【００６２】再配線層１６は請求項に記載の内部配線と
なるものであり、例えば銅（Ｃｕ）よりなり、ポリイミ
ド層１５上に所定のパターンで形成されている。この再
配線層１６の形成方法としては、メッキ法、スパッタ
法、ＣＶＤ法等の種々の薄膜形成技術を用いることがで
きる。また、周知のマスク処理或いはレジスト処理を行
なうことにより、再配線層１６に形成される配線パター
ンは任意の形状のパターンに容易に形成することができ
る。尚、この再配線層１６については、説明の便宜上、
後述するものとする。
【００６３】封止樹脂層１７は、例えばエポキシであ
り、前記したポリイミド層１５と同様に電気的に絶縁性
を有している。この封止樹脂層１７は、例えば圧縮成形
法を用いて形成される。この封止樹脂層１７の所定位置
には、入力パッド１８Ａ及び出力パッド１８Ｂが形成さ
れている。
【００６４】図示しない外部接続端子（例えば、はんだ
ボール等）は、この各パッド１８Ａ，１８Ｂ上に形成さ
れる。また、各パッド１８Ａ，１８Ｂは、外側ポスト２
１Ａを介してスパイラルインダクタ２０に接続されてい
る。更に、出力パッド１８Ｂは、ポスト１９を用いて電
子回路１２に接続されている。
【００６５】ここで、スパイラルインダクタ２０に注目
し、以下説明する。
【００６６】前記した再配線層１６は、基本的には電子
回路１２の入出力端子を外部接続端子３１（図１２参
照。尚、図１では図示せず）の配設位置まで引き出す配
線として機能するものである。しかしながら本実施例で
は、この電子回路１２の入出力端子と外部接続端子３１
とを接続する本来的な配線を再配線層１６に形成すると
共に、この再配線層１６に配線パターンをスパイラル状
に巻回した形状とすることによりスパイラルインダクタ
２０を形成したことを特徴とする。よって、本実施例に
係る半導体装置１０Ａは、基板１１上に形成される電子
回路１２とは別の位置に、インダクタであるスパイラル
インダクタ２０を形成したことを特徴としている。
【００６７】このスパイラルインダクタ２０はパッシブ
回路であり、半導体装置１０Ａに搭載される電子回路の
一部を構成する。よって、基板１１の回路形成面１１ａ
上に形成された電子回路１２（高周波用アクティブ回
路）と、ポリイミド層１５上に再配線層１６として形成
されたスパイラルインダクタ２０（高周波用パッシブ回
路）は、協働して半導体装置１０Ａの電子回路を構成す
る。
【００６８】スパイラルインダクタ２０の一端部は、外
側ポスト２１Ａを介して入力パッド１８Ａに接続されて
いる。また、スパイラルインダクタ２０の他端部は、配
線２２を介して電子回路１２に接続されている。また、
スパイラルインダクタ２０（再配線層１６）は、前記の
ように周知の薄膜形成技術を用いて形成することができ
るため、低コストで形成することができる。
【００６９】また、前記したように本実施例に係る半導
体装置１０Ａは、電子回路１２内に形成されたインダク
タＬ１，Ｌ２（図３には図示せず）とは別個にスパイラ
ルインダクタ２０を有している。また、このスパイラル
インダクタ２０は、半導体装置１０Ａ内に形成された構
成とされている。
【００７０】よって、従来では外付けされていたスパイ
ラルインダクタ２０（パッシブ回路）を、本実施例では
基板１１に形成されたポリイミド層１５及び封止樹脂層
１７とより構成される絶縁層の内部に形成することがで
きるため、半導体装置１０Ａの多機能化を図ることがで
き、またスパイラルインダクタ２０が搭載される半導体
装置１０Ａの小型化及び部品点数の削減を図ることがで
きる。
【００７１】また、前記したようにスパイラルインダク
タ２０を構成する再配線層１６は銅（Ｃｕ）により形成
されており、またポリイミド層１５の厚さが数十ミクロ
ンであるので、再配線層１６の抵抗による損失、及び多
層構造の上下層間のカップリングによる影響等が少なく
することができる。
【００７２】一方、前記したように再配線層１６は、基
本的には電子回路１２の入出力端子を外部接続端子３１
の配設位置まで引き出す配線として機能するものであ
る。しかしながら、この本来的な再配線層１６を形成し
ても、絶縁層であるポリイミド層１５と封止樹脂層１７
との間には比較的配線の自由度がある。
【００７３】このため、電子回路１２が形成される基板
１１上にスパイラルインダクタ２０を形成する構成に比
べ、再配線層１６によりスパイラルインダクタ２０を形
成する方がインダクタ値の設定に自由度を持たせること
ができる。また、スパイラルインダクタ２０の形状、及
び電子回路１２との接続態様についても自由度を持って
いる。
【００７４】よって、例えばＬＮＡの場合は、重要な特
性はＮＦ特性であるので、入力整合回路に用いるインダ
クタにスパイラルインダクタ２０を適用する構成とす
る。また、ＰＡの場合は、電流容量の点から出力整合回
路、電源回路にスパイラルインダクタ２０を適用する。
このように、電子回路１２の回路特性に応じた構成に、
スパイラルインダクタ２０を容易に適合させることがで
きる。
【００７５】ここで、前記した分離層２３に注目する。
図１に示されるように、分離層２３はスパイラルインダ
クタ２０の直下位置に形成されている。この分離層２３
は、基板１１に形成された微細トレンチに絶縁材を装填
した構成であり、よって基板１１とスパイラルインダク
タ２０とを電気的に分離する機能を奏する。
【００７６】この構成とすることにより、基板１１とス
パイラルインダクタ２０とが分離層２３により電気的に
分離されるため、基板１１による影響で電子回路１２の
Ｑ値に劣化が生じることを防止でき、電子装置の信頼性
の向上を図ることができる。特に、本実施例のように基
板１１としてシリコン基板を用いた場合、分離層２３が
存在しないとＱ値の劣化は著しいが、分離層２３を設け
ることによりこのＱ値の劣化を有効に防止することがで
きる。
【００７７】尚、上記したように基板１１とスパイラル
インダクタ２０との間にはポリイミド層１５が存在して
いる。このポリイミド層１５を構成するポリイミドは、
高い絶縁性及び低い誘電率（比誘電率）を有している。
このため、分離層２３を設けなくても、ポリイミド層１
５によりＱ値の劣化は防止でき、スパイラルインダクタ
２０の真下位置に電子部品を配置することも可能であ
る。しかるに、上記した実施例のように分離層２３を設
ける構成とすることにより、更にＱ値の劣化を防止する
ことが可能となる。
【００７８】また、上記した実施例では分離層２３とし
て微細トレンチに絶縁材を装填した構成を用いたが、ス
パイラルインダクタ２０の直下にグランド電位とした導
電層（Ｎ＋層）を形成する構成としてもよい。この構成
としても、上記と同等の効果を得ることができる。
【００７９】また、上記した実施例では半導体装置１０
Ａに形成されるインダクタをスパイラルインダクタ２０
としたが、これをスパイラル形状以外のコイル形状とす
ることも可能である。しかしながら、スパイラル形状と
した方が、小面積で高いインダクタ値を実現することが
できるため有効である。
【００８０】また、上記した実施例では、図２に示すイ
ンダクタＬ２，Ｌ３は基板１１に形成した構成とした
が、このインダクタＬ２，Ｌ２３再配線層１６により形
成する構成とし、パッシブ回路を全て再配線層１６によ
り形成する構成としてもよい。
【００８１】次に、本発明の第２実施例について説明す
る。図５は、第２実施例である半導体装置１０Ｂを示し
ている。尚、図５において、先の説明に用いた図１乃至
図４に示した構成と同一構成については、同一符号を付
してその説明を省略する。また、後述する第３実施例以
降に用いる図についても同様とする。
【００８２】前記した第１実施例に係る半導体装置１０
Ａは、電子回路１２の形成位置とスパイラルインダクタ
２０の形成位置を回路形成面１１ａ上においてずらして
配置した構成とした。即ち、第１実施例に係る半導体装
置１０Ａは、電子回路１２とスパイラルインダクタ２０
とが対向しない構成とされていた。
【００８３】これに対して本実施例に係る半導体装置１
０Ｂは、電子回路１２とスパイラルインダクタ２０とが
対向するよう構成したことを特徴とするものである。ま
た、本実施例では、電子回路１２はＬＮＡである。
【００８４】本実施例のように、電子回路１２をスパイ
ラルインダクタ２０の真下に形成することにより、スパ
イラルインダクタ２０と電子回路１２とを接続する配線
及びポスト２１によるインダクタのＱ値劣化を削減する
ことができる。また、電子回路１２とスパイラルインダ
クタ２０とが積層された状態となるため、半導体装置１
０Ｂの平面視した際のチップ面積を小さくすることがで
き、半導体装置１０Ｂの小型化を図ることができる。
【００８５】また、上記のように本実施例では電子回路
１２がＬＮＡであるため、入力整合回路を集積すること
によるＮＦ値の劣化を軽減し、外部入力整合回路を必要
としない超小型ＬＮＡとして機能する半導体装置１０Ｂ
を実現することができる。
【００８６】更に、本実施例では電子回路１２がスパイ
ラルインダクタ２０の真下に形成されているため、電子
回路１２とスパイラルインダクタ２０とを電気的に接続
するポスト２１が、スパイラルインダクタ２０の内側の
端部位置となる（以下、この端部と電子回路１２を接続
するポスト２１を内側ポスト２１Ｂという）。
【００８７】この構成とすることにより、内側ポスト２
１Ｂを短くすることができる。よって、内側ポスト２１
Ｂによる特性劣化を削減することができ、また共振によ
る影響を軽減することができる。
【００８８】次に、本発明の第３実施例について説明す
る。図６及び図７は、第３実施例である半導体装置１０
Ｃを示している。本実施例に係る半導体装置１０Ｃは、
複数個（本実施例では２個）のスパイラルインダクタ２
０Ａ，２０Ｂを形成したことを特徴とするものである。
【００８９】第１のスパイラルインダクタ２０Ａは、基
板１１上に形成された第１のポリイミド層１５Ａ上にパ
ターン形成されている。また、第２のスパイラルインダ
クタ２０Ｂは、第１のポリイミド層１５Ａ上に形成され
た第２のポリイミド層１５Ｂ上にパターン形成されてい
る。また、第１のスパイラルインダクタ２０Ａと第２の
スパイラルインダクタ２０Ｂは、平面視した場合に重な
り合うよう積層形成された構成とされている。
【００９０】上記構成とすることにより、インダクタが
第１及び第２のスパイラルインダクタ２０Ａ，２０Ｂに
より構成されるため、インダクタ値を高めることができ
る。また、図７（Ａ）に拡大して示すように、第１及び
第２のスパイラルインダクタ２０Ａ，２０Ｂは重なり合
うように積層されるため、平面視したときの半導体装置
１０Ｃの面積を小さくすることかできる。よって、本実
施例に係る半導体装置１０Ｃによれば、小面積で高イン
ダクタ値を実現することが可能となる。
【００９１】また、第２実施例と同様に、電子回路１２
とスパイラルインダクタ２０とを電気的に接続する内側
ポスト２１Ｂがスパイラルインダクタ２０の内側の端部
と電子回路１２とを接続するため、内側ポスト２１Ｂは
短くなり、内側ポスト２１Ｂによる特性劣化の防止及び
共振の影響の軽減を図ることができる。
【００９２】上記のように第１及び第２のスパイラルイ
ンダクタ２０Ａ，２０Ｂが設けられる半導体装置１０Ｃ
として、例えば図７（Ｂ），（Ｃ）に示されるような電
子装置１２としてパワーアンプを有したものが考えられ
る。電子回路１２がパワーアンプを含む場合、整合回路
となる全てのインダクタＬ１〜Ｌ３をスパイラルインダ
クタ２０（再配線層１６）で形成するのではなく、パワ
ーアンプとして特性が重視される出力特性に関して、そ
の特性を左右する出力整合回路となるインダクタンスＬ
３をスパイラルインダクタ２０Ｂとする。更に図７
（Ｃ）に示す例では、、電源回路において、チョークコ
イルＬ２にスパイラルインダクタ２０Ａを適用し、入力
整合回路となるインダクタＬ１は半導体プロセスで形成
し、全てのインダクタＬ１〜Ｌ３（整合回路）を集積化
している。
【００９３】尚、スパイラルインダクタの積層数は２個
に限定されるものではなく、図８に示すように３個のス
パイラルインダクタ（第１乃至第３のスパイラルインダ
クタ２０Ａ，２０Ｂ，２０Ｃ）を設ける構成としても、
４個以上のスパイラルインダクタを配設することも可能
である。このように、スパイラルインダクタの積層数を
選定することによっても、インダクタ値を設定すること
ができる。
【００９４】また、半導体装置が電子装置１２として図
１４に示すような発信回路を含む場合には、発信機とし
て特性が重視される位相雑音特性に関して、その特性を
左右する共振回路（インダクタＬ）にスパイラルインダ
クタ２０を適用した構成としてもよい。
【００９５】次に、本発明の第４実施例について説明す
る。図９及び図１０は、第４実施例である半導体装置１
０Ｄを示している。図９は半導体装置１０Ｄの概略構成
図であり、図１０は半導体装置１０Ｄの等価回路図であ
る。
【００９６】本実施例に係る半導体装置１０Ｄは、アン
テナ２７を設けたことを特徴とするものである。また、
電子回路１２はＬＮＡとされており、電子回路１２とア
ンテナ２７は、入力整合回路となるスパイラルインダク
タ２０を介して接続されている。よって、半導体装置１
０Ｄは、チップ一体型の受信チップを構成する。また、
電子回路１２をＰＡとすることも可能である。この構成
では、電子回路１２の出力ポートにアンテナ２７を接続
することにより、電子回路１２とアンテナ２７との間に
おける配線による損失を軽減することができ、ＰＡとし
ての電子回路１２の消費電力を抑えることが可能とな
る。
【００９７】更に、基板１１上に送受信機の構成要素
（ＰＡ、ＬＮＡ、デジタル信号処理系等）を形成するこ
とにより、配線等の損失による特性劣化の少ない超小型
のトランシーバーを実現することもできる。この際、封
止樹脂層１７は、アンテナ２７の特性上問題ない樹脂を
選択する必要がある。
【００９８】上記のように本実施例では、アンテナ２７
は各パッド１８Ａ，１８Ｂと同様に封止樹脂層１７の上
面に形成された構成とされている。しかしながら、アン
テナ２７をポリイミド層１５上に形成することにより、
再配線層１６と一括的に形成することも可能である。ま
た、スパイラルインダクタ２０をポリイミド層１５上に
形成する場合には、スパイラルインダクタ２０とアンテ
ナ２７を一括的に形成することも可能である。
【００９９】本実施例に係る半導体装置１０Ｄによれ
ば、アンテナ２７を形成することにより、いわゆるワン
チップで受信機を構成することが可能となり、配線等に
よる特性劣化の少ない信頼性の高い小型の送信機、受信
機、或いは送受信機を実現することができる。また、ア
ンテナ２７とスパイラルインダクタ２０を共に装置内に
形成しているため、半導体装置１０Ｄの小型化を図るこ
とができる。
【０１００】一方、スパイラルインダクタ２０とアンテ
ナ２７との位置関係に注目すると、アンテナ２７の配設
位置は、回路形成面１１ａに対してスパイラルインダク
タ２０より離間した位置にあるよう構成されている。即
ち、スパイラルインダクタ２０が装置の内側に埋設され
るよう形成され、アンテナ２７は装置の表面に露出され
るよう形成されている（浅く埋設されている場合も含
む）。この構成とすることにより、アンテナ２７の送受
信処理にスパイラルインダクタ２０が影響を及ぼすこと
を防止でき、高い送受信特性を得ることができる。
【０１０１】尚、上記した実施例ではアンテナ２７を基
板１１の回路形成面１１ａと対向する位置に形成した
が、アンテナ２７は基板１１の回路形成面１１ａと反対
側の面に形成することも可能である。
【０１０２】尚、本明細書においては、絶縁層である封
止樹脂層１７上に形成されるアンテナ２７及び各パッド
１８Ａ，１８Ｂも、スパイラルインダクタ２０と同様に
請求項に記載の内部配線の一種であるとする。
【０１０３】次に、本発明の第５実施例について説明す
る。図１１は、第５実施例である半導体装置１０Ｅを示
している。本実施例に係る半導体装置１０Ｅは、図５に
示した第２実施例に係る半導体装置１０Ｂと略同一構成
である。しかしながら、本実施例に係る半導体装置１０
Ｅでは、電子回路１２とスパイラルインダクタ２０との
間にシールド層３０を形成したことを特徴としている。
【０１０４】このシールド層３０は導電性金属により構
成されており、図示されるようにメッシュ状とされてい
る。また、このシールド層３０は、図示しない接地され
たパッドに接続されており、よってグランド電位とされ
ている。
【０１０５】上記のように電子回路１２とスパイラルイ
ンダクタ２０との間に接地されたシールド層３０を介装
することにより、電子回路１２とスパイラルインダクタ
２０はシールド層３０により電気的に分離（アイソレー
ション）されるため相互に影響を及ぼすことを防止で
き、よって信頼性の高い電子装置を実現することができ
る。また、本実施例ではシールド層３０をメッシュ状と
しているため、ポスト１９，２１をシールド層３０と絶
縁することなく立設することが可能となり、ポスト１
９，２１の製造工程の簡単化を図ることができる。
【０１０６】次に、本発明の第６実施例について説明す
る。図１２は、第６実施例である半導体装置１０Ｆを示
している。本実施例に係る半導体装置１０Ｆは、図９に
示した第４実施例に係る半導体装置１０Ｄと略同一構成
である。しかしながら、本実施例に係る半導体装置１０
Ｆでは、スパイラルインダクタ２０とアンテナ２７との
間にシールド層３０を形成したことを特徴としている。
【０１０７】シールド層３０は、上記した第５実施例で
ある半導体装置１０Ｅで用いたものと同一のものであ
り、図示しない接地されたパッドに接続されることによ
りグランド電位とされている。本実施例のように、スパ
イラルインダクタ２０とアンテナ２７との間に接地され
たシールド層３０を介装することにより、スパイラルイ
ンダクタ２０とアンテナ２７はシールド層３０により電
気的に分離（アイソレーション）されるため相互に影響
を及ぼすことを防止できる。よって、アンテナ２７がス
パイラルインダクタ２０に起因したノイズを拾うことを
防止でき、信頼性の高い送受信機を実現することができ
る。
【０１０８】図１３は、本実施例に係る半導体装置１０
Ｅの伝送特性を示している。同図おいて、矢印Ａで示す
のはシールド層３０を設けた半導体装置１０Ｅの特性で
あり、矢印Ｂで示すのはシールド層３０を設けていない
ものの特性である。同図に示すように、本実施例に係る
半導体装置１０Ｅの方が良好な伝送特性を示しているこ
とが判る。
【０１０９】尚、上記した第５或いは第６実施例では、
シールド層３０を電子回路１２とスパイラルインダクタ
２０との間、或いはスパイラルインダクタ２０とアンテ
ナ２７との間のいずれか一方にのみ配設する構成とした
が、電子回路１２とスパイラルインダクタ２０との間、
及びスパイラルインダクタ２０とアンテナ２７との間の
双方にシールド層３０を配設する構成としてもよいこと
は勿論である。
【０１１０】次に、本発明の第７実施例について説明す
る。図１５及び図１６は、第７実施例である半導体装置
１０Ｇを示している。図５は第７実施例である半導体装
置１０Ｇのスパイラルインダクタ２０の形成位置近傍を
拡大して示している。また、図１６は、図１５における
Ａ−Ａ線に沿う断面を示している。
【０１１１】本実施例に係る半導体装置１０Ｇは、基板
１１上に形成された第１の有機絶縁膜４４及び第２の有
機絶縁膜４５に特徴を有するものである。本実施例に係
る半導体装置１０Ｇは、図１６に示されるように、基板
１１上に無機絶縁層４１，第１の有機絶縁膜４４，及び
第２の有機絶縁膜４５が積層形成された構成とされてい
る。また、再配線層１６により形成されるスパイラルイ
ンダクタ２０は、第１の有機絶縁膜４４の上部に形成さ
れている．基板１１は半導体基板であり、その回路形成
面（図１６の上面）には、図示しない電子回路１２が形
成されている。また、基板１１の回路形成面の所定位置
には、電極４６が形成されている。スパイラルインダク
タ２０の内側端部は、ビア４８を介してこの電極４６と
電気的に接続されている。
【０１１２】また、スパイラルインダクタ２０の外側端
部にはポスト２１が立設されている。このポスト２１
は、後述する第２の有機絶縁膜４５を貫通してその上部
に突出している。そして、このポスト２１の第２の有機
絶縁膜４５から突出した位置には、外部電極４９（半田
ボール）が配設されている。
【０１１３】ここで、基板１１上に形成される各絶縁膜
４１〜第２の有機絶縁膜４５に注目し、以下説明する。
基板１１の直上位置には、無機絶縁層４１が形成されて
いる。この無機絶縁層４１はパッシベーション膜として
機能するものであり、ＰＳＧ(Phospho silicate glass)
膜或いはSiN膜により形成されている。
【０１１４】この無機絶縁層４１の上部には、第１の有
機絶縁膜４４が形成される。この第１の有機絶縁膜４４
は、第１のポリイミド層４２と第２のポリイミド層４３
を積層した多層構造とされている。前記たように、スパ
イラルインダクタ２０は、この第１の有機絶縁膜４４の
上部にパターン形成されている。
【０１１５】また、この第１の有機絶縁膜４４の上部に
は、第２の有機絶縁膜４５が配設されている。この第２
の有機絶縁膜４５は、上記した他の実施例における封止
樹脂層１７と同等の機能を奏するものである。この第２
の有機絶縁膜４５は、例えばエポキシ或いはこのエポキ
シを主成分とする有機絶縁材により形成されている。
【０１１６】また、本実施例では、第１の有機絶縁膜４
４の厚さ（図１６に矢印Ｗ１で示す厚さ）を９μｍ以上
とすると共に、かつ、第２の有機絶縁膜４５の厚さ（図
１６に矢印Ｗ２で示す厚さ）を５５μｍ以上に設定して
いる。この第１の有機絶縁膜４４及び第２の有機絶縁膜
４５をこの厚さに設定することにより、スパイラルイン
ダクタ２０のＱ値を高めることができる。以下、この理
由について、図１７及び図１８を用いて説明する。
【０１１７】図１７は、第１の有機絶縁膜４４の厚さ
（第１のポリイミド層４２の厚さと、第２のポリイミド
層４３の厚さの合計厚さ）とＱ値との関係を示してい
る。尚、同図に示される特性の実験条件として、スパイ
ラルインダクタ２０のインダクタンスを３ｎＨとし、ま
た周波数は2.0ＧＨｚとした。
【０１１８】図１７より、第１の有機絶縁膜４４の膜厚
が0.0μｍ以上9.0μｍ未満の領域においてはＱ値は徐々
に増加し、9.0μｍ以上となるとＱ値は約20.0で安定す
る。即ち、スパイラルインダクタ２０のＱ値は、第１の
有機絶縁膜４４の膜厚が9.0μｍ以上では変動すること
なく、高いＱ値を維持する。
【０１１９】また、図１８は、第２の有機絶縁膜４５の
厚さとＱ値変動率との関係を示している。尚、同図に示
される特性についても、実験条件はスパイラルインダク
タ２０のインダクタンスを３ｎＨとし、また周波数は2.
0ＧＨｚとした。
【０１２０】図１８より、第２の有機絶縁膜４５の膜厚
が0.0μｍ以上55.0μｍ未満の領域においてはＱ値変動
率は徐々に増加し、55.0μｍ以上となるとＱ値変動率は
約0.0で安定する。即ち、スパイラルインダクタ２０の
Ｑ値は、第２の有機絶縁膜４５の膜厚が55.0μｍ以上で
は変動することなく、高いＱ値を維持する。
【０１２１】このように、第１の有機絶縁膜４４の厚さ
を９μｍ以上とすることにより、スパイラルインダクタ
２０と基板１１（回路形成面）との距離を離間させるこ
とができる。同様に、第２の有機絶縁膜４５の厚さを厚
さを５５μｍ以上とすることにより、外部とスパイラル
インダクタ２０との距離を離間させることができる。
【０１２２】よって本実施例によれば、基板１１とスパ
イラルインダクタ２０との間で寄生容量や寄生抵抗が発
生することを防止できると共に、半導体装置１０Ｇの外
部機器・装置とスパイラルインダクタ２０との間で寄生
容量や寄生抵抗が発生することも防止でき、よってスパ
イラルインダクタ２０のＱ値を高めることが可能とな
る。従って、半導体装置１０Ｇとして、高Ｑ値を有した
マイクロ波モノシリック集積回路（ＭＭＩＣ）を実現す
ることができる。
【０１２３】更に、本実施例では第１の有機絶縁膜４４
を、ポリイミドを主成分とする有機絶縁材により形成し
ている。ポリイミドを主成分とする有機絶縁材は高い絶
縁性及び低い誘電率（比誘電率）を有しているため、ス
パイラルインダクタ２０のＱ値の劣化を防止することが
できる。尚、第１の有機絶縁膜４４の材質としては、ポ
リイミドの他にもエポキシを主成分とする有機絶縁材を
用いることができる。エポキシは、ポリイミドほど誘電
率は低くないが、機械的及び電気的な安定性は優れてい
る。
【０１２４】また、第２の有機絶縁膜４５は、エポキシ
またはエポキシを主成分とする有機絶縁材（以下、エポ
キシ等としいう）により形成している。この構成とした
場合、スパイラルインダクタ２０及び基板１１は、機械
的強度に優れたエポキシ等で保護されるため、半導体装
置１０Ｇの信頼性を高めることができる。また、エポキ
シ等は高い絶縁性を有しているため、スパイラルインダ
クタ２０のＱ値の劣化を防止することができる。
【０１２５】続いて、ビア４８の構成について説明す
る。ビア４８は、第１の有機絶縁膜４４上に形成された
スパイラルインダクタ５０と、基板１１に形成された電
極４６とを無機絶縁層４１及び第１の有機絶縁膜４４を
介して電気的に接続するものである。
【０１２６】即ち、ビア４８は、各絶縁層４１，４４を
介してスパイラルインダクタ５０と電極４６とを接続す
る層間配線として機能するものである。このため、無機
絶縁層４１及び第１の有機絶縁膜４４（第１のポリイミ
ド層４２，第２のポリイミド層４３）には、ビア４８を
形成するための開口部４１Ａ，４２Ａ，４３Ａが形成さ
れている。ここで、各開口部４１Ａ，４２Ａ，４３Ａの
大小関係に注目する。
【０１２７】まず、第１の有機絶縁膜４４を構成する第
１のポリイミド層４２に形成された開口部４２Ａの直径
（図１６に矢印Ｌ４２で示す）と、第２のポリイミド層
４３に形成された開口部４３Ａの直径（図１６に矢印Ｌ
４３で示す）を比較すると、開口部４２Ａの直径Ｌ４２
の方は、開口部４３Ａの直径Ｌ４３より大きく設定され
ている（Ｌ４２＞Ｌ４３）。即ち、各ポリイミド層４
２，４３に形成される開口部４２Ａ，４３Ａの直径Ｌ
４２，Ｌ４３は、基板１１に対して上層となる程小さく
なるよう構成されている。
【０１２８】また、最上位置（第１の有機絶縁膜４４を
構成する多層化されたポリイミド層の内の最上位置）に
位置する第２のポリイミド層４３は、その下部に位置し
ている無機絶縁層４１及び第１のポリイミド層４２を覆
うよう構成されている。即ち、第２のポリイミド層４３
は、無機絶縁層４１及び第１のポリイミド層４２を被服
する被覆部４３Ｂを有しており、この被覆部４３Ｂは電
極４６上にも形成された構成とされている。そして、こ
の被覆部４３Ｂに形成された開口部４３Ａが、いわゆる
ビア４８のビア孔となる。
【０１２９】また、ビア４８を形成するために第１の有
機絶縁膜４４に形成される孔の直径寸法と、ビア４８を
形成するために無機絶縁層４１に形成された開口部４１
Ａの直径寸法（図１６に矢印Ｌ４１で示す）を比較す
る。
【０１３０】尚、ビア４８を形成するために第１の有機
絶縁膜４４に形成される孔の直径寸法とは、本実施例の
ように第１の有機絶縁膜４４が多層化されて複数のポリ
イミド層４２，４３から形成されている場合には、最も
小さい直径の開口部（本実施例では、開口部４３Ａの直
径Ｌ４３）をいうものとする。
【０１３１】図１６に示されるように、本実施例では、
第１の有機絶縁膜４４に形成される孔の直径寸法直径Ｌ
４３は、開口部４１Ａの直径寸法Ｌ４１よりも小さく設
定されている（Ｌ４３＜Ｌ４１）。かつ、前記のように
第２のポリイミド層４３の被覆部４３Ｂは、開口部４１
Ａの形成位置において無機絶縁層４１を覆う構成とされ
ている。
【０１３２】上記構成とすることにより、第１の有機絶
縁膜４４を複数のポリイミド層４２，４２を積層した多
層構造としても、その表面に形成される階段状の段差を
最上位置に位置する第２のポリイミド層４３により埋め
ることができる。同様に、無機絶縁層４１と第１の有機
絶縁膜４４との間に形成される段差も、被覆部４３Ｂを
設けることにより埋められるこの際、ビア４８（層間配
線）となる導電金属膜が形成される孔の表面は、即ち被
覆部４３Ｂの表面は滑らかな傾斜面となるため、この被
覆部４３Ｂにビア４８を形成してもビア４８の内部に応
力が残留することを防止できる（階段状の場合には、角
部に応力が発生する）。従って、ビア４８に亀裂等が生
じることはなく、半導体装置１０Ｇの信頼性を高めるこ
とができる。また、被覆部４３Ｂの表面は滑らかなテー
パ面となるため、ビア４８となる金属膜を孔内に確実に
形成することができる。
【０１３３】また本実施例では、いわゆるビア４８のビ
ア孔（ビア４８と電極４６とが電気的に接合する位置に
おける開口であり、本実施例の場合には開口部４３Ａ）
の直径Ｌ４３を２０〜５０μｍに設定している。この構
成することにより、半導体装置１０Ｇの小型化を図りつ
つ、ビア４８のインピーダンス上昇を抑制することがで
きる。
【０１３４】図１９は、ビア４８と電極４６との接合位
置におけるオーミック抵抗値（インピーダンス値）と、
ビア孔の直径との関係を示している。同図に示すよう
に、ビア孔の直径が大きくなる程、オーミック抵抗値の
上昇が抑制されることが判る。しかしながら、ビア孔の
開口直径が20.0μｍ未満となると、オーミック抵抗値は
60.0ｍΩを超えるため望ましくない。
【０１３５】一方、ビア孔の開口直径が５０μｍを超え
ると、これに伴い電極４６の面積が増大して半導体装置
１０Ｇの小型化を阻害することとなる。よって、ビア４
８のビア孔（開口部４３Ａ）の直径Ｌ４３を２０〜５０
μｍに設定することにより、半導体装置１０Ｇの小型化
を図りつつ、ビア４８のインピーダンス上昇を抑制する
ことが可能となる。
【０１３６】尚、本実施例の構成では、外部電極４９と
スパイラルインダクタ２０とを接続するポスト２１を設
けているため、半導体装置１０Ｇの製造時にはこのポス
ト２１により第２の有機絶縁膜４５の厚さＷ１を精度よ
く規定することができる。即ち、第２の有機絶縁膜４５
の厚さがポスト２１の高さ以上となることはなく、よっ
て第２の有機絶縁膜４５の厚さを精度よく定めることが
できる。
【０１３７】また、上記した実施例では、第１の有機絶
縁膜４４を多層構造とした例について説明したが、第１
の有機絶縁膜４４を単層構造としてもよい。また、スパ
イラルインダクタ２０の形状も渦巻き型に限定されもの
ではなく、他の形状（例えば、矩形状）としてもよい。
【０１３８】次に、本発明の第８実施例について説明す
る。図２０は、第８実施例である半導体装置に設けられ
たスパイラルインダクタ５０を拡大して示している。本
実施例では、スパイラルインダクタ５０の内側端部５４
をインダクタ中心点５４よりずらした位置に設けると共
に、この内側端部５２から引き出される引き出し配線５
３を、中心点５４を避けて形成したことを特徴とするも
のである。換言すれば、スパイラルインダクタ５０の中
心点５４近傍には、スパイラルインダクタ５０を構成す
る再配線層１６が形成されてない未パターン部を設けた
構成としている。
【０１３９】本実施例の構成とすることにより、スパイ
ラルインダクタ５０の小型化と高Ｑ値を共に実現するこ
とが可能となる。以下、この理由について図２１及び図
２２を参照しつつ説明する。
【０１４０】図２１（Ａ）に示すスパイラルインダクタ
５５は、本実施例にかかるスパイラルインダクタ５０と
同様に、内側端部をスパイラルインダクタ５５の中心位
置からずらした構成としている。しかしながら、引き出
し配線５３はスパイラルインダクタ５５の中心位置を通
るよう引き出された構成とされている。
【０１４１】図２１（Ｂ）に示すスパイラルインダクタ
５６は、図２１（Ａ）に示したスパイラルインダクタ５
５に対して小型化を図ったものである。即ち、図２１
（Ａ）に示したスパイラルインダクタ５５は、全体の直
径Ｒ１が大きかったため、図２１（Ｂ）に示すスパイラ
ルインダクタ５６では、全体の直径をＲ１より小さいＲ
２（Ｒ２＜Ｒ１）としたものである。但し、スパイラル
インダクタ５６においても、引き出し配線５３はスパイ
ラルインダクタ５６の中心位置を通るよう引き出された
構成とされている。
【０１４２】図２１（Ｃ）は、図２０に示した本実施例
に係るスパイラルインダクタ５０である。このスパイラ
ルインダクタ５０の全体の直径は、図２１（Ｂ）に示し
た小型化を図ったスパイラルインダクタ５６の直径Ｒ２
と等しく設定されている。
【０１４３】図２２は、上記した各スパイラルインダク
タ５５，５６，５０のＱ値特性を示している。同図に符
号Ａで示すのがスパイラルインダクタ５５（図２１
（Ａ））の特性であり、符号Ｂで示すのがスパイラルイ
ンダクタ５６（図２１（Ｂ））の特性であり、符号Ｃで
示すのが本実施例に係るスパイラルインダクタ５０の特
性である。
【０１４４】図２２より、図２１（Ａ）に示すスパイラ
ルインダクタ５５のＱ値は、他のスパイラルインダクタ
５０，５６に比べて優れていることが判る。しかしなが
ら、前記したようにスパイラルインダクタ５５では、直
径Ｒ１が大きいために、これを搭載する半導体装置が大
型化してしまう。
【０１４５】これに対し、図２１（Ｂ）に示すスパイラ
ルインダクタ５５は、直径Ｒ２が小さいためにこれを搭
載する半導体装置の小型化は図れるものの、Ｑ値は他の
スパイラルインダクタ５０，５５に比べて劣っている。
【０１４６】これに対して本実施例に係るスパイラルイ
ンダクタ５０は、前記ように直径Ｒ２が小さいためにこ
れを搭載する半導体装置の小型化を図ることができると
共に、Ｑ値も前記したスパイラルインダクタ５５の特性
と略等しい値となっている。従って、本実施例によるス
パイラルインダクタ５０によれば、スパイラルインダク
タ５０の小型化と高Ｑ値を共に実現することが可能とな
る。
【０１４７】以上の説明に関し、更に以下の項を開示す
る。 （付記１） 電子回路と、該電子回路と接続される外部
接続端子とを有する電子装置であって、前記電子回路の
一部の回路が回路形成面上に形成された基板と、該回路
形成面上に形成された絶縁層と、該絶縁層内または該絶
縁層上に、前記電子回路と前記外部接続端子とを接続す
る配線と共にパターン形成されており、前記電子回路の
一部の回路を構成する内部配線とを具備することを特徴
とする電子装置。 （付記２） 付記１記載の電子装置において、前記内部
配線により形成される電子回路がインダクタであること
を特徴とする電子装置。 （付記３） 付記１記載の電子装置において、前記内部
配線により形成される電子回路がスパイラルインダクタ
であることを特徴とする電子装置。 （付記４） 付記３記載の電子装置において、前記スパ
イラルインダクタを多層に形成したことを特徴とする電
子装置。 （付記５） 付記１乃至４のいずれか１項に記載の電子
装置において、前記内部配線により形成される電子回路
と前記基板の回路形成面上に形成された電子回路との接
続位置を、前記内部配線の内側の端部位置に設定したこ
とを特徴とする電子装置。 （付記６） 付記１記載の電子装置において、前記内部
配線により形成される電子回路がアンテナであることを
特徴とする電子装置。 （付記７） 付記１記載の電子装置において、前記内部
配線により形成される電子回路がインダクタとアンテナ
とであることを特徴とする電子装置。 （付記８） 付記７記載の電子装置において、前記内部
配線により形成される電子回路としてスパイラルインダ
クタ及びアンテナを形成し、該インダクタとアンテナと
を積層形成すると共に、前記アンテナの配設位置が、前
記回路形成面に対して前記インダクタより離間した位置
にあるよう構成したことを特徴とする電子装置。 （付記９） 付記６記載の電子装置において、前記アン
テナが、前記基板の前記回路形成面と反対側の面に形成
されていることを特徴とする電子装置。 （付記１０） 付記１乃至９のいずれか１項に記載の電
子装置において、前記内部配線により形成される電子回
路と、前記基板に形成される電子回路との間に、シール
ド層を形成したことを特徴とする電子装置。 （付記１１） 付記１０記載の電子装置において、前記
シールド層はメッシュ状とされていることを特徴とする
電子装置。 （付記１２） 付記１乃至１１のいずれか１項に記載の
電子装置において、前記基板に、該基板と前記内部配線
により形成される電子回路とを電気的に分離する分離層
を形成したことを特徴とする電子装置。 （付記１３） 付記１２記載の電子装置において、前記
分離層は、前記基板に形成された微細トレンチに絶縁材
を装填してなる構成であることを特徴とする電子装置。 （付記１４） 付記１乃至１３のいずれか１項に記載の
電子装置において、前記電子回路はローノイズアンプで
あることを特徴とする電子装置。 （付記１５） 付記１乃至１３のいずれか１項に記載の
電子装置において、前記電子回路はパワーアンプである
ことを特徴とする電子装置。 （付記１６） 電子回路が形成されると共に、表面に無
機絶縁層が形成された基板と、前記無機絶縁層上に形成
された第１の絶縁膜と、該第１の絶縁膜上に形成された
配線により構成されるインダクタと、該第１の絶縁膜上
に前記インダクタを覆うよう形成された第２の絶縁膜と
を有する電子装置であって、前記第１の絶縁膜の厚さを
９μｍ以上とし、かつ、前記第２の絶縁膜の厚さを５５
μｍ以上としたことを特徴とする電子装置。 （付記１７） 付記１６記載の電子装置において、前記
基板として半導体基板を用いたことを特徴とする付記１
記載の電子装置。 （付記１８） 付記１６または１７記載の電子装置にお
いて、前記第１の絶縁膜を、ポリイミドまたはエポキシ
を主成分とする有機絶縁材により形成したことを特徴と
する電子装置。 （付記１９） 付記１６乃至１８のいずれか１項に記載
の電子装置において、前記第２の絶縁膜を、エポキシま
たはエポキシを主成分とする有機絶縁材により形成した
ことを特徴とする電子装置。 （付記２０） 付記１６乃至１９のいずれか１項に記載
の電子装置において、前記第１の絶縁膜を、単層構造と
したことを特徴とする電子装置。 （付記２１） 付記１６乃至１９のいずれか１項に記載
の電子装置において、前記第１の絶縁膜を、多層構造と
したことを特徴とする電子装置。 （付記２２） 付記２１記載の電子装置において、前記
第１の絶縁膜を、複数種類の有機絶縁材よりなる層を積
層して多層構造としたことを特徴とする電子装置。 （付記２３） 付記１６乃至１９のいずれか１項に記載
の電子装置において、前記第１の絶縁膜を複数の絶縁層
を積層した多層構造とすると共に、前記基板に形成され
た電極と前記インダクタとをビアにより接続する構成と
し、かつ、前記第１の絶縁膜を構成する各絶縁層に形成
されるビア孔の直径寸法が、前記基板に対して上層とな
る程小さくなるよう構成し、かつ、少なくとも最上位置
に位置する絶縁層が前記無機絶縁層を覆う構成としたこ
とを特徴とする電子装置。 （付記２４） 付記１６乃至１９のいずれか１項に記載
の電子装置において、前記基板に形成された電極と前記
インダクタとをビアにより接続する構成とし、かつ、前
記第１の絶縁膜に形成されるビア孔の直径寸法が、前記
無機絶縁層に形成されるビア孔の直径寸法よりも小さく
なるよう構成し、かつ、前記第１の絶縁膜が前記無機絶
縁層を覆う構成としたことを特徴とする電子装置。 （付記２５） 付記２４記載の電子装置において、前記
第１の絶縁膜に形成されるビア孔の直径寸法を２０〜５
０μｍとしたことを特徴とする電子装置。 （付記２６） 付記１６乃至２５のいずれか１項に記載
の電子装置において、外部接続端子と前記配線とを接続
する配線ポストを設け、かつ、前記第２の絶縁膜の厚さ
が前記配線ポストの高さにより規定される構成としたこ
とを特徴とする電子装置。
【０１４８】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【０１４９】請求項１記載の発明によれば、従来外付け
されていたパッシブ回路等の電子回路を基板に形成され
た絶縁層内に形成することができるため、電子装置の多
機能化を図ることができ、電子装置が搭載される電子機
器等の小型化及び部品点数の削減を図ることができる。
【０１５０】また、請求項２記載の発明によれば、小面
積で高いインダクタ値を実現することができる。また、
スパイラルインダクタは、絶縁層内にパターン形成され
た内部配線で構成されるため、容易かつ安価に形成する
ことができる。
【０１５１】また、請求項３記載の発明によれば、内部
配線でアンテナを形成することにより、いわゆるワンチ
ップで受信機を構成することが可能となり、配線等によ
る特性劣化の少ない信頼性の高い小型の送信機、受信
機、或いは送受信機を実現することができる。
【０１５２】また、請求項４記載の発明によれば、内部
配線により形成される電子回路と基板に形成される電子
回路とがシールド層により電気的に分離（アイソレーシ
ョン）されるため、両電子回路間で相互に影響を及ぼす
ことを防止でき、信頼性の高い電子装置を実現すること
ができる。
【０１５３】また、請求項５記載の発明によれば、基板
と内部配線により形成される電子回路とが分離層により
電気的に分離されるため、基板による影響で上記電子回
路のＱ値に劣化が生じることを防止でき、電子装置の信
頼性の向上を図ることができる。
【０１５４】また、請求項６記載の発明によれば、基板
とインダクタとの間及び電子装置の外部機器・装置との
間で寄生容量や寄生抵抗が発生することを防止できるた
め、寄生容量や寄生抵抗を低減でき、よってインダクタ
のＱ値を高めることができる。
【０１５５】また、請求項７記載の発明によれば、ポリ
イミドを主成分とする有機絶縁材は高い絶縁性及び低い
誘電率（比誘電率）を有しており、またエポキシを主成
分とする有機絶縁材は高い絶縁性を有しているため、イ
ンダクタンスのＱ値の劣化を防止することができる。
【０１５６】また、請求項８及び９記載の発明によれ
ば、孔の内壁に層間配線を形成する際、層間配線となる
金属膜を確実に形成することができる。また、孔の表面
に層間配線を形成しても、層間配線内に応力が残留する
ことはなく、層間配線形成位置における信頼性の向上を
図ることができる。
【０１５７】また、請求項１０記載の発明によれば、電
子装置の小型化を図りつつ、層間配線のインピーダンス
上昇を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である電子装置の構成図で
ある。
【図２】本発明の第１実施例である電子装置の等価回路
図である。
【図３】スパイラルインダクタと電子回路との接続を示
す等価回路図である。
【図４】本発明の第１実施例である電子装置の断面図で
ある。
【図５】本発明の第２実施例である電子装置の構成図で
ある。
【図６】本発明の第３実施例である電子装置の構成図で
ある。
【図７】２層に積層されたスパイラルインダクタを示す
斜視図である。
【図８】３層に積層されたスパイラルインダクタを示す
斜視図である。
【図９】本発明の第４実施例である電子装置の構成図で
ある。
【図１０】アンテナ及びスパイラルインダクタと電子回
路との接続を示す等価回路図である。
【図１１】本発明の第５実施例である電子装置の構成図
である。
【図１２】本発明の第６実施例である電子装置の構成図
である。
【図１３】本発明の第６実施例である電子装置の伝送特
性を示す図である。
【図１４】スパイラルインダクタの適用例を説明するた
めの図である。
【図１５】本発明の第７実施例である電子装置の要部を
拡大した平面図である。
【図１６】図１５におけるＡ−Ａ線に沿う断面図であ
る。
【図１７】本発明の第７実施例である電子装置における
第１の有機絶縁膜の膜厚とＱ値との関係を示す図であ
る。
【図１８】本発明の第７実施例である電子装置における
第２の有機絶縁膜の膜厚とＱ値変動率との関係を示す図
である。
【図１９】本発明の第７実施例である電子装置における
ビアの開口寸法とオーミック抵抗値との関係を示す図で
ある。
【図２０】本発明の第８実施例である電子装置に搭載さ
れるスパイラルインダクタを拡大して示す図である。
【図２１】本発明の第８実施例である電子装置に搭載さ
れるスパイラルインダクタを従来のスパイラルインダク
タと比較しつつ示す図である。
【図２２】本発明の第８実施例である電子装置に搭載さ
れるスパイラルインダクタの特性を従来のスパイラルイ
ンダクタの特性と比較しつつ示す図である。
【符号の説明】
１０Ａ〜１０Ｇ 半導体装置 １１ 基板 １２ 電子回路 １３ 絶縁膜層 １４ 配線層 １５ ポリイミド層 １５Ａ 第１のポリイミド層 １５Ｂ 第２のポリイミド層 １６ 再配線層 １７ 封止樹脂層 １９ ポスト ２０ スパイラルインダクタ ２０Ａ 第１のスパイラルインダクタ ２０Ｂ 第２のスパイラルインダクタ ２０Ｃ 第３のスパイラルインダクタ ２１ ポスト ２３ 分離層 ２７ アンテナ ３０ シールド層 ４１ 無機絶縁層 ４１Ａ，４２Ａ，４３Ａ 開口部 ４２ 第１のポリイミド層 ４３ 第２のポリイミド層 ４３Ｂ 被覆部 ４４ 第１の有機絶縁膜 ４５ 第２の有機絶縁膜 ４８ ビア ４９ 外部電極 ５０ スパイラルインダクタ ５１ 外側端部 ５２ 内側端部 ５３ 引き出し配線 ５４ 中心点
フロントページの続き (72)発明者 松木 浩久 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 井川 治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 佐藤 光孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 青木 考樹 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 先間 宏行 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 Ｆターム(参考） 5E070 AA01 AB01 AB04 BA01 CB01 5J046 PA07

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電子回路と、該電子回路と接続される外
    部接続端子とを有する電子装置であって、 前記電子回路の一部の回路が回路形成面上に形成された
    基板と、 該回路形成面上に形成された絶縁層と、 該絶縁層内または該絶縁層上に、前記電子回路と前記外
    部接続端子とを接続する配線と共にパターン形成されて
    おり、前記電子回路の一部の回路を構成する内部配線と
    を具備することを特徴とする電子装置。
  2. 【請求項２】 請求項１記載の電子装置において、 前記内部配線により形成される電子回路がスパイラルイ
    ンダクタであることを特徴とする電子装置。
  3. 【請求項３】 請求項１記載の電子装置において、 前記内部配線により形成される電子回路がアンテナであ
    ることを特徴とする電子装置。
  4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
    電子装置において、 前記内部配線により形成される電子回路と、前記基板に
    形成される電子回路との間に、シールド層を形成したこ
    とを特徴とする電子装置。
  5. 【請求項５】 請求項１乃至４のいずれか１項に記載の
    電子装置において、 前記基板に、該基板と前記内部配線により形成される電
    子回路とを電気的に分離する分離層を形成したことを特
    徴とする電子装置。
  6. 【請求項６】 電子回路が形成されると共に、表面に無
    機絶縁層が形成された基板と、 前記無機絶縁層上に形成された第１の絶縁膜と、 該第１の絶縁膜上に形成された配線により構成されるイ
    ンダクタと、 該第１の絶縁膜上に前記インダクタを覆うよう形成され
    た第２の絶縁膜とを有する電子装置であって、 前記第１の絶縁膜の厚さを９μｍ以上とし、かつ、前記
    第２の絶縁膜の厚さを５５μｍ以上としたことを特徴と
    する電子装置。
  7. 【請求項７】 請求項６記載の電子装置において、 前記第１の絶縁膜を、ポリイミドまたはエポキシを主成
    分とする有機絶縁材により形成したことを特徴とする電
    子装置。
  8. 【請求項８】 請求項６または７記載の電子装置におい
    て、 前記第１の絶縁膜を複数の絶縁層を積層した多層構造と
    すると共に、前記基板に形成された電極と前記インダク
    タとを層間配線により接続する構成とし、 かつ、前記第１の絶縁膜を構成する各絶縁層に形成され
    る層間配線が設けられる孔の直径寸法が、前記基板に対
    して上層となる程小さくなるよう構成し、 かつ、少なくとも最上位置に位置する絶縁層が前記無機
    絶縁層を覆う構成としたことを特徴とする電子装置。
  9. 【請求項９】 請求項６乃至８のいずれか１項に記載の
    電子装置において、 前記基板に形成された電極と前記インダクタとを層間配
    線により接続する構成とし、 かつ、前記第１の絶縁膜に形成される層間配線が設けら
    れる孔の直径寸法が、前記無機絶縁層に形成されるビア
    孔の直径寸法よりも小さくなるよう構成し、 かつ、前記第１の絶縁膜が前記無機絶縁層を覆う構成と
    したことを特徴とする電子装置。
  10. 【請求項１０】 請求項９記載の電子装置において、 前記第１の絶縁膜に形成される層間配線が設けられる孔
    の直径寸法を２０〜５０μｍとしたことを特徴とする電
    子装置。
JP2002307429A 2001-12-14 2002-10-22 電子装置 Expired - Lifetime JP3792635B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002307429A JP3792635B2 (ja) 2001-12-14 2002-10-22 電子装置
KR1020020079528A KR100823108B1 (ko) 2001-12-14 2002-12-13 전자 장치
TW091136156A TW571429B (en) 2001-12-14 2002-12-13 Electronic device
EP02258622.6A EP1320122B1 (en) 2001-12-14 2002-12-13 Electronic device
EP10175658A EP2256785A3 (en) 2001-12-14 2002-12-13 Electronic Device
CNB021518661A CN100468716C (zh) 2001-12-14 2002-12-13 电子器件
US10/318,377 US7064645B2 (en) 2001-12-14 2002-12-13 Electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-381325 2001-12-14
JP2001381325 2001-12-14
JP2002307429A JP3792635B2 (ja) 2001-12-14 2002-10-22 電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005342351A Division JP4328761B2 (ja) 2001-12-14 2005-11-28 電子装置

Publications (2)

Publication Number Publication Date
JP2003243570A true JP2003243570A (ja) 2003-08-29
JP3792635B2 JP3792635B2 (ja) 2006-07-05

Family

ID=26625062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307429A Expired - Lifetime JP3792635B2 (ja) 2001-12-14 2002-10-22 電子装置

Country Status (6)

Country Link
US (1) US7064645B2 (ja)
EP (2) EP1320122B1 (ja)
JP (1) JP3792635B2 (ja)
KR (1) KR100823108B1 (ja)
CN (1) CN100468716C (ja)
TW (1) TW571429B (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268249A (ja) * 2004-03-16 2005-09-29 Philtech Inc 半導体装置およびその製造方法
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
US6998710B2 (en) 2003-12-24 2006-02-14 Fujitsu Limited High-frequency device
JP2006059959A (ja) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JP2006245545A (ja) * 2005-02-03 2006-09-14 Nec Electronics Corp 回路基板および半導体装置
JP2006303700A (ja) * 2005-04-18 2006-11-02 Shinko Electric Ind Co Ltd リーダライタ及びその製造方法
JP2007035686A (ja) * 2005-07-22 2007-02-08 Oki Electric Ind Co Ltd 半導体装置
JP2007059859A (ja) * 2005-02-18 2007-03-08 Sanyo Electric Co Ltd 回路装置
JP2007235034A (ja) * 2006-03-03 2007-09-13 Seiko Epson Corp 電子基板、半導体装置および電子機器
JP2009088162A (ja) * 2007-09-28 2009-04-23 Fujitsu Media Device Kk 電子部品
JP2009194302A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体集積回路
JP2009218469A (ja) * 2008-03-12 2009-09-24 Casio Comput Co Ltd 半導体装置およびその製造方法
US7616167B2 (en) 2006-04-07 2009-11-10 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
KR20100056411A (ko) * 2008-11-19 2010-05-27 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 제어기능성 및 통합트랜스포머를 갖는 전력반도체 모듈
US7816260B2 (en) 2006-08-25 2010-10-19 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
US8018026B2 (en) 2005-02-03 2011-09-13 Renesas Electronics Corporation Circuit board and semiconductor device
US8110895B2 (en) 2005-01-31 2012-02-07 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP2012209278A (ja) * 2012-08-03 2012-10-25 Toshiba Lighting & Technology Corp 点灯回路および照明装置
WO2015198956A1 (ja) * 2014-06-26 2015-12-30 株式会社村田製作所 コイルモジュール
US9565764B2 (en) 2013-12-17 2017-02-07 Mitsubishi Electric Corporation Inductor and MMIC
JP2020102693A (ja) * 2018-12-20 2020-07-02 株式会社村田製作所 高周波モジュールおよび通信装置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214561A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN100461410C (zh) * 2003-08-28 2009-02-11 株式会社日立制作所 半导体器件以及其制造方法
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
EP1553812A3 (fr) * 2003-12-11 2013-04-03 STMicroelectronics S.A. Puce à semiconducteur et circuit comprenant une inductance blindée
US7657185B2 (en) * 2004-01-26 2010-02-02 Opnext, Inc. Electronic interface for long reach optical transceiver
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US7030472B2 (en) * 2004-04-01 2006-04-18 Agere Systems Inc. Integrated circuit device having flexible leadframe
JP2005333081A (ja) * 2004-05-21 2005-12-02 Shinko Electric Ind Co Ltd 基板、半導体装置及び基板の製造方法
KR100548388B1 (ko) * 2004-07-20 2006-02-02 삼성전자주식회사 저손실 인덕터소자 및 그의 제조방법
US7173498B2 (en) * 2004-09-28 2007-02-06 Texas Instruments Incorporated Reducing the coupling between LC-oscillator-based phase-locked loops in flip-chip ASICs
US20060097346A1 (en) * 2004-11-10 2006-05-11 Advanpack Solutions Pte Ltd Structure for high quality factor inductor operation
FR2878081B1 (fr) 2004-11-17 2009-03-06 France Telecom Procede de realisation d'antennes integrees sur puce ayant une efficacite de rayonnement ameliore.
WO2006104019A1 (en) 2005-03-28 2006-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US8350657B2 (en) * 2005-06-30 2013-01-08 Derochemont L Pierre Power management module and method of manufacture
JP2007049115A (ja) * 2005-07-13 2007-02-22 Seiko Epson Corp 半導体装置
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US8860178B2 (en) * 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
WO2008016089A1 (fr) * 2006-08-01 2008-02-07 Nec Corporation Élément inducteur, procédé de fabrication d'élément inducteur et dispositif à semi-conducteur sur lequel est monté l'élément inducteur
JP2009088161A (ja) * 2007-09-28 2009-04-23 Fujitsu Media Device Kk 電子部品
US7642966B2 (en) * 2008-03-14 2010-01-05 Sony Ericsson Mobile Communications Ab Carrier and device
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
US20100327406A1 (en) * 2009-06-26 2010-12-30 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Inductor Over Insulating Material Filled Trench In Substrate
CN101964441B (zh) * 2009-07-24 2015-04-15 中山市云创知识产权服务有限公司 天线组件、其制作方法及集成有该天线组件的壳体
US8362599B2 (en) * 2009-09-24 2013-01-29 Qualcomm Incorporated Forming radio frequency integrated circuits
EP2302675A1 (en) * 2009-09-29 2011-03-30 STMicroelectronics (Grenoble 2) SAS Electronic circuit with an inductor
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
JP5551480B2 (ja) * 2010-03-24 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
US8368174B1 (en) * 2010-07-09 2013-02-05 Altera Corporation Compensation network using an on-die compensation inductor
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8675368B2 (en) 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8791784B2 (en) 2011-08-18 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8539666B2 (en) * 2011-11-10 2013-09-24 Harris Corporation Method for making an electrical inductor and related inductor devices
US8717136B2 (en) 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
US9064628B2 (en) 2012-05-22 2015-06-23 International Business Machines Corporation Inductor with stacked conductors
US9001031B2 (en) 2012-07-30 2015-04-07 Qualcomm Mems Technologies, Inc. Complex passive design with special via implementation
DE102013207829A1 (de) * 2012-12-27 2014-07-03 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Chip-Antenne, Elektronisches Bauelement und Herstellungsverfahren dafür
CN103927069B (zh) * 2013-05-08 2017-02-08 上海中航光电子有限公司 一种电感触摸屏、内嵌式电感触摸屏
CN103400821B (zh) * 2013-08-13 2016-02-10 江阴长电先进封装有限公司 一种表面贴装电感器件及其晶圆级制作方法
JP2015090277A (ja) 2013-11-05 2015-05-11 セイコーエプソン株式会社 衛星信号受信機
JP6318565B2 (ja) * 2013-11-13 2018-05-09 セイコーエプソン株式会社 半導体装置および電子機器
JP2015108565A (ja) 2013-12-05 2015-06-11 セイコーエプソン株式会社 衛星信号受信用集積回路
JP5765507B1 (ja) * 2013-12-06 2015-08-19 株式会社村田製作所 インダクタ素子及び電子機器
JP6221736B2 (ja) * 2013-12-25 2017-11-01 三菱電機株式会社 半導体装置
KR102244650B1 (ko) * 2014-10-24 2021-04-28 삼성디스플레이 주식회사 표시 장치
US9425143B2 (en) 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
CN104485325A (zh) * 2014-12-11 2015-04-01 华进半导体封装先导技术研发中心有限公司 减小圆片级集成无源器件翘曲的结构和制作方法
US9583433B2 (en) * 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
KR102376119B1 (ko) * 2015-03-19 2022-03-17 인텔 코포레이션 이면 도전성 플레이트를 가진 무선 다이 패키지
US9933881B2 (en) * 2015-03-25 2018-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Inductive touch modules and inductive touch display devices and the manufacturing method thereof
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
US10304623B2 (en) * 2016-01-20 2019-05-28 Qualcomm Incorporated Integrated device package comprising a tunable inductor
US10879341B2 (en) 2016-01-20 2020-12-29 Qualcomm Incorporated Integrated device package comprising a real time tunable inductor implemented in a package substrate
CN210053650U (zh) * 2016-07-06 2020-02-11 株式会社村田制作所 电子设备
EP3327806B1 (en) * 2016-11-24 2021-07-21 Murata Integrated Passive Solutions Integrated electronic component suitable for broadband biasing
US10283462B1 (en) 2017-11-13 2019-05-07 Micron Technology, Inc. Semiconductor devices with post-probe configurability
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10692963B2 (en) 2018-01-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for shielded inductive devices
US10901558B2 (en) * 2018-06-21 2021-01-26 International Business Machines Corporation Highly sensitive capacitive touch with resonant coupling
US10483241B1 (en) 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability
US10847479B2 (en) * 2018-12-04 2020-11-24 Micron Technology, Inc. Antenna formation by integrated metal layer or redistribution layer
US10867991B2 (en) 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability
US11107779B2 (en) 2019-10-17 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
WO2021102940A1 (zh) * 2019-11-29 2021-06-03 华为技术有限公司 一种集成电路
US11348884B1 (en) 2020-11-13 2022-05-31 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including a dual-layer inductor structure and methods of forming the same
TWI769073B (zh) * 2021-09-01 2022-06-21 恆勁科技股份有限公司 電子封裝件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US5451914A (en) * 1994-07-05 1995-09-19 Motorola, Inc. Multi-layer radio frequency transformer
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5805043A (en) * 1996-10-02 1998-09-08 Itt Industries, Inc. High Q compact inductors for monolithic integrated circuit applications
JP2914345B2 (ja) * 1997-04-11 1999-06-28 日本電気株式会社 フリップチップ型半導体装置
AU6468198A (en) * 1997-05-02 1998-11-27 Board Of Trustees Of The Leland Stanford Junior University Patterned ground shields for integrated circuit inductors
US6287931B1 (en) * 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
JP3465617B2 (ja) 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
FR2790328B1 (fr) * 1999-02-26 2001-04-20 Memscap Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre
FR2792775B1 (fr) 1999-04-20 2001-11-23 France Telecom Dispositif de circuit integre comprenant une inductance a haut coefficient de qualite
US6356183B1 (en) * 1999-08-17 2002-03-12 United Microelectronics Corp. Method of manufacturing an inductor
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
JP3287346B2 (ja) * 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
JP4037029B2 (ja) * 2000-02-21 2008-01-23 株式会社ルネサステクノロジ 半導体集積回路装置
US6477031B1 (en) * 2000-03-22 2002-11-05 Tdk Corporation Electronic component for high frequency signals and method for fabricating the same
JP2001337439A (ja) * 2000-05-26 2001-12-07 Hitachi Ltd 半導体集積回路の設計、製造方法および検査方法並びに半導体集積回路
KR100345516B1 (ko) * 2000-09-05 2002-07-24 아남반도체 주식회사 고주파 집적회로 장치 및 그 제조 방법
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
US6608361B2 (en) * 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998710B2 (en) 2003-12-24 2006-02-14 Fujitsu Limited High-frequency device
JP2005268249A (ja) * 2004-03-16 2005-09-29 Philtech Inc 半導体装置およびその製造方法
JP2005317866A (ja) * 2004-04-30 2005-11-10 Sony Corp 半導体装置およびその製造方法
JP4654598B2 (ja) * 2004-04-30 2011-03-23 ソニー株式会社 半導体装置およびその製造方法
JP2006059959A (ja) * 2004-08-19 2006-03-02 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
US8110895B2 (en) 2005-01-31 2012-02-07 Sanyo Electric Co., Ltd. Circuit substrate structure and circuit apparatus
JP2006245545A (ja) * 2005-02-03 2006-09-14 Nec Electronics Corp 回路基板および半導体装置
US8018026B2 (en) 2005-02-03 2011-09-13 Renesas Electronics Corporation Circuit board and semiconductor device
JP2007059859A (ja) * 2005-02-18 2007-03-08 Sanyo Electric Co Ltd 回路装置
JP4630114B2 (ja) * 2005-04-18 2011-02-09 新光電気工業株式会社 リーダライタ及びその製造方法
JP2006303700A (ja) * 2005-04-18 2006-11-02 Shinko Electric Ind Co Ltd リーダライタ及びその製造方法
JP2007035686A (ja) * 2005-07-22 2007-02-08 Oki Electric Ind Co Ltd 半導体装置
US7479690B2 (en) 2005-07-22 2009-01-20 Oki Electric Industry Co., Ltd. Semiconductor device
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
JP2007235034A (ja) * 2006-03-03 2007-09-13 Seiko Epson Corp 電子基板、半導体装置および電子機器
US7616167B2 (en) 2006-04-07 2009-11-10 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
US7816260B2 (en) 2006-08-25 2010-10-19 Oki Semiconductor Co., Ltd. Method for fabricating semiconductor device
JP2009088162A (ja) * 2007-09-28 2009-04-23 Fujitsu Media Device Kk 電子部品
JP2009194302A (ja) * 2008-02-18 2009-08-27 Mitsubishi Electric Corp 半導体集積回路
JP2009218469A (ja) * 2008-03-12 2009-09-24 Casio Comput Co Ltd 半導体装置およびその製造方法
KR20100056411A (ko) * 2008-11-19 2010-05-27 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 제어기능성 및 통합트랜스포머를 갖는 전력반도체 모듈
KR101629964B1 (ko) * 2008-11-19 2016-06-13 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 제어기능성 및 통합트랜스포머를 갖는 전력반도체 모듈
JP2012209278A (ja) * 2012-08-03 2012-10-25 Toshiba Lighting & Technology Corp 点灯回路および照明装置
US9565764B2 (en) 2013-12-17 2017-02-07 Mitsubishi Electric Corporation Inductor and MMIC
WO2015198956A1 (ja) * 2014-06-26 2015-12-30 株式会社村田製作所 コイルモジュール
US11075029B2 (en) 2014-06-26 2021-07-27 Murata Manufacturing Co., Ltd. Coil module
JP2020102693A (ja) * 2018-12-20 2020-07-02 株式会社村田製作所 高周波モジュールおよび通信装置
US11107782B2 (en) 2018-12-20 2021-08-31 Murata Manufacturing Co., Ltd. Radio frequency module and communication device

Also Published As

Publication number Publication date
CN1431709A (zh) 2003-07-23
TW200301010A (en) 2003-06-16
CN100468716C (zh) 2009-03-11
EP2256785A2 (en) 2010-12-01
KR100823108B1 (ko) 2008-04-18
TW571429B (en) 2004-01-11
KR20030051298A (ko) 2003-06-25
JP3792635B2 (ja) 2006-07-05
EP1320122A2 (en) 2003-06-18
EP2256785A3 (en) 2011-01-19
US7064645B2 (en) 2006-06-20
US20030127704A1 (en) 2003-07-10
EP1320122B1 (en) 2015-09-30
EP1320122A3 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
JP3792635B2 (ja) 電子装置
US8299572B2 (en) Semiconductor die with backside passive device integration
KR100917508B1 (ko) 고주파 모듈 기판 장치
US6998710B2 (en) High-frequency device
US7978031B2 (en) High frequency module provided with power amplifier
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
US6377464B1 (en) Multiple chip module with integrated RF capabilities
KR100617887B1 (ko) 품질 팩터가 높은 오버랩핑 공진기를 갖는 멀티칩 모듈
US9351404B2 (en) Electronic device
US20060038635A1 (en) Integrated passive filter incorporating inductors and ESD protectors
US8253523B2 (en) Spiral inductor device
JP2001189605A (ja) セラミック積層ｒｆデバイス
KR100475477B1 (ko) 인덕턴스 소자 및 반도체 장치
JP2002299496A (ja) 半導体装置及びその製造方法
JP4328761B2 (ja) 電子装置
WO2010100845A1 (ja) 半導体チップ及び半導体装置
US20200091094A1 (en) Integrated filter technology with embedded devices
US7696630B2 (en) Semiconductor device
US20210057404A1 (en) On-die electrostatic discharge protection
JP2009038203A (ja) 半導体装置
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3792635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

EXPY Cancellation because of completion of term