JP2020102693A - 高周波モジュールおよび通信装置 - Google Patents

高周波モジュールおよび通信装置 Download PDF

Info

Publication number
JP2020102693A
JP2020102693A JP2018238364A JP2018238364A JP2020102693A JP 2020102693 A JP2020102693 A JP 2020102693A JP 2018238364 A JP2018238364 A JP 2018238364A JP 2018238364 A JP2018238364 A JP 2018238364A JP 2020102693 A JP2020102693 A JP 2020102693A
Authority
JP
Japan
Prior art keywords
high frequency
frequency module
low noise
noise amplifier
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018238364A
Other languages
English (en)
Other versions
JP6947153B2 (ja
Inventor
孝紀 上嶋
Takanori Uejima
孝紀 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018238364A priority Critical patent/JP6947153B2/ja
Priority to US16/569,910 priority patent/US11107782B2/en
Priority to CN201911330176.2A priority patent/CN111355513B/zh
Publication of JP2020102693A publication Critical patent/JP2020102693A/ja
Application granted granted Critical
Publication of JP6947153B2 publication Critical patent/JP6947153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/56—Circuits using the same frequency for two directions of communication with provision for simultaneous communication in two directions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Abstract

【課題】受信感度の劣化が抑制された高周波モジュールを提供する。【解決手段】高周波モジュール１は、実装基板９１と、増幅素子を含み高周波信号を増幅する低雑音増幅器４０と、集積化された第１インダクタを含むインピーダンス整合回路６２とを備え、第１インダクタは、低雑音増幅器４０の入力端子と接続され、低雑音増幅器４０とインピーダンス整合回路６２とは、実装基板９１の主面９１ａに垂直な方向に積層され、低雑音増幅器４０とインピーダンス整合回路６２とが積層された第１積層体は、主面９１ａに実装されている。【選択図】図２

Description

本発明は、高周波モジュールおよび通信装置に関する。
携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンド回路を構成する回路素子の配置構成が複雑化されている。
特許文献１には、送信回路および受信回路を有する無線通信デバイス（高周波回路）の回路構成が開示されている。この無線通信デバイスでは、アンテナに接続されたスイッチにより送信回路および受信回路とアンテナとの接続が切り替えられる。送信回路は、電力増幅器（ＰＡ）と、電力増幅器およびスイッチの間に配置された送信インピーダンス整合回路と、を有している。受信回路は、低雑音増幅器（ＬＮＡ）と、低雑音増幅器およびスイッチの間に配置された受信インピーダンス整合回路と、を有している。
特表２０１４−５３０５４３号公報
しかしながら、特許文献１に開示された無線通信デバイス（高周波回路）を、移動体通信機器のコンパクトなフロントエンド回路として１つのモジュールで構成する場合、例えば、低雑音増幅器の入力端子に接続された受信インピーダンス整合回路とを接続する配線が長いと当該配線に浮遊容量が発生する。これにより、低雑音増幅器とその前段の回路素子とのインピーダンス整合が不十分となり、低雑音増幅器から出力される高周波受信信号の受信感度が劣化するという問題が発生する。
本発明は、上記課題を解決するためになされたものであって、受信感度の劣化が抑制された高周波モジュールおよび通信装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る高周波モジュールは、実装基板と、増幅素子を含み高周波信号を増幅する低雑音増幅器と、集積化された第１インダクタを含む第１集積型受動素子と、を備え、前記第１インダクタは、前記低雑音増幅器の入力端子と接続され、前記低雑音増幅器と前記第１集積型受動素子とは、前記実装基板の主面に垂直な方向に積層され、前記低雑音増幅器と前記第１集積型受動素子とが積層された第１積層体は、前記主面に実装されている。
本発明によれば、受信感度の劣化が抑制された高周波モジュールおよび通信装置を提供することが可能となる。
実施の形態に係る通信装置の回路構成図である。 実施の形態に係る高周波モジュールの断面概略図である。 実施の形態の変形例１に係る高周波モジュールの断面概略図である。 実施の形態の変形例２に係る高周波モジュールの断面概略図である。 実施の形態の変形例３に係る高周波モジュールの断面概略図である。 実施の形態の変形例４に係る高周波モジュールの断面概略図である。 実施の形態の変形例５に係る高周波モジュールの断面概略図である。
以下、本発明の実施の形態およびその変形例について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態およびその変形例は、いずれも包括的または具体的な例を示すものである。以下の実施の形態およびその変形例で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態およびその変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
なお、以下の実施の形態において、基板上に実装されたＡ、ＢおよびＣにおいて、「当該基板（または当該基板の主面）を平面視した場合に、ＡとＢとの間にＣが配置されている」とは、当該基板を平面視した場合に投影されるＡの領域内の任意の点と、当該基板を平面視した場合に投影されるＢの領域内の任意の点とを結ぶ線に、当該基板を平面視した場合に投影されるＣの領域の少なくとも一部が重複していることを指すものと定義される。
また、本明細書において、要素間の関係性を示す用語（例えば「垂直」、「平行」など）、および、要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
なお、以下の実施の形態およびその変形例において、「ＡとＢとが接続されている」とは、ＡとＢとが接触していることを指すだけでなく、接続ＡとＢとが導体配線を介して電気的に接続されていることを含むものと定義される。
（実施の形態）
［１ 高周波モジュール１および通信装置５の回路構成］
図１は、実施の形態に係る高周波モジュール１の回路構成図である。同図に示すように、通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
ＲＦＩＣ３は、アンテナ２で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号を、高周波モジュール１の送信信号経路に出力する。
ＢＢＩＣ４は、高周波モジュール１を伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号として使用され、または、スピーカを介した通話のために音声信号として使用される。
また、ＲＦＩＣ３は、使用される通信バンド（周波数帯域）に基づいて、高周波モジュール１が有するスイッチ１１の接続を制御する制御部としての機能も有する。具体的には、ＲＦＩＣ３は、制御信号（図示せず）によって、高周波モジュール１が有するスイッチ１１の接続を切り替える。なお、制御部は、ＲＦＩＣ３の外部に設けられていてもよく、例えば、高周波モジュール１またはＢＢＩＣ４に設けられていてもよい。
アンテナ２は、高周波モジュール１の入出力端子１１０に接続され高周波モジュール１から出力された高周波信号を放射し、また、外部からの高周波信号を受信して高周波モジュール１へ出力する。
なお、本実施の形態に係る通信装置５において、アンテナ２およびＢＢＩＣ４は、必須の構成要素ではない。
次に、高周波モジュール１の詳細な構成について説明する。
図１に示すように、高周波モジュール１は、入出力端子１１０、受信端子１３０と、送信端子１２０と、低雑音増幅器４０と、電力増幅器３０と、インピーダンス整合回路５１、５２、６１および６２と、スイッチ１１および１２と、受信フィルタ２１Ｒおよび２２Ｒと、送信フィルタ２１Ｔと、を備える。
低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）４０は、バイポーラトランジスタまたは電界効果トランジスタなどの増幅素子を含み、例えば通信バンドＡおよびＢの高周波信号を低雑音で優先的に増幅する。低雑音増幅器４０は、高周波モジュール１の受信経路に配置されている。
電力増幅器（ＰＡ：Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）３０は、バイポーラトランジスタまたは電界効果トランジスタなどの増幅素子を含み、例えばバンドＡの高周波信号を優先的に電力増幅する。電力増幅器３０は、高周波モジュール１の送信経路に配置されている。
低雑音増幅器４０および電力増幅器３０は、例えば、Ｓｉ系のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、または、ＧａＡｓを材料とする電界効果型トランジスタ（ＦＥＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などで構成されている。
受信フィルタ２１Ｒは、スイッチ１１および１２を結ぶ第１受信経路に配置され、入出力端子１１０から入力された高周波受信信号のうち、通信バンドＡの受信帯域の高周波受信信号を通過させる。また、受信フィルタ２２Ｒは、スイッチ１１および１２を結ぶ第２受信経路に配置され、入出力端子１１０から入力された高周波受信信号のうち、通信バンドＢの受信帯域の高周波受信信号を通過させる。
送信フィルタ２１Ｔは、スイッチ１１と電力増幅器３０とを結ぶ送信経路に配置され、電力増幅器３０で増幅された高周波送信信号のうち、通信バンドＡの送信帯域の高周波送信信号を通過させる。
なお、上記の受信フィルタ２１Ｒ、２２Ｒ、および送信フィルタ２１Ｔは、例えば、弾性表面波フィルタ、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）を用いた弾性波フィルタ、ＬＣ共振フィルタ、および誘電体フィルタのいずれかであってもよく、さらには、これらには限定されない。
送信フィルタ２１Ｔおよび受信フィルタ２１Ｒは、通信バンドＡを通過帯域とするデュプレクサ２１を構成している。
スイッチ１１は、入出力端子１１０と受信フィルタ２２Ｒとを結ぶ経路および入出力端子１１０とデュプレクサ２１とを結ぶ経路に配置されている。この配置構成により、スイッチ１１は、通信バンドＡの高周波信号を伝送する信号経路と入出力端子１１０との接続、および、通信バンドＢの高周波信号を伝送する信号経路と入出力端子１１０との接続、を切り替える。スイッチ１１は、例えば、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）型のスイッチ回路で構成される。
スイッチ１２は、受信フィルタ２１Ｒと低雑音増幅器４０とを結ぶ経路および受信フィルタ２２Ｒと低雑音増幅器４０とを結ぶ経路に配置されている。この配置構成により、スイッチ１２は、受信フィルタ２１Ｒと低雑音増幅器４０との接続、および、受信フィルタ２２Ｒと低雑音増幅器４０の接続、を切り替える。スイッチ１２は、例えば、ＳＰＤＴ型のスイッチ回路で構成される。
なお、スイッチ１１および１２は、例えば、Ｓｉ系のＣＭＯＳまたはＧａＡｓで構成されていてもよい。
インピーダンス整合回路５２は、電力増幅器３０と送信フィルタ２１Ｔとを結ぶ経路に配置され、電力増幅器３０の出力インピーダンスと送信フィルタ２１Ｔの入力インピーダンスとの整合をとる。本実施の形態では、インピーダンス整合回路５２は、電力増幅器３０に接続されたインダクタ（第３インダクタ）を含む。
インピーダンス整合回路６２は、スイッチ１２と低雑音増幅器４０とを結ぶ経路に配置され、受信フィルタ２１Ｒおよび２２Ｒの出力インピーダンスと低雑音増幅器４０の入力インピーダンスとの整合をとる。本実施の形態では、インピーダンス整合回路６２は、低雑音増幅器４０に接続されたインダクタ（第１インダクタ）を含む。つまり、第１インダクタは、低雑音増幅器４０の前段に配置される回路素子の出力インピーダンスと、低雑音増幅器４０の入力インピーダンスとの整合をとるためのインピーダンス整合素子である。
インピーダンス整合回路５１は、スイッチ１１とデュプレクサ２１とを結ぶ経路に配置され、アンテナ２およびスイッチ１１とデュプレクサ２１とのインピーダンス整合をとる。
インピーダンス整合回路６１は、スイッチ１１と受信フィルタ２２Ｒとを結ぶ経路に配置され、アンテナ２およびスイッチ１１と受信フィルタ２２Ｒとのインピーダンス整合をとる。本実施の形態では、インピーダンス整合回路６１は、スイッチ１１に接続されたインダクタ（第２インダクタ）を含む。
高周波モジュール１の上記回路構成によれば、通信バンドＡの高周波信号の送受信と、通信バンドＢの高周波信号の受信との少なくとも一方を実行することが可能である。
なお、本発明に係る高周波モジュールは、実施の形態に係る高周波モジュール１の構成要素のうち、低雑音増幅器４０、および、低雑音増幅器４０の入力端子に接続されたインピーダンス整合回路６２を、少なくとも備えていればよい。
したがって、本発明に係る高周波モジュールが伝送可能な通信バンドの数も任意であり、また、同一通信バンドにおける送信信号および受信信号の同時伝送の有無、および、異なる通信バンド間での信号の同時伝送の有無も任意である。
ここで、上記高周波モジュール１を構成する各回路素子を、コンパクトなフロントエンド回路として１つのモジュールで構成する場合、低雑音増幅器４０とインピーダンス整合回路６２とを接続する配線が長いと、当該配線に浮遊容量が発生し、低雑音増幅器４０と前段の回路素子（スイッチ１２、受信フィルタ２１Ｒおよび２２Ｒ）とのインピーダンス整合が不十分となり、低雑音増幅器４０から出力される高周波受信信号の受信感度が劣化するという問題がある。
これに対して、本実施の形態に係る高周波モジュール１では、低雑音増幅器４０とインピーダンス整合回路６２とを接続する配線を短縮化して浮遊容量の発生を抑制する構成を有している。以下では、高周波モジュール１を小型化しつつ浮遊容量の発生を抑制する構成について説明する。
［２ 高周波モジュール１の回路素子配置構成］
図２は、実施の形態に係る高周波モジュール１の断面概略図である。図２に示すように、本実施の形態に係る高周波モジュール１は、図１に示された回路構成に加えて、さらに、実装基板９１と、樹脂部材９２および９３と、外部接続導体１５０と、を有している。
実装基板９１は、互いに背向する主面９１ａ（第１主面）および主面９１ｂ（第２主面）を有し、高周波モジュール１を構成する回路素子および部品を実装する基板である。実装基板９１としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板、または、プリント基板等が用いられる。
インピーダンス整合回路６２は、第１インダクタが第２基板の内部または表面に集積実装された第１集積型受動素子（第１ＩＰＤ：Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）である。
図２に示すように、低雑音増幅器４０とインピーダンス整合回路６２とは、実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されている。また、低雑音増幅器４０とインピーダンス整合回路６２とが積層された第１積層体は、主面９１ａに実装されている。
高周波モジュール１の上記構成によれば、低雑音増幅器４０とインピーダンス整合回路６２とが実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されているので、実装基板９１の実装面を省面積化できる。したがって、高周波モジュール１を小型化できる。また、低雑音増幅器４０とインピーダンス整合回路６２とがｚ軸方向に積層されているので、低雑音増幅器４０とインピーダンス整合回路６２とを接続する配線を短縮化できる。これにより、上記配線に発生する浮遊容量を低減できるので、低雑音増幅器４０とその前段の回路素子（スイッチ１２、受信フィルタ２１Ｒおよび２２Ｒ）とのインピーダンス整合を高精度に実施できる。よって、低雑音増幅器４０から出力される高周波受信信号の受信感度の劣化を抑制できる。
また、本実施の形態に係る高周波モジュール１において、低雑音増幅器４０は、増幅素子が実装された第１基板を有している。一方、インピーダンス整合回路６２は、第１インダクタが集積実装された第２基板を有している。ここで、第１基板および第２基板は、シリコンからなっていてもよい。
これによれば、低雑音増幅器４０およびインピーダンス整合回路６２で構成された第１積層体では、同一材料の第１基板および第２基板が積層されるので、熱サイクルにおける線膨張係数の違いにより低雑音増幅器４０とインピーダンス整合回路６２とが剥離したり、破損したりすることを抑制できる。
上記の第１積層体では、例えば、低雑音増幅器４０の入力端子が第１基板の下面に形成されており、第１インダクタの一方の端子がインピーダンス整合回路６２の上面に形成されており、低雑音増幅器４０の入力端子と第１インダクタの上記一方の端子とは、例えばバンプ電極を介して接続されている。また、第１インダクタの他方の端子がインピーダンス整合回路６２の下面に形成されており、第１インダクタの上記他方の端子と主面９１ａとは、例えばバンプ電極を介して接続されている。
なお、本実施の形態におけるバンプ電極は、高導電性金属で構成されたボール状の電極であり、例えば、Ｓｎ／Ａｇ／Ｃｕで構成されたはんだバンプ、および、Ａｕを主成分とするバンプなどが挙げられる。また、バンプ電極に代わり、例えば、はんだペーストにより形成された電極であってもよい。
なお、本明細書では、基板の互いに背向する主面のうち実装基板９１に近い主面を下面と記し、実装基板９１から遠い主面を上面と記す。
なお、本実施の形態では、インピーダンス整合回路６２（第１集積型受動素子）は、実装基板９１を断面視した場合、実装基板９１と低雑音増幅器４０との間に配置されている。
また、本実施の形態に係る高周波モジュール１において、電力増幅器３０は、主面９１ａに実装されている。また、インピーダンス整合回路５２は、チップ状の第３インダクタで構成され、電力増幅器３０と積層されずに主面９１ａに実装されていてもよい。電力増幅器３０の下面に形成された入出力端子と主面９１ａとは、例えばバンプ電極を介して接続されている。なお、電力増幅器３０の放熱性を向上させるべく、電力増幅器３０の下面に形成された放熱用電極が主面９１ａと接合され、電力増幅器３０の上面から主面９１ａにボンディングワイヤが形成されていてもよい。
電力増幅器３０が、例えばＧａＡｓからなるＨＢＴで構成されている場合、電力増幅器３０にシリコンからなるＩＰＤが積層配置されると、ＧａＡｓおよびＳｉという異なる材料のチップの積層体が形成される。このとき、互いに線膨張係数が異なるＳｉチップとＧａＡｓチップとの積層体では、電力増幅器３０が動作するときの発熱により積層体の温度が変化し、２つのチップの接合部分で応力が発生してクラックおよび実装不良などの問題が発生する。また、電力増幅器３０の熱がＳｉチップに伝導すると、Ｓｉチップに形成された回路素子の特性が変化することも想定される。
これに対して、本実施の形態に係る高周波モジュール１の上記構成によれば、インピーダンス整合回路５２は電力増幅器３０と積層関係にないので、インピーダンス整合回路５２でのクラック発生および実装不良を防止でき、また、電力増幅器３０の発熱によるインピーダンス整合回路５２の特性変化を抑制できる。
また、本実施の形態に係る高周波モジュール１において、スイッチ１１は、主面９１ａに実装されており、主面９１ａを平面視した場合、電力増幅器３０と第１積層体との間に配置されていてもよい。
これによれば、送信回路を構成する電力増幅器３０と受信回路を構成する低雑音増幅器４０との間にスイッチ１１が配置されるので、高出力の送信信号が低雑音増幅器４０へ漏洩することを抑制でき、送信回路と受信回路との間のアイソレーションを向上できる。
また、本実施の形態に係る高周波モジュール１において、インピーダンス整合回路６１は第２インダクタを含み、第２インダクタは、第３基板の内部または表面に集積実装された第２集積型受動素子（第２ＩＰＤ）である。ここで、図２に示すように、スイッチ１１とインピーダンス整合回路６１とは、実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されていてもよい。また、スイッチ１１とインピーダンス整合回路６１とが積層された第２積層体は、主面９１ａに実装されていてもよい。
これにより、スイッチ１１とインピーダンス整合回路６１とが実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されているので、実装基板９１の実装面を省面積化できるので、高周波モジュール１を小型化できる。また、スイッチ１１とインピーダンス整合回路６１とがｚ軸方向に積層されているので、スイッチ１１とインピーダンス整合回路６１とを接続する配線を短縮化できる。これにより、上記配線に発生する浮遊容量を低減できるので、通信バンドＢの受信経路の伝送損失を低減できる。
また、電力増幅器３０と第１積層体との間に第２積層体が配置されているため、第２積層体が電力増幅器３０からの送信信号の漏洩成分（電磁界）を遮断できるので、電力増幅器３０からの不要波による低雑音増幅器４０の特性変動を抑制できる。
また、スイッチ１１はＳｉ系のＣＭＯＳで構成され、第３基板はシリコンからなっていてもよい。
これによれば、第２積層体では、シリコンを基材とする回路素子が積層されるので、熱サイクルにおける線膨張係数の違いによりスイッチ１１とインピーダンス整合回路６１とが剥離したり、破損したりすることを抑制できる。
スイッチ１１とインピーダンス整合回路６１との第２積層体では、第２インダクタの端子が第３基板の下面に形成されており、スイッチ１１の一の端子がスイッチ１１の上面に形成されており、第２インダクタの上記端子とスイッチ１１の上記一の端子とは、例えばバンプ電極を介して接続されている。また、スイッチ１１の他の端子がその下面に形成されており、スイッチ１１の上記他の端子と主面９１ａとは、例えばバンプ電極を介して接続されている。なお、バンプ電極に代わり、例えば、はんだペーストにより形成された電極であってもよい。
なお、第２積層体は、スイッチ１１とインピーダンス整合回路５１とが積層されたものであってもよい。これによれば、スイッチ１１とインピーダンス整合回路５１とを接続する配線に発生する浮遊容量を低減できるので、通信バンドＡの受信経路の伝送損失を低減できる。
なお、本実施の形態に係る高周波モジュール１では、さらに、スイッチ１２、デュプレクサ２１、および受信フィルタ２２Ｒが、実装基板９１の主面９１ｂに実装されている。また、主面９１ｂと外部基板とを接続するための外部接続導体１５０が主面９１ｂ上に形成されている。さらには、電力増幅器３０、第１積層体、第２積層体およびインピーダンス整合回路５２の少なくとも一部を覆う樹脂部材９２が、主面９１ａに配置されている。また、スイッチ１２、デュプレクサ２１、受信フィルタ２２Ｒ、および外部接続導体１５０の少なくとも一部を覆う樹脂部材９３が、主面９１ｂに配置されている。樹脂部材９２および９３の配置により、高周波モジュール１を構成する上記回路素子および部品の気密性、耐熱性、耐水耐湿性、および絶縁性などの信頼性が強化される。
外部接続導体１５０は、例えば、Ｃｕなどの金属を使用した柱状導体、または、樹脂部材９３に形成された貫通ビアホールに充填された導電性ペーストである。
樹脂部材９２および９３は、例えば、熱硬化性のエポキシ樹脂であり、さらに、ＳｉＯ２などの無機フィラーを含有していてもよい。なお、樹脂部材９２および９３は、本発明に係る高周波モジュールに必須の構成要素ではない。
また、電力増幅器３０、第２積層体、スイッチ１２、デュプレクサ２１、受信フィルタ２２Ｒ、および外部接続導体１５０は、主面９１ａおよび９１ｂのいずれに実装されていてもよく、さらには、実装基板９１に内蔵されていてもよい。
［３ 変形例１に係る高周波モジュール１Ａの回路素子配置構成］
また、本実施の形態に係る高周波モジュール１では、実装基板９１の両面（主面９１ａおよび９１ｂ）に、回路素子および部品が振り分けられた構成を例示したが、これらの回路素子および部品は、実装基板９１の片面に実装されていてもよい。
図３は、実施の形態の変形例１に係る高周波モジュール１Ａの断面概略図である。同図には、電力増幅器３０、第１積層体（低雑音増幅器４０およびインピーダンス整合回路６２）、第２積層体（スイッチ１１およびインピーダンス整合回路６１）ならびにインピーダンス整合回路５２が主面９１ａに実装されている構成が示されている。なお図示していないが、スイッチ１２、デュプレクサ２１、および受信フィルタ２２Ｒも主面９１ａに実装されている。つまり、本変形例に係る高周波モジュール１Ａは、高周波モジュール１Ａを構成する回路素子および部品が片面実装された構成を有する。
この構成であっても、低雑音増幅器４０とインピーダンス整合回路６２とが実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されているので、実装基板９１の実装面を省面積化でき、高周波モジュール１Ａを小型化できる。また、低雑音増幅器４０とインピーダンス整合回路６２とがｚ軸方向に積層されているので、低雑音増幅器４０とインピーダンス整合回路６２とを接続する配線を短縮化できる。これにより、上記配線に発生する浮遊容量を低減できるので、低雑音増幅器４０とその前段の回路素子（スイッチ１２、受信フィルタ２１Ｒおよび２２Ｒ）とのインピーダンス整合を高精度に実行できる。よって、低雑音増幅器４０から出力される高周波受信信号の受信感度の劣化を抑制できる。さらに、高周波モジュール１Ａを構成する回路素子および部品が片面実装されているので、高周波モジュール１Ａを低背化できる。
［４ 変形例２に係る高周波モジュール１Ｂの回路素子配置構成］
図４は、実施の形態の変形例２に係る高周波モジュール１Ｂの断面概略図である。同図に示された高周波モジュール１Ｂは、実施の形態に係る高周波モジュール１と比較して、第１積層体を構成する低雑音増幅器４０とインピーダンス整合回路６２Ａとの積層順が逆となっている点、および、電力増幅器３０およびインピーダンス整合回路６１Ａおよび６２Ａの上面が樹脂部材から露出している点が異なる。以下、本変形例に係る高周波モジュール１Ｂについて、実施の形態に係る高周波モジュール１と同じ構成については説明を省略し、異なる構成を中心に説明する。
図４に示すように、低雑音増幅器４０とインピーダンス整合回路６２Ａとは、実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されている。また、低雑音増幅器４０とインピーダンス整合回路６２Ａとが積層された第１積層体は、主面９１ａに実装されている。
インピーダンス整合回路６２Ａは、スイッチ１２と低雑音増幅器４０とを結ぶ経路に配置され、受信フィルタ２１Ｒおよび２２Ｒの出力インピーダンスと低雑音増幅器４０の入力インピーダンスとの整合をとる。インピーダンス整合回路６２Ａは、低雑音増幅器４０に接続されたインダクタ（第１インダクタ）を含む。
インピーダンス整合回路６１Ａは、スイッチ１１と受信フィルタ２２Ｒとを結ぶ経路に配置され、アンテナ２およびスイッチ１１と受信フィルタ２２Ｒとのインピーダンス整合をとる。インピーダンス整合回路６１Ａは、スイッチ１１に接続されたインダクタ（第２インダクタ）を含む。
インピーダンス整合回路６２Ａは、第１インダクタが第２基板の内部または表面に集積実装された第１集積型受動素子（第１ＩＰＤ）である。
インピーダンス整合回路６１Ａは、第２インダクタが第３基板の内部または表面に集積実装された第２集積型受動素子（第２ＩＰＤ）である。
図４に示すように、低雑音増幅器４０とインピーダンス整合回路６２Ａとは、実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されている。低雑音増幅器４０は、実装基板９１を断面視した場合、実装基板９１とインピーダンス整合回路６２Ａとの間に配置されている。つまり、インピーダンス整合回路６２Ａは、低雑音増幅器４０の上方（ｚ軸正方向）に配置されている。
また、図４に示すように、スイッチ１１とインピーダンス整合回路６１Ａとは、実装基板９１の主面９１ａに垂直な方向（ｚ軸方向）に積層されている。スイッチ１１は、実装基板９１を断面視した場合、実装基板９１とインピーダンス整合回路６１Ａとの間に配置されている。つまり、インピーダンス整合回路６１Ａは、スイッチ１１の上方（ｚ軸正方向）に配置されている。
ここで、電力増幅器３０、インピーダンス整合回路６１Ａおよび６２Ａは、樹脂部材９２の天面（ｚ軸正方向側の面）から露出している。
上記の第１積層体では、低雑音増幅器４０の入力端子が第１基板の上面に形成されており、第１インダクタの端子がインピーダンス整合回路６２Ａの下面に形成されており、低雑音増幅器４０の入力端子と第１インダクタの上記端子とは、例えばバンプ電極を介して接続されている。また、低雑音増幅器４０の出力端子がその下面に形成されており、低雑音増幅器４０の出力端子と主面９１ａとは、例えばバンプ電極を介して接続されている。
上記の第２積層体では、第２インダクタの端子が第３基板の下面に形成されており、スイッチ１１の一の端子がその上面に形成されており、第２インダクタの端子とスイッチ１１の上記一の端子とは、例えばバンプ電極を介して接続されている。また、スイッチ１１の他の端子がその下面に形成されており、スイッチ１１の上記他の端子と主面９１ａとは、例えばバンプ電極を介して接続されている。
上記構成によれば、インピーダンス整合回路６１Ａおよび６２Ａの各上面にはバンプ電極が形成されていないので、当該各上面を高周波モジュール１Ｂの外表面に配置することで、当該外表面を研削することができ、高周波モジュール１Ｂを低背化できる。なお、インピーダンス整合回路６１Ａおよび６２Ａなどの集積型受動素子は、その主面を研削して薄くしても、低雑音増幅器４０およびスイッチ１１などの能動素子に比べて特性の変化が少ない。
［５ 変形例３に係る高周波モジュール１Ｃの回路素子配置構成］
図５は、実施の形態の変形例３に係る高周波モジュール１Ｃの断面概略図である。同図に示された高周波モジュール１Ｃは、変形例２に係る高周波モジュール１Ｂと比較して、シールド電極層８０を有する点が異なる。以下、本変形例に係る高周波モジュール１Ｃについて、変形例２に係る高周波モジュール１Ｂと同じ構成については説明を省略し、異なる構成を中心に説明する。
高周波モジュール１Ｃは、さらに、樹脂部材９２および９３の天面および側面を覆うように形成され、実装基板９１内のグランド電極パターン９１Ｇと接続されたシールド電極層８０を備える。
シールド電極層８０は、例えば、Ａｇなどの金属をスパッタや蒸着などの真空成膜法により、または、導電性ペーストをスピンコート塗布して形成される。シールド電極層８０は、実装基板９１に形成されたグランド電極パターン９１Ｇと、実装基板９１の側面にて接続されている。
上記構成によれば、高周波モジュール１Ｃの外部から侵入する不要波を遮断できるので、モジュール特性の変動を抑制できる。また、シールド電極層８０と電力増幅器３０の上面とを接触させることで、電力増幅器３０からので発熱を、シールド電極層８０を介して高周波モジュール１Ｃの外部へ放出できるので放熱性を向上できる。
［６ 変形例４に係る高周波モジュール１Ｄの回路素子配置構成］
図６は、実施の形態の変形例４に係る高周波モジュール１Ｄの断面概略図である。同図に示された高周波モジュール１Ｄは、変形例２に係る高周波モジュール１Ｂと比較して、第１積層体およびインピーダンス整合回路６２Ｃが主面９１ｂに実装され、デュプレクサ２１が主面９１ａに実装されている点が異なる。以下、本変形例に係る高周波モジュール１Ｄについて、変形例２に係る高周波モジュール１Ｂと同じ構成については説明を省略し、異なる構成を中心に説明する。
電力増幅器３０およびインピーダンス整合回路５２は、主面９１ａに実装され、第１積層体（低雑音増幅器４０およびインピーダンス整合回路６２Ａ）は、主面９１ｂに実装されている。
インピーダンス整合回路６２Ｃは、スイッチ１２と低雑音増幅器４０とを結ぶ経路に配置され、受信フィルタ２１Ｒおよび２２Ｒの出力インピーダンスと低雑音増幅器４０の入力インピーダンスとの整合をとる。つまり、本変形例では、スイッチ１２と低雑音増幅器４０とを結ぶ経路に、インピーダンス整合回路６２Ａおよび６２Ｃが配置されている。インピーダンス整合回路６２Ｃは、例えばチップ状のインダクタである。
なお、本変形例において、インピーダンス整合回路６２Ｃはなくてもよい。
また、本変形例では、図６の断面図には受信フィルタ２２Ｒが示されていないが、受信フィルタ２２Ｒは、主面９１ａおよび９１ｂのいずれに配置されていてもよい。
上記構成によれば、低雑音増幅器４０と電力増幅器３０とが、それぞれ実装基板９１の主面９１ａおよび９１ｂに振り分けて実装されている。また、インピーダンス整合回路６２Ａおよび６２Ｃとインピーダンス整合回路５２とが、それぞれ実装基板９１の主面９１ｂおよび９１ａに振り分けて実装されている。
これにより、低雑音増幅器４０、インピーダンス整合回路６２Ａおよび６２Ｃと、電力増幅器３０およびインピーダンス整合回路５２と、が実装基板９１を介して離間されるので、高周波モジュール１Ｄ内での送受信間のアイソレーションがさらに向上する。
さらに、第２積層体の上面を樹脂部材９３の表面と一緒に研削することで、主面９１ａ側および主面９１ｂ側の双方において、高周波モジュール１Ｄを低背化できる。
［７ 変形例５に係る高周波モジュール１Ｅの回路素子配置構成］
図７は、実施の形態の変形例５に係る高周波モジュール１Ｅの断面概略図である。同図に示された高周波モジュール１Ｅは、変形例４に係る高周波モジュール１Ｄと比較して、各インピーダンス整合回路を構成するインダクタの磁束方向が規定されている点が異なる。以下、本変形例に係る高周波モジュール１Ｅについて、変形例４に係る高周波モジュール１Ｄと同じ構成については説明を省略し、異なる構成を中心に説明する。
インピーダンス整合回路６１Ｄは、スイッチ１１と受信フィルタ２２Ｒとを結ぶ経路に配置され、アンテナ２およびスイッチ１１と受信フィルタ２２Ｒとのインピーダンス整合をとる。インピーダンス整合回路６１Ｄは、スイッチ１１に接続されたインダクタ（第２インダクタ）を含む。インピーダンス整合回路６１Ｄは、第２インダクタが第３基板の内部または表面に集積実装された第２集積型受動素子（第２ＩＰＤ）である。
インピーダンス整合回路６２Ｅは、スイッチ１２と低雑音増幅器４０とを結ぶ経路に配置され、受信フィルタ２１Ｒおよび２２Ｒの出力インピーダンスと低雑音増幅器４０の入力インピーダンスとの整合をとる。インピーダンス整合回路６２Ｅは、低雑音増幅器４０に接続されたインダクタ（第１インダクタ）を含む。インピーダンス整合回路６２Ｅは、第１インダクタが第２基板の内部または表面に集積実装された第１集積型受動素子（第１ＩＰＤ）である。
インピーダンス整合回路６２Ｄは、スイッチ１２と低雑音増幅器４０とを結ぶ経路に配置され、受信フィルタ２１Ｒおよび２２Ｒの出力インピーダンスと低雑音増幅器４０の入力インピーダンスとの整合をとる。つまり、本変形例では、スイッチ１２と低雑音増幅器４０とを結ぶ経路に、インピーダンス整合回路６２Ｅおよび６２Ｄが配置されている。インピーダンス整合回路６２Ｄは、例えばチップ状のインダクタである。なお、本変形例において、インピーダンス整合回路６２Ｄはなくてもよい。
インピーダンス整合回路５２Ｄは、電力増幅器３０と送信フィルタ２１Ｔとを結ぶ経路に配置され、電力増幅器３０の出力インピーダンスと送信フィルタ２１Ｔの入力インピーダンスとの整合をとる。本変形例では、インピーダンス整合回路５２Ｄは、電力増幅器３０に接続されたインダクタ（第３インダクタ）を含む。
ここで、インピーダンス整合回路６２Ｅの第１インダクタの磁束方向、および、インピーダンス整合回路６２Ｄのインダクタの磁束方向は、主面９１ｂに垂直な方向である。これに対して、インピーダンス整合回路５２Ｄの第３インダクタの磁束方向は、主面９１ａに平行な方向である。
インピーダンス整合回路５２Ｄの第３インダクタは、らせん状に巻回されたコイル導体の巻回軸が主面９１ａに平行な方向となっている。また、インピーダンス整合回路６２Ｄのインダクタは、らせん状に巻回されたコイル導体の巻回軸が主面９１ｂに垂直な方向となっている。また、インピーダンス整合回路６２Ｅの第１インダクタは、スパイラル状の平面コイル導体を有し、その巻回軸が主面９１ｂに対して垂直な方向となっている。
上記構成によれば、インピーダンス整合回路６２Ｅの第１インダクタの磁束方向およびインピーダンス整合回路６２Ｄのインダクタの磁束方向と、インピーダンス整合回路５２Ｄの第３インダクタの磁束方向とが直交するので、それらの間の磁界結合が抑制される。よって、送信回路と受信回路との不要な結合を抑制でき、送信回路からの不要波により受信信号の受信感度が劣化することを抑制できる。
本変形例では、さらに、インピーダンス整合回路６１Ｄの第２インダクタの磁束方向は、主面９１ａに垂直な方向である。インピーダンス整合回路６１Ｄの第２インダクタは、スパイラル状の平面コイル導体を有し、その巻回軸が主面９１ａに対して垂直な方向となっている。
これによれば、インピーダンス整合回路６１Ｄの第２インダクタの磁束方向と、インピーダンス整合回路５２Ｄの第３インダクタの磁束方向とが直交するので、それらの間の磁界結合が抑制される。よって、送信回路から受信回路への不要波の侵入をさらに抑制できるので、受信信号の受信感度が劣化することを抑制できる。
なお、本変形例に係る各インピーダンス整合回路のインダクタの磁束方向の規定は、実施の形態に係る高周波モジュール１および変形例１〜４に係る高周波モジュールにも適用できる。すなわち、送信回路を構成するインピーダンス整合回路５２の第３インダクタの磁束方向が主面９１ａおよび９２ｂに平行な方向であり、受信回路を構成するインピーダンス整合回路６２、６２Ａ、６２Ｃ、６２Ｄ、６２Ｅの第１インダクタおよびインピーダンス整合回路６１、６１Ａ、６１Ｄの第２インダクタの磁束方向が主面９１ａおよび９２ｂに垂直な方向であってもよい。
（その他の実施の形態など）
以上、本発明の実施の形態に係る高周波モジュールおよび通信装置について、実施の形態およびその変形例を挙げて説明したが、本発明に係る高周波モジュールおよび通信装置は、上記実施の形態およびその変形例に限定されるものではない。上記実施の形態およびその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態およびその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールおよび通信装置を内蔵した各種機器も本発明に含まれる。
例えば、上記実施の形態およびその変形例に係る高周波モジュールおよび通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に、別の回路素子および配線などが挿入されていてもよい。
本発明は、マルチバンド対応のフロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 高周波モジュール
２ アンテナ
３ ＲＦ信号処理回路（ＲＦＩＣ）
４ ベースバンド信号処理回路（ＢＢＩＣ）
５ 通信装置
１１、１２ スイッチ
２１ デュプレクサ
２１Ｒ、２２Ｒ 受信フィルタ
２１Ｔ 送信フィルタ
３０ 電力増幅器
４０ 低雑音増幅器
５１、５２、５２Ｄ、６１、６１Ａ、６１Ｄ、６２、６２Ａ、６２Ｃ、６２Ｄ、６２Ｅ インピーダンス整合回路
８０ シールド電極層
９１ 実装基板
９１ａ、９１ｂ 主面
９１Ｇ グランド電極パターン
９２、９３ 樹脂部材
１１０ 入出力端子
１２０ 送信端子
１３０ 受信端子
１５０ 外部接続導体

Claims (12)

  1. 実装基板と、
    増幅素子を含み高周波信号を増幅する低雑音増幅器と、
    集積化された第１インダクタを含む第１集積型受動素子と、を備え、
    前記第１インダクタは、前記低雑音増幅器の入力端子と接続され、
    前記低雑音増幅器と前記第１集積型受動素子とは、前記実装基板の主面に垂直な方向に積層され、前記低雑音増幅器と前記第１集積型受動素子とが積層された第１積層体は、前記主面に実装されている、
    高周波モジュール。
  2. 前記低雑音増幅器は、前記増幅素子が実装された第１基板を有し、
    前記第１集積型受動素子は、前記第１インダクタが集積実装された第２基板を有し、
    前記第１基板および前記第２基板は、シリコンからなる、
    請求項１に記載の高周波モジュール。
  3. 前記第１インダクタは、前記低雑音増幅器の前段に配置される回路素子の出力インピーダンスと、前記低雑音増幅器の入力インピーダンスとの整合をとるためのインピーダンス整合素子である、
    請求項１または２に記載の高周波モジュール。
  4. さらに、
    高周波信号を電力増幅する電力増幅器と、
    前記電力増幅器の出力端子に接続され、前記電力増幅器と積層されずに前記主面に実装された第３インダクタとを備える、
    請求項１〜３のいずれか１項に記載の高周波モジュール。
  5. さらに、
    高周波信号を入出力する入出力端子と、
    前記低雑音増幅器に入力される高周波信号を伝送する信号経路と前記入出力端子との接続、および、前記電力増幅器から出力される高周波信号を伝送する信号経路と前記入出力端子との接続を切り替えるスイッチと、を備え、
    前記主面を平面視した場合、前記スイッチは、前記電力増幅器と前記第１積層体との間に配置されている、
    請求項４に記載の高周波モジュール。
  6. さらに、
    集積化された第２インダクタを含む第２集積型受動素子を備え、
    前記スイッチと前記第２集積型受動素子とは、前記主面に垂直な方向に積層され、前記スイッチと前記第２集積型受動素子とが積層された第２積層体は、前記実装基板に実装されている、
    請求項５に記載の高周波モジュール。
  7. さらに、
    前記主面に配置され、前記電力増幅器、前記第１積層体、および前記第２積層体の少なくとも一部を覆う樹脂部材を備え、
    前記低雑音増幅器は、前記実装基板を断面視した場合、前記実装基板と前記第１集積型受動素子との間に配置されており、
    前記スイッチは、前記実装基板を断面視した場合、前記実装基板と前記第２集積型受動素子との間に配置されており、
    前記電力増幅器、前記第１集積型受動素子および前記第２集積型受動素子は、前記樹脂部材の天面から露出している、
    請求項６に記載の高周波モジュール。
  8. さらに、
    前記樹脂部材の天面および側面を覆うように形成され、前記実装基板内のグランド電極と接続されたシールド電極層を備える、
    請求項７に記載の高周波モジュール。
  9. 前記第１インダクタの磁束方向は前記主面に垂直な方向であり、
    前記第３インダクタの磁束方向は、前記主面に平行な方向である、
    請求項４〜８のいずれか１項に記載の高周波モジュール。
  10. 前記実装基板は、互いに背向する第１主面および第２主面を有し、
    前記電力増幅器および前記第３インダクタは、前記第１主面に実装され、
    前記第１積層体は、前記第２主面に実装されている、
    請求項４〜９のいずれか１項に記載の高周波モジュール。
  11. 前記第１集積型受動素子は、前記実装基板を断面視した場合、前記実装基板と前記低雑音増幅器との間に配置されている、
    請求項１〜６のいずれか１項に記載の高周波モジュール。
  12. アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、
    前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する請求項１〜１１のいずれか１項に記載の高周波モジュールと、を備える、
    通信装置。
JP2018238364A 2018-12-20 2018-12-20 高周波モジュールおよび通信装置 Active JP6947153B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018238364A JP6947153B2 (ja) 2018-12-20 2018-12-20 高周波モジュールおよび通信装置
US16/569,910 US11107782B2 (en) 2018-12-20 2019-09-13 Radio frequency module and communication device
CN201911330176.2A CN111355513B (zh) 2018-12-20 2019-12-20 高频模块和通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018238364A JP6947153B2 (ja) 2018-12-20 2018-12-20 高周波モジュールおよび通信装置

Publications (2)

Publication Number Publication Date
JP2020102693A true JP2020102693A (ja) 2020-07-02
JP6947153B2 JP6947153B2 (ja) 2021-10-13

Family

ID=71096905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238364A Active JP6947153B2 (ja) 2018-12-20 2018-12-20 高周波モジュールおよび通信装置

Country Status (3)

Country Link
US (1) US11107782B2 (ja)
JP (1) JP6947153B2 (ja)
CN (1) CN111355513B (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044526A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2022102197A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュール及び通信装置
WO2022102689A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022113545A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール
WO2022113820A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置
WO2022113763A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置
WO2022123892A1 (ja) * 2020-12-07 2022-06-16 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022137892A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022145320A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波回路
WO2022176454A1 (ja) * 2021-02-22 2022-08-25 株式会社村田製作所 高周波モジュール及び通信装置
WO2022186132A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209736A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022230682A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2022259763A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2023047957A1 (ja) * 2021-09-27 2023-03-30 株式会社村田製作所 高周波モジュール、及び、通信装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
KR102526908B1 (ko) * 2018-11-02 2023-04-28 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈, 송신 전력 증폭기 및 통신 장치
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
JP2022032617A (ja) * 2020-08-13 2022-02-25 株式会社村田製作所 高周波モジュール及び通信装置
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
JP2022092960A (ja) * 2020-12-11 2022-06-23 株式会社村田製作所 高周波モジュール
CN112865835A (zh) * 2021-01-05 2021-05-28 上海闻泰信息技术有限公司 一种射频前端模组的封装结构及移动终端
CN114743996B (zh) * 2022-03-30 2023-12-08 象朵创芯微电子(苏州)有限公司 一种集成性无源器件滤波器、射频前端模组及电子设备
US20240071960A1 (en) * 2022-08-30 2024-02-29 Nxp Usa, Inc. Packaged power amplifier device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2003243570A (ja) * 2001-12-14 2003-08-29 Fujitsu Ltd 電子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP3973624B2 (ja) * 2003-12-24 2007-09-12 富士通株式会社 高周波デバイス
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
DE102004032928B4 (de) * 2004-07-07 2013-03-07 Epcos Ag RF-Modul mit verbesserter Integration
US8362481B2 (en) * 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
US8975981B2 (en) 2011-09-13 2015-03-10 Qualcomm Incorporated Impedance matching circuits with multiple configurations
WO2014017160A1 (ja) 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびモジュール搭載装置
WO2015130670A1 (en) 2014-02-25 2015-09-03 Skyworks Solutions, Inc. Systems, devices and methods related to improved radio-frequency modules
US9718678B2 (en) * 2014-09-25 2017-08-01 Infineon Technologies Ag Package arrangement, a package, and a method of manufacturing a package arrangement
US9978732B2 (en) 2014-09-30 2018-05-22 Skyworks Solutions, Inc. Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
US11050155B2 (en) * 2016-12-14 2021-06-29 Intel Corporation Microelectronic devices designed with mold patterning to create package-level components for high frequency communication systems
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
JP6725059B2 (ja) 2017-03-15 2020-07-15 株式会社村田製作所 高周波モジュール及び通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060523A (ja) * 2001-08-09 2003-02-28 Tdk Corp 無線通信モジュール
JP2003243570A (ja) * 2001-12-14 2003-08-29 Fujitsu Ltd 電子装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044526A1 (ja) * 2020-08-31 2022-03-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2022102197A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュール及び通信装置
WO2022102689A1 (ja) * 2020-11-13 2022-05-19 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022113545A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール
WO2022113820A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置
WO2022113763A1 (ja) * 2020-11-25 2022-06-02 株式会社村田製作所 高周波モジュール及び通信装置
WO2022123892A1 (ja) * 2020-12-07 2022-06-16 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022138514A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュール及び通信装置
WO2022137892A1 (ja) * 2020-12-24 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022145320A1 (ja) * 2020-12-28 2022-07-07 株式会社村田製作所 高周波回路
WO2022176454A1 (ja) * 2021-02-22 2022-08-25 株式会社村田製作所 高周波モジュール及び通信装置
WO2022186132A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209736A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022230682A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置
WO2022259763A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2023047957A1 (ja) * 2021-09-27 2023-03-30 株式会社村田製作所 高周波モジュール、及び、通信装置

Also Published As

Publication number Publication date
CN111355513A (zh) 2020-06-30
US11107782B2 (en) 2021-08-31
JP6947153B2 (ja) 2021-10-13
US20200203291A1 (en) 2020-06-25
CN111355513B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
JP6947153B2 (ja) 高周波モジュールおよび通信装置
US11757478B2 (en) Radio frequency module and communication device
WO2018123698A1 (ja) 高周波モジュールおよび通信装置
US20210219419A1 (en) Radio frequency module and communication device
CN213213459U (zh) 高频模块和通信装置
CN214900861U (zh) 高频模块和通信装置
US20210359661A1 (en) High-frequency module and communication apparatus
US11152961B2 (en) Radio frequency module and communication device
CN213879810U (zh) 高频模块和通信装置
JP2021048565A (ja) 高周波モジュールおよび通信装置
JP2021052376A (ja) 高周波モジュールおよび通信装置
US11923885B2 (en) High-frequency module and communication apparatus
CN214851215U (zh) 高频模块和通信装置
US11431363B2 (en) Radio frequency module and communication device
CN214851214U (zh) 高频模块和通信装置
CN216851961U (zh) 高频模块和通信装置
CN216699996U (zh) 高频模块和通信装置
JP2021048561A (ja) 高周波モジュールおよび通信装置
US11483023B2 (en) Radio-frequency module and communication device
US11418225B2 (en) Radio frequency module and communication device
WO2021241339A1 (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6947153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150