CN214900861U - 高频模块和通信装置 - Google Patents

高频模块和通信装置 Download PDF

Info

Publication number
CN214900861U
CN214900861U CN202120503180.0U CN202120503180U CN214900861U CN 214900861 U CN214900861 U CN 214900861U CN 202120503180 U CN202120503180 U CN 202120503180U CN 214900861 U CN214900861 U CN 214900861U
Authority
CN
China
Prior art keywords
main surface
circuit
power amplifier
disposed
frequency module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120503180.0U
Other languages
English (en)
Inventor
泽田曜一
篠崎崇行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202122859510.2U priority Critical patent/CN216699995U/zh
Application granted granted Critical
Publication of CN214900861U publication Critical patent/CN214900861U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Abstract

提供一种高频模块和通信装置。高频模块(1)具备：模块基板(91)，其具有彼此相向的主面(91a及91b)；功率放大器(10A)，其放大发送信号；第一电路部件；以及PA控制电路(80)，其控制功率放大器(10A)，其中，功率放大器(10A)与PA控制电路(80)层叠在主面(91a)上，第一电路部件配置于主面(91b)。

Description

高频模块和通信装置
技术领域
本实用新型涉及一种高频模块和通信装置。
背景技术
在便携式电话等移动体通信设备中搭载有对高频发送信号进行放大的功率放大器。专利文献1中公开了一种具备传输发送信号的PA电路(发送放大电路)和传输接收信号的LNA电路(接收放大电路)的前端电路(RF模块)。在发送放大电路中配置有对功率放大器的放大特性进行控制的PA控制部，在接收放大电路中配置有对低噪声放大器的放大特性进行控制的LNA控制部。
现有技术文献
专利文献
专利文献1：日本特开2018-137522号公报
实用新型内容
实用新型要解决的问题
然而，在专利文献1中公开的RF模块中，由于输出高输出的发送信号的功率放大器的发热，在发送放大电路中会局部地发生温度上升，在功率放大器与PA控制部之间产生温度不均，因此产生功率放大器的输出特性劣化的问题。
本实用新型是为了解决上述问题而完成的，其目的在于提供一种使功率放大器的输出特性的劣化得以抑制的高频模块和通信装置。
用于解决问题的方案
为了实现上述目的，本实用新型的一个方式所涉及的高频模块具备：模块基板，其具有彼此相向的第一主面和第二主面；功率放大器，其放大发送信号；第一电路部件；以及控制电路，其控制所述功率放大器，其中，所述功率放大器与所述控制电路层叠在所述第一主面上，所述第一电路部件配置于所述第二主面。
优选地，所述功率放大器配置在所述第一主面上，所述控制电路配置在所述功率放大器上。
优选地，所述高频模块还具备：配置于所述第二主面的多个外部连接端子；以及散热用通路导体，其与所述功率放大器的地电极连接，从所述第一主面起到达所述第二主面，所述散热用通路导体在所述第二主面与所述多个外部连接端子中的被设定为地电位的外部连接端子连接。
优选地，所述第一电路部件是配置于所述第二主面的对接收信号进行放大的低噪声放大器。
优选地，所述高频模块还具备：第一开关，其配置于所述功率放大器的输入端子侧；以及第二开关，其配置于所述功率放大器的输出端子侧，所述第一开关及所述第二开关中的至少1个开关以及所述控制电路包含于1个半导体集成电路，所述功率放大器与所述半导体集成电路层叠在所述第一主面上。
优选地，形成于所述控制电路的第一输入输出电极与形成于所述功率放大器的第二输入输出电极以不经由所述模块基板的方式直接连接。
优选地，所述功率放大器具有第一放大元件和第二放大元件，所述高频模块还具备具有第一线圈和第二线圈的输出变压器，所述第一线圈的一端与所述第一放大元件的输出端子连接，所述第一线圈的另一端与所述第二放大元件的输出端子连接，所述第二线圈的一端与所述功率放大器的输出端子连接，所述功率放大器和所述输出变压器构成了发送放大电路。
优选地，所述输出变压器配置于所述第一主面，在俯视所述模块基板的情况下，在所述第二主面上的与所述输出变压器重叠的区域没有配置电路部件。
优选地，所述输出变压器配置于所述第二主面，在俯视所述模块基板的情况下，在所述第一主面上的与所述输出变压器重叠的区域没有配置电路部件。
优选地，所述输出变压器形成于所述模块基板的所述第一主面与所述第二主面之间的内部，在俯视所述模块基板的情况下，在所述第一主面上的与所述输出变压器重叠的区域以及所述第二主面上的与所述输出变压器重叠的区域没有配置电路部件。
优选地，所述输出变压器形成于所述模块基板的所述第一主面与所述第二主面之间的内部，且形成为接近所述第一主面和所述第二主面中的一方，在俯视所述模块基板的情况下，在所述第一主面和所述第二主面中的所述一方的与所述输出变压器重叠的区域没有配置电路部件，在俯视所述模块基板的情况下，在所述第一主面和所述第二主面中的另一方的与所述输出变压器重叠的区域配置有电路部件。
本实用新型的一个方式所涉及的通信装置具备：天线；射频信号处理电路，其对利用所述天线发送接收的高频信号进行处理；以及上述的高频模块，其在所述天线与所述射频信号处理电路之间传输所述高频信号。
实用新型的效果
根据本实用新型，能够提供使功率放大器的输出特性的劣化得以抑制的高频模块和通信装置。
附图说明
图1是实施方式所涉及的高频模块和通信装置的电路结构图。
图2是发送放大电路的电路结构图。
图3A是实施例1所涉及的高频模块的平面结构概要图。
图3B是实施例1所涉及的高频模块的截面结构概要图。
图4A是变形例1所涉及的输出变压器的截面结构概要图。
图4B是变形例2所涉及的输出变压器的截面结构概要图。
图4C是变形例3所涉及的输出变压器的截面结构概要图。
图5是变形例4所涉及的高频模块的截面结构概要图。
图6A是实施例2所涉及的高频模块的平面结构概要图。
图6B是实施例2所涉及的高频模块的截面结构概要图。
具体实施方式
下面，详细说明本实用新型的实施方式。此外，下面说明的实施方式均表示总括性或具体的例子。下面的实施方式所示的数值、形状、材料、结构要素、结构要素的配置及连接方式等是一个例子，其主旨并不在于限定本实用新型。将下面的实施例和变形例的结构要素中的未记载于独立权利要求的结构要素作为任意的结构要素来进行说明。另外，附图所示的结构要素的大小或者大小之比未必是严格的。在各图中，对实质上相同的结构标注相同的标记，有时省略或简化重复的说明。
另外，下面，平行和垂直等表示要素之间的关系性的用语、矩形形状等表示要素的形状的用语以及数值范围表示实质上等同的范围，例如还包括百分之几左右的差异，而不是仅表示严格的含义。
另外，下面，在安装于基板的A、B及C中，“在俯视基板(或基板的主面)时，在A与B之间配置有C”表示：在俯视基板时，将A内的任意的点与B内的任意的点连结的多个线段中的至少1个经过C的区域。另外，俯视基板表示：将基板和安装于基板的电路元件正投影到与基板的主面平行的平面来进行观察。
另外，下面，“发送路径”表示由传播高频发送信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。另外，“接收路径”表示由传播高频接收信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。另外，“发送接收路径”表示由传播高频发送信号和高频接收信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。
另外，下面，“A与B连接”不仅适用于A与B在物理上连接的情况，也适用于A与B电连接的情况。
(实施方式)
[1.高频模块1和通信装置5的电路结构]
图1是实施方式所涉及的高频模块1和通信装置5的电路结构图。如该图所示，通信装置5具备高频模块1、天线2、RF(Radio Frequency：射频)信号处理电路(RFIC)3以及基带信号处理电路(BBIC)4。
RFIC 3是对利用天线2发送接收的高频信号进行处理的RF信号处理电路。具体地说，RFIC 3对经由高频模块1的接收路径输入的接收信号通过下变频等进行信号处理，将该信号处理后生成的接收信号输出到BBIC 4。另外，RFIC 3对从BBIC 4输入的发送信号通过上变频等进行信号处理，将该信号处理后生成的发送信号输出到高频模块1的发送路径。
BBIC 4是使用频率比在高频模块1中传输的高频信号的频率低的中间频带来进行信号处理的电路。由BBIC 4处理后的信号例如被用作图像信号以显示图像，或者被用作声音信号以借助扬声器进行通话。
另外，RFIC 3还具有基于所使用的通信频段(频带)来控制高频模块1所具有的开关51、52、53、54的连接的作为控制部的功能。具体地说，RFIC 3通过控制信号(未图示)来切换高频模块1所具有的开关51～54的连接。具体地说，RFIC 3将用于控制开关51～54的数字控制信号输出到PA控制电路80。高频模块1的PA控制电路80根据从RFIC 3输入的数字控制信号来向开关51～54输出数字控制信号，由此对开关51～54的连接和非连接进行控制。
另外，RFIC 3还具有对高频模块1所具有的发送放大电路10的放大元件11～13的增益、向放大元件11～13供给的电源电压Vcc和偏置电压Vbias进行控制的作为控制部的功能。具体地说，RFIC 3将MIPI和GPIO等数字控制信号输出到高频模块1的控制信号端子130。高频模块1的PA控制电路80根据经由控制信号端子130输入的数字控制信号来向放大元件11～13输出控制信号、电源电压Vcc或偏置电压Vbias，由此调整放大元件11～13的增益。此外，也可以是，从RFIC 3接受对放大元件11～13的增益进行控制的数字控制信号的控制信号端子与从RFIC 3接受对向放大元件11～13供给的电源电压Vcc和偏置电压Vbias进行控制的数字控制信号的控制信号端子不同。另外，控制部也可以设置于RFIC 3的外部，例如也可以设置于BBIC 4。
天线2与高频模块1的天线连接端子100连接，辐射从高频模块1输出的高频信号，另外，接收来自外部的高频信号后输出到高频模块1。
此外，在本实施方式所涉及的通信装置5中，天线2和BBIC 4不是必需的结构要素。
接着，说明高频模块1的详细结构。
如图1所示，高频模块1具备天线连接端子100、发送放大电路10、低噪声放大器20、发送滤波器30T及40T、接收滤波器30R及40R、PA控制电路80、匹配电路61、62、63及64、开关51、52、53及54以及同向双工器35。
天线连接端子100是输入输出端子的一例，是与天线2连接的天线公共端子。
发送放大电路10是对从发送输入端子111及112输入的通信频段A和通信频段B的发送信号进行放大的差动放大型的放大电路。
PA控制电路80根据经由控制信号端子130输入的数字控制信号MIPI和GPIO等来调整发送放大电路10所具有的放大元件11～13的增益。PA控制电路80也可以由半导体IC(Integrated Circuit：集成电路)形成。半导体IC例如由CMOS(Complementary MetalOxide Semiconductor：互补金属氧化物半导体)构成。具体地说，是通过SOI(Silicon OnInsulator：绝缘体上的硅)工艺来形成的。由此，能够廉价地制造半导体IC。此外，半导体IC也可以由GaAs、SiGe以及GaN中的至少任一个构成。由此，能够输出具有高质量的放大性能和噪声性能的高频信号。
低噪声放大器20是将通信频段A和通信频段B的高频信号以低噪声的方式进行放大后输出到接收输出端子120的放大器。
发送滤波器30T配置于将发送放大电路10与天线连接端子100连结的发送路径AT，使被发送放大电路10放大后的发送信号中的通信频段A的发送带的发送信号通过。另外，发送滤波器40T配置于将发送放大电路10与天线连接端子100连结的发送路径BT，使被发送放大电路10放大后的发送信号中的通信频段B的发送带的发送信号通过。
接收滤波器30R配置于将低噪声放大器20与天线连接端子100连结的接收路径AR，使从天线连接端子100输入的接收信号中的通信频段A的接收带的接收信号通过。另外，接收滤波器40R配置于将低噪声放大器20与天线连接端子100连结的接收路径BR，使从天线连接端子100输入的接收信号中的通信频段B的接收带的接收信号通过。
发送滤波器30T和接收滤波器30R构成了以通信频段A为通带的双工器30。双工器30将通信频段A的发送信号和接收信号以频分双工(FDD：Frequency Division Duplex)方式进行传输。另外，发送滤波器40T和接收滤波器40R构成了以通信频段B为通带的双工器40。双工器40将通信频段B的发送信号和接收信号以FDD方式进行传输。
此外，双工器30及40中的各双工器也可以是仅由多个发送滤波器构成的多工器、仅由多个接收滤波器构成的多工器、由多个双工器构成的多工器。另外，发送滤波器30T和接收滤波器30R也可以不构成双工器30，也可以是以时分双工(TDD：Time DivisionDuplex)方式进行传输的滤波器。在该情况下，在发送滤波器30T和接收滤波器30R的前级和后级中的至少一方配置用于在发送与接收之间切换的开关。
匹配电路61配置于将开关53与双工器30连结的路径，取得同向双工器35及开关53与双工器30的阻抗匹配。匹配电路62配置于将开关53与双工器40连结的路径，取得同向双工器35及开关53与双工器40的阻抗匹配。
匹配电路63配置于将发送放大电路10与发送滤波器30T及40T连结的发送路径，取得发送放大电路10与发送滤波器30T及40T的阻抗匹配。匹配电路64配置于将低噪声放大器20与接收滤波器30R及40R连结的接收路径，取得低噪声放大器20与接收滤波器30R及40R的阻抗匹配。
开关51是第二开关的一例，具有公共端子和2个选择端子。开关51的公共端子经由匹配电路63来与发送放大电路10的输出端子连接。换言之，开关51是配置于功率放大器10A(图2参照)的输出端子侧的第二开关。开关51的一方的选择端子与发送滤波器30T连接，开关51的另一方的选择端子与发送滤波器40T连接。在该连接结构中，开关51在将发送放大电路10与发送滤波器30T连接以及将发送放大电路10与发送滤波器40T连接之间进行切换。开关51例如由SPDT(Single Pole Double Throw：单刀双掷)型的开关电路构成。
开关52具有公共端子和2个选择端子。开关52的公共端子经由匹配电路64来与低噪声放大器20的输入端子连接。开关52的一方的选择端子与接收滤波器30R连接，开关52的另一方的选择端子与接收滤波器40R连接。在该连接结构中，开关52对低噪声放大器20与接收滤波器30R的连接和非连接进行切换，对低噪声放大器20与接收滤波器40R的连接和非连接进行切换。开关52例如由SPDT型的开关电路构成。
开关53是天线开关的一例，经由同向双工器35来与天线连接端子100连接，在(1)将天线连接端子100与发送路径AT及接收路径AR连接、以及(2)将天线连接端子100与发送路径BT及接收路径BR连接之间进行切换。此外，开关53由能够同时进行上述(1)和(2)的连接的多连接型的开关电路构成。
开关54是第一开关的一例，具有公共端子和2个选择端子。开关54的公共端子与发送放大电路10的输入端子连接。换言之，开关54是配置于功率放大器10A的输入端子侧的第一开关。开关54的一方的选择端子与发送输入端子111连接，开关54的另一方的选择端子与发送输入端子112连接。在该连接结构中，开关54在将发送放大电路10与发送输入端子111连接以及将发送放大电路10与发送输入端子112连接之间进行切换。开关51例如由SPDT型的开关电路构成。
在该情况下，从发送输入端子111例如输入通信频段A的发送信号，从发送输入端子112例如输入通信频段B的发送信号。另外，也可以是，从发送输入端子111例如输入第四代移动通信系统(4G)中的通信频段A或B的发送信号，从发送输入端子112例如输入第五代移动通信系统(5G)中的通信频段A或B的发送信号。
此外，开关54也可以具有以下结构：公共端子与发送输入端子连接，一方的选择端子与放大通信频段A的发送信号的第一发送放大电路连接，另一方的选择端子与放大通信频段B的发送信号的第二发送放大电路连接。
在该情况下，从发送输入端子111例如输入通信频段A和通信频段B的发送信号。另外，也可以是，从发送输入端子112例如输入4G中的通信频段A的发送信号和5G中的通信频段B的发送信号。
另外，开关54也可以由具有2个公共端子和2个选择端子的DPDT(Double PoleDouble Throw：双刀双掷)型的开关电路构成。在该情况下，发送输入端子111与一方的公共端子连接，发送输入端子112与另一方的公共端子连接。另外，一方的公共端子与放大通信频段A的发送信号的第一发送放大电路连接，另一方的公共端子与放大通信频段B的发送信号的第二发送放大电路连接。在该连接结构中，开关54对一方的公共端子与一方的选择端子的连接以及一方的公共端子与另一方的选择端子的连接进行切换，另外，对另一方的公共端子与一方的选择端子的连接以及另一方的公共端子与另一方的选择端子的连接进行切换。
在该情况下，例如，从发送输入端子111输入通信频段A的发送信号，从发送输入端子112输入通信频段B的发送信号。另外，例如也可以是，从发送输入端子111输入4G中的通信频段A和通信频段B的发送信号，从发送输入端子112输入5G中的通信频段A和通信频段B的发送信号。
同向双工器35是多工器的一例，由滤波器35L及35H构成。滤波器35L是以包含通信频段A及B的频率范围为通带的滤波器，滤波器35H是以与包含通信频段A及B的频率范围不同的其它频率范围为通带的滤波器。滤波器35L的一方的端子和滤波器35H的一方的端子共同连接于天线连接端子100。滤波器35L及35H例如分别是由芯片状的电感器和电容器中的至少一方构成的LC滤波器。此外，在包含通信频段A及B的频率范围位于比上述其它频率范围靠低频侧的位置的情况下，滤波器35L可以是低通滤波器，另外，滤波器35H可以是高通滤波器。
此外，上述的发送滤波器30T、40T、接收滤波器30R、以及40R例如可以是使用SAW(Surface Acoustic Wave：声表面波)的弹性波滤波器、使用BAW(Bulk Acoustic Wave：体声波)的弹性波滤波器、LC谐振滤波器、以及电介质滤波器中的任一个，而且不限定于它们。
另外，匹配电路61～64不是本实用新型所涉及的高频模块所必需的结构要素。
在高频模块1的结构中，发送放大电路10、匹配电路63、开关51、发送滤波器30T、匹配电路61、开关53以及滤波器35L构成向天线连接端子100传输通信频段A的发送信号的第一发送电路。另外，滤波器35L、开关53、匹配电路61、接收滤波器30R、开关52、匹配电路64以及低噪声放大器20构成从天线2经由天线连接端子100传输通信频段A的接收信号的第一接收电路。
另外，发送放大电路10、匹配电路63、开关51、发送滤波器40T、匹配电路62、开关53以及滤波器35L构成向天线连接端子100传输通信频段B的发送信号的第二发送电路。另外，滤波器35L、开关53、匹配电路62、接收滤波器40R、开关52、匹配电路64以及低噪声放大器20构成从天线2经由天线连接端子100传输通信频段B的接收信号的第二接收电路。
根据上述电路结构，高频模块1能够执行通信频段A和通信频段B中的任一个通信频段的高频信号的发送、接收、以及发送接收中的至少任一个。并且，高频模块1还能够执行通信频段A和通信频段B的高频信号的同时发送、同时接收以及同时发送接收中的至少任一个。
此外，在本实用新型所涉及的高频模块中，上述2个发送电路和上述2个接收电路也可以不经由开关53来与天线连接端子100连接，上述2个发送电路和上述2个接收电路也可以经由不同的端子来与天线2连接。另外，本实用新型所涉及的高频模块只要具有第一发送电路和第二发送电路中的至少1个即可。
另外，在本实用新型所涉及的高频模块中，第一发送电路只要具有在发送滤波器30T、开关51、53、匹配电路61及63中的至少1个以及发送放大电路10即可。另外，第二发送电路只要具有在发送滤波器40T、开关51、53、匹配电路62及63中的至少1个以及发送放大电路10即可。
另外，低噪声放大器20和开关51～54也可以形成于1个半导体IC。半导体IC例如由CMOS构成。具体地说，是通过SOI工艺来形成的。由此，能够廉价地制造半导体IC。此外，半导体IC也可以由GaAs、SiGe以及GaN中的至少任一个构成。由此，能够输出具有高质量的放大性能和噪声性能的高频信号。
图2是实施方式所涉及的发送放大电路10的电路结构图。如该图所示，发送放大电路10具有：输入端子115和输出端子116；放大元件12(第一放大元件)及13(第二放大元件)；放大元件11(第三放大元件)；级间变压器(变压器)14；电容器16；以及输出变压器(巴伦(Balun)：非平衡-平衡变换元件)15。
级间变压器14由初级侧线圈14a和次级侧线圈14b构成。
放大元件11的输入端子与输入端子115连接，放大元件11的输出端子与级间变压器14的非平衡端子连接。级间变压器14的一方的平衡端子与放大元件12的输入端子连接，级间变压器14的另一方的平衡端子与放大元件13的输入端子连接。
从输入端子115输入的高频信号在放大元件11被施加了偏置电压Vcc1的状态下被放大元件11放大。放大后的高频信号被级间变压器14进行非平衡-平衡变换。此时，从级间变压器14的一方的平衡端子输出非反相输入信号，从级间变压器14的另一方的平衡端子输出反相输入信号。
输出变压器15由初级侧线圈(第一线圈)15a和次级侧线圈(第二线圈)15b构成。初级侧线圈15a的一端与放大元件12的输出端子连接，初级侧线圈15a的另一端与放大元件13的输出端子连接。另外，偏置电压Vcc2被提供到初级侧线圈15a的中点。次级侧线圈15b的一端与输出端子116连接，次级侧线圈15b的另一端与地连接。换言之，输出变压器15连接于放大元件12的输出端子及放大元件13的输出端子与输出端子116之间。
电容器16连接于放大元件12的输出端子与放大元件13的输出端子之间。
被放大元件12放大后的非反相输入信号和被放大元件13放大后的反相输入信号维持着反相位被输出变压器15和电容器16进行阻抗变换。也就是说，通过输出变压器15和电容器16，使输出端子116处的功率放大器10A的输出阻抗与图1中示出的匹配电路63、开关51、发送滤波器30T及40T的输入阻抗取得阻抗匹配。此外，连接于将输出端子116与次级侧线圈15b连结的路径同地之间的电容元件也有助于上述阻抗匹配。此外，上述电容元件也可以串联配置在将输出端子116与次级侧线圈15b连结的路径上，另外，也可以不存在上述电容元件。
在此，放大元件11～13、级间变压器14以及电容器16形成了功率放大器10A。特别是，放大元件11～13和级间变压器14很多情况下一体形成，如单芯片化或者安装在同一基板上等。与此相对，输出变压器15与高输出的发送信号对应地需要高的Q值，因此不与放大元件11～13及级间变压器14等一体形成。也就是说，构成发送放大电路10的电路部件中的除输出变压器15以外的电路部件构成了功率放大器10A。
此外，放大元件11和电容器16也可以不包含于功率放大器10A。
根据发送放大电路10的电路结构，放大元件12及13以反相相位进行动作。此时，放大元件12及13在基波下的电流为反相相位、也就是说向相反方向流动，因此基波的电流不再流向配置于与放大元件12及13相距大致相等距离的位置的地布线和电源布线。因此，能够忽视不需要的电流向上述布线的流入，因此能够抑制在以往的发送放大电路中会出现的功率增益(power gain)的下降。另外，被放大元件12及13放大后的非反相信号和反相信号被合成，因此能够抵消同样地叠加于两个信号的噪声成分，从而能够减少例如谐波成分等不需要的波。
此外，放大元件11不是发送放大电路10所必需的结构要素。另外，将非平衡输入信号变换为非反相输入信号和反相输入信号的单元不限于级间变压器14。另外，电容器16不是在阻抗匹配中必需的结构要素。
另外，放大元件11～13和低噪声放大器20例如由以Si系的CMOS(ComplementaryMetal Oxide Semiconductor：互补金属氧化物半导体)或GaAs为材料的场效应型晶体管(FET)或异质结双极型晶体管(HBT)等构成。
此外，发送放大电路10也可以是不由差动放大型的功率放大器10A构成、而是由以非平衡信号为输入信号、以非平衡信号为输出信号的所谓单端型的放大元件构成的放大器。
在此，在具有发送放大电路和控制电路的高频模块中，由于输出高输出的发送信号的放大元件的发热，在发送放大电路中局部地发生温度上升，在发送放大电路与控制电路之间发生温度不均。发送放大电路的放大元件的放大特性具有温度依赖性。因此，当在发送放大电路与控制电路之间发生温度不均时，产生发送放大电路的输出特性劣化的问题。
与此相对，在本实施方式所涉及的高频模块1中，具有使发送放大电路10的输出特性的劣化得以抑制的结构。
另外，在将上述高频模块1安装在1个安装基板上的情况下，构成发送放大电路10的电路元件(放大元件11～13、级间变压器14、输出变压器15、电容器16)的数量多，因此高频模块1会大型化。另外，当为了小型化而高密度安装时，从放大元件12及13输出的高输出的发送信号对构成高频模块1的电路部件造成干扰，从而产生从高频模块1输出的高频信号的信号质量劣化的问题。
下面，说明使发送放大电路10的输出特性的劣化得以抑制的小型的高频模块1的结构。
[2.实施例1所涉及的高频模块1A的电路元件配置结构]
图3A是实施例1所涉及的高频模块1A的平面结构概要图。另外，图3B是实施例1所涉及的高频模块1A的截面结构概要图，具体地说，是图3A的IIIB-IIIB线处的截面图。此外，图3A的(a)中示出了从z轴正方向侧观察模块基板91的彼此相向的主面91a及91b中的主面91a的情况下的电路元件的配置图。另一方面，图3A的(b)中示出了透视从z轴正方向侧观察主面91b的情况下的电路元件的配置所得到的图。另外，图3A中以虚线示出了形成于模块基板91内的输出变压器15。
实施例1所涉及的高频模块1A具体地示出了构成实施方式所涉及的高频模块1的各电路元件的配置结构。
如图3A和图3B所示，本实施例所涉及的高频模块1A除了具有图1中示出的电路结构以外，还具有模块基板91、树脂构件92及93以及外部连接端子150。
模块基板91具有彼此相向的主面91a(第一主面)和主面91b(第二主面)，是安装上述发送电路和上述接收电路的基板。作为模块基板91，例如使用具有多个电介质层的层叠构造的低温共烧陶瓷(Low Temperature Co-fired Ceramics：LTCC)基板、高温共烧陶瓷(High Temperature Co-fired Ceramics：HTCC)基板、部件内置基板、具有重新布线层(Redistribution Layer：RDL)的基板、或者印刷电路板等。
树脂构件92配置于模块基板91的主面91a，覆盖上述发送电路的一部分、上述接收电路的一部分以及模块基板91的主面91a，具有确保构成上述发送电路和上述接收电路的电路元件的机械强度和耐湿性等的可靠性的功能。树脂构件93配置于模块基板91的主面91b，覆盖上述发送电路的一部分、上述接收电路的一部分以及模块基板91的主面91b，具有确保构成上述发送电路和上述接收电路的电路元件的机械强度和耐湿性等的可靠性的功能。此外，树脂构件92及93不是本实用新型所涉及的高频模块所必需的结构要素。
如图3A和图3B所示，在本实施例所涉及的高频模块1A中，功率放大器10A、PA控制电路80、开关54、双工器30、40、匹配电路61～64以及同向双工器35配置于模块基板91的主面91a(第一主面)。另一方面，低噪声放大器20、开关51～53配置于模块基板91的主面91b(第二主面)。另外，输出变压器15配置于模块基板91的内部。并且，包括PA控制电路80和开关54的半导体IC 70与功率放大器10A层叠在主面91a上。
即，在本实施例中，功率放大器10A与PA控制电路80层叠在主面91a(第一主面)上。另一方面，低噪声放大器20是第一电路部件，安装于主面91b(第二主面)。
此外，双工器30、40、开关54、匹配电路61～64、同向双工器35安装于主面91a(第一主面)，但是也可以安装于主面91b(第二主面)。另外，开关51～53安装于主面91b(第二主面)，但是也可以安装于主面91a(第一主面)。另外，配置于主面91b的第一电路部件也可以不是低噪声放大器20，也可以是其它电路部件。
根据上述结构，输出高输出的发送信号而发热量多的功率放大器10A与PA控制电路80相层叠，因此能够减少功率放大器10A与PA控制电路80之间的温度差。因此，功率放大器10A与PA控制电路80被配置在相同的温度环境下，因此能够提高通过PA控制电路80的控制来进行动作的放大元件12及13的响应精度。由此，能够通过PA控制电路80来高精度地控制放大元件12及13的放大特性，因此能够优化该放大特性。因此，能够抑制发送放大电路10的输出特性的劣化。
另外，发送放大电路10至少具有放大元件12、13、级间变压器14以及输出变压器15，部件数量变多从而安装面积变大，因此有高频模块大型化的趋势。
与此相对，根据本实施例所涉及的高频模块1A的上述结构，发送放大电路10的功率放大器10A以及第一电路部件被分配地配置到模块基板91的两个面，因此能够使高频模块1A小型化。
另外，在如本实施例那样第一电路部件是低噪声放大器20的情况下，放大发送信号的功率放大器10A与放大接收信号的低噪声放大器20被分配地配置到两个面，因此能够提高发送接收间的隔离度。另外，低噪声放大器20与PA控制电路80以将模块基板91夹在中间的方式配置，因此能够抑制因来自输入到PA控制电路80或从PA控制电路80输出的控制信号的数字噪声引起的接收灵敏度的劣化。
此外，期望的是，模块基板91具有多个电介质层层叠而成的多层构造，该多个电介质层中的至少1个形成有地电极图案。由此，模块基板91的电磁场屏蔽功能提高。
另外，在本实施例中，功率放大器10A直接配置在主面91a上，PA控制电路80配置在功率放大器10A上。也就是说，模块基板91、功率放大器10A以及PA控制电路80按此顺序进行层叠。
据此，易于将功率放大器10A的发热扩散到模块基板91侧，因此高频模块1A的散热性提高。另外，能够抑制PA控制电路80受到来自功率放大器10A的热损伤。
另外，在本实施例所涉及的高频模块1A中，PA控制电路80和开关54包括在1个半导体IC 70中，半导体IC 70配置于主面91a(第一主面)。
由此，发送放大电路10与同发送放大电路10连接的PA控制电路80及开关54进行层叠，因此能够使高频模块1A更进一步小型化。
此外，半导体IC 70也可以包括开关51来代替开关54。另外，半导体IC 70也可以包括开关51及54这两方。
另外，在本实施例中，如图3B所示，形成于半导体IC 70的上表面(图3B中的z轴正方向侧的面)的输入输出电极与形成于功率放大器10A的上表面(图3B中的z轴正方向侧的面)的输入输出电极以不经由模块基板91的方式被接合线直接连接。具体地说，形成于半导体IC 70的PA控制电路80的电极(第一输入输出电极)与形成于功率放大器10A的电极(第二输入输出电极)以不经由模块基板91的方式被接合线直接连接。
据此，能够使将PA控制电路80与功率放大器10A连接的控制布线短，因此能够抑制来自该控制布线的噪声的产生。
此外，将PA控制电路80的电极与功率放大器10A的电极直接连接的控制布线不限于接合线，也可以是形成于半导体IC 70的侧面的侧面布线，另外，也可以是在半导体IC 70的内部沿主面91a的法线方向延伸设置的通路导体。
此外，也可以是，功率放大器10A的放大元件12及13以GaAs为材料，半导体IC 70以Si为材料。在该情况下，相比于GaAs，Si的热导率更高，因此，首先，功率放大器10A中的局部性发热传导至半导体IC 70，热扩散到功率放大器10A和半导体IC 70的层叠体的整体。在该整体性的热扩散之后，借助功率放大器10A向模块基板91散热，因此散热效率提高。
另外，在本实施例所涉及的高频模块1A中，在模块基板91的主面91b侧配置有多个外部连接端子150。高频模块1A与配置于高频模块1A的z轴负方向侧的外部基板经由多个外部连接端子150来进行电信号的交换。如图3A的(b)所示，多个外部连接端子包括天线连接端子100、发送输入端子111、112以及接收输出端子120。另外，多个外部连接端子150中的几个被设定为外部基板的地电位。在主面91a及91b中的与外部基板相向的主面91b，不配置难以降低高度的功率放大器10A，而是配置有容易降低高度的低噪声放大器20，因此能够使高频模块1A整体高度降低。另外，在对接收电路的接收灵敏度的影响大的低噪声放大器20的周围配置多个被应用为地电极的外部连接端子150，因此能够抑制接收电路的接收灵敏度的劣化。
另外，功率放大器10A是高频模块1A所具有的电路部件中发热量大的部件。为了提高高频模块1A的散热性，利用具有小的热阻的散热路径将功率放大器10A的发热散出到外部基板是很重要的。假如在将功率放大器10A安装于主面91b的情况下，与功率放大器10A连接的电极布线被配置在主面91b上。因此，作为散热路径，会包括仅经由主面91b上的(沿着xy平面方向的)平面布线图案的散热路径。上述平面布线图案由金属薄膜形成，因此热阻大。因此，在将功率放大器10A配置在主面91b上的情况下，散热性会下降。
与此相对，本实施例所涉及的高频模块1A如图3B所示那样还具备从主面91a起到达主面91b的散热用通路导体95V，该散热用通路导体95V在主面91a处与功率放大器10A的地电极连接。另外，散热用通路导体95V在主面91b处与多个外部连接端子150中的被设定为地电位的外部连接端子150连接。
据此，在将功率放大器10A安装到主面91a的情况下，能够借助散热用通路导体95V将功率放大器10A与外部连接端子150连接。因此，作为功率放大器10A的散热路径，能够排除仅经由模块基板91内的布线中的热阻大的沿着xy平面方向的平面布线图案的散热路径。因此，能够提供提高了从功率放大器10A向外部基板的散热性的小型的高频模块1A。
此外，低噪声放大器20、开关51～53也可以包括在1个半导体IC中。由此，能够使高频模块1A小型化。
另外，在本实施例所涉及的高频模块1A中，输出变压器15以内置的方式形成于模块基板91。
在此，如图3A和图3B所示，在俯视模块基板91的情况下，在输出变压器15与低噪声放大器20之间配置有被设定为地电位的外部连接端子150。
由此，由被设定为地电位的外部连接端子150将传输高输出的发送信号的输出变压器15与传输接收信号的低噪声放大器20隔离，因此发送接收间的隔离度被强化。
另外，期望的是，如图3A和图3B所示，在俯视模块基板91的情况下，在主面91a上的与输出变压器15的形成区域重叠的区域以及主面91b上的与输出变压器15的形成区域重叠的区域，没有配置电路部件。
输出变压器15传输被功率放大器10A放大后的高输出的发送信号，因此期望的是，构成输出变压器15的电感器的Q值高。当在上述俯视下与输出变压器15重叠的区域存在电路部件时，上述电感器所形成的电磁场受到该电路部件的影响从而该电感器的Q值下降，从输出变压器15输出的发送信号的功率下降。与此相对，根据上述结构，能够抑制发送放大电路10的放大性能的下降。
此外，在本实施例中，输出变压器15形成于主面91a与主面91b之间的模块基板91的内部且形成在主面91b附近。在该情况下，也可以是，在俯视模块基板91的情况下，在主面91b的与输出变压器15的形成区域重叠的区域，没有配置电路部件，在主面91a的与输出变压器15的形成区域重叠的区域，配置有电路部件(未图示)。
在该情况下，也是在与输出变压器15更接近的主面91b的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
图4A是表示变形例1所涉及的高频模块1D中的输出变压器15的配置的截面结构概要图。在该图中记载有变形例1所涉及的高频模块1D的截面结构中的输出变压器15的配置。此外，高频模块1D所具备的除输出变压器15以外的电路部件的配置结构与实施例1所涉及的高频模块1A相同。在高频模块1D中，输出变压器15形成于模块基板91的主面91a与主面91b之间的内部且形成在主面91a附近。在该情况下，也可以是，在俯视模块基板91的情况下，在主面91a的与输出变压器15的形成区域重叠的区域，没有配置电路部件，在主面91b的与输出变压器15的形成区域重叠的区域，配置有电路部件(未图示)。
在该情况下，也是在与输出变压器15更接近的主面91a的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
图4B是表示变形例2所涉及的高频模块1E中的输出变压器15的配置的截面结构概要图。在该图中记载有变形例2所涉及的高频模块1E的截面结构中的输出变压器15的配置。此外，高频模块1E所具备的除输出变压器15以外的电路部件的配置结构与实施例1所涉及的高频模块1A相同。在高频模块1E中，输出变压器15配置于主面91b。在该情况下，期望的是，在俯视模块基板91的情况下，在主面91a的与输出变压器15的形成区域重叠的区域没有配置电路部件。
根据该结构，在主面91a的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
图4C是表示变形例3所涉及的高频模块1F中的输出变压器15的配置的截面结构概要图。在该图中记载有变形例3所涉及的高频模块1F的截面结构中的输出变压器15的配置。此外，高频模块1F所具备的除输出变压器15以外的电路部件的配置结构与实施例1所涉及的高频模块1A相同。在高频模块1F中，输出变压器15配置于主面91a。在该情况下，期望的是，在俯视模块基板91的情况下，在主面91b的与输出变压器15的形成区域重叠的区域没有配置电路部件。
根据该结构，在主面91b的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
并且，在高频模块1A、1D、1E、及1F中，期望的是，在俯视模块基板91的情况下，在与输出变压器15的形成区域重叠的区域没有形成地电极图案。据此，能够确保输出变压器15与地电极的距离大，因此能够维持输出变压器15的高Q值。
此外，如下面那样定义输出变压器15的形成区域。输出变压器15的形成区域是在俯视模块基板91的情况下包含初级侧线圈的形成区域和次级侧线圈的形成区域的最小区域。
在此，次级侧线圈15b被定义为沿着初级侧线圈15a设置的、配置在与初级侧线圈15a之间的第一距离大致固定的区间的布线导体。此时，位于上述区间的两侧的布线导体与初级侧线圈15a之间的距离为大于第一距离的第二距离，次级侧线圈15b的一端和另一端是布线导体与初级侧线圈15a相距的距离从第一距离变化为第二距离的地点。另外，初级侧线圈15a被定义为沿着次级侧线圈15b设置的、配置在与次级侧线圈15b之间的第一距离大致固定的区间的布线导体。此时，位于上述区间的两侧的布线导体与次级侧线圈15b之间的距离为大于第一距离的第二距离，初级侧线圈15a的一端和另一端是布线导体与次级侧线圈15b相距的距离从第一距离变化为第二距离的地点。
或者，次级侧线圈15b被定义为沿着初级侧线圈15a设置的、具有线宽大致固定的第一宽度的配置在第一区间的布线导体。另外，初级侧线圈15a被定义为沿着次级侧线圈15b设置的、具有线宽大致固定的第一宽度的配置在第一区间的布线导体。
或者，次级侧线圈15b被定义为沿着初级侧线圈15a设置的、具有膜厚大致固定的第一膜厚的配置在第一区间的布线导体。另外，初级侧线圈15a被定义为沿着次级侧线圈15b设置的、具有膜厚大致固定的第一膜厚的配置在第一区间的布线导体。
或者，次级侧线圈15b被定义为沿着初级侧线圈15a设置的、具有与初级侧线圈15a之间的耦合度大致固定的第一耦合度的配置在第一区间的布线导体。另外，初级侧线圈15a被定义为沿着次级侧线圈15b设置的、具有与次级侧线圈15b之间的耦合度大致固定的第一耦合度的配置在第一区间的布线导体。
此外，外部连接端子150既可以是如图3A及图3B所示那样沿z轴方向贯通树脂构件93的柱状电极，另外，也可以是，如图5中示出的变形例4所涉及的高频模块1B那样，外部连接端子150是形成在主面91b上的凸块电极160。在该情况下，也可以不存在主面91b侧的树脂构件93。
另外，在实施例1所涉及的高频模块1A中，也可以是，外部连接端子150配置于主面91a。另外，在变形例4所涉及的高频模块1B中，也可以是，凸块电极160配置于主面91a。
[3.实施例2所涉及的高频模块1C的电路元件配置结构]
图6A是实施例2所涉及的高频模块1C的平面结构概要图。另外，图6B是实施例2所涉及的高频模块1C的截面结构概要图，具体地说，是图6A的VIB-VIB线处的截面图。此外，图6A的(a)中示出了从z轴正方向侧观察模块基板91的彼此相向的主面91a及91b中的主面91a的情况下的电路元件的配置图。另一方面，图6A的(b)中示出了透视从z轴正方向侧观察主面91b的情况下的电路元件的配置所得到的图。另外，图6A中以虚线示出了形成于模块基板91内的输出变压器15。
实施例2所涉及的高频模块1C具体地示出了构成实施方式所涉及的高频模块1的各电路元件的配置结构。
本实施例所涉及的高频模块1C与实施例1所涉及的高频模块1A相比，只有构成高频模块1C的电路部件的配置结构不同。下面，关于本实施例所涉及的高频模块1C，省略其与实施例1所涉及的高频模块1A相同的方面的说明，以不同的方面为中心来进行说明。
如图6A和图6B所示，本实施例所涉及的高频模块1C除了具有图1中示出的电路结构以外，还具有模块基板91、树脂构件92及93以及外部连接端子150。
模块基板91具有彼此相向的主面91a(第二主面)和主面91b(第一主面)，是安装上述发送电路和上述接收电路的基板。作为模块基板91，例如使用具有多个电介质层的层叠构造的LTCC基板、HTCC基板、部件内置基板、具有RDL的基板、或者印刷电路板等。
如图6A和图6B所示，在本实施例所涉及的高频模块1C中，开关51、双工器30、40、匹配电路61～64以及同向双工器35配置于模块基板91的主面91a(第二主面)。另一方面，功率放大器10A、PA控制电路80、开关54、低噪声放大器20、开关52、53配置于模块基板91的主面91b(第一主面)。另外，输出变压器15配置于模块基板91的内部。并且，包括PA控制电路80和开关54的半导体IC 70与功率放大器10A层叠在主面91b上。
即，在本实施例中，功率放大器10A与PA控制电路80层叠在主面91b(第一主面)上。另一方面，开关51、双工器30、40、匹配电路61～64以及同向双工器35是第一电路部件，安装于主面91a(第二主面)。
此外，只要开关51、双工器30、40、匹配电路61～64以及同向双工器35中的至少1个安装于主面91a(第二主面)即可。另外，开关54、低噪声放大器20、开关52、53安装于主面91b(第一主面)，但是也可以安装于主面91a(第二主面)。
根据上述结构，输出高输出的发送信号而发热量多的功率放大器10A与PA控制电路80相层叠，因此能够减少功率放大器10A与PA控制电路80之间的温度差。因此，功率放大器10A与PA控制电路80被配置在相同的温度环境下，因此能够提高通过PA控制电路80的控制来进行动作的放大元件12及13的响应精度。由此，能够通过PA控制电路80来高精度地控制放大元件12及13的放大特性，因此能够优化该放大特性。因此，能够抑制发送放大电路10的输出特性的劣化。
另外，发送放大电路10至少具有放大元件12、13、级间变压器14以及输出变压器15，部件数量变多从而安装面积变大，因此有高频模块大型化的趋势。
与此相对，根据本实施例所涉及的高频模块1C的上述结构，发送放大电路10的功率放大器10A以及第一电路部件被分配地配置到模块基板91的两个面，因此能够使高频模块1C小型化。
另外，在本实施例中，功率放大器10A直接配置在主面91b上，PA控制电路80配置在功率放大器10A上。也就是说，模块基板91、功率放大器10A以及PA控制电路80按此顺序进行层叠。
据此，易于将功率放大器10A的发热扩散到模块基板91侧，因此高频模块1C的散热性提高。另外，能够抑制PA控制电路80受到来自功率放大器10A的热损伤。
另外，在本实施例所涉及的高频模块1C中，PA控制电路80和开关54包括在1个半导体IC 70中，半导体IC 70配置于主面91b(第一主面)。
由此，发送放大电路10与同发送放大电路10连接的PA控制电路80及开关54进行层叠，因此能够使高频模块1C更进一步小型化。
此外，半导体IC 70也可以包括开关51来代替开关54。另外，也可以包括开关51及54这两方。
另外，在本实施例中，如图6B所示，形成于半导体IC 70的下表面(图6B中的z轴正方向侧的面)的输入输出电极与形成于功率放大器10A的上表面(图6B中的z轴负方向侧的面)的输入输出电极以不经由模块基板91的方式直接连接。
据此，能够使将PA控制电路80与功率放大器10A连接的控制布线短，因此能够抑制来自该控制布线的噪声的产生。
此外，将PA控制电路80的电极与功率放大器10A的电极直接连接的控制布线可以是实施例1所涉及的配置于高频模块1A的接合线，另外，也可以是形成于半导体IC 70的侧面的侧面布线，另外，也可以是在半导体IC 70的内部沿主面91a的法线方向延伸设置的通路导体。
另外，在本实施例所涉及的高频模块1C中，在模块基板91的主面91b侧配置有多个外部连接端子150。多个外部连接端子150中的几个被设定为外部基板的地电位。如图6A的(b)所示，在对接收电路的接收灵敏度的影响大的低噪声放大器20的周围配置多个被应用为地电极的外部连接端子150，因此能够抑制接收电路的接收灵敏度的劣化。
另外，期望的是，如图6A的(b)所示，在俯视模块基板91的情况下，在PA控制电路80与低噪声放大器20之间配置有多个外部连接端子150中的被设定为地电位的外部连接端子150。
由此，在低噪声放大器20与PA控制电路80之间配置被应用为地电极的外部连接端子150，因此能够更进一步抑制接收灵敏度的劣化。
另外，在本实施例中，匹配电路64至少具有电感器，该电感器配置于主面91a。
由此，对接收电路的接收灵敏度的影响大的上述电感器和PA控制电路80以将模块基板91夹在中间的方式配置，因此能够抑制连接于PA控制电路80的数字控制布线与上述电感器发生电磁场耦合。因此，能够抑制因数字噪声引起的接收灵敏度的劣化。
此外，低噪声放大器20、开关52、53也可以包括在1个半导体IC中。由此，能够使高频模块1C小型化。
此外，在实施例2所涉及的高频模块1C中，也可以是，外部连接端子150配置于主面91a。
[4.效果等]
以上，本实施方式所涉及的高频模块1具备：模块基板91，其具有彼此相向的主面91a及91b；功率放大器10A，其放大发送信号；第一电路部件；以及PA控制电路80，其控制功率放大器10A，其中，功率放大器10A与PA控制电路80层叠在主面91a上，第一电路部件配置于主面91b。
由此，输出高输出的发送信号而发热量多的功率放大器10A与PA控制电路80相层叠，因此能够减少功率放大器10A与PA控制电路80之间的温度差。因此，功率放大器10A与PA控制电路80被配置在相同的温度环境下，因此能够提高通过PA控制电路80的控制来进行动作的放大元件12及13的响应精度。由此，能够通过PA控制电路80来高精度地控制放大元件12及13的放大特性，因此能够优化该放大特性。因此，能够抑制发送放大电路10的输出特性的劣化。
另外，也可以是，在高频模块1中，功率放大器10A配置在主面91a上，PA控制电路80配置在功率放大器10A上。
据此，易于将功率放大器10A的发热扩散到模块基板91侧，因此高频模块1A的散热性提高。另外，能够抑制PA控制电路80受到来自功率放大器10A的热损伤。
另外，也可以是，高频模块1还具备：配置于主面91b的多个外部连接端子150；散热用通路导体95V，其与功率放大器10A的地电极连接，从主面91a起到达主面91b，散热用通路导体95V在主面91b与多个外部连接端子150中的被设定为地电位的外部连接端子150连接。
据此，能够借助散热用通路导体95V将功率放大器10A与外部连接端子150连接。因此，作为功率放大器10A的散热路径，能够排除仅经由模块基板91内的布线中的热阻大的沿着xy平面方向的平面布线图案的散热路径。因此，能够提供提高了从功率放大器10A向外部基板的散热性的小型的高频模块1。
另外，在高频模块1中，也可以是，第一电路部件是配置于主面91b的低噪声放大器20。
由此，放大发送信号的功率放大器10A与放大接收信号的低噪声放大器20被分配地配置到两个面，因此能够提高发送接收间的隔离度。另外，低噪声放大器20与PA控制电路80以将模块基板91夹在中间的方式配置，因此能够抑制因来自向PA控制电路80输入或从PA控制电路80输出的控制信号的数字噪声引起的接收灵敏度的劣化。
另外，也可以是，高频模块1还具备：开关54，其配置于功率放大器10A的输入端子侧；以及开关51，其配置于功率放大器10A的输出端子侧，PA控制电路80以及开关51及54中的至少1个包含于1个半导体IC 70，功率放大器10A与半导体IC 70层叠在主面91a上。
另外，也可以是，在高频模块1中，形成于PA控制电路80的输入输出电极与形成于功率放大器10A的输入输出电极以不经由模块基板91的方式直接连接。
据此，能够使将PA控制电路80与功率放大器10A连接的控制布线短，因此能够抑制来自该控制布线的噪声的产生。
另外，也可以是，在高频模块1中，功率放大器10A具有放大元件12及13，高频模块1还具备具有初级侧线圈15a和次级侧线圈15b的输出变压器15，初级侧线圈15a的一端与放大元件12的输出端子连接，初级侧线圈15a的另一端与放大元件13的输出端子连接，次级侧线圈15b的一端与功率放大器10A的输出端子连接，功率放大器10A和输出变压器15构成了发送放大电路10。
据此，放大元件12及13以反相相位进行动作，因此能够抑制功率增益(powergain)的下降。另外，被放大元件12及13放大后的非反相信号和反相信号被合成，因此能够抵消同样地叠加于两个信号的噪声成分，从而能够减少例如谐波成分等不需要的波。
另外，构成发送放大电路10的电路元件(放大元件11～13、级间变压器14、输出变压器15、电容器16)的数量多，因此担心高频模块1会大型化，但是发送放大电路10的功率放大器10A与第一电路部件分配地配置到模块基板91的两个面，因此能够使高频模块1小型化。
另外，在高频模块1F中，期望的是，输出变压器15配置于主面91a，在俯视模块基板91的情况下，在主面91b上的与输出变压器15重叠的区域没有配置电路部件。
据此，在主面91b的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
另外，在高频模块1E中，期望的是，输出变压器15配置于主面91b，在俯视模块基板91的情况下，在主面91a上的与输出变压器15重叠的区域没有配置电路部件。
据此，在主面91a的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
另外，在高频模块1A及1D中，期望的是，输出变压器15形成于模块基板91的主面91a与主面91b之间的内部，在俯视模块基板91的情况下，在主面91a上的与输出变压器15重叠的区域以及主面91b上的与输出变压器15重叠的区域没有配置电路部件。
据此，在主面91a和主面91b的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
另外，在高频模块1A及1D中，也可以是，输出变压器15形成于模块基板91的主面91a与主面91b之间的内部，且形成为接近主面91a和主面91b中的一方，在俯视模块基板91的情况下，在主面91a和主面91b中的一方的与输出变压器重叠的区域没有配置电路部件，在主面91a和主面91b中的另一方的与输出变压器15重叠的区域配置有电路部件。
在该情况下，也是在与输出变压器15更接近的主面91a的上述区域没有配置电路部件，因此能够抑制输出变压器15的电感器的Q值下降。
另外，通信装置5具备天线2、对利用天线2发送接收的高频信号进行处理的RFIC3、以及在天线2与RFIC 3之间传输高频信号的高频模块1。
由此，能够提供使发送放大电路10的输出特性的劣化得以抑制的通信装置5。
(其它实施方式等)
以上，关于本实用新型的实施方式所涉及的高频模块和通信装置，列举实施方式和实施例来进行了说明，但是本实用新型所涉及的高频模块和通信装置不限定于上述实施方式和实施例。将上述实施方式和实施例中的任意的结构要素进行组合来实现的其它实施方式、对上述实施方式和实施例实施本领域技术人员在不脱离本实用新型的宗旨的范围内想到的各种变形来得到的变形例、内置有上述高频模块和通信装置的各种设备也包含在本实用新型中。
例如，在上述实施方式和实施例所涉及的高频模块和通信装置中，也可以在附图中公开的对各电路元件以及信号路径进行连接的路径之间插入其它的电路元件和布线等。
产业上的可利用性
本实用新型作为配置于支持多频段的前端部的高频模块，能够广泛利用于便携式电话等通信设备。

Claims (12)

1.一种高频模块，其特征在于，具备：
模块基板，其具有彼此相向的第一主面和第二主面；
功率放大器，其放大发送信号；
第一电路部件；以及
控制电路，其控制所述功率放大器，
其中，所述功率放大器与所述控制电路层叠在所述第一主面上，
所述第一电路部件配置于所述第二主面。
2.根据权利要求1所述的高频模块，其特征在于，
所述功率放大器配置在所述第一主面上，
所述控制电路配置在所述功率放大器上。
3.根据权利要求2所述的高频模块，其特征在于，还具备：
配置于所述第二主面的多个外部连接端子；以及
散热用通路导体，其与所述功率放大器的地电极连接，从所述第一主面起到达所述第二主面，
所述散热用通路导体在所述第二主面与所述多个外部连接端子中的被设定为地电位的外部连接端子连接。
4.根据权利要求1～3中的任一项所述的高频模块，其特征在于，
所述第一电路部件是配置于所述第二主面的对接收信号进行放大的低噪声放大器。
5.根据权利要求1～3中的任一项所述的高频模块，其特征在于，还具备：
第一开关，其配置于所述功率放大器的输入端子侧；以及
第二开关，其配置于所述功率放大器的输出端子侧，
所述第一开关及所述第二开关中的至少1个开关以及所述控制电路包含于1个半导体集成电路，
所述功率放大器与所述半导体集成电路层叠在所述第一主面上。
6.根据权利要求1～3中的任一项所述的高频模块，其特征在于，
形成于所述控制电路的第一输入输出电极与形成于所述功率放大器的第二输入输出电极以不经由所述模块基板的方式直接连接。
7.根据权利要求1～3中的任一项所述的高频模块，其特征在于，
所述功率放大器具有第一放大元件和第二放大元件，
所述高频模块还具备具有第一线圈和第二线圈的输出变压器，
所述第一线圈的一端与所述第一放大元件的输出端子连接，所述第一线圈的另一端与所述第二放大元件的输出端子连接，所述第二线圈的一端与所述功率放大器的输出端子连接，
所述功率放大器和所述输出变压器构成了发送放大电路。
8.根据权利要求7所述的高频模块，其特征在于，
所述输出变压器配置于所述第一主面，
在俯视所述模块基板的情况下，在所述第二主面上的与所述输出变压器重叠的区域没有配置电路部件。
9.根据权利要求7所述的高频模块，其特征在于，
所述输出变压器配置于所述第二主面，
在俯视所述模块基板的情况下，在所述第一主面上的与所述输出变压器重叠的区域没有配置电路部件。
10.根据权利要求7所述的高频模块，其特征在于，
所述输出变压器形成于所述模块基板的所述第一主面与所述第二主面之间的内部，
在俯视所述模块基板的情况下，在所述第一主面上的与所述输出变压器重叠的区域以及所述第二主面上的与所述输出变压器重叠的区域没有配置电路部件。
11.根据权利要求7所述的高频模块，其特征在于，
所述输出变压器形成于所述模块基板的所述第一主面与所述第二主面之间的内部，且形成为接近所述第一主面和所述第二主面中的一方，
在俯视所述模块基板的情况下，在所述第一主面和所述第二主面中的所述一方的与所述输出变压器重叠的区域没有配置电路部件，
在俯视所述模块基板的情况下，在所述第一主面和所述第二主面中的另一方的与所述输出变压器重叠的区域配置有电路部件。
12.一种通信装置，其特征在于，具备：
天线；
射频信号处理电路，其对利用所述天线发送接收的高频信号进行处理；以及
根据权利要求1～11中的任一项所述的高频模块，其在所述天线与所述射频信号处理电路之间传输所述高频信号。
CN202120503180.0U 2020-03-13 2021-03-09 高频模块和通信装置 Active CN214900861U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122859510.2U CN216699995U (zh) 2020-03-13 2021-03-09 高频模块和通信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020044185A JP2021145288A (ja) 2020-03-13 2020-03-13 高周波モジュールおよび通信装置
JP2020-044185 2020-03-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202122859510.2U Division CN216699995U (zh) 2020-03-13 2021-03-09 高频模块和通信装置

Publications (1)

Publication Number Publication Date
CN214900861U true CN214900861U (zh) 2021-11-26

Family

ID=76650786

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202122859510.2U Active CN216699995U (zh) 2020-03-13 2021-03-09 高频模块和通信装置
CN202120503180.0U Active CN214900861U (zh) 2020-03-13 2021-03-09 高频模块和通信装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202122859510.2U Active CN216699995U (zh) 2020-03-13 2021-03-09 高频模块和通信装置

Country Status (5)

Country Link
US (3) US11349511B2 (zh)
JP (1) JP2021145288A (zh)
KR (1) KR102584792B1 (zh)
CN (2) CN216699995U (zh)
DE (1) DE202021101197U1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584100B1 (ko) * 2019-07-09 2023-10-04 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
JP2021072349A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
JP2021145288A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004023649A1 (ja) * 2002-09-05 2006-01-05 株式会社ルネサステクノロジ 高周波電力増幅用電子部品および無線通信システム
US8670726B2 (en) * 2010-07-08 2014-03-11 Microsemi Corporation Architecture for coexistence of multiple band radios
US8766723B1 (en) * 2011-04-06 2014-07-01 Marvell International Ltd. Methods and devices for folded push pull power amplifiers
EP2710732A4 (en) * 2011-05-02 2015-07-22 Rfaxis Inc POWER AMPLIFIER WITH COEXISTENCE FILTER
CN106464218B (zh) * 2014-02-25 2019-05-10 天工方案公司 关于改进的射频模块的系统、设备和方法
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
KR101855133B1 (ko) * 2016-11-16 2018-05-08 주식회사 케이엠더블유 적층구조의 mimo 안테나 어셈블리
US10236838B2 (en) * 2017-02-03 2019-03-19 Qualcomm Incorporated Multi-power amplification
JP2018137522A (ja) 2017-02-20 2018-08-30 株式会社村田製作所 高周波モジュールおよび通信装置
US10515924B2 (en) * 2017-03-10 2019-12-24 Skyworks Solutions, Inc. Radio frequency modules
US10826543B2 (en) * 2018-07-27 2020-11-03 Qualcomm Incorporated Filter circuit configuration for carrier aggregation
JP2020027973A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
JP2020027975A (ja) * 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11018714B2 (en) * 2018-11-27 2021-05-25 Skyworks Solutions, Inc. Radio front end module with reduced loss and increased linearity
JP2021145288A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置

Also Published As

Publication number Publication date
JP2021145288A (ja) 2021-09-24
CN216699995U (zh) 2022-06-07
US11881878B2 (en) 2024-01-23
US20230188169A1 (en) 2023-06-15
KR102584792B1 (ko) 2023-10-05
DE202021101197U1 (de) 2021-06-15
US11606108B2 (en) 2023-03-14
US20220255571A1 (en) 2022-08-11
US20210288679A1 (en) 2021-09-16
KR20210116236A (ko) 2021-09-27
US11349511B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
CN213213462U (zh) 高频模块和通信装置
CN214900861U (zh) 高频模块和通信装置
CN213879809U (zh) 高频模块和通信装置
CN213213455U (zh) 高频模块和通信装置
CN216851960U (zh) 高频模块和通信装置
CN215734259U (zh) 高频模块和通信装置
CN215186735U (zh) 高频模块和通信装置
US11496169B2 (en) Radio frequency module and communication device
CN214959529U (zh) 高频模块和通信装置
CN214851215U (zh) 高频模块和通信装置
CN214851214U (zh) 高频模块和通信装置
CN216699996U (zh) 高频模块和通信装置
CN214851219U (zh) 高频模块和通信装置
CN215646781U (zh) 高频模块和通信装置
CN214380892U (zh) 高频模块和通信装置
JP2021197644A (ja) 高周波モジュールおよび通信装置
US20230074286A1 (en) High frequency module and communication apparatus
CN215498955U (zh) 高频模块和通信装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant