JP2003347410A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003347410A JP2003347410A JP2002152822A JP2002152822A JP2003347410A JP 2003347410 A JP2003347410 A JP 2003347410A JP 2002152822 A JP2002152822 A JP 2002152822A JP 2002152822 A JP2002152822 A JP 2002152822A JP 2003347410 A JP2003347410 A JP 2003347410A
- Authority
- JP
- Japan
- Prior art keywords
- inductor element
- insulating film
- forming
- semiconductor device
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000000034 method Methods 0.000 title claims description 24
- 239000011347 resin Substances 0.000 claims abstract description 111
- 229920005989 resin Polymers 0.000 claims abstract description 111
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 38
- 238000007747 plating Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000000638 solvent extraction Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 14
- 239000010949 copper Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 101100350460 Oryza sativa subsp. japonica RR27 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 インダクタ素子を半導体チップの絶縁性樹脂
膜の上に設けるＷＬ−ＣＳＰ型の半導体装置においてイ
ンダクタ素子の絶縁性樹脂膜を介した損失を低減できる
ようにする。 【解決手段】 半導体チップ１１の主面を覆うと共に、
各パッド電極２１の上に設けられた複数のコンタクトホ
ール１３を有する第１の絶縁性樹脂膜１２と、該第１の
絶縁製造方法樹脂膜１２におけるインダクタ素子形成領
域１２ａの上に形成され、その両端子がコンタクトホー
ル１３を介してそれぞれパッド電極２１と接続されたイ
ンダクタ素子１７とを有している。第１の絶縁性樹脂膜
１２におけるインダクタ素子形成領域１２ａの厚さは、
コンタクトホール１３の形成部分の厚さよりも大きくな
るように形成されている。
膜の上に設けるＷＬ−ＣＳＰ型の半導体装置においてイ
ンダクタ素子の絶縁性樹脂膜を介した損失を低減できる
ようにする。 【解決手段】 半導体チップ１１の主面を覆うと共に、
各パッド電極２１の上に設けられた複数のコンタクトホ
ール１３を有する第１の絶縁性樹脂膜１２と、該第１の
絶縁製造方法樹脂膜１２におけるインダクタ素子形成領
域１２ａの上に形成され、その両端子がコンタクトホー
ル１３を介してそれぞれパッド電極２１と接続されたイ
ンダクタ素子１７とを有している。第１の絶縁性樹脂膜
１２におけるインダクタ素子形成領域１２ａの厚さは、
コンタクトホール１３の形成部分の厚さよりも大きくな
るように形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップに形
成された集積回路部を保護すると共に該集積回路部と外
部装置との電気的な接続をチップ状態で確保し且つ高密
度な実装を可能とする半導体装置及びその製造方法に関
する。
成された集積回路部を保護すると共に該集積回路部と外
部装置との電気的な接続をチップ状態で確保し且つ高密
度な実装を可能とする半導体装置及びその製造方法に関
する。
【０００２】
【従来の技術】近年、半導体装置（半導体パッケージ）
は、電子機器の小型化及び高機能化に伴って、パッケー
ジ自体の小型化及び高密度化により多端子化を要求さ
れ、小型で且つ多端子を有するパッケージとして種々の
チップスケールパッケージ（ＣＳＰ）が開発されてい
る。
は、電子機器の小型化及び高機能化に伴って、パッケー
ジ自体の小型化及び高密度化により多端子化を要求さ
れ、小型で且つ多端子を有するパッケージとして種々の
チップスケールパッケージ（ＣＳＰ）が開発されてい
る。
【０００３】特に、複数の集積回路が形成された半導体
ウエハの全面に、絶縁性樹脂膜を形成しておき、形成し
た絶縁性樹脂膜の上にコンタクトホールを介して集積回
路のパッド電極とバンプ等の外部端子とを電気的に接続
する配線を形成し、さらに、最終工程において、半導体
ウエハをチップ状に分割して形成するウエハレベルＣＳ
Ｐ（ＷＬ−ＣＳＰ）は、ベアチップと同等の究極の小型
パッケージを実現可能とする技術として近年注目されて
いる。
ウエハの全面に、絶縁性樹脂膜を形成しておき、形成し
た絶縁性樹脂膜の上にコンタクトホールを介して集積回
路のパッド電極とバンプ等の外部端子とを電気的に接続
する配線を形成し、さらに、最終工程において、半導体
ウエハをチップ状に分割して形成するウエハレベルＣＳ
Ｐ（ＷＬ−ＣＳＰ）は、ベアチップと同等の究極の小型
パッケージを実現可能とする技術として近年注目されて
いる。
【０００４】加えて、従来は半導体チップとは別体で、
いわゆる外づけ部品であったインダクタ素子を、ＷＬ−
ＣＳＰ型の半導体装置における絶縁性樹脂膜の上に外部
端子との配線材を利用して形成する半導体パッケージが
発表されている。このインダクタ素子を有するＷＬ−Ｃ
ＳＰ型の半導体装置は、携帯機器又は無線ＬＡＮ装置等
の数百ＭＨｚから数ＧＨｚのアプリケーションに適用で
きる超小型の半導体パッケージとしても期待されてい
る。
いわゆる外づけ部品であったインダクタ素子を、ＷＬ−
ＣＳＰ型の半導体装置における絶縁性樹脂膜の上に外部
端子との配線材を利用して形成する半導体パッケージが
発表されている。このインダクタ素子を有するＷＬ−Ｃ
ＳＰ型の半導体装置は、携帯機器又は無線ＬＡＮ装置等
の数百ＭＨｚから数ＧＨｚのアプリケーションに適用で
きる超小型の半導体パッケージとしても期待されてい
る。
【０００５】以下、集積回路部を覆う絶縁性樹脂膜上に
形成されたインダクタ素子を有する従来のＷＬ−ＣＳＰ
型の半導体装置について図面を参照しながら説明する。
形成されたインダクタ素子を有する従来のＷＬ−ＣＳＰ
型の半導体装置について図面を参照しながら説明する。
【０００６】図７は従来のＷＬ−ＣＳＰ型の半導体装置
を示す斜視図であって、インダクタ素子及び一部の配線
を露出するように外部絶縁膜を部分的に切り欠いて示し
ている。
を示す斜視図であって、インダクタ素子及び一部の配線
を露出するように外部絶縁膜を部分的に切り欠いて示し
ている。
【０００７】図７に示すように、主面に集積回路が形成
された半導体チップ１０１の主面上には、パッシベーシ
ョン膜を介して、膜厚が４μｍ〜６μｍ程度の第１の絶
縁性樹脂膜１０２が形成されている。第１の絶縁性樹脂
膜１０２には、集積回路のパッド電極（図示せず）を露
出する複数のコンタクトホール１０３が形成されてい
る。
された半導体チップ１０１の主面上には、パッシベーシ
ョン膜を介して、膜厚が４μｍ〜６μｍ程度の第１の絶
縁性樹脂膜１０２が形成されている。第１の絶縁性樹脂
膜１０２には、集積回路のパッド電極（図示せず）を露
出する複数のコンタクトホール１０３が形成されてい
る。
【０００８】第１の絶縁性樹脂膜１０２の上には、平面
円形状の複数のランド部１０４が形成されている。ま
た、それぞれの一端が各コンタクトホール１０３と接続
され、他端が各ランド部１０４と接続された配線１０５
が形成されている。さらに、複数のランド部１０４が疎
な領域上には、両端子がそれぞれコンタクトホール１０
３を介してパッド電極と接続されたインダクタ素子１０
６が形成されている。ここで、ランド部１０４、配線１
０５及びインダクタ素子１０６は、レジストパターンを
マスクとする銅（Ｃｕ）のめっき法によりパターニング
されている。
円形状の複数のランド部１０４が形成されている。ま
た、それぞれの一端が各コンタクトホール１０３と接続
され、他端が各ランド部１０４と接続された配線１０５
が形成されている。さらに、複数のランド部１０４が疎
な領域上には、両端子がそれぞれコンタクトホール１０
３を介してパッド電極と接続されたインダクタ素子１０
６が形成されている。ここで、ランド部１０４、配線１
０５及びインダクタ素子１０６は、レジストパターンを
マスクとする銅（Ｃｕ）のめっき法によりパターニング
されている。
【０００９】第１の絶縁性樹脂膜１０２の上には、配線
１０５及びインダクタ素子１０６を覆うと共に、各ラン
ド部１０４を露出する複数の開口部１０７ａを有する第
２の絶縁性樹脂膜１０７が形成されており、各開口部１
０７ａの上には、印刷法を用いた半田ペースト材からな
る外部端子１０８が形成されている。
１０５及びインダクタ素子１０６を覆うと共に、各ラン
ド部１０４を露出する複数の開口部１０７ａを有する第
２の絶縁性樹脂膜１０７が形成されており、各開口部１
０７ａの上には、印刷法を用いた半田ペースト材からな
る外部端子１０８が形成されている。
【００１０】
【発明が解決しようとする課題】一般に、インダクタ素
子の特性はＱ値で表わされる。Ｑ値はインダクタ素子に
入力される入力エネルギーの値を該インダクタ素子の損
失エネルギーの値で除した値であり、従って、Ｑ値が大
きい程、インダクタ素子の損失エネルギーは小さい。
子の特性はＱ値で表わされる。Ｑ値はインダクタ素子に
入力される入力エネルギーの値を該インダクタ素子の損
失エネルギーの値で除した値であり、従って、Ｑ値が大
きい程、インダクタ素子の損失エネルギーは小さい。
【００１１】前記従来のＷＬ−ＣＳＰ型の半導体装置に
おいて、インダクタ素子１０６の損失エネルギーは、該
インダクタ素子１０６の抵抗成分による熱損失と、第１
の絶縁性樹脂膜１０２及び第２の絶縁性樹脂膜１０７等
の誘電損失と、インダクタ素子１０６から第１の絶縁性
樹脂膜１０２を介して半導体チップ１０１へ信号が漏れ
ることによる損失（以下、リーク損失と呼ぶ。）との合
計値となる。
おいて、インダクタ素子１０６の損失エネルギーは、該
インダクタ素子１０６の抵抗成分による熱損失と、第１
の絶縁性樹脂膜１０２及び第２の絶縁性樹脂膜１０７等
の誘電損失と、インダクタ素子１０６から第１の絶縁性
樹脂膜１０２を介して半導体チップ１０１へ信号が漏れ
ることによる損失（以下、リーク損失と呼ぶ。）との合
計値となる。
【００１２】熱損失はインダクタ素子１０６の寸法によ
りほぼ決定され、誘電損失は第１の絶縁性樹脂膜１０２
の材料によりほぼ決定される。また、リーク損失を低減
するには、第１の絶縁性樹脂膜１０２の膜厚を大きくす
れば良い。ここで、図８に第１の絶縁性樹脂膜１０２の
膜厚をパラメータとしたインダクタ素子１０６における
Ｑ値の周波数依存性の計算結果の一例を示す。図８に示
すように、第１の絶縁性樹脂膜１０２の膜厚を４μｍか
ら１０μｍとすると、Ｑ値が上昇することが分かる。
りほぼ決定され、誘電損失は第１の絶縁性樹脂膜１０２
の材料によりほぼ決定される。また、リーク損失を低減
するには、第１の絶縁性樹脂膜１０２の膜厚を大きくす
れば良い。ここで、図８に第１の絶縁性樹脂膜１０２の
膜厚をパラメータとしたインダクタ素子１０６における
Ｑ値の周波数依存性の計算結果の一例を示す。図８に示
すように、第１の絶縁性樹脂膜１０２の膜厚を４μｍか
ら１０μｍとすると、Ｑ値が上昇することが分かる。
【００１３】しかしながら、前記従来のＷＬ−ＣＳＰ型
の半導体装置は、第１の絶縁性樹脂膜１０２に感光性樹
脂材を用いており、該第１の絶縁性樹脂膜１０２に対し
てコンタクトホール１０３を形成する際に、その膜厚が
露光時の解像度によって制限を受けるため、４μｍ〜６
μｍ程度が上限となる。この上限値により、第１の絶縁
性樹脂膜１０２の膜厚をインダクタ素子１０６のリーク
損失が十分に低減できる程度に厚膜化できないため、イ
ンダクタ素子１０６から第１の絶縁性樹脂膜１０２を介
して半導体チップ１０１に高周波信号が漏れる。この高
周波信号の漏れによるインダクタ素子１０６のリーク損
失が無視できない程に大きいため、図７に示すＷＬ−Ｃ
ＳＰ型の半導体装置を高周波装置に適用すると、高周波
特性が大きく低下するという問題がある。
の半導体装置は、第１の絶縁性樹脂膜１０２に感光性樹
脂材を用いており、該第１の絶縁性樹脂膜１０２に対し
てコンタクトホール１０３を形成する際に、その膜厚が
露光時の解像度によって制限を受けるため、４μｍ〜６
μｍ程度が上限となる。この上限値により、第１の絶縁
性樹脂膜１０２の膜厚をインダクタ素子１０６のリーク
損失が十分に低減できる程度に厚膜化できないため、イ
ンダクタ素子１０６から第１の絶縁性樹脂膜１０２を介
して半導体チップ１０１に高周波信号が漏れる。この高
周波信号の漏れによるインダクタ素子１０６のリーク損
失が無視できない程に大きいため、図７に示すＷＬ−Ｃ
ＳＰ型の半導体装置を高周波装置に適用すると、高周波
特性が大きく低下するという問題がある。
【００１４】本発明は、前記従来の問題を解決し、イン
ダクタ素子を半導体チップの絶縁性樹脂膜の上に設ける
ＷＬ−ＣＳＰ型の半導体装置においてインダクタ素子の
絶縁性樹脂膜を介したリーク損失を低減できるようにす
ることを目的とする。
ダクタ素子を半導体チップの絶縁性樹脂膜の上に設ける
ＷＬ−ＣＳＰ型の半導体装置においてインダクタ素子の
絶縁性樹脂膜を介したリーク損失を低減できるようにす
ることを目的とする。
【００１５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、半導体装置の上面を覆う絶縁性樹脂膜に
おけるインダクタ素子形成領域の膜厚を他の領域の膜厚
と比べて大きくする構成とする。また、本発明は、半導
体装置の製造方法を、厚膜化された絶縁性樹脂膜におけ
るインダクタ素子形成領域をマスクしてその周辺領域の
上部を除去することにより、厚膜化された絶縁性樹脂膜
におけるコンタクトホールの形成部分の膜厚を低減する
構成とする。
め、本発明は、半導体装置の上面を覆う絶縁性樹脂膜に
おけるインダクタ素子形成領域の膜厚を他の領域の膜厚
と比べて大きくする構成とする。また、本発明は、半導
体装置の製造方法を、厚膜化された絶縁性樹脂膜におけ
るインダクタ素子形成領域をマスクしてその周辺領域の
上部を除去することにより、厚膜化された絶縁性樹脂膜
におけるコンタクトホールの形成部分の膜厚を低減する
構成とする。
【００１６】具体的に、本発明に係る半導体装置は、主
面に形成された集積回路部及び主面上に形成され且つ集
積回路部と電気的に接続された複数のパッド電極を有す
る半導体チップと、半導体チップの主面上に形成され、
集積回路部を覆うと共に各パッド電極の上に設けられた
複数のコンタクトホールを有する絶縁性樹脂材からなる
第１の絶縁膜と、第１の絶縁膜におけるインダクタ素子
形成領域の上に形成され、その両端子がコンタクトホー
ルを介してそれぞれパッド電極と接続されたインダクタ
素子とを備え、第１の絶縁膜におけるインダクタ素子形
成領域の厚さは、コンタクトホールの周辺領域の形成部
分の厚さよりも大きくなるように形成されている。
面に形成された集積回路部及び主面上に形成され且つ集
積回路部と電気的に接続された複数のパッド電極を有す
る半導体チップと、半導体チップの主面上に形成され、
集積回路部を覆うと共に各パッド電極の上に設けられた
複数のコンタクトホールを有する絶縁性樹脂材からなる
第１の絶縁膜と、第１の絶縁膜におけるインダクタ素子
形成領域の上に形成され、その両端子がコンタクトホー
ルを介してそれぞれパッド電極と接続されたインダクタ
素子とを備え、第１の絶縁膜におけるインダクタ素子形
成領域の厚さは、コンタクトホールの周辺領域の形成部
分の厚さよりも大きくなるように形成されている。
【００１７】本発明の半導体装置によると、第１の絶縁
膜におけるインダクタ素子形成領域の厚さがコンタクト
ホールの周辺領域の形成部分の厚さよりも大きくなるよ
うに形成されているため、高周波信号がインダクタ素子
から第１の絶縁膜を介して半導体チップへ漏れることに
よるリーク損失を低減することができる。逆に、第１の
絶縁膜におけるコンタクトホールの周辺領域の形成部分
は、その膜厚がインダクタ素子形成領域よりも小さいた
め、コンタクトホールを形成する際に、第１の絶縁膜が
感光性樹脂材からなる場合であっても、該コンタクトホ
ールの解像度の上限に影響されなくなるので、コンタク
トホールを確実に形成することができる。
膜におけるインダクタ素子形成領域の厚さがコンタクト
ホールの周辺領域の形成部分の厚さよりも大きくなるよ
うに形成されているため、高周波信号がインダクタ素子
から第１の絶縁膜を介して半導体チップへ漏れることに
よるリーク損失を低減することができる。逆に、第１の
絶縁膜におけるコンタクトホールの周辺領域の形成部分
は、その膜厚がインダクタ素子形成領域よりも小さいた
め、コンタクトホールを形成する際に、第１の絶縁膜が
感光性樹脂材からなる場合であっても、該コンタクトホ
ールの解像度の上限に影響されなくなるので、コンタク
トホールを確実に形成することができる。
【００１８】本発明の半導体装置において、インダクタ
素子形成領域の厚さが５μｍ以上且つ５０μｍ以下であ
り、コンタクトホールの周辺領域の形成部分の厚さが４
μｍ以上且つ６μｍ以下であることが好ましい。
素子形成領域の厚さが５μｍ以上且つ５０μｍ以下であ
り、コンタクトホールの周辺領域の形成部分の厚さが４
μｍ以上且つ６μｍ以下であることが好ましい。
【００１９】本発明の半導体装置は、第１の絶縁膜の上
に形成されたランド部と、一端がコンタクトホールを介
してパッド電極と接続され、他端がランド部と接続され
た配線とをさらに備えていることが好ましい。
に形成されたランド部と、一端がコンタクトホールを介
してパッド電極と接続され、他端がランド部と接続され
た配線とをさらに備えていることが好ましい。
【００２０】本発明の半導体装置は、ランド部の上に形
成された突起電極をさらに備えていることが好ましい。
成された突起電極をさらに備えていることが好ましい。
【００２１】本発明の半導体装置は、第１の絶縁膜の上
に形成され、インダクタ素子及び配線を覆う絶縁性樹脂
材からなる第２の絶縁膜をさらに備えていることが好ま
しい。
に形成され、インダクタ素子及び配線を覆う絶縁性樹脂
材からなる第２の絶縁膜をさらに備えていることが好ま
しい。
【００２２】本発明に係る半導体装置の製造方法は、主
面に形成された複数の集積回路部及び主面上に形成され
且つそれぞれが複数の集積回路部と電気的に接続された
複数のパッド電極を有する半導体ウエハにおける主面の
上に各パッド電極を含む全面にわたって第１の絶縁膜を
成膜する第１の工程と、第１の絶縁膜のインダクタ素子
形成領域をマスクして、第１の絶縁膜におけるインダク
タ素子形成領域を除く領域の上部を除去する第２の工程
と、上部が選択的に除去された第１の絶縁膜における各
パッド電極の上側部分に各パッド電極を露出する複数の
コンタクトホールを形成する第３の工程と、第１の絶縁
膜のインダクタ素子形成領域の上に、その両端子がコン
タクトホールを介してそれぞれパッド電極と接続された
インダクタ素子を形成する第４の工程とを備えている。
面に形成された複数の集積回路部及び主面上に形成され
且つそれぞれが複数の集積回路部と電気的に接続された
複数のパッド電極を有する半導体ウエハにおける主面の
上に各パッド電極を含む全面にわたって第１の絶縁膜を
成膜する第１の工程と、第１の絶縁膜のインダクタ素子
形成領域をマスクして、第１の絶縁膜におけるインダク
タ素子形成領域を除く領域の上部を除去する第２の工程
と、上部が選択的に除去された第１の絶縁膜における各
パッド電極の上側部分に各パッド電極を露出する複数の
コンタクトホールを形成する第３の工程と、第１の絶縁
膜のインダクタ素子形成領域の上に、その両端子がコン
タクトホールを介してそれぞれパッド電極と接続された
インダクタ素子を形成する第４の工程とを備えている。
【００２３】本発明の半導体装置の製造方法によると、
半導体ウエハの主面の上に第１の絶縁膜を成膜し、その
後、第１の絶縁膜のインダクタ素子形成領域をマスクし
て、第１の絶縁膜におけるインダクタ素子形成領域を除
く領域の上部を除去する。続いて、上部が選択的に除去
された第１の絶縁膜における各パッド電極の上側部分に
各パッド電極を露出する複数のコンタクトホールを形成
する。その結果、第１の絶縁膜におけるインダクタ素子
形成領域の厚さは、コンタクトホールの形成部分の厚さ
よりも大きくなるため、本発明の半導体装置を確実に得
ることができる。
半導体ウエハの主面の上に第１の絶縁膜を成膜し、その
後、第１の絶縁膜のインダクタ素子形成領域をマスクし
て、第１の絶縁膜におけるインダクタ素子形成領域を除
く領域の上部を除去する。続いて、上部が選択的に除去
された第１の絶縁膜における各パッド電極の上側部分に
各パッド電極を露出する複数のコンタクトホールを形成
する。その結果、第１の絶縁膜におけるインダクタ素子
形成領域の厚さは、コンタクトホールの形成部分の厚さ
よりも大きくなるため、本発明の半導体装置を確実に得
ることができる。
【００２４】本発明の半導体装置の製造方法において、
第１の絶縁膜がポジ型の感光性樹脂材からなることが好
ましい。このようにすると、ポジ型の感光性樹脂材は、
露光部分のみが現像により除去されるため、第１の絶縁
膜におけるマスク領域以外の部分（コンタクトホールの
形成部分）であっても、その上部のみを露光するように
すると、第１の絶縁膜におけるコンタクトホール形成部
分を現像時にも残すことができる。
第１の絶縁膜がポジ型の感光性樹脂材からなることが好
ましい。このようにすると、ポジ型の感光性樹脂材は、
露光部分のみが現像により除去されるため、第１の絶縁
膜におけるマスク領域以外の部分（コンタクトホールの
形成部分）であっても、その上部のみを露光するように
すると、第１の絶縁膜におけるコンタクトホール形成部
分を現像時にも残すことができる。
【００２５】この場合に、第２の工程が、感光性樹脂材
におけるインダクタ素子形成領域をマスクして感光性樹
脂材を露光した後、感光性樹脂材の露光部分を現像によ
り除去する工程を含み、第３の工程が、現像によりその
上部が選択的に除去された感光性樹脂材における各パッ
ド電極の上側部分を選択的に露光した後、その露光部分
を現像により除去する工程を含むことが好ましい。
におけるインダクタ素子形成領域をマスクして感光性樹
脂材を露光した後、感光性樹脂材の露光部分を現像によ
り除去する工程を含み、第３の工程が、現像によりその
上部が選択的に除去された感光性樹脂材における各パッ
ド電極の上側部分を選択的に露光した後、その露光部分
を現像により除去する工程を含むことが好ましい。
【００２６】この場合に、第２の工程における感光性樹
脂材の露光部分の厚さを、感光性樹脂材の下部がパッド
電極の上側部分に所定の解像度を得られる程度の厚さと
なるように設定することが好ましい。
脂材の露光部分の厚さを、感光性樹脂材の下部がパッド
電極の上側部分に所定の解像度を得られる程度の厚さと
なるように設定することが好ましい。
【００２７】本発明の半導体装置の製造方法において、
第２の工程が感光性樹脂材の表面の近傍に焦点を合わせ
る工程を含み、第３の工程がその上部が選択的に除去さ
れた感光性樹脂材の表面の近傍に焦点を合わせる工程を
含むことが好ましい。
第２の工程が感光性樹脂材の表面の近傍に焦点を合わせ
る工程を含み、第３の工程がその上部が選択的に除去さ
れた感光性樹脂材の表面の近傍に焦点を合わせる工程を
含むことが好ましい。
【００２８】また、本発明の半導体装置の製造方法にお
いて、感光性樹脂材が第３の工程の後に硬化させること
が好ましい。
いて、感光性樹脂材が第３の工程の後に硬化させること
が好ましい。
【００２９】本発明の半導体装置の製造方法において、
第４の工程が、第１の絶縁膜の上にコンタクトホールを
含む全面にわたってめっきシード層を形成する工程と、
めっきシード層におけるインダクタ素子形成領域の上に
インダクタ素子の素子パターンと、めっきシード層にお
けるインダクタ素子形成領域を除く領域の上にランド部
及び配線の各パターンを有するレジストパターンを形成
する工程と、レジストパターンをマスクとしてめっきシ
ード層の上に金属膜をめっき法により成膜する工程と、
レジストパターンを除去した後、金属膜をマスクとして
めっきシード層をエッチングにより除去することによ
り、金属膜からインダクタ素子、ランド部及び配線を形
成する工程とを含むことが好ましい。
第４の工程が、第１の絶縁膜の上にコンタクトホールを
含む全面にわたってめっきシード層を形成する工程と、
めっきシード層におけるインダクタ素子形成領域の上に
インダクタ素子の素子パターンと、めっきシード層にお
けるインダクタ素子形成領域を除く領域の上にランド部
及び配線の各パターンを有するレジストパターンを形成
する工程と、レジストパターンをマスクとしてめっきシ
ード層の上に金属膜をめっき法により成膜する工程と、
レジストパターンを除去した後、金属膜をマスクとして
めっきシード層をエッチングにより除去することによ
り、金属膜からインダクタ素子、ランド部及び配線を形
成する工程とを含むことが好ましい。
【００３０】この場合に、第４の工程よりも後に、第１
の絶縁膜の上にインダクタ素子、ランド部及び配線を含
む全面にわたって第２の絶縁膜を形成する工程と、第２
の絶縁膜におけるランド部の上側部分に開口部を形成し
た後、形成した開口部にランド部と接続され且つその上
部が第２の絶縁膜から突き出すように突起電極を形成す
る工程とをさらに備えていることが好ましい。
の絶縁膜の上にインダクタ素子、ランド部及び配線を含
む全面にわたって第２の絶縁膜を形成する工程と、第２
の絶縁膜におけるランド部の上側部分に開口部を形成し
た後、形成した開口部にランド部と接続され且つその上
部が第２の絶縁膜から突き出すように突起電極を形成す
る工程とをさらに備えていることが好ましい。
【００３１】本発明の半導体装置の製造方法は、半導体
ウエハに複数の集積回路部を互いに区画するダイシング
ラインが設けられており、第４の工程よりも後に、半導
体ウエハをダイシングラインにより分割して複数の半導
体チップを形成する工程をさらに備えていることが好ま
しい。
ウエハに複数の集積回路部を互いに区画するダイシング
ラインが設けられており、第４の工程よりも後に、半導
体ウエハをダイシングラインにより分割して複数の半導
体チップを形成する工程をさらに備えていることが好ま
しい。
【００３２】
【発明の実施の形態】本発明の一実施形態について図面
を参照しながら説明する。
を参照しながら説明する。
【００３３】図１は本発明の一実施形態に係るＷＬ−Ｃ
ＳＰ型の半導体装置を示す斜視図であって、インダクタ
素子及び一部の配線を露出するように外部絶縁膜を部分
的に切り欠いて示している。
ＳＰ型の半導体装置を示す斜視図であって、インダクタ
素子及び一部の配線を露出するように外部絶縁膜を部分
的に切り欠いて示している。
【００３４】図２（ａ）は図１における半導体装置の左
端の角部の断面を含む拡大斜視図であり、図２（ｂ）は
図２（ａ）のIIｂ−IIｂ線における断面構成を示してい
る。
端の角部の断面を含む拡大斜視図であり、図２（ｂ）は
図２（ａ）のIIｂ−IIｂ線における断面構成を示してい
る。
【００３５】図１、図２（ａ）及び図２（ｂ）に示すよ
うに、主面に集積回路（図示せず）が形成された半導体
チップ１１の主面上には、パッシベーション膜２０を介
して、膜厚が４μｍ〜６μｍ程度の第１の絶縁性樹脂膜
１２が形成されている。第１の絶縁性樹脂膜１２には、
集積回路のパッド電極（半導体素子電極）２１を露出す
る複数のコンタクトホール１３が形成されている。
うに、主面に集積回路（図示せず）が形成された半導体
チップ１１の主面上には、パッシベーション膜２０を介
して、膜厚が４μｍ〜６μｍ程度の第１の絶縁性樹脂膜
１２が形成されている。第１の絶縁性樹脂膜１２には、
集積回路のパッド電極（半導体素子電極）２１を露出す
る複数のコンタクトホール１３が形成されている。
【００３６】第１の絶縁性樹脂膜１２の上には、それぞ
れの上面に外部端子となるボールバンプ（突起電極）１
４が設けられるほぼ平面円形状の複数のランド部１５が
形成されている。各ランド部１５は、配線１６により各
コンタクトホール１３と接続されている。さらに、第１
の絶縁性樹脂膜１２における複数のランド部１５が相対
的に疎な領域には、その周辺領域よりも膜厚が大きいイ
ンダクタ素子形成領域１２ａが形成されている。該イン
ダクタ素子形成領域１２ａの上には、両端子がそれぞれ
コンタクトホール１３を介してパッド電極２１と接続さ
れたインダクタ素子１７が形成されている。
れの上面に外部端子となるボールバンプ（突起電極）１
４が設けられるほぼ平面円形状の複数のランド部１５が
形成されている。各ランド部１５は、配線１６により各
コンタクトホール１３と接続されている。さらに、第１
の絶縁性樹脂膜１２における複数のランド部１５が相対
的に疎な領域には、その周辺領域よりも膜厚が大きいイ
ンダクタ素子形成領域１２ａが形成されている。該イン
ダクタ素子形成領域１２ａの上には、両端子がそれぞれ
コンタクトホール１３を介してパッド電極２１と接続さ
れたインダクタ素子１７が形成されている。
【００３７】図１に示すように、第１の絶縁性樹脂膜１
２の上には、配線１６及びインダクタ素子１７を覆うと
共に、各ランド部１５と電気的に接続されるボールバン
プ１４を設けるための複数の開口部１８ａを有する外部
絶縁膜としての第２の絶縁性樹脂膜１８が形成されてい
る。
２の上には、配線１６及びインダクタ素子１７を覆うと
共に、各ランド部１５と電気的に接続されるボールバン
プ１４を設けるための複数の開口部１８ａを有する外部
絶縁膜としての第２の絶縁性樹脂膜１８が形成されてい
る。
【００３８】また、図２（ｂ）に示すように、ランド部
１５、配線１６及びインダクタ素子１７は、そのいずれ
もがパッド電極２１側から順次形成された、例えば１０
％程度のチタンを含むタングステン合金（ＴｉＷ）から
なるバリア層３１と、例えば銅（Ｃｕ）からなるめっき
シード層３２と、銅からなる本体層３３とから構成され
ている。
１５、配線１６及びインダクタ素子１７は、そのいずれ
もがパッド電極２１側から順次形成された、例えば１０
％程度のチタンを含むタングステン合金（ＴｉＷ）から
なるバリア層３１と、例えば銅（Ｃｕ）からなるめっき
シード層３２と、銅からなる本体層３３とから構成され
ている。
【００３９】このように、本実施形態に係る半導体装置
は、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａの膜厚を、その周辺領域、すなわちコンタ
クトホール１３、ランド部１５及び配線１６の各形成領
域よりも大きくすることにより、第１の絶縁性樹脂膜１
２を介してインダクタ素子１７から半導体チップ１１へ
の高周波信号の漏れを抑制することができるので、イン
ダクタ素子１７による損失を低減することができる。
は、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａの膜厚を、その周辺領域、すなわちコンタ
クトホール１３、ランド部１５及び配線１６の各形成領
域よりも大きくすることにより、第１の絶縁性樹脂膜１
２を介してインダクタ素子１７から半導体チップ１１へ
の高周波信号の漏れを抑制することができるので、イン
ダクタ素子１７による損失を低減することができる。
【００４０】図３は本実施形態に係るインダクタ素子形
成領域１２ａの膜厚をパラメータとしたインダクタ素子
１７におけるＱ値の周波数依存性を従来例と比較して示
している。図３に示すように、特に周波数が数ＧＨｚ以
上の帯域においては、インダクタ素子形成領域１２ａの
膜厚が大きい程、Ｑ値が大きくなることが分かる。
成領域１２ａの膜厚をパラメータとしたインダクタ素子
１７におけるＱ値の周波数依存性を従来例と比較して示
している。図３に示すように、特に周波数が数ＧＨｚ以
上の帯域においては、インダクタ素子形成領域１２ａの
膜厚が大きい程、Ｑ値が大きくなることが分かる。
【００４１】以下、前記のように構成された半導体装置
の製造方法について図面を参照しながら説明する。
の製造方法について図面を参照しながら説明する。
【００４２】図４（ａ）〜図４（ｄ）乃至図６（ａ）〜
図６（ｄ）は本発明の一実施形態に係る半導体装置の製
造方法の工程順の断面構成を示している。
図６（ｄ）は本発明の一実施形態に係る半導体装置の製
造方法の工程順の断面構成を示している。
【００４３】まず、図４（ａ）に示すように、その主面
に集積回路（図示せず）と、該集積回路に対する入出力
用の複数のパッド電極２１と、各パッド電極２１を除く
全面に堆積された、窒化シリコン（Ｓｉ3Ｎ4）等からな
るパッシベーション膜２０とが形成された半導体ウエハ
１１Ａを用意する。ここで、パッド電極２１は、例え
ば、アルミニウム（Ａｌ）とシリコン（Ｓｉ）との合金
（Ａｌ−Ｓｉ合金）、又はアルミニウム（Ａｌ）とシリ
コン（Ｓｉ）と金（Ａｕ）との合金（Ａｌ−Ｓｉ−Ａｕ
合金）を用いる。続いて、半導体ウエハ１１Ａの上にパ
ッシベーション膜２０及びパッド電極２１を含む全面に
わたって、ポジ型の感光性樹脂材である、例えばポリベ
ンゾオキシゾール（ＰＢＯ）樹脂材からなる第１の絶縁
性樹脂膜１２を塗布する。
に集積回路（図示せず）と、該集積回路に対する入出力
用の複数のパッド電極２１と、各パッド電極２１を除く
全面に堆積された、窒化シリコン（Ｓｉ3Ｎ4）等からな
るパッシベーション膜２０とが形成された半導体ウエハ
１１Ａを用意する。ここで、パッド電極２１は、例え
ば、アルミニウム（Ａｌ）とシリコン（Ｓｉ）との合金
（Ａｌ−Ｓｉ合金）、又はアルミニウム（Ａｌ）とシリ
コン（Ｓｉ）と金（Ａｕ）との合金（Ａｌ−Ｓｉ−Ａｕ
合金）を用いる。続いて、半導体ウエハ１１Ａの上にパ
ッシベーション膜２０及びパッド電極２１を含む全面に
わたって、ポジ型の感光性樹脂材である、例えばポリベ
ンゾオキシゾール（ＰＢＯ）樹脂材からなる第１の絶縁
性樹脂膜１２を塗布する。
【００４４】次に、図４（ｂ）に示すように、インダク
タ素子形成領域１２ａをマスクするマスクパターンを有
する第１のマスク５１を用いて、第１の絶縁性樹脂膜１
２に対して紫外光で１回目の露光を行なうことにより、
第１の絶縁性樹脂膜１２に第１の感光部１２Ａを形成す
る。
タ素子形成領域１２ａをマスクするマスクパターンを有
する第１のマスク５１を用いて、第１の絶縁性樹脂膜１
２に対して紫外光で１回目の露光を行なうことにより、
第１の絶縁性樹脂膜１２に第１の感光部１２Ａを形成す
る。
【００４５】次に、図４（ｃ）に示すように、第１の感
光部１２Ａを１回目の現像により除去して、第１の絶縁
性樹脂膜１２にインダクタ素子形成領域１２ａを形成す
る。
光部１２Ａを１回目の現像により除去して、第１の絶縁
性樹脂膜１２にインダクタ素子形成領域１２ａを形成す
る。
【００４６】次に、図４（ｄ）に示すように、各パッド
電極２１と対向する位置にコンタクトホールの開口パタ
ーンを有する第２のマスク５２を用いて、１回目の現像
でその上部が除去された第１の絶縁性樹脂膜１２に対し
て紫外光で２回目の露光を行なうことにより、第１の絶
縁性樹脂膜１２におけるコンタクトホール形成領域に第
２の感光部１２Ｂを形成する。
電極２１と対向する位置にコンタクトホールの開口パタ
ーンを有する第２のマスク５２を用いて、１回目の現像
でその上部が除去された第１の絶縁性樹脂膜１２に対し
て紫外光で２回目の露光を行なうことにより、第１の絶
縁性樹脂膜１２におけるコンタクトホール形成領域に第
２の感光部１２Ｂを形成する。
【００４７】次に、図５（ａ）に示すように、第２の感
光部１２Ｂを２回目の現像により除去して、第１の絶縁
性樹脂膜１２に、各パッド電極２１を露出するコンタク
トホール１３を形成する。従って、これら２回の露光及
び現像工程により、第１の絶縁性樹脂膜１２は、その膜
厚を、インダクタ素子形成領域１２ａにおいてはインダ
クタ素子によるリーク損失を抑制できる程度に厚くでき
る一方、コンタクトホール１３の形成部分においては、
コンタクトホール１３を所望の解像度で確実に形成でき
る程度に薄くすることができる。
光部１２Ｂを２回目の現像により除去して、第１の絶縁
性樹脂膜１２に、各パッド電極２１を露出するコンタク
トホール１３を形成する。従って、これら２回の露光及
び現像工程により、第１の絶縁性樹脂膜１２は、その膜
厚を、インダクタ素子形成領域１２ａにおいてはインダ
クタ素子によるリーク損失を抑制できる程度に厚くでき
る一方、コンタクトホール１３の形成部分においては、
コンタクトホール１３を所望の解像度で確実に形成でき
る程度に薄くすることができる。
【００４８】ここで、図４（ｂ）に示す１回目の露光工
程においては、第１の絶縁性樹脂膜１２の表面の近傍に
露光光の焦点を合わせ、図４（ｄ）に示す２回目の露光
工程においては、上部が選択的に除去された第１の絶縁
性樹脂膜１２の表面の近傍に露光光の焦点を合わせてい
る。
程においては、第１の絶縁性樹脂膜１２の表面の近傍に
露光光の焦点を合わせ、図４（ｄ）に示す２回目の露光
工程においては、上部が選択的に除去された第１の絶縁
性樹脂膜１２の表面の近傍に露光光の焦点を合わせてい
る。
【００４９】また、第１の絶縁性樹脂膜１２におけるコ
ンタクトホール１３の形成部分の膜厚は、その絶縁性能
から下限値が決定される。これに対し、インダクタ素子
形成領域１２ａの膜厚の上限値は、コンタクトホール１
３の露光処理及び現像処理を確実に行なえるか否かによ
り決定される。本実施形態においては、第１の絶縁性樹
脂膜１２の膜厚の下限値を４μｍ〜６μｍ程度に設定す
ることが好ましく、５μｍ程度がより好ましい。また、
図３に示したように、インダクタ素子形成領域１２ａの
膜厚が大きい程Ｑ値も大きくなるが、塗布時の膜厚の均
一性並びに露光処理及び現像処理を確実に行なうには、
５μｍ〜５０μｍ程度に設定することが好ましく、１０
μｍ程度がさらに好ましい。なお、インダクタ素子形成
領域１２ａの膜厚を５μｍに設定した場合には、コンタ
クトホール１３の形成部分の膜厚は５μｍよりも小さく
することはいうまでもない。さらに、本実施形態におけ
る第１の絶縁性樹脂膜１２の膜厚値は、該樹脂膜１２を
加熱して硬化するポストキュア（ポストベーク）後の膜
厚をいう。
ンタクトホール１３の形成部分の膜厚は、その絶縁性能
から下限値が決定される。これに対し、インダクタ素子
形成領域１２ａの膜厚の上限値は、コンタクトホール１
３の露光処理及び現像処理を確実に行なえるか否かによ
り決定される。本実施形態においては、第１の絶縁性樹
脂膜１２の膜厚の下限値を４μｍ〜６μｍ程度に設定す
ることが好ましく、５μｍ程度がより好ましい。また、
図３に示したように、インダクタ素子形成領域１２ａの
膜厚が大きい程Ｑ値も大きくなるが、塗布時の膜厚の均
一性並びに露光処理及び現像処理を確実に行なうには、
５μｍ〜５０μｍ程度に設定することが好ましく、１０
μｍ程度がさらに好ましい。なお、インダクタ素子形成
領域１２ａの膜厚を５μｍに設定した場合には、コンタ
クトホール１３の形成部分の膜厚は５μｍよりも小さく
することはいうまでもない。さらに、本実施形態におけ
る第１の絶縁性樹脂膜１２の膜厚値は、該樹脂膜１２を
加熱して硬化するポストキュア（ポストベーク）後の膜
厚をいう。
【００５０】また、第１の絶縁性樹脂膜１２の現像液に
は、現像時にパッド電極２１を溶解しない材料である弱
アルカリ性又は有機系の現像液を用いる。
は、現像時にパッド電極２１を溶解しない材料である弱
アルカリ性又は有機系の現像液を用いる。
【００５１】次に、図５（ｂ）に示すように、第１の絶
縁性樹脂膜１２に対して所定のポストキュア処理を行な
った後、例えばスパッタ法により、半導体ウエハ１１Ａ
の上に第１の絶縁樹脂膜１２、パッシベーション膜２０
及びコンタクトホール１３から露出するパッド電極２１
を含む全面にわたって、チタンタングステンからなるバ
リア層３１及び銅からなるめっきシード層３２を堆積す
る。
縁性樹脂膜１２に対して所定のポストキュア処理を行な
った後、例えばスパッタ法により、半導体ウエハ１１Ａ
の上に第１の絶縁樹脂膜１２、パッシベーション膜２０
及びコンタクトホール１３から露出するパッド電極２１
を含む全面にわたって、チタンタングステンからなるバ
リア層３１及び銅からなるめっきシード層３２を堆積す
る。
【００５２】ここで、バリア層３１及びめっきシード層
３２を堆積する前に、第１の絶縁性樹脂膜１２の表面に
対してプラズマ処理を行なって、その表面を極めて微細
な粗面化状態とすることにより、第１の絶縁性樹脂膜１
２とバリア層３１との密着強度を向上させると共に、パ
ッド電極２１上に残った第１の絶縁性樹脂膜１２の現像
残渣及び該パッド電極２１の表面酸化膜を除去すること
により、パッド電極２１とバリア層３１との接続抵抗を
低減する。なお、プラズマ処理は、パッド電極２１及び
パッシベーション膜２０のエッチング量に対して、第１
の絶縁性樹脂膜１２を選択的にエッチングできれば良
い。例えば、酸素（Ｏ2 ）ガス、酸素と四塩化炭素（Ｃ
Ｆ4 ）との混合ガス、又は酸素とアルゴン（Ａｒ）との
混合ガスを用いた反応性イオンエッチング（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）を行なうと
良い。
３２を堆積する前に、第１の絶縁性樹脂膜１２の表面に
対してプラズマ処理を行なって、その表面を極めて微細
な粗面化状態とすることにより、第１の絶縁性樹脂膜１
２とバリア層３１との密着強度を向上させると共に、パ
ッド電極２１上に残った第１の絶縁性樹脂膜１２の現像
残渣及び該パッド電極２１の表面酸化膜を除去すること
により、パッド電極２１とバリア層３１との接続抵抗を
低減する。なお、プラズマ処理は、パッド電極２１及び
パッシベーション膜２０のエッチング量に対して、第１
の絶縁性樹脂膜１２を選択的にエッチングできれば良
い。例えば、酸素（Ｏ2 ）ガス、酸素と四塩化炭素（Ｃ
Ｆ4 ）との混合ガス、又は酸素とアルゴン（Ａｒ）との
混合ガスを用いた反応性イオンエッチング（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）を行なうと
良い。
【００５３】また、バリア層３１は、第１の絶縁性樹脂
膜１２、パッシベーション膜２０及びパッド電極２１と
の密着性が高く、且つめっきシード層３２をエッチング
するエッチング溶液に対するバリア性（耐性）を有する
金属が好ましく、ここではチタンタングステン合金（１
０％Ｔｉ−９０％Ｗ）を用いている。バリア層３１の厚
さは、めっきシード層３２のエッチング溶液に対するバ
リア性を考慮すると、０．２μｍ〜０．５μｍ程度が好
ましい。
膜１２、パッシベーション膜２０及びパッド電極２１と
の密着性が高く、且つめっきシード層３２をエッチング
するエッチング溶液に対するバリア性（耐性）を有する
金属が好ましく、ここではチタンタングステン合金（１
０％Ｔｉ−９０％Ｗ）を用いている。バリア層３１の厚
さは、めっきシード層３２のエッチング溶液に対するバ
リア性を考慮すると、０．２μｍ〜０．５μｍ程度が好
ましい。
【００５４】めっきシード層３２は、配線１５及びイン
ダクタ素子１７の本体層３３を電解めっき法により形成
する際のシード層であり、シード層の機能を果たすため
低抵抗率である金属が好ましく、ここでは銅を用いてい
る。めっきシード層３２の厚さは、電気抵抗及び析出応
力と堆積後のエッチングの容易さを考慮すると、０．３
μｍ〜０．５μｍ程度が好ましい。
ダクタ素子１７の本体層３３を電解めっき法により形成
する際のシード層であり、シード層の機能を果たすため
低抵抗率である金属が好ましく、ここでは銅を用いてい
る。めっきシード層３２の厚さは、電気抵抗及び析出応
力と堆積後のエッチングの容易さを考慮すると、０．３
μｍ〜０．５μｍ程度が好ましい。
【００５５】次に、図５（ｃ）に示すように、リソグラ
フィ法により、めっきシード層３２の上に、配線１６及
びインダクタ素子１７の設計パターンを有するレジスト
パターン５３を形成する。ここで、レジストパターン５
３は、第１の絶縁性樹脂膜１２におけるインダクタ素子
形成領域１２ａの上面において８μｍ〜１０μｍ程度の
厚さを持つように形成する。その後、酸素ガスを用いた
プラズマ処理を行なってレジストパターン５３の現像に
よる残渣を除去する。
フィ法により、めっきシード層３２の上に、配線１６及
びインダクタ素子１７の設計パターンを有するレジスト
パターン５３を形成する。ここで、レジストパターン５
３は、第１の絶縁性樹脂膜１２におけるインダクタ素子
形成領域１２ａの上面において８μｍ〜１０μｍ程度の
厚さを持つように形成する。その後、酸素ガスを用いた
プラズマ処理を行なってレジストパターン５３の現像に
よる残渣を除去する。
【００５６】次に、図５（ｄ）に示すように、電解めっ
き法により、レジストパターン５３をマスクとしてめっ
きシード層３２の上に、銅からなる配線等の本体層３３
を形成する。本体層３３の厚さは、電気抵抗と機械的強
度とを考慮して１０μｍ〜１４μｍ程度が好ましい。
き法により、レジストパターン５３をマスクとしてめっ
きシード層３２の上に、銅からなる配線等の本体層３３
を形成する。本体層３３の厚さは、電気抵抗と機械的強
度とを考慮して１０μｍ〜１４μｍ程度が好ましい。
【００５７】次に、図６（ａ）に示すように、レジスト
パターン５３を除去した後、酸素ガスを用いたプラズマ
処理により、レジストパターン５３の残渣を除去する。
パターン５３を除去した後、酸素ガスを用いたプラズマ
処理により、レジストパターン５３の残渣を除去する。
【００５８】次に、図６（ｂ）に示すように、それぞれ
が銅からなる本体層３３及びめっきシード層３２を、バ
リア層３１に対するエッチング選択比が高いエッチング
溶液、例えば過硫酸ナトリウム（Ｎａ2Ｓ2Ｏ8 ）溶液を
用いてエッチングを行なう。ここでは、めっきシード層
３２の厚さが本体層３３よりも薄いため、めっきシード
層３２の本体層３３からの露出部分が先に除去されて、
その部分にバリア層３１が露出する。続いて、本体層３
３をマスクとして、過酸化水素水（Ｈ2Ｏ2）を用いたエ
ッチングを行なって、バリア層３１を除去することによ
り、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａの上に、両端子がコンタクトホール１３を
介してパッド電極２１に接続された所望の設計パターン
を有するインダクタ素子１７が形成される。これと同時
に、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａを除く部分の上に、ランド部１５と、一端
が該ランド部１５と接続され、他端がコンタクトホール
１３を介してパッド電極２１と接続される配線１６とが
形成される。ここで、ランド部１５、配線１６及びイン
ダクタ素子１７は、そのいずれもが、下側から順次形成
されたバリア層３１、めっきシード層３２及び本体層３
３により構成される。
が銅からなる本体層３３及びめっきシード層３２を、バ
リア層３１に対するエッチング選択比が高いエッチング
溶液、例えば過硫酸ナトリウム（Ｎａ2Ｓ2Ｏ8 ）溶液を
用いてエッチングを行なう。ここでは、めっきシード層
３２の厚さが本体層３３よりも薄いため、めっきシード
層３２の本体層３３からの露出部分が先に除去されて、
その部分にバリア層３１が露出する。続いて、本体層３
３をマスクとして、過酸化水素水（Ｈ2Ｏ2）を用いたエ
ッチングを行なって、バリア層３１を除去することによ
り、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａの上に、両端子がコンタクトホール１３を
介してパッド電極２１に接続された所望の設計パターン
を有するインダクタ素子１７が形成される。これと同時
に、第１の絶縁性樹脂膜１２におけるインダクタ素子形
成領域１２ａを除く部分の上に、ランド部１５と、一端
が該ランド部１５と接続され、他端がコンタクトホール
１３を介してパッド電極２１と接続される配線１６とが
形成される。ここで、ランド部１５、配線１６及びイン
ダクタ素子１７は、そのいずれもが、下側から順次形成
されたバリア層３１、めっきシード層３２及び本体層３
３により構成される。
【００５９】次に、図６（ｃ）に示すように、第１の絶
縁性樹脂膜１２の上にパターニングされたインダクタ素
子１２及びランド部１５等を含む全面にわたって感光性
樹脂材からなる第２の絶縁性樹脂膜１８を塗布し、続い
て、リソグラフィ法により、成膜された第２の絶縁性樹
脂膜１８にランド部１５を露出する開口部１８ａを形成
する。第２の絶縁性樹脂膜１８の膜厚は、塗付時におけ
る平坦性が維持される共に、露光処理及び現像処理を確
実に行なえるように５μｍ〜１０μｍ程度とすることが
好ましい。
縁性樹脂膜１２の上にパターニングされたインダクタ素
子１２及びランド部１５等を含む全面にわたって感光性
樹脂材からなる第２の絶縁性樹脂膜１８を塗布し、続い
て、リソグラフィ法により、成膜された第２の絶縁性樹
脂膜１８にランド部１５を露出する開口部１８ａを形成
する。第２の絶縁性樹脂膜１８の膜厚は、塗付時におけ
る平坦性が維持される共に、露光処理及び現像処理を確
実に行なえるように５μｍ〜１０μｍ程度とすることが
好ましい。
【００６０】次に、図６（ｄ）に示すように、第２の絶
縁性樹脂膜１８から露出したランド部１５の上に、例え
ば印刷法により半田ペースト材を付着し、さらに加熱に
より溶融してその上部をほぼ半球状とすることにより、
半導体装置の外部端子であるボールバンプ１４を形成す
る。なお、ボールバンプ１４は、印刷法（印刷溶融法）
に限られず、半田ボール材を開口部１８ａに載置した
後、加熱により溶融して形成してもよい。続いて、半導
体ウエハ１１Ａにおける所定のダイシングライン１１ｂ
をダイシングソーにより切断して、複数の半導体チップ
１１に分割する。
縁性樹脂膜１８から露出したランド部１５の上に、例え
ば印刷法により半田ペースト材を付着し、さらに加熱に
より溶融してその上部をほぼ半球状とすることにより、
半導体装置の外部端子であるボールバンプ１４を形成す
る。なお、ボールバンプ１４は、印刷法（印刷溶融法）
に限られず、半田ボール材を開口部１８ａに載置した
後、加熱により溶融して形成してもよい。続いて、半導
体ウエハ１１Ａにおける所定のダイシングライン１１ｂ
をダイシングソーにより切断して、複数の半導体チップ
１１に分割する。
【００６１】以上説明したように、本実施形態に係る製
造方法によると、半導体ウエハ１１Ａの集積回路を覆う
第１の絶縁性樹脂膜１２の上にインダクタ素子１７を形
成する前に、第１の絶縁性樹脂膜１２におけるインダク
タ素子形成領域１２ａの膜厚を、コンタクトホール１３
の形成部分よりも大きくする方法として、第１の絶縁性
樹脂膜１２にポジ型の感光性樹脂材を用いると共に、１
回目の露光及び現像工程においてインダクタ素子形成領
域１２ａをパターニングし、２回目の露光及び現像工程
においてパッド電極２１を露出するコンタクトホール１
３をパターニングする。その後、一括して第１の絶縁性
樹脂膜１２を熱硬化（ポストキュア）するため、製造工
程を簡略化することができ、より低コストな半導体装置
を実現することができる。
造方法によると、半導体ウエハ１１Ａの集積回路を覆う
第１の絶縁性樹脂膜１２の上にインダクタ素子１７を形
成する前に、第１の絶縁性樹脂膜１２におけるインダク
タ素子形成領域１２ａの膜厚を、コンタクトホール１３
の形成部分よりも大きくする方法として、第１の絶縁性
樹脂膜１２にポジ型の感光性樹脂材を用いると共に、１
回目の露光及び現像工程においてインダクタ素子形成領
域１２ａをパターニングし、２回目の露光及び現像工程
においてパッド電極２１を露出するコンタクトホール１
３をパターニングする。その後、一括して第１の絶縁性
樹脂膜１２を熱硬化（ポストキュア）するため、製造工
程を簡略化することができ、より低コストな半導体装置
を実現することができる。
【００６２】さらに、１回目の露光時には第１の絶縁性
樹脂膜１２の表面近傍に露光光の焦点を合わせ、２回目
の露光時には、インダクタ素子形成領域１２ａのパター
ニングにより、その上部が選択的に除去された第１の絶
縁性樹脂膜１２の表面近傍に露光光の焦点を合わせるこ
とにより、インダクタ素子形成領域１２ａとコンタクト
ホール１３のいずれに対しても、微細な加工を行なうこ
とができる。その結果、コンタクトホール１３は、それ
を形成する露光及び現像工程において第１の絶縁性樹脂
膜１２における成膜時の膜厚の制限を受けることがなく
なる。その上、第１の絶縁性樹脂膜１２のインダクタ素
子形成領域１２ａの膜厚は、インダクタ素子１７による
リーク損失を十分に抑制できる程度に厚くすることがで
きる。
樹脂膜１２の表面近傍に露光光の焦点を合わせ、２回目
の露光時には、インダクタ素子形成領域１２ａのパター
ニングにより、その上部が選択的に除去された第１の絶
縁性樹脂膜１２の表面近傍に露光光の焦点を合わせるこ
とにより、インダクタ素子形成領域１２ａとコンタクト
ホール１３のいずれに対しても、微細な加工を行なうこ
とができる。その結果、コンタクトホール１３は、それ
を形成する露光及び現像工程において第１の絶縁性樹脂
膜１２における成膜時の膜厚の制限を受けることがなく
なる。その上、第１の絶縁性樹脂膜１２のインダクタ素
子形成領域１２ａの膜厚は、インダクタ素子１７による
リーク損失を十分に抑制できる程度に厚くすることがで
きる。
【００６３】なお、本実施形態においては、インダクタ
素子形成領域１２ａを第１の絶縁性樹脂膜１２と一体に
形成しているが、必ずしも一体とする必要はなく、例え
ば、一様な膜厚を持つ第１の絶縁性樹脂膜のインダクタ
素子形成領域に別体の絶縁膜を設けることにより、イン
ダクタ素子形成領域をその周辺部の膜厚よりも厚くして
もよい。
素子形成領域１２ａを第１の絶縁性樹脂膜１２と一体に
形成しているが、必ずしも一体とする必要はなく、例え
ば、一様な膜厚を持つ第１の絶縁性樹脂膜のインダクタ
素子形成領域に別体の絶縁膜を設けることにより、イン
ダクタ素子形成領域をその周辺部の膜厚よりも厚くして
もよい。
【００６４】また、ランド部１５、配線１６及びインダ
クタ素子１７を電界めっき法により形成したが、これに
限られず、スパッタ法を用いてもよい。
クタ素子１７を電界めっき法により形成したが、これに
限られず、スパッタ法を用いてもよい。
【００６５】
【発明の効果】本発明に係る半導体装置及びその製造方
法によると、第１の絶縁膜におけるインダクタ素子形成
領域の厚さがコンタクトホールの形成部分の厚さよりも
大きいため、高周波信号がインダクタ素子から第１の絶
縁膜を介して半導体チップへ漏れることによるリーク損
失を低減することができる。逆に、第１の絶縁膜におけ
るコンタクトホールの形成部分の膜厚は、インダクタ素
子形成領域よりも小さいため、コンタクトホールを形成
する際に、第１の絶縁膜が感光性樹脂材からなる場合で
あっても、該コンタクトホールの解像度の上限に影響さ
れなくなるので、コンタクトホールを確実に形成するこ
とができる。その結果、高いＱ値を持つインダクタ素子
が実現されるため、高周波半導体装置としての動作特性
が確実に向上する。
法によると、第１の絶縁膜におけるインダクタ素子形成
領域の厚さがコンタクトホールの形成部分の厚さよりも
大きいため、高周波信号がインダクタ素子から第１の絶
縁膜を介して半導体チップへ漏れることによるリーク損
失を低減することができる。逆に、第１の絶縁膜におけ
るコンタクトホールの形成部分の膜厚は、インダクタ素
子形成領域よりも小さいため、コンタクトホールを形成
する際に、第１の絶縁膜が感光性樹脂材からなる場合で
あっても、該コンタクトホールの解像度の上限に影響さ
れなくなるので、コンタクトホールを確実に形成するこ
とができる。その結果、高いＱ値を持つインダクタ素子
が実現されるため、高周波半導体装置としての動作特性
が確実に向上する。
【図１】本発明の一実施形態に係る半導体装置を示し、
インダクタ素子及び一部の配線を露出するように外部絶
縁膜を部分的に切り欠いた斜視図である。
インダクタ素子及び一部の配線を露出するように外部絶
縁膜を部分的に切り欠いた斜視図である。
【図２】（ａ）及び（ｂ）は本発明の一実施形態に係る
半導体装置を示し、（ａ）は図１の一部を拡大した断面
斜視図であり、（ｂ）は（ａ）のIIｂ−IIｂ線における
構成断面図である。
半導体装置を示し、（ａ）は図１の一部を拡大した断面
斜視図であり、（ｂ）は（ａ）のIIｂ−IIｂ線における
構成断面図である。
【図３】本発明の一実施形態に係る半導体装置における
インダクタ素子形成領域の膜厚をパラメータとしたイン
ダクタ素子におけるＱ値の周波数依存性を従来例と比較
したグラフである。
インダクタ素子形成領域の膜厚をパラメータとしたイン
ダクタ素子におけるＱ値の周波数依存性を従来例と比較
したグラフである。
【図４】（ａ）〜（ｄ）は本発明の一実施形態に係る半
導体装置の製造方法を示す工程順の構成断面図である。
導体装置の製造方法を示す工程順の構成断面図である。
【図５】（ａ）〜（ｄ）は本発明の一実施形態に係る半
導体装置の製造方法を示す工程順の構成断面図である。
導体装置の製造方法を示す工程順の構成断面図である。
【図６】（ａ）〜（ｄ）は本発明の一実施形態に係る半
導体装置の製造方法を示す工程順の構成断面図である。
導体装置の製造方法を示す工程順の構成断面図である。
【図７】従来のＷＬ−ＣＳＰ型の半導体装置を示し、イ
ンダクタ素子及び一部の配線を露出するように外部絶縁
膜を部分的に切り欠いた斜視図である。
ンダクタ素子及び一部の配線を露出するように外部絶縁
膜を部分的に切り欠いた斜視図である。
【図８】ＷＬ−ＣＳＰ型の半導体装置におけるインダク
タ素子形成領域の膜厚をパラメータとしたインダクタ素
子におけるＱ値の周波数依存性を示すグラフである。
タ素子形成領域の膜厚をパラメータとしたインダクタ素
子におけるＱ値の周波数依存性を示すグラフである。
１１ 半導体チップ
１１Ａ 半導体ウエハ
１１ｂ ダイシングライン
１２ 第１の絶縁性樹脂膜（第１の絶縁膜）
１２ａ インダクタ素子形成領域
１２Ａ 第１の感光部
１２Ｂ 第２の感光部
１３ コンタクトホール
１４ ボールバンプ（突起電極）
１５ ランド部
１６ 配線
１７ インダクタ素子
１８ 第２の絶縁性樹脂膜（第２の絶縁膜）
１８ａ 開口部
２０ パッシベーション膜
２１ パッド電極（半導体素子電極）
３１ バリア層
３２ めっきシード層
３３ 本体層
５１ 第１のマスク
５２ 第２のマスク
５３ レジストパターン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中村 嘉文
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 三木 啓司
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 渡瀬 和美
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 佐原 隆一
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F033 HH09 HH10 HH11 HH23 JJ01
JJ11 JJ23 KK08 KK09 MM05
MM13 NN06 NN07 PP15 PP27
QQ00 QQ01 QQ09 QQ13 QQ37
QQ94 QQ96 RR06 RR27 VV08
WW02 XX03 XX09
5F038 AZ04 AZ05 EZ14 EZ20
Claims (14)
- 【請求項１】 主面に形成された集積回路部及び前記主
面上に形成され且つ前記集積回路部と電気的に接続され
た複数のパッド電極を有する半導体チップと、 前記半導体チップの主面上に形成され、前記集積回路部
を覆うと共に前記各パッド電極の上に設けられた複数の
コンタクトホールを有する絶縁性樹脂材からなる第１の
絶縁膜と、 前記第１の絶縁膜におけるインダクタ素子形成領域の上
に形成され、その両端子が前記コンタクトホールを介し
てそれぞれ前記パッド電極と接続されたインダクタ素子
とを備え、 前記第１の絶縁膜における前記インダクタ素子形成領域
の厚さは、前記コンタクトホールの周辺領域の形成部分
の厚さよりも大きくなるように形成されていることを特
徴とする半導体装置。 - 【請求項２】 前記インダクタ素子形成領域の厚さは５
μｍ以上且つ５０μｍ以下であり、前記コンタクトホー
ルの周辺領域の形成部分の厚さは４μｍ以上且つ６μｍ
以下であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項３】 前記第１の絶縁膜の上に形成されたラン
ド部と、 一端が前記コンタクトホールを介して前記パッド電極と
接続され、他端が前記ランド部と接続された配線とをさ
らに備えていることを特徴とする請求項１に記載の半導
体装置。 - 【請求項４】 前記ランド部の上に形成された突起電極
をさらに備えていることを特徴とする請求項３に記載の
半導体装置。 - 【請求項５】 前記第１の絶縁膜の上に形成され、前記
インダクタ素子及び配線を覆う絶縁性樹脂材からなる第
２の絶縁膜をさらに備えていることを特徴とする請求項
１〜４のうちのいずれか１項に記載の半導体装置。 - 【請求項６】 主面に形成された複数の集積回路部及び
前記主面上に形成され且つそれぞれが前記複数の集積回
路部と電気的に接続された複数のパッド電極を有する半
導体ウエハにおける前記主面の上に前記各パッド電極を
含む全面にわたって第１の絶縁膜を成膜する第１の工程
と、 前記第１の絶縁膜のインダクタ素子形成領域をマスクし
て、前記第１の絶縁膜における前記インダクタ素子形成
領域を除く領域の上部を除去する第２の工程と、 上部が選択的に除去された前記第１の絶縁膜における前
記各パッド電極の上側部分に前記各パッド電極を露出す
る複数のコンタクトホールを形成する第３の工程と、 前記第１の絶縁膜の前記インダクタ素子形成領域の上
に、その両端子が前記コンタクトホールを介してそれぞ
れ前記パッド電極と接続されたインダクタ素子を形成す
る第４の工程とを備えていることを特徴とする半導体装
置の製造方法。 - 【請求項７】 前記第１の絶縁膜は、ポジ型の感光性樹
脂材からなることを特徴とする請求項６に記載の半導体
装置の製造方法。 - 【請求項８】 前記第２の工程は、前記感光性樹脂材に
おける前記インダクタ素子形成領域をマスクして前記感
光性樹脂材を露光した後、前記感光性樹脂材の露光部分
を現像により除去する工程を含み、 前記第３の工程は、現像によりその上部が選択的に除去
された前記感光性樹脂材における前記各パッド電極の上
側部分を選択的に露光した後、その露光部分を現像によ
り除去する工程を含むことを特徴とする請求項７に記載
の半導体装置の製造方法。 - 【請求項９】 前記第２の工程における前記感光性樹脂
材の露光部分の厚さは、前記感光性樹脂材の下部が前記
パッド電極の上側部分に所定の解像度を得られる程度の
厚さとなるように設定することを特徴とする請求項８に
記載の半導体装置の製造方法。 - 【請求項１０】 前記第２の工程は、前記感光性樹脂材
の表面の近傍に焦点を合わせる工程を含み、 前記第３の工程は、上部が選択的に除去された前記感光
性樹脂材の表面の近傍に焦点を合わせる工程を含むこと
を特徴とする請求項７〜９のうちのいずれか１項に記載
の半導体装置の製造方法。 - 【請求項１１】 前記感光性樹脂材は、前記第３の工程
の後に硬化させることを特徴とする請求項７〜９のうち
のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１２】 前記第４の工程は、 前記第１の絶縁膜の上に前記コンタクトホールを含む全
面にわたってめっきシード層を形成する工程と、 前記めっきシード層における前記インダクタ素子形成領
域の上に前記インダクタ素子の素子パターンと、前記め
っきシード層における前記インダクタ素子形成領域を除
く領域の上にランド部及び配線の各パターンとを有する
レジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記めっきシード
層の上に金属膜をめっき法により成膜する工程と、 前記レジストパターンを除去した後、前記金属膜をマス
クとして前記めっきシード層をエッチングにより除去す
ることにより、前記金属膜から、前記インダクタ素子、
ランド部及び配線を形成する工程とを含むことを特徴と
する請求項６に記載の半導体装置の製造方法。 - 【請求項１３】 前記第４の工程よりも後に、前記第１
の絶縁膜の上に前記インダクタ素子、ランド部及び配線
を含む全面にわたって第２の絶縁膜を形成する工程と、 前記第２の絶縁膜における前記ランド部の上側部分に開
口部を形成した後、形成した開口部に前記ランド部と接
続され且つその上部が前記第２の絶縁膜から突き出すよ
うに突起電極を形成する工程とをさらに備えていること
を特徴とする請求項１２に記載の半導体装置の製造方
法。 - 【請求項１４】 前記半導体ウエハは、前記複数の集積
回路部を互いに区画するダイシングラインが設けられて
おり、 前記第４の工程よりも後に、前記半導体ウエハを前記ダ
イシングラインにより分割して複数の半導体チップを形
成する工程をさらに備えていることを特徴とする請求項
６〜１３のうちのいずれか１項に記載の半導体装置の製
造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152822A JP3871609B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置及びその製造方法 |
| US10/442,139 US6914331B2 (en) | 2002-05-27 | 2003-05-21 | Semiconductor device having an inductor formed on a region of an insulating film |
| CNB031381227A CN1242467C (zh) | 2002-05-27 | 2003-05-27 | 半导体器件及其制造方法 |
| KR10-2003-0033539A KR100500010B1 (ko) | 2002-05-27 | 2003-05-27 | 반도체장치 및 그 제조방법 |
| TW092114273A TW594949B (en) | 2002-05-27 | 2003-05-27 | Semiconductor device and method for fabricating the same |
| US11/122,094 US7279357B2 (en) | 2002-05-27 | 2005-05-05 | Method for fabricating a chip-scale-packaging (CSP) having an inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002152822A JP3871609B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347410A true JP2003347410A (ja) | 2003-12-05 |
| JP3871609B2 JP3871609B2 (ja) | 2007-01-24 |
Family
ID=29545412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002152822A Expired - Fee Related JP3871609B2 (ja) | 2002-05-27 | 2002-05-27 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6914331B2 (ja) |
| JP (1) | JP3871609B2 (ja) |
| KR (1) | KR100500010B1 (ja) |
| CN (1) | CN1242467C (ja) |
| TW (1) | TW594949B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268249A (ja) * | 2004-03-16 | 2005-09-29 | Philtech Inc | 半導体装置およびその製造方法 |
| JP2006186037A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | インダクタチップ、その製造方法及び実装方法 |
| JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
| JP2007235034A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Epson Corp | 電子基板、半導体装置および電子機器 |
| JP2008016502A (ja) * | 2006-07-03 | 2008-01-24 | Sharp Corp | Ｒｆ集積回路及びその製造方法 |
| JP2010050283A (ja) * | 2008-08-21 | 2010-03-04 | Oki Semiconductor Co Ltd | ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン |
| JP2010186969A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JP2010232230A (ja) * | 2009-03-25 | 2010-10-14 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
| WO2018164360A1 (ko) * | 2017-03-06 | 2018-09-13 | 엘비세미콘 주식회사 | 컴플라이언트 범프의 제조방법 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8178435B2 (en) | 1998-12-21 | 2012-05-15 | Megica Corporation | High performance system-on-chip inductor using post passivation process |
| US6869870B2 (en) * | 1998-12-21 | 2005-03-22 | Megic Corporation | High performance system-on-chip discrete components using post passivation process |
| US8421158B2 (en) * | 1998-12-21 | 2013-04-16 | Megica Corporation | Chip structure with a passive device and method for forming the same |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| US6759275B1 (en) | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| TW584950B (en) * | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
| TW544882B (en) | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
| US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| TWI236763B (en) * | 2003-05-27 | 2005-07-21 | Megic Corp | High performance system-on-chip inductor using post passivation process |
| US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
| US7091562B2 (en) * | 2004-08-13 | 2006-08-15 | Himax Technologies, Inc. | CMOS power sensor |
| US7355282B2 (en) * | 2004-09-09 | 2008-04-08 | Megica Corporation | Post passivation interconnection process and structures |
| US7423346B2 (en) * | 2004-09-09 | 2008-09-09 | Megica Corporation | Post passivation interconnection process and structures |
| US8008775B2 (en) * | 2004-09-09 | 2011-08-30 | Megica Corporation | Post passivation interconnection structures |
| JP2006222232A (ja) * | 2005-02-09 | 2006-08-24 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US8384189B2 (en) | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| TWI330863B (en) | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
| JP4235834B2 (ja) * | 2005-07-12 | 2009-03-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| CN1901163B (zh) | 2005-07-22 | 2011-04-13 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| JP4251164B2 (ja) * | 2005-08-03 | 2009-04-08 | セイコーエプソン株式会社 | 半導体装置および半導体チップ |
| US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
| JP4692314B2 (ja) * | 2006-02-14 | 2011-06-01 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| JP4572343B2 (ja) * | 2006-03-03 | 2010-11-04 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
| US8860178B2 (en) * | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
| US20090230389A1 (en) * | 2008-03-17 | 2009-09-17 | Zhizhang Chen | Atomic Layer Deposition of Gate Dielectric Layer with High Dielectric Constant for Thin Film Transisitor |
| US8569878B2 (en) * | 2009-10-22 | 2013-10-29 | Headway Technologies, Inc. | Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same |
| JP2011188255A (ja) * | 2010-03-09 | 2011-09-22 | Panasonic Corp | 弾性波素子 |
| KR101718011B1 (ko) * | 2010-11-01 | 2017-03-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| JP2012190854A (ja) * | 2011-03-08 | 2012-10-04 | Toshiba Corp | 半導体装置及びその配線の形成方法 |
| TWI524488B (zh) * | 2013-03-26 | 2016-03-01 | 南茂科技股份有限公司 | 晶片結構及其製作方法 |
| US9245940B2 (en) * | 2014-02-12 | 2016-01-26 | Qualcomm Incorporated | Inductor design on floating UBM balls for wafer level package (WLP) |
| US11342256B2 (en) * | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| CN111883551A (zh) * | 2020-07-31 | 2020-11-03 | 京东方科技集团股份有限公司 | 基板、其制作方法、显示面板及显示装置 |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
| CN113394165A (zh) * | 2021-05-21 | 2021-09-14 | 上海朕芯微电子科技有限公司 | 一种半导体器件及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03238846A (ja) | 1990-02-15 | 1991-10-24 | Nec Corp | 多層配線型半導体装置 |
| JPH08172161A (ja) | 1994-12-16 | 1996-07-02 | Hitachi Ltd | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 |
| US6162652A (en) * | 1997-12-31 | 2000-12-19 | Intel Corporation | Process for sort testing C4 bumped wafers |
| JP2000022085A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3065039B2 (ja) * | 1998-10-29 | 2000-07-12 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び装置 |
| JP3916348B2 (ja) * | 1999-09-20 | 2007-05-16 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100313706B1 (ko) * | 1999-09-29 | 2001-11-26 | 윤종용 | 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
| JP3996315B2 (ja) * | 2000-02-21 | 2007-10-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| SG99939A1 (en) * | 2000-08-11 | 2003-11-27 | Casio Computer Co Ltd | Semiconductor device |
| JP3540729B2 (ja) | 2000-08-11 | 2004-07-07 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP3526548B2 (ja) * | 2000-11-29 | 2004-05-17 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2002217377A (ja) * | 2001-01-18 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPWO2002063681A1 (ja) * | 2001-02-08 | 2004-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| JP3639265B2 (ja) * | 2002-05-28 | 2005-04-20 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-05-27 JP JP2002152822A patent/JP3871609B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-21 US US10/442,139 patent/US6914331B2/en not_active Expired - Fee Related
- 2003-05-27 CN CNB031381227A patent/CN1242467C/zh not_active Expired - Fee Related
- 2003-05-27 KR KR10-2003-0033539A patent/KR100500010B1/ko not_active IP Right Cessation
- 2003-05-27 TW TW092114273A patent/TW594949B/zh not_active IP Right Cessation
-
2005
- 2005-05-05 US US11/122,094 patent/US7279357B2/en not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268249A (ja) * | 2004-03-16 | 2005-09-29 | Philtech Inc | 半導体装置およびその製造方法 |
| JP2006186037A (ja) * | 2004-12-27 | 2006-07-13 | Oki Electric Ind Co Ltd | インダクタチップ、その製造方法及び実装方法 |
| JP4572759B2 (ja) * | 2005-07-06 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
| US8416578B2 (en) | 2005-07-06 | 2013-04-09 | Seiko Epson Corporation | Manufacturing method for an electronic substrate |
| US8284566B2 (en) | 2005-07-06 | 2012-10-09 | Seiko Epson Corporation | Electronic substrate |
| US7746663B2 (en) | 2005-07-06 | 2010-06-29 | Seiko Epson Corporation | Electronic substrate and electronic device |
| US9087820B2 (en) | 2005-07-06 | 2015-07-21 | Seiko Epson Corporation | Electronic substrate |
| US9496202B2 (en) | 2005-07-06 | 2016-11-15 | Seiko Epson Corporation | Electronic substrate |
| JP2007235034A (ja) * | 2006-03-03 | 2007-09-13 | Seiko Epson Corp | 電子基板、半導体装置および電子機器 |
| US9251942B2 (en) | 2006-03-03 | 2016-02-02 | Seiko Epson Corporation | Electronic substrate, semiconductor device, and electronic device |
| JP4544181B2 (ja) * | 2006-03-03 | 2010-09-15 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
| US7746232B2 (en) | 2006-03-03 | 2010-06-29 | Seiko Epson Corporation | Electronic substrate, semiconductor device, and electronic device |
| US8610578B2 (en) | 2006-03-03 | 2013-12-17 | Seiko Epson Corporation | Electronic substrate, semiconductor device, and electronic device |
| JP2008016502A (ja) * | 2006-07-03 | 2008-01-24 | Sharp Corp | Ｒｆ集積回路及びその製造方法 |
| JP2010050283A (ja) * | 2008-08-21 | 2010-03-04 | Oki Semiconductor Co Ltd | ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン |
| US8237450B2 (en) | 2008-08-21 | 2012-08-07 | Oki Semiconductor Co., Ltd. | Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method |
| JP2010186969A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 半導体装置とその製造方法 |
| US8278734B2 (en) | 2009-03-25 | 2012-10-02 | Teramikros, Inc. | Semiconductor device and manufacturing method thereof |
| JP2010232230A (ja) * | 2009-03-25 | 2010-10-14 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
| WO2018164360A1 (ko) * | 2017-03-06 | 2018-09-13 | 엘비세미콘 주식회사 | 컴플라이언트 범프의 제조방법 |
| US10825788B2 (en) | 2017-03-06 | 2020-11-03 | Lbsemicon Co., Ltd. | Method for manufacturing compliant bump |
Also Published As
| Publication number | Publication date |
|---|---|
| US6914331B2 (en) | 2005-07-05 |
| TW200401412A (en) | 2004-01-16 |
| KR100500010B1 (ko) | 2005-07-12 |
| US20050199979A1 (en) | 2005-09-15 |
| TW594949B (en) | 2004-06-21 |
| JP3871609B2 (ja) | 2007-01-24 |
| KR20040014180A (ko) | 2004-02-14 |
| US7279357B2 (en) | 2007-10-09 |
| CN1463037A (zh) | 2003-12-24 |
| CN1242467C (zh) | 2006-02-15 |
| US20030218247A1 (en) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871609B2 (ja) | 半導体装置及びその製造方法 | |
| US6936923B2 (en) | Method to form very a fine pitch solder bump using methods of electroplating | |
| US8481418B2 (en) | Low fabrication cost, high performance, high reliability chip scale package | |
| US6756294B1 (en) | Method for improving bump reliability for flip chip devices | |
| US7122458B2 (en) | Method for fabricating pad redistribution layer | |
| JP5118300B2 (ja) | 半導体装置及びその製造方法 | |
| US20060076677A1 (en) | Resist sidewall spacer for C4 BLM undercut control | |
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| JP3707481B2 (ja) | 半導体装置の製造方法 | |
| JP4493516B2 (ja) | 半導体装置の製造方法 | |
| JP2010093284A (ja) | 半導体装置の製造方法 | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP2012074406A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3623209B2 (ja) | 半導体装置及びその製造方法 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4686962B2 (ja) | 半導体装置の製造方法 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| KR101671973B1 (ko) | 다층 금속 범프 구조체 및 그 제조방법 | |
| JP2000349190A (ja) | 半導体装置の製造方法 | |
| KR20100053828A (ko) | 본딩 패드 메탈과의 접합력이 개선된 범프의 제조방법 | |
| JP2007035875A (ja) | 半導体装置およびその製造方法 | |
| JP4688362B2 (ja) | 半田バンプ電極およびその製造方法 | |
| EP1357588A1 (en) | A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |