TWI524488B - 晶片結構及其製作方法 - Google Patents
晶片結構及其製作方法 Download PDFInfo
- Publication number
- TWI524488B TWI524488B TW102110696A TW102110696A TWI524488B TW I524488 B TWI524488 B TW I524488B TW 102110696 A TW102110696 A TW 102110696A TW 102110696 A TW102110696 A TW 102110696A TW I524488 B TWI524488 B TW I524488B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- pad
- opening
- patterned insulating
- Prior art date
Links
Description
本發明是關於一種晶片結構及製作方法;特別關於一種晶片結構及晶片結構的製作方法。
在高度情報化社會的今日,積體電路封裝技術需配合電子裝置的數位化、網路化、區域連接化以及使用人性化的趨勢發展。習知晶片封裝的製作流程一般是先於晶片上形成一第一介電層,再於第一介電層上形成一圖案化線路,用以作為晶片上接墊的重配置線路層(redistribution layer,RDL),接著再將第二介電層配置於第一介電層上,使圖案化線路位於第一介電層與第二介電層之間,以將晶片上的接墊位置進行重配置。然而,由於介電層與重配置線路層之間的接合性不佳,且熱膨脹係數(Coefficient of Thermal Expansion,CTE)亦不同,使得在熱循環(Thermal Cycle)的過程中常會出現第二介電層與重配置線路層及第一介電層剝離的現象,進而影響封裝的良率與信賴性。
本發明提供一種晶片結構,其介電層之間的接合性較高。
本發明提供一種晶片結構的製作方法,其可提高介電層之間的接合性。
本發明提出一種晶片結構,其包括一晶片、一重配置線路層、一第一圖案化絕緣層以及一第二圖案化絕緣層。晶片包括一基材、一接墊以及一保護層。接墊配置於基材上。保護層覆蓋基材並暴露出接墊。第一圖案化絕緣層配置於保護層上且具有一第一開口。第一開口暴露出部分接墊。重配置線路層配置於第一圖案化絕緣層上。重配置線路層包括一接墊部以及一導線部。接墊部位於第一圖案化絕緣層上並具有多個彼此獨立的第二開口。第二開口位於接墊部的周圍且暴露第一圖案化絕緣層。導線部連接接墊部並延伸至第一開口內,以與接墊連接。第二圖案化絕緣層設置於第一圖案化絕緣層上且覆蓋導線部以及接墊部的周圍,並延伸至第二開口內以與第一圖案化絕緣層連接。第二圖案化絕緣層暴露部份接墊部。
本發明提出一種晶片結構的製作方法,其包括下列步驟:首先,提供一晶片。晶片包括一基材、一接墊以及一保護層。接墊於配置於基材上。保護層覆蓋基材並暴露出接墊。接著,形成一第一圖案化絕緣層於保護層上。第一圖案化絕緣層具有一第一開口。第一開口暴露出部分接墊。接著,形成一圖案化光阻層於第一圖案化絕緣層上。圖案化光阻層具有多個彼此獨立的柱狀光阻以及一圖案化開口。圖案化開口暴露第一圖案化絕緣層以及接墊且包括一接墊圖案開口以及一導線圖案開口。接墊圖案開口
位於第一圖案化絕緣層上,柱狀光阻位於接墊圖案開口的周圍。導線圖案開口連接接墊圖案開口並延伸至第一開口。之後,形成一導電層於圖案化開口內。接著,移除圖案化光阻層,以形成一重配置線路層於第一圖案化絕緣層上。重配置線路層對應圖案化開口包括一接墊部、一導線部以及對應柱狀光阻的多個彼此獨立的第二開口。第二開口位於接墊部的周圍而暴露第一圖案化絕緣層。導線部連接接墊部並延伸至第一開口內,以與接墊連接。之後,形成一第二圖案化絕緣層於第一圖案化絕緣層以及部份重配置線路層上。第二圖案化絕緣層延伸至第二開口內以連接至第一圖案化絕緣層並暴露部份接墊部。
在本發明的一實施例中,所述的接墊部呈圓形,而第二開口分別呈弧形而共同環繞於接墊部的周圍。
在本發明的一實施例中,所述的晶片結構更包括一球底金屬(Under Bump Metallurgic,UBM)層,配置於重配置線路層下方,並位於重配置線路層與第一圖案化絕緣層以及接墊之間。
在本發明的一實施例中,所述的球底金屬層更包括多個彼此獨立的第三開口。第三開口位於第二開口的下方並分別連通第二開口。第二圖案化絕緣層延伸填充於第三開口以連接至第一圖案化絕緣層。
在本發明的一實施例中,所述的接墊的材料包括鋁。
在本發明的一實施例中,所述的重配置線路層的材料包括銅。
在本發明的一實施例中,所述的晶片結構的製作方法更包括下列步驟:在形成圖案化光阻層之前,形成一球底金屬層於第一圖案化絕緣層上。球底金屬層覆蓋第一圖案化絕緣層以及接墊。移除圖案化光阻層後,移除球底金屬層未被重配置線路層覆蓋的部份。
在本發明的一實施例中,所述的形成球底金屬層於第一圖案化絕緣層上的方法包括濺鍍。
在本發明的一實施例中,所述的移除球底金屬層未被重配置線路層覆蓋的部份的方法包括蝕刻。
在本發明的一實施例中,所述的形成導電層於圖案化開口內的方法包括電鍍。
基於上述,本發明之晶片結構及其製作方法於重配置線路層的接墊部周圍設置多個開口,使第二圖案化絕緣層可進一步延伸至開口內與第一圖案化絕緣層連接,以增加第二圖案化絕緣層與重配置線路層及第一圖案化絕緣層間之抓附力,從而減少第一圖案化絕緣層與第二圖案化絕緣層間的剝離現象。因此,本發明所提供之晶片結構及其製作方法確實可增加晶片結構的可靠度以及晶片結構的製程良率。
100‧‧‧晶片結構
110‧‧‧晶片
112‧‧‧基材
114‧‧‧接墊
116‧‧‧保護層
120‧‧‧第一圖案化絕緣層
122‧‧‧第一開口
130‧‧‧重配置線路層、導電層
132、232‧‧‧接墊部
132a、232a‧‧‧第二開口
134‧‧‧導線部
140‧‧‧第二絕緣層
142‧‧‧第二圖案化絕緣層
150‧‧‧球底金屬層
152‧‧‧第三開口
160‧‧‧圖案化光阻層
160a‧‧‧光阻層
162‧‧‧柱狀光阻
164‧‧‧圖案化開口
164a‧‧‧接墊圖案開口
164b‧‧‧導線圖案開口
圖1A至圖1J為依照本發明之一實施例之一種晶片結構的製
作方法之剖面示意圖。
圖2為依照本發明之一實施例之一種晶片結構的之俯視示意圖。
圖3為依照本發明之另一實施例之一種晶片結構的之俯視示意圖。
圖1A至圖1J為依照本發明之一實施例之一種晶片結構的製作方法之剖面示意圖。圖2為依照本發明之一實施例之一種晶片結構的之俯視示意圖。請先參考圖1A,在本實施例中,晶片結構的製作方法包括下列步驟:首先,提供一晶片110,其中晶片110包括一基材112、一接墊114以及一保護層116(passivation layer)。接墊114於配置於基材112上,而保護層116覆蓋基材112並暴露出至少部份接墊114。在本實施例中,接墊114例如位於晶片110之一主動表面上,而保護層116則覆蓋晶片110之主動表面並暴露出至少部份接墊114。接墊114的材料例如為鋁,保護層116的材料例如氮化矽、氧化物與氮氧化合物等,而形成保護層116的方法包括化學氣相沈積法或物理氣相沈積法等,但本發明並不以此為限。接著,請參照圖1B,形成一第一圖案化絕緣層120於保護層116上,其中第一圖案化絕緣層120具有一第一開口122,且第一開口122暴露出部分接墊114,並加熱第一圖案化絕緣層120使其熟化。
承上述,請接續參照圖1C,形成一球底金屬(Under Bump Metallurgic,UBM)層150於第一圖案化絕緣層120上,且球底金屬層150覆蓋第一圖案化絕緣層120以及接墊114,以作為接墊114與設置於其上之重配置線路層130間的接合媒介,進而增加接墊與重配置線路層130之間的接合性。在本實施例中,形成球底金屬層150於第一圖案化絕緣層120上的方法包括濺鍍。接著,請同時參照圖1D及圖1E,形成一圖案化光阻層160於第一圖案化絕緣層120上。在本實施例中,形成圖案化光阻層160的方法包括先形成如圖1D所示之一光阻層160a於第一圖案化絕緣層120上,接著再進行一圖案化製程,以形成如圖1E所示之圖案化光阻層160,其中,圖案化製程例如為曝光顯影製程。圖案化光阻層160具有多個彼此獨立的柱狀光阻162以及一圖案化開口164。圖案化開口164暴露第一圖案化絕緣層120以及接墊114,且圖案化開口164包括一接墊圖案開口164a以及一導線圖案開口164b。接墊圖案開口164a位於第一圖案化絕緣層120上,柱狀光阻162位於接墊圖案開口164a的周圍。導線圖案開口164b連接接墊圖案開口164a並延伸至第一開口122內。
圖2為依照本發明之一實施例之一種晶片結構的之俯視示意圖。圖3為依照本發明之另一實施例之一種晶片結構的之俯視示意圖。承上述,請接續參照圖1F,形成一導電層130於圖案化開口164內。在本實施例中,形成導電層130的方式包括電鍍,且導電層130的材料包括銅。接著,請同時參照圖1F、圖1G以
及圖2,移除如圖1F所示之圖案化光阻層160及柱狀光阻162,以形成如圖1G所示之重配置線路層130於第一圖案化絕緣層120上,其中,重配置線路層130的形狀及輪廓可對應參照圖2的俯視圖。重配置線路層130對應如圖1F所示之圖案化開口164包括一接墊部132、一導線部134以及對應如圖1F所示之柱狀光阻162的多個彼此獨立的第二開口132a。第二開口132a位於接墊部132的周圍而暴露第一圖案化絕緣層120。導線部134連接接墊部132並延伸至第一開口122內,以與接墊114連接,如此,即可透過導線部134將接墊114電性連接至接墊部132。在圖2所示之實施例中,接墊部132呈圓形,而第二開口132a為圓形開口,共同環繞接墊部132的周圍。然而,在圖3所示之實施例中,接墊部232亦是呈圓形,但第二開口232a則分別呈弧形而共同環繞於接墊部232的周圍。當然,本實施例中之柱狀光阻亦呈弧形,以形成對應之弧形第二開口232a。在此,本發明並不限制接墊部以及第二開口的形狀,只要第二開口彼此獨立而共同環繞於接墊部的周圍皆為本發明所欲保護的範圍。
接著,請參照圖1H,移除球底金屬層150未被重配置線路層130覆蓋的部份,並對應於第二開口132a於球底金屬層150上形成多個彼此獨立的第三開口152,其中第三開口152位於第二開口132a的下方並分別連通第二開口132a而暴露第一圖案化絕緣層120。在本實施例中,移除球底金屬層150未被重配置線路層130覆蓋的部份的方法包括蝕刻。之後,請同時參照圖1I以及圖
1J,形成一第二圖案化絕緣層142於第一圖案化絕緣層120以及部份重配置線路層130上,其中第二圖案化絕緣層142延伸至第二開口132a以及第三開口152內以連接至第一圖案化絕緣層120並暴露部份接墊部132。
如此,即可形成圖1J及圖2所示之晶片結構100,而製作完成之晶片結構100即可利用暴露出之接墊部132與例如導電凸塊或導線連接,以將晶片結構100透過例如覆晶或打線接合等方式電性連接至外界之基板或印刷電路板上。在本實施例中,形成第二圖案化絕緣層142的方法包括先形成如圖1I所示之一第二絕緣層140使其覆蓋第一圖案化絕緣層120以及重配置線路層130並延伸至第二開口132a以及第三開口152內。接著再進行一圖案化製程,以形成如圖1J所示之第二圖案化絕緣層142而暴露出部分接墊部132,之後,再進行加熱步驟,使第二圖案化絕緣層142熟化,並透過第三開口152及第二開口132a與第一圖案化絕緣層120彼此結合,其中,圖案化製程例如為曝光顯影製程。
具體而言,依上述製程所製作出之晶片結構100,其如圖1J及圖2所示包括一晶片110、一重配置線路層130、一第一圖案化絕緣層120以及一第二圖案化絕緣層142。晶片110包括一基材112、一接墊114以及一保護層116。接墊114配置於基材112上。保護層116覆蓋基材112並暴露出接墊114。在本實施例中,接墊114的材料例如為鋁,保護層116的材料例如氮化矽、氧化物與氮氧化合物等。第一圖案化絕緣層120配置於保護層116上且具有
一第一開口122。第一開口122暴露出部分接墊114。重配置線路層130配置於第一圖案化絕緣層120上。重配置線路層130包括一接墊部132以及一導線部134。接墊部132位於第一圖案化絕緣層120上並具有多個彼此獨立的第二開口132a。第二開口132a位於接墊部132的周圍且暴露第一圖案化絕緣層120。導線部134連接接墊部132並延伸至第一開口122內,以與接墊114連接。第二圖案化絕緣層142設置於第一圖案化絕緣層120上且覆蓋導線部134以及接墊部132的周圍,並延伸至第二開口132a內以與第一圖案化絕緣層120連接。第二圖案化絕緣層142暴露部份接墊部132。當然,在本發明之其他實施例中,第二開口232a亦可如圖3所示分別呈弧形而共同環繞於圓形接墊部232的周圍。在此,本發明並不限制接墊部以及第二開口的形狀,只要第二開口彼此獨立而共同環繞於接墊部的周圍皆為本發明所欲保護的範圍。
在本實施例中,晶片結構100更包括一球底金屬層150,配置於重配置線路層130下方,並位於重配置線路層130與第一圖案化絕緣層120以及接墊114之間,以作為接墊114與設置於其上之重配置線路層130間的接合媒介,進而增加接墊114與重配置線路層130之間的接合性。此外,球底金屬層150更包括多個彼此獨立的第三開口152,其位於第二開口132a的下方並分別連通第二開口132a以暴露出第一圖案化絕緣層120,而第二圖案化絕緣層142則延伸填充於第二開口132a以及第三開口152,以
連接至第一圖案化絕緣層120。如上所述之晶片結構100,其第二圖案化絕緣層142透過延伸至第二開口132a以及第三開口152內而進一步與第一圖案化絕緣層120連接,因而增加了第二圖案化絕緣層142與重配置線路層130及第一圖案化絕緣層120間之抓附力,因而可減少第一圖案化絕緣層120與第二圖案化絕緣層142間的剝離現象,從而增加晶片結構100的製程良率以及晶片結構100的可靠度。
綜上所述,本發明之晶片結構及其製作方法於重配置線路層的接墊部周圍設置多個開口,使第二圖案化絕緣層可進一步延伸至開口內與第一圖案化絕緣層連接,以增加第二圖案化絕緣層與重配置線路層及第一圖案化絕緣層間之抓附力,從而減少第一圖案化絕緣層與第二圖案化絕緣層間的剝離現象。因此,本發明所提供之晶片結構及其製作方法確實可增加晶片結構的可靠度以及晶片結構的製程良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧晶片結構
110‧‧‧晶片
112‧‧‧基材
114‧‧‧接墊
116‧‧‧保護層
120‧‧‧第一圖案化絕緣層
122‧‧‧第一開口
130‧‧‧重配置線路層
132‧‧‧接墊部
132a‧‧‧第二開口
134‧‧‧導線部
142‧‧‧第二圖案化絕緣層
150‧‧‧球底金屬層
152‧‧‧第三開口
Claims (10)
- 一種晶片結構,包括:一晶片,包括一基材、一接墊以及一保護層,該接墊配置於該基材上,該保護層覆蓋該基材並暴露出該接墊;一第一圖案化絕緣層,配置於該保護層上且具有一第一開口,該第一開口暴露出部分該接墊;一重配置線路層,配置於該第一圖案化絕緣層上,該重配置線路層包括一接墊部以及一導線部,該接墊部位於該第一圖案化絕緣層上並具有多個彼此獨立的第二開口,該些第二開口位於該接墊部的周圍且暴露該第一圖案化絕緣層,該導線部連接該接墊部並延伸至該第一開口內,以與該接墊連接;以及一第二圖案化絕緣層,設置於該第一圖案化絕緣層上且覆蓋該導線部以及該接墊部的周圍,並延伸至該些第二開口內以與該第一圖案化絕緣層連接,該第二圖案化絕緣層暴露部份該接墊部。
- 根據申請專利範圍第1項之晶片結構,其中該接墊部呈圓形,該些第二開口分別呈弧形而共同環繞於該接墊部的周圍。
- 根據申請專利範圍第1項之晶片結構,更包括一球底金屬(Under Bump Metallurgic,UBM)層,配置於該重配置線路層下方,並位於該重配置線路層與該第一圖案化絕緣層以及該接墊之間。
- 根據申請專利範圍第3項之晶片結構,其中該球底金屬層更包括多個彼此獨立的第三開口,該些第三開口位於該些第二開 口的下方並分別連通該些第二開口,該第二圖案化絕緣層延伸填充於該些第三開口以連接至該第一圖案化絕緣層。
- 根據申請專利範圍第1項之晶片結構,其中該接墊的材料包括鋁。
- 根據申請專利範圍第1項之晶片結構,其中該重配置線路層的材料包括銅。
- 一種晶片結構的製作方法,包括:提供一晶片,該晶片包括一基材、一接墊以及一保護層,該接墊於配置於該基材上,該保護層覆蓋該基材並暴露出該接墊;形成一第一圖案化絕緣層於該保護層上,該第一圖案化絕緣層具有一第一開口,該第一開口暴露出部分該接墊;形成一圖案化光阻層於該第一圖案化絕緣層上,該圖案化光阻層具有多個彼此獨立的柱狀光阻以及一圖案化開口,該圖案化開口暴露該第一圖案化絕緣層以及該接墊且包括一接墊圖案開口以及一導線圖案開口,該接墊圖案開口位於該第一圖案化絕緣層上,該些柱狀光阻位於該接墊圖案開口的周圍,該導線圖案開口連接該接墊圖案開口並延伸至該第一開口內;電鍍形成一導電層於該圖案化開口內;移除該圖案化光阻層,以形成一重配置線路層於該第一圖案化絕緣層上,該重配置線路層對應該圖案化開口包括一接墊部、一導線部以及對應該些柱狀光阻的多個彼此獨立的第二開口,該些第二開口位於該接墊部的周圍而暴露該第一圖案化絕緣層,該 導線部連接該接墊部並延伸至該第一開口內,以與該接墊連接;以及形成一第二圖案化絕緣層於該第一圖案化絕緣層以及部份該重配置線路層上,該第二圖案化絕緣層延伸至該些第二開口內以連接至該第一圖案化絕緣層並暴露部份該接墊部。
- 根據申請專利範圍第7項之晶片結構的製作方法,其中該接墊部呈圓形,該些第二開口分別呈弧形而共同環繞於該接墊的周圍。
- 根據申請專利範圍第7項之晶片結構的製作方法,更包括:在形成該圖案化光阻層之前,形成一球底金屬(Under Bump Metallurgic,UBM)層於該第一圖案化絕緣層上,該球底金屬層覆蓋該第一圖案化絕緣層以及該接墊;以及移除該圖案化光阻層後,移除該球底金屬層未被該重配置線路層覆蓋的部份。
- 根據申請專利範圍第9項之晶片結構的製作方法,其中形成該球底金屬層於該第一圖案化絕緣層上的方法包括濺鍍。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102110696A TWI524488B (zh) | 2013-03-26 | 2013-03-26 | 晶片結構及其製作方法 |
CN201310336798.2A CN104078442A (zh) | 2013-03-26 | 2013-08-05 | 芯片结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102110696A TWI524488B (zh) | 2013-03-26 | 2013-03-26 | 晶片結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201438169A TW201438169A (zh) | 2014-10-01 |
TWI524488B true TWI524488B (zh) | 2016-03-01 |
Family
ID=51599622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102110696A TWI524488B (zh) | 2013-03-26 | 2013-03-26 | 晶片結構及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104078442A (zh) |
TW (1) | TWI524488B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100301052B1 (ko) * | 1998-12-28 | 2001-11-02 | 윤종용 | 소프트에러를감소하기위한반도체소자의제조방법 |
JP3871609B2 (ja) * | 2002-05-27 | 2007-01-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
CN102456661A (zh) * | 2010-10-19 | 2012-05-16 | 矽品精密工业股份有限公司 | 具有重布线路层的芯片结构及其制法 |
-
2013
- 2013-03-26 TW TW102110696A patent/TWI524488B/zh active
- 2013-08-05 CN CN201310336798.2A patent/CN104078442A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201438169A (zh) | 2014-10-01 |
CN104078442A (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941244B1 (en) | Semiconductor device and manufacturing method thereof | |
US9111914B2 (en) | Fan out package, semiconductor device and manufacturing method thereof | |
TWI495064B (zh) | 晶圓級半導體封裝件及其製造方法 | |
TWI492354B (zh) | 半導體裝置及其製造方法 | |
US7199479B2 (en) | Chip package structure and process for fabricating the same | |
US9293403B2 (en) | Semiconductor package with improved redistribution layer design and fabricating method thereof | |
TWI612631B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
TWI421994B (zh) | 用於半導體基板的導體柱結構以及製造方法 | |
JP2019535135A (ja) | ウェーハレベルパッケージおよび方法 | |
US8294265B1 (en) | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor | |
TWI437674B (zh) | 半導體導線元件、半導體封裝元件與半導體裝置 | |
TW201705389A (zh) | 晶圓級封裝及其製作方法 | |
TWI635579B (zh) | 封裝結構及其製造方法 | |
TW201644016A (zh) | 晶片封裝體與其製備方法 | |
TWI585870B (zh) | 晶片封裝體及其製造方法 | |
US20140015125A1 (en) | Semiconductor package and method of fabricating the same | |
TWI588954B (zh) | 晶片封裝體及其製造方法 | |
TWI712149B (zh) | 電子封裝件及其製法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
TW201142968A (en) | Semiconductor package structure and method for fabricating the same | |
TWI524488B (zh) | 晶片結構及其製作方法 | |
US8878356B2 (en) | Package structure having micro-electro-mechanical system element and method of fabrication the same | |
TWI400783B (zh) | 封裝結構及其製作方法 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
TWI635546B (zh) | 半導體結構及其製造方法 |