TWI612631B - 半導體封裝及封裝半導體裝置之方法 - Google Patents

半導體封裝及封裝半導體裝置之方法 Download PDF

Info

Publication number
TWI612631B
TWI612631B TW103109536A TW103109536A TWI612631B TW I612631 B TWI612631 B TW I612631B TW 103109536 A TW103109536 A TW 103109536A TW 103109536 A TW103109536 A TW 103109536A TW I612631 B TWI612631 B TW I612631B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
die
package
package substrate
Prior art date
Application number
TW103109536A
Other languages
English (en)
Other versions
TW201501263A (zh
Inventor
袁敬強
Original Assignee
聯測總部私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯測總部私人有限公司 filed Critical 聯測總部私人有限公司
Publication of TW201501263A publication Critical patent/TW201501263A/zh
Application granted granted Critical
Publication of TWI612631B publication Critical patent/TWI612631B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明呈現封裝基板、半導體封裝及用於形成一半導體封裝之方法。該封裝基板包含：一基底基板，其具有第一主要表面及第二主要表面；及複數個導通體觸點，延伸穿過該基底基板之該第一主要表面至該第二主要表面。具有複數個開口之一第一導電層安置於該基底基板之該第一表面及該等導通體觸點上方。該等開口經組態以匹配該封裝基板之導電跡線佈局。導電跡線安置於該第一導電層上方。該等導電跡線透過該第一導電層之該等開口中之某些開口直接耦合至該等導通體觸點。

Description

半導體封裝及封裝半導體裝置之方法
諸如高密度引線框陣列(HLA)封裝之基於引線框之封裝係工業中之高I/O裝置之受歡迎之封裝解決方案。然而，現有基於引線框之封裝具有數個缺點。舉例而言，基於引線框之封裝就跡線佈線密度而言具有有限能力且封裝級可靠性係有限的。針對高頻應用，亦需要增加HLA封裝之效率及可靠性。
依據前述論述，期望提供具有極薄封裝輪廓、較高I/O計數、精細間距跡線佈線(其導致經改良信號佈線密度)且具有增強之電效能的一經改良封裝。亦期望提供以相對低成本形成一經改良封裝之簡化方法。
實施例一般而言係關於半導體封裝。在一項實施例中，揭示一種封裝基板。該封裝基板包含：一基底基板，其具有第一主要表面及第二主要表面；及複數個導通體觸點，其延伸穿過該基底基板之該第一主要表面至該第二主要表面。具有複數個開口之一第一導電層安置於該基底基板之該第一表面及該等導通體觸點上方。該等開口經組態以匹配該封裝基板之導電跡線佈局。導電跡線安置於該第一導電層上方。該等導電跡線透過該第一導電層之該等開口中之某些開口直接耦合至該等導通體觸點。
在另一實施例中，呈現一種半導體封裝。該半導體封裝包含具有第一主要表面及第二主要表面之一封裝基板。該封裝基板包含：一基底基板；及複數個導通體觸點，其延伸穿過該封裝基板之該第一主要表面至該第二主要表面。具有第一類型開口及第二類型開口之一第一導電層安置於該封裝基板之該第一表面上方。該等開口經組態以匹配該封裝基板之導電跡線佈局。導電跡線安置於該第一導電層上方。該等導電跡線透過該第一導電層之該等第一類型開口直接耦合至該等導通體觸點。在其第一表面或第二表面上具有導電觸點之一晶粒安置於該封裝基板之一晶粒區域上方。該晶粒之該等導電觸點電耦合至該等導電跡線。一帽蓋安置於該封裝基板上方以囊封該晶粒。
在又一實施例中，呈現一種用於形成一半導體封裝之方法。該方法包含提供具有第一表面及第二表面之一導電載體。在該導電載體之該第一表面上方形成具有第一類型開口及第二類型開口之一第一導電層。在該第一導電層上方形成導電跡線。在該導電載體之該第一表面上安裝一晶粒。將該晶粒耦合至該等導電跡線。用一帽蓋囊封該晶粒。圖案化該導電載體之該第二表面以形成一封裝基板之導通體觸點。透過該第一導電層之該等第一類型開口將該等導電跡線直接耦合至該等導通體觸點。形成填充該等導通體觸點之間的空間之一絕緣層以形成該封裝基板之一基底基板。
透過參考以下說明及附圖將明瞭此等實施例連同本文中所揭示之其他優點及特徵。另外，應理解，本文中所闡述之各種實施例之特徵不互相排斥且可以各種組合及排列存在。
100‧‧‧半導體封裝
101‧‧‧封裝基板
103a‧‧‧第一主要表面/第一表面
103b‧‧‧第二主要表面/第二表面
103c‧‧‧周邊
103d‧‧‧周邊
105a‧‧‧第一區域/晶粒區域
105b‧‧‧第二區域/非晶粒區域
106‧‧‧基底基板/絕緣層
106a‧‧‧第一主要表面/第一表面
106b‧‧‧第二主要表面/第二表面
106p‧‧‧突出部分
107‧‧‧導通體觸點
107a‧‧‧第一表面
107b‧‧‧第二表面
110‧‧‧晶粒
110a‧‧‧第一表面/非作用表面
110b‧‧‧第二表面/作用表面
112‧‧‧線接合
130‧‧‧導電跡線/經電鍍導電跡線
1301‧‧‧第一部分
1302‧‧‧第二部分
130a‧‧‧第一表面
132‧‧‧接觸墊/接合墊
132a‧‧‧第一表面
139‧‧‧空間/開口
140‧‧‧絕緣層/介電層
143‧‧‧第一導電層
143a‧‧‧第一表面
143b‧‧‧第二表面
149a‧‧‧第一類型開口/預界定開口/開口
149b‧‧‧第二類型開口/預界定開口/開口
150‧‧‧黏合層
160‧‧‧封裝觸點
190‧‧‧帽蓋
190a‧‧‧第一主要表面/第一表面
190b‧‧‧第二主要表面/第二表面
190p‧‧‧突出部分
200‧‧‧半導體封裝
300‧‧‧半導體封裝
330‧‧‧導電跡線
3301‧‧‧第一部分
3302‧‧‧第二部分/凹入部分
330a‧‧‧第一表面
340‧‧‧介電層
340a‧‧‧第一表面/平坦第一表面
340b‧‧‧第二表面
390‧‧‧帽蓋
390a‧‧‧第一表面
390b‧‧‧第二表面
400‧‧‧半導體封裝
440‧‧‧介電層
440a‧‧‧平坦第一表面
440b‧‧‧第二表面
449a‧‧‧第一類型開口/開口
449b‧‧‧第二類型開口
490‧‧‧帽蓋
490a‧‧‧第一表面
490b‧‧‧第二表面
490p‧‧‧突出部分
500‧‧‧半導體封裝
540‧‧‧介電層
540b‧‧‧第二表面
590‧‧‧帽蓋
590a‧‧‧第一表面
590b‧‧‧第二表面
590p‧‧‧突出部分
600‧‧‧半導體封裝
690‧‧‧帽蓋
690a‧‧‧第一表面
690b‧‧‧第二表面
690p‧‧‧突出部分
707‧‧‧基底載體/導電載體
707a‧‧‧第一主要表面/第一表面
707b‧‧‧第二主要表面/第二表面
709‧‧‧開口
717‧‧‧第二表面
740‧‧‧介電層
740a‧‧‧第一表面
749‧‧‧預界定開口/開口
779‧‧‧空間/開口
830‧‧‧第二導電層/導電跡線層
8301‧‧‧第一部分
8302‧‧‧第二部分/凹入部分
830a‧‧‧第一表面
839‧‧‧凹部
840‧‧‧介電層
840a‧‧‧平坦第一表面
849‧‧‧開口
949‧‧‧開口
1200‧‧‧基底載體/引線框/導電載體
1200a‧‧‧第一主要表面
1200b‧‧‧第二主要表面/第二表面
1300‧‧‧支撐載體
1300a‧‧‧第一表面
1500‧‧‧黏合劑
在圖式中，相似參考字符一般係指所有不同視圖中之相同部件。此外，圖式未必符合比例，而重點一般在於圖解說明本發明之原理。在以下說明中，參考以下圖式闡述本發明之各種實施例，其中： 圖1至圖6展示一半導體封裝之各種實施例；及圖7a至圖7l、圖8a至圖8j、圖9a至圖9f、圖10a至圖10f、圖11a至圖11f、圖12a至圖12e及圖13a至圖13d展示用於形成一半導體封裝之一方法之各種實施例。
實施例係關於半導體封裝及用於形成一半導體封裝之方法。該等封裝用於封裝一或多個半導體晶粒或晶片。針對一個以上晶粒之情形，該等晶粒可配置成一平面配置、垂直配置或其一組合。舉例而言，該等晶粒可包含記憶體裝置、邏輯裝置(諸如混合信號邏輯裝置)、通信裝置、RF裝置、光電裝置、數位信號處理器(DSP)、微控制器、系統單晶片(SOC)、微機電系統(MEMS)以及其他類型之裝置或其一組合。此等封裝可併入至諸如電話、電腦以及行動產品及行動智慧型產品之電子產品或設備中。將該等封裝併入至其他類型之產品中亦可係有用的。
圖1至圖6展示一半導體封裝之不同實施例之簡化剖面圖。如圖1中所展示之半導體封裝100包含一封裝基板101。封裝基板包含第一主要表面103a及第二主要表面103b。第一主要表面103a(舉例而言)可稱為頂部表面且第二主要表面103b(舉例而言)可稱為底部表面。表面之其他名稱亦可係有用的。在一項實施例中，封裝基板之第一主要表面包含第一區域及第二區域。第一區域105a(舉例而言)係一晶粒110安裝於其上之一晶粒或晶片區域且第二區域105b(舉例而言)係一非晶粒區域。在一項實施例中，非晶粒區域環繞晶粒區域。舉例而言，晶粒區域可安置於晶粒所安裝之一中心部分及在晶粒區域外側之一非晶粒區域中。舉例而言，晶粒區域可同心地安置於封裝基板之周邊內。晶粒區域及非晶粒區域之其他組態亦可係有用的。
在一項實施例中，封裝基板包含一基底基板106及自封裝基板之 第一主要表面延伸至第二主要表面之複數個導通體觸點107。在一項實施例中，基底基板包含一介電材料，諸如焊料遮罩。基底基板可由其他適合類型之基板材料形成。舉例而言，基底基板可包含任何適合厚度，此取決於製造能力。基底基板包含第一主要表面106a及第二主要表面106b，從而界定封裝基板之第一主要表面及第二主要表面。
在一項實施例中，導通體觸點107由一單個導電材料形成。舉例而言，導通體觸點可由一單片導電材料形成。舉例而言，導通體觸點可由Cu、Cu合金、Fe或Ni-Fe合金形成。其他適合類型之導電材料亦可係有用的。導通體觸點可具有錐形或筆直輪廓。舉例而言，導通體觸點固持在一起且被基底基板環繞。如所展示之導通體觸點藉由基底基板彼此隔離。
導通體觸點包含第一表面107a及第二表面107b。在一項實施例中，導通體觸點之第二表面107b與基底基板之第二表面106b實質上共面。在另一實施例中，導通體觸點之第二表面與基底基板之第二表面不共面。舉例而言，導通體觸點之第二表面可高於或低於基底基板之第二表面。如所展示之導通體觸點之第二表面安置於基底基板之第二表面下面或相對於基底基板之第二表面凹入。
在一項實施例中，封裝基板進一步包含安置於封裝基板之第一表面103a上方之具有複數個開口149之一第一導電層143。舉例而言，第一導電層係具有經組態以匹配封裝基板之導電跡線佈局之複數個開口的一經圖案化或經預界定導電層。基於封裝基板之導通體觸點區域及非導通體觸點區域而界定該複數個開口。舉例而言，封裝基板之導通體觸點區域可稱為其中形成導通體觸點之區，而非導通體觸點區域可稱為其中不形成導通體觸點之區。在一項實施例中，第一導電層之第一類型開口149a形成於導通體觸點區域中且界定在其下方形成導通體觸點之位置。在一項實施例中，第一導電層之第二類型開口149b安 置於非導通體觸點區域中且提供導電跡線之間的隔離路徑。
在一項實施例中，第一導電層包含不同於導通體觸點之一材料。任何其他適合類型之材料可用於第一導電層，只要其提供第一導電層與稍後將闡述之導通體觸點或導電跡線之間的蝕刻選擇性。舉例而言，第一導電層包含鎳。其他適合類型之導電材料(包含適合類型之電鍍材料)亦可係有用的。第一導電層可包含任何適合厚度及導電材料，此取決於用以適合所需要之應用之所要電性質。
在一項實施例中，導電跡線130安置於第一導電層之第一表面143a上，如圖1中所展示。如所展示，導電跡線包含在第一導電層143之第一表面143a上方之一第一部分1301，而導電跡線之一第二部分1302佔據第一導電層中之第一類型開口149a。如所展示之導電跡線130透過第一導電層中之第一類型開口直接且完全耦合至導通體觸點107，從而形成封裝基板之互連結構。第一導電層143中之第一類型開口149a提供導電跡線與導通體觸點之間的一導電路徑。
在一項實施例中，導電跡線由與導通體觸點相同之導電材料(諸如銅)形成。在另一實施例中，導電跡線可由不同於導通體觸點之一材料形成。其他適合類型之導電材料(包含適合類型之電鍍材料)亦可係有用的。舉例而言，導電跡線之厚度可低至約10μm。
封裝基板進一步包含安置於導電跡線之接觸/接合墊區域上方之接觸/接合墊132。在一項實施例中，接觸墊包含一單個金屬層，諸如Cu、Al、Ag或Au。在另一實施例中，接觸墊可包含一多層堆疊。多層堆疊可包含Ni/Pd/Au以形成(舉例而言)一可線接合表面；或可包含Cu、Cu合金或Cu/Sn以針對覆晶應用形成(舉例而言)一可焊料潤濕表面。其他適合類型之導電材料亦可係有用的。舉例而言，接觸墊包含與導通體觸點及導電跡線相同之材料。舉例而言，接觸墊包含銅。舉例而言，接觸墊可包含任何適合厚度。
封裝基板可視情況包含一絕緣層140，從而覆蓋且填充在封裝基板之晶粒區域105a中之導電跡線之間的空間139，如圖1中所展示。舉例而言，絕緣層隔離晶粒區域中之導電跡線。此外，絕緣層亦可電隔離導電跡線與晶粒之一第二表面。在一項實施例中，絕緣層包含一介電材料。舉例而言，介電材料包含焊料遮罩、有機介電材料(諸如聚醯亞胺、苯并環丁烯等)或無機介電材料(諸如SiO2、AlN、Al2O3等)。其他適合類型之介電材料亦可係有用的。
在一項實施例中，可使用一黏合層150來將一晶粒110安裝至封裝基板。晶粒110可係一半導體晶粒或晶片。晶粒包含第一主要表面及第二主要表面。舉例而言，第一表面110a係晶粒之一非作用表面且第二表面110b係晶粒之一作用表面。晶粒之表面之其他名稱亦可係有用的。舉例而言，作用表面包含在一最後鈍化層中之開口(未展示)以曝露導電晶粒墊/觸點(未展示)。舉例而言，晶粒墊之表面與晶粒之第二表面實質上共面。提供不與晶粒之第二主要表面共面的導電墊之表面亦可係有用的。晶粒墊提供至晶粒之電路之連接。舉例而言，晶粒墊由諸如銅、鋁、金、鎳或其合金之一導電材料形成。其他類型之導電材料亦可用於晶粒墊。晶粒墊之圖案可係安置於作用表面之周邊處之一或多列。其他墊圖案亦可係有用的。
晶粒之非作用表面藉助黏合層之使用安裝至封裝基板之晶粒區域。舉例而言，黏合層150可包含一黏合膏或晶粒附接膜，諸如膠帶。其他類型之黏合劑(諸如環氧樹脂)亦可係有用的。在一項實施例中，提供線接合112以將晶粒上之晶粒墊耦合至導電跡線130。線接合形成封裝基板之導電跡線與晶粒上之晶粒墊之間的電連接。
在一項實施例中，一帽蓋190安置於封裝基板之頂部上，從而囊封晶粒及線接合。帽蓋用於保護晶粒免受環境影響。舉例而言，帽蓋可保護晶粒免受濕氣影響。舉例而言，帽蓋由一囊封材料形成。舉例 而言，囊封材料可包含模製環氧樹脂材料。其他適合類型之囊封材料亦可係有用的。
帽蓋包含第一主要表面190a及第二主要表面190b。舉例而言，第一表面190a可係頂部表面且第二表面190b可係底部表面。帽蓋之表面之其他名稱亦可係有用的。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面190b包含一非平坦表面。舉例而言，帽蓋之第二表面之部分包含佔據第一導電層之第二類型開口149b及導電跡線之間的空間139之突出部分190p。在一項實施例中，帽蓋之突出部分隔離導電跡線。在一項實施例中，帽蓋之突出部分之表面接觸基底基板之第一表面106a之部分。帽蓋之突出部分隔離在封裝基板之非晶粒區域中之導電跡線，而選用絕緣層之介電材料隔離在封裝基板之晶粒區域中之導電跡線。
封裝觸點160安置於導通體觸點之第二表面107b上。舉例而言，封裝觸點係球形結構或球。封裝觸點自封裝基板之第二表面103b突出。提供不自封裝基板之底部表面突出之封裝觸點(諸如銲盤)亦可係有用的。封裝觸點由一導電材料形成。舉例而言，封裝觸點可由焊料形成。可使用各種類型之焊料來形成封裝觸點。舉例而言，焊料可係一基於鉛或非基於鉛之焊料。亦可使用其他類型之導電材料來形成封裝觸點。
封裝觸點經由導電跡線、導通體觸點及晶粒墊提供對晶粒之外部接達。封裝可藉由封裝觸點電耦合至一外部裝置(未展示)，諸如一電路板。
如(舉例而言)圖1中所闡述之封裝基板包含在晶粒區域及非晶粒區域中之導通體觸點。照此，封裝基板用作晶粒觸點之扇入及扇出重新分佈結構，從而達成經重新分佈之外部封裝連接。在另一實施例中，可修改封裝基板。舉例而言，導通體觸點可僅提供於非晶粒區域 中，如圖2中所展示。照此，封裝基板用作晶粒觸點之扇出重新分佈結構。
如圖1及圖2中所展示之半導體封裝100至200包含一線接合之晶粒。在另一實施例中，半導體封裝可包含一覆晶類型之晶粒(未展示)。應理解，可做出修改以形成針對覆晶應用匹配覆晶之晶粒觸點之接觸墊。亦理解，針對覆晶應用，帽蓋之第一表面可覆蓋覆晶之非作用表面或與覆晶之非作用表面實質上共面。照此，可不闡述或詳細闡述覆晶應用之細節。
如圖1至圖2之實施例中所闡述，封裝基板包含具有經組態以匹配封裝基板之導電跡線佈局之複數個開口的一經圖案化或經預界定第一導電層。第一導電層中之第一類型開口提供導電跡線與導通體觸點之間的一導電路徑。此允許導電跡線直接耦合至導通體觸點，從而形成封裝基板之互連結構。此組態亦確保一信號互連結構內之完全連接，從而導致增強之導電性。此外，在其中導電跡線及導通體觸點包含相同材料之實施例中，互連結構之電阻減小。此進一步改良半導體封裝之電效能，此改良允許封裝在(舉例而言)高頻應用中更高效地被採用。
此外，如圖1至圖2之實施例中所闡述，封裝基板包含固持在一起且被基底基板環繞之複數個導通體觸點。照此，導通體觸點將不容易地被拆卸。相對於其他類型之封裝，此允許經改良穩健性及可靠性。另外，在一項實施例中，導通體觸點之第二表面安置於基底基板之第二表面下面或相對於基底基板之第二表面凹入。此組態係有利的，此乃因其提供用於較佳接納封裝觸點之凹部或凹坑。另外，如(舉例而言)圖1中所闡述之封裝基板包含在晶粒區域及非晶粒區域中之導通體觸點。照此，封裝基板用作晶粒觸點之扇入及扇出重新分佈結構，從而達成經重新分佈之外部封裝連接。此導致增加數目個I/O 可用於一給定封裝區中。如所闡述之封裝基板涉及相對低製造成本且可能用於替換BGA基板。另外，封裝基板包含封裝觸點及導通體觸點。如所闡述之封裝觸點及導通體觸點之組合可由於經改良直立高度而改良封裝板層級可靠性效能。半導體封裝亦可經修改用於覆晶應用。在其中帽蓋之第一表面與覆晶之非作用表面實質上共面之實施例中，覆晶之非作用表面經曝露以用於耗散熱。此封裝具有經改良熱效能。另外，此組態亦允許包含額外散熱座或散熱器以進一步增強熱耗散。
圖3至圖6展示一半導體封裝之各種其他實施例。圖3之半導體封裝300類似於圖1中所闡述之半導體封裝。舉例而言，封裝基板101包含固持在一起且被基底基板106環繞之複數個導通體觸點107。具有預界定開口149a至149b之一第一導電層143安置於封裝基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，基底基板106與圖1之基底基板之不同之處在於：該基底基板之第一表面106a包含一非平坦表面。如圖3中所展示，該基底基板之第一表面106a之部分與導通體觸點之第一表面107a實質上共面，同時該基底基板之第一表面之部分包含部分地佔據第一導電層之第二類型開口149b之突出部分106p。
如圖3中所展示之封裝基板包含導電跡線330。在一項實施例中，導電跡線之第一部分3301安置於第一導電層之第一表面143a上方，而導電跡線之第二部分3302給第一導電層之第一類型開口149a之側及底部加襯，從而形成導電跡線之凹入部分。在一項實施例中，導電跡線330透過在第一導電層之第一類型開口149a中之導電跡線之凹入部分3302直接耦合至導通體觸點107，從而形成封裝基板之互連結構。第一類型開口149a提供導電跡線與導通體觸點之間的一導電路 徑。
在一項實施例中，封裝基板包含安置於在封裝基板之晶粒區域及非晶粒區域中之導電跡線上方之一介電層340。在一項實施例中，介電層包含一焊料遮罩、有機介電材料(諸如聚醯亞胺、苯并環丁烯等)或無機介電材料(諸如SiO2、AlN、Al2O3等)。其他適合類型之介電材料亦可係有用的。介電層覆蓋導電跡線之側/邊緣及第一表面330a且填充導電跡線之間的空間139。在一項實施例中，介電層隔離在封裝基板之晶粒區域及非晶粒區域中之接合墊132及導電跡線330。在一項實施例中，介電層包含一平坦第一表面340a，如圖3中所展示。在一項實施例中，介電層之平坦第一表面與接合墊之第一表面132a實質上共面。提供與接合墊之第一表面不共面的介電層之一平坦第一表面亦可係有用的。
一晶粒110藉由一黏合層150安裝至封裝基板，類似於圖1中所闡述。在一項實施例中，黏合劑在封裝基板之晶粒區域中安置於介電層之平坦第一表面上方。舉例而言，提供線接合112以將晶粒上之晶粒墊耦合至接合墊。接合墊耦合至在封裝基板之非晶粒區域處之導電跡線(其耦合至導通體觸點)，如圖3中所展示。照此，將不闡述或詳細闡述晶粒之特徵。
在一項實施例中，具有第一表面390a及第二表面390b之一帽蓋390形成於介電層上方，從而囊封晶粒及線接合。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面390b包含一平坦表面且接觸介電層之第一表面340a。如圖3中所展示，帽蓋之第二表面藉由介電層與封裝基板之基底基板分開。
圖4展示一半導體封裝400之另一實施例。圖4之半導體封裝類似於圖1及圖3中所闡述之半導體封裝。舉例而言，封裝基板包含固持在一起且被基底基板106環繞之複數個導通體觸點107。基底基板包含一 非平坦第一表面，與圖3中所闡述相同。具有預界定開口149a至149b之一第一導電層143安置於封裝基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。導電跡線之第一部分3301安置於第一導電層之第一表面330a上方，而導電跡線之第二部分3302給第一導電層之第一類型開口之側及底部加襯，從而形成導電跡線之凹入部分。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，封裝基板包含安置於在封裝基板之晶粒區域及非晶粒區域中之導電跡線上方之一介電層440。在一項實施例中，介電層440與圖3之封裝基板之介電層340之不同之處在於：介電層440包含第一類型開口449a及第二類型開口449b。可基於封裝基板之導通體觸點區域及非導通體觸點區域而界定介電層之開口。在一項實施例中，在導通體觸點區域中之介電層之第一類型開口449a曝露耦合至導通體觸點之導電跡線之凹入部分3302，而在非導通體觸點區域中之第二類型開口449b曝露基底基板之突出部分106p之表面。
一晶粒110藉由安置於封裝基板之晶粒區域中之一黏合層150安裝至封裝基板，類似於圖3中所闡述。照此，將不闡述或詳細闡述晶粒之特徵及晶粒之電連接。
在一項實施例中，具有第一表面490a及第二表面490b之一帽蓋490形成於介電層440上方，從而囊封晶粒110及線接合112。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面490b包含一非平坦表面。如圖4中所展示，帽蓋之第二表面490b之部分包含佔據介電層之開口449a至449b之突出部分490p。在一項實施例中，帽蓋之突出部分隔離導電跡線。在一項實施例中，帽蓋之突出部分之表面接觸在非導通體觸點區域中之基底基板之突出部分106p，同時接觸在導通體觸點區域中之導電跡線之凹入部分3302。帽蓋材料及基底基板之突出部分106p隔離在封裝基板之非晶粒區域105b 中之導電跡線330，而介電層440之介電材料及基底基板之突出部分106p隔離在封裝基板之晶粒區域105a中之導電跡線。
圖5展示一半導體封裝500之另一實施例。圖5之半導體封裝類似於圖1、圖3及圖4中所闡述之半導體封裝。舉例而言，封裝基板包含固持在一起且被基底基板106環繞之複數個導通體觸點107。基底基板包含一非平坦第一表面，與圖3及圖4中所闡述相同。具有預界定開口149a至149b之一第一導電層143安置於封裝基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。導電跡線之第一部分3301安置於第一導電層之第一表面143a上方，而導電跡線之第二部分3302給第一導電層之第一類型開口149a之側及底部加襯，從而形成導電跡線之凹入部分。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，封裝基板包含安置於導電跡線330上方之一介電層540。在一項實施例中，介電層540與圖4之封裝基板之介電層440之不同之處在於：介電層540安置於封裝基板之晶粒區域105a中。舉例而言，在晶粒區域中之介電層540提供一平坦晶粒附接表面以確保在晶粒附接程序之後跨越晶粒表面之共面性。
一晶粒110藉由安置於封裝基板之晶粒區域中之一黏合層150安裝至封裝基板，類似於圖3及圖4中所闡述。照此，將不闡述或詳細闡述晶粒之特徵及晶粒之電連接。
在一項實施例中，具有第一表面590a及第二表面590b之一帽蓋590形成於封裝基板上方，從而囊封晶粒110及線接合112。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面590b包含一非平坦表面。如圖5中所展示，帽蓋之第二表面包含佔據分開導電跡線之開口之突出部分。在一項實施例中，帽蓋之突出部分590p之表面接觸在非導通體觸點區域中之基底基板之突出部分 106p(包含封裝基板之周邊103c至103d)，同時接觸在導通體觸點區域中之導電跡線之凹入部分3302。帽蓋材料及基底基板之突出部分106p隔離在封裝基板之非晶粒區域105b中之導電跡線330，而介電層540之介電材料及基底基板之突出部分106p隔離在封裝基板之晶粒區域中之導電跡線330。
圖6展示一半導體封裝600之另一實施例。圖6之半導體封裝類似於圖1、圖3、圖4及圖5中所闡述之半導體封裝。舉例而言，封裝基板包含固持在一起且被基底基板106環繞之複數個導通體觸點107。基底基板106包含一非平坦第一表面，與圖3、圖4及圖5中所闡述相同。具有預界定開口149a至149b之一第一導電層143安置於封裝基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。導電跡線之第一部分3301安置於第一導電層之第一表面143a上方，而導電跡線之第二部分3302給在導通體觸點區域中之第一導電層之第一類型開口之側及底部加襯，從而形成導電跡線之凹入部分。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，該封裝基板與圖5之封裝基板之不同之處在於：無介電層安置於導電跡線上方。
一晶粒110藉由安置於封裝基板之晶粒區域中之一黏合層150安裝至封裝基板，類似於圖3及圖4中所闡述。照此，將不闡述或詳細闡述晶粒之特徵及晶粒之電連接。
在一項實施例中，具有第一表面690a及第二表面690b之一帽蓋690形成於導電跡線330上方，從而囊封晶粒110及線接合112。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面690b包含一非平坦表面。如圖6中所展示，帽蓋之第二表面包含佔據分開導電跡線之空間139之突出部分690p。在一項實施例中，帽蓋之突出部分690p之表面接觸在非導通體觸點區域中之基底基 板之突出部分106p(包含封裝基板之周邊103c至103d)，同時接觸在導通體觸點區域中之導電跡線之凹入部分3302。帽蓋材料及基底基板之突出部分106p隔離在封裝基板之晶粒區域105a及非晶粒區域105b中之導電跡線。
如圖3至圖6中所展示之半導體封裝包含一線接合之晶粒。在另一實施例中，半導體封裝可包含一覆晶類型之晶粒(未展示)。應理解，可做出修改以形成針對覆晶應用匹配覆晶之晶粒觸點之接觸墊。亦理解，針對覆晶應用，帽蓋之第一表面可覆蓋覆晶之非作用表面或與覆晶之非作用表面實質上共面。照此，可不闡述或詳細闡述覆晶應用之細節。
關於圖3至圖6所闡述之實施例包含如關於圖1至圖2所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。此外，如圖3至圖6之實施例中所闡述，基底基板之第一表面之部分包含部分地佔據第一導電層之第二類型開口149b之突出部分106p。照此，在封裝基板之非導通體觸點區域中之第一導電層中之第二類型開口149b提供基底基板之更多表面面積以有效地固持導通體觸點。照此，進一步增強半導體封裝之可靠性。
如圖1至圖6中所闡述之實施例展示具有一線接合類型之晶粒之一半導體封裝。應理解，其他適合類型之晶粒(諸如覆晶或TSV類型之晶粒)亦可係有用的。如圖1至圖6中所圖解說明之半導體封裝包含一單個晶粒。應理解，半導體封裝亦可包含一晶粒堆疊(未展示)。晶粒堆疊包含x數目個晶粒，其中x
Figure TWI612631BD00001
2。另外，應理解，晶粒堆疊之晶粒可係相同大小或類型。提供具有係不同類型及/或大小之晶片的一晶粒堆疊亦係有用的。
圖7a至圖7l展示用於形成一半導體封裝之一方法之一實施例。參考圖7a，提供一基底載體707或一引線框。在一項實施例中，基底載 體包含具有第一主要表面707a及第二主要表面707b之一導電載體。舉例而言，第一主要表面及第二主要表面包含平坦表面。將該等主要表面中之任一者提供為非平坦的亦可係有用的。舉例而言，導電載體包含Cu、Cu合金、Fe或Ni-Fe合金。其他適合類型之導電材料亦可係有用的。舉例而言，導電載體之厚度係大約100μm至300μm。其他適合厚度亦可係有用的。舉例而言，導電載體可用作如稍後將闡述之封裝基板之互連結構之部分，諸如導通體觸點。
參考圖7b，在導電載體之第一表面707a上方形成具有複數個第一類型開口149a之一第一導電層143。舉例而言，第一導電層143係具有經組態以匹配封裝基板之導電跡線佈局之複數個開口之一經圖案化或經預界定導電層。基於封裝基板之導通體觸點區域及非導通體觸點區域而界定該複數個開口。舉例而言，封裝基板之導通體觸點區域可稱為其中形成導通體觸點之區，而非導通體觸點區域可稱為其中不形成導通體觸點之區。在一項實施例中，第一導電層之第一類型開口149a形成於導通體觸點區域中且界定在其下方形成導通體觸點之位置。
在一項實施例中，藉由電鍍形成具有預界定開口之第一導電層143。舉例而言，可採用電化學或無電電鍍來形成第一導電層。舉例而言，可在導電載體之第一表面707a上方提供一經圖案化遮罩層(未展示)。執行一電鍍程序。可在導電載體之第一表面之未被經圖案化遮罩層覆蓋之經曝露部分上方選擇性地電鍍第一導電層。導電載體因此亦用作用於形成第一導電層之電鍍程序之一基底或基板。亦可採用其他適合類型之技術來形成第一導電層。
在一項實施例中，第一導電層包含不同於導電載體之材料之一材料。任何其他適合類型之材料可用於第一導電層，只要其提供第一導電層與稍後將闡述之導通體觸點或導電跡線之間的蝕刻選擇性。舉例而言，第一導電層包含鎳。其他適合類型之導電材料(包含適合類 型之電鍍材料)亦可係有用的。第一導電層可包含任何適合厚度及導電材料，此取決於用以適合所需要之應用之所要電性質。程序繼續以移除經圖案化遮罩層，因此形成具有第一類型開口149a之第一導電層，如圖7b中所展示。如所展示，開口149a曝露導電載體之第一表面之部分。
程序繼續以形成封裝基板之導電跡線，如圖7c中所展示。舉例而言，可採用電化學或無電電鍍來形成導電跡線。在一項實施例中，可在導電載體上方提供一經圖案化遮罩層(未展示)。執行一電鍍程序。在一項實施例中，可在第一導電層之第一表面之未被經圖案化遮罩層覆蓋之經曝露部分上方選擇性地電鍍包含與導電載體707相同之材料(諸如銅)之一第二導電層以形成導電跡線130。第一導電層143因此亦用作用於形成導電跡線之電鍍程序之一基底或基板。亦可使用其他適合技術來形成導電跡線。舉例而言，經電鍍導電跡線130之厚度係大約50μm至150μm。舉例而言，經電鍍導電跡線之厚度亦可低至約10μm。其他適合厚度亦可係有用的。如所展示，經電鍍導電跡線包含在第一導電層之第一表面143a上方之一第一部分1301，而導電跡線之一第二部分1302填充第一導電層中之第一類型開口149a。程序繼續以移除經圖案化遮罩層，因此形成具有分開導電跡線之預界定開口/空間139之導電跡線，如圖7c中所展示。
程序藉由移除第一導電層之部分以形成第一導電層中之第二類型開口149b而繼續。在一項實施例中，第一導電層之第二類型開口149b形成於非導通體觸點區域中。在一項實施例中，可藉由一圖案化程序移除第一導電層之部分。可藉由任何適合蝕刻技術達成第一導電層之圖案化。可在不需要一經圖案化遮罩之情況下執行第一導電層之圖案化。在一項實施例中，可使用導電跡線作為蝕刻遮罩來移除第一導電層之部分。可使用導電跡線執行一蝕刻以移除第一導電層之部 分。如圖7d中所展示，移除由導電跡線130之間的空間139曝露之第一導電層之部分以形成第一導電層中之第二類型開口149b。照此，曝露開口中之導電載體之第一表面707a之部分。舉例而言，該蝕刻可係一濕式蝕刻。亦可採用其他適合技術來移除第一導電層之部分。如所展示之開口709自導電跡線之第一表面延伸至第一導電層之第二表面。舉例而言，該等開口可具有錐形或筆直輪廓。因此形成一部分地經處理之封裝基板，如圖7d中所展示。
程序藉由在(舉例而言)導電跡線之部分上方形成接觸/接合墊而繼續。在一項實施例中，在導電跡線130上方提供具有預界定開口749之一介電層740。在一項實施例中，介電層包含一焊料遮罩。在一項實施例中，藉助界定在導電跡線上方其中將形成接合墊之區之複數個開口預界定焊料遮罩，同時焊料遮罩覆蓋導電跡線之非接合墊區域。舉例而言，焊料遮罩填充開口709且覆蓋導電跡線及第一導電層之邊緣以及導電跡線之第一表面130a之將無接合墊之部分。舉例而言，可藉由曝光及顯影技術形成開口709。亦可使用其他適合技術來形成開口709。在另一實施例中，接合墊可形成於全部導電跡線上方。
參考圖7f，在介電層之開口749中形成接觸/接合墊132。在一項實施例中，藉由一電鍍程序形成接合墊。可在導電跡線之第一表面130a之未被介電層覆蓋之經曝露部分上方選擇性地電鍍可包含與導電載體及跡線相同之材料(諸如銅)之一導電層以形成接合墊。照此，介電層亦用作一電鍍遮罩。導電跡線之第一表面130a亦用作用於形成接合墊之電鍍程序之一基底或基板。亦可電鍍其他適合類型之導電材料，諸如Al、Ag或Au。在另一實施例中，接觸墊可包含一多層堆疊。多層堆疊可包含Ni/Pd/Au以形成(舉例而言)一可線接合表面；或可包含Cu、Cu合金或Cu/Sn以針對覆晶應用形成(舉例而言)一可焊料潤濕表面。其他適合類型之導電材料亦可係有用的。舉例而言，經電 鍍接合墊之厚度係大約0.01μm至1.5μm。其他適合厚度亦可係有用的。舉例而言，接合墊可包含與介電層之第一表面740a實質上共面之一第一表面132a。提供與介電層之第一表面不共面之接合墊之第一表面132a亦可係有用的。
在一項實施例中，程序繼續以移除介電層740，諸如焊料遮罩，如圖7g中所展示。舉例而言，可藉由蝕刻移除介電層740。可採用其他適合技術來移除介電層。如所展示，移除介電層，從而留下在導電跡線之接合墊區域上方之接合墊132。在一替代實施例中，介電層740不必被移除且用作導電跡線之間的隔離層。
可視情況提供一絕緣層140，從而在移除介電層740之後覆蓋且填充在封裝基板之一晶粒區域105a中之導電跡線之間的空間，如圖7h中所展示。絕緣層140隔離晶粒區域中之導電跡線130。在一項實施例中，絕緣層包含一介電材料，諸如焊料遮罩、有機介電材料(諸如聚醯亞胺、苯并環丁烯等)或無機介電材料(諸如SiO2、AlN、Al2O3等)。舉例而言，可藉由施配、層壓、絲網印刷後續接著曝光及顯影技術而形成絕緣層。其他類型之介電材料及技術亦可用於形成絕緣層。
參考圖7h，將包含電路組件之一晶粒110或一半導體晶片附接至封裝基板之晶粒區域105a。舉例而言，電路組件包含電晶體、電阻器、電容器及互連件以形成一IC。可在晶粒上方形成一最後鈍化層(未展示)。最後鈍化層包含開口(未展示)以曝露晶粒墊/觸點(未展示)。包含至晶粒墊之開口的晶粒之表面可稱為晶粒之作用表面110b。在一項實施例中，可使用一黏合層150來將晶粒安裝至封裝基板之晶粒區域。舉例而言，藉助黏合層之使用將晶粒之非作用表面110a安裝至封裝基板。舉例而言，黏合層可包含一黏合膏或晶粒附接膜，諸如膠帶。其他類型之黏合劑(諸如環氧樹脂)亦可係有用的。在一項實施例中，形成線接合112以形成耦合至封裝基板上之導電跡線 之接合墊與晶粒上之晶粒墊之間的電連接。
在封裝基板上形成一帽蓋190。舉例而言，施配一囊封材料以囊封晶粒110及線接合112。在一項實施例中，囊封材料包含一模製化合物，諸如模製環氧樹脂材料。提供其他類型之囊封材料亦可係有用的。帽蓋包含第一主要表面190a及第二主要表面190b。在一項實施例中，囊封材料填充在非晶粒區域105b中之導電跡線之間的開口709且帽蓋之第二表面109b接觸導電載體之第一表面707a。
在一項實施例中，藉由轉移模製技術形成帽蓋。將諸如一模製化合物之囊封材料施配至模製總成中以形成帽蓋。在模製之後，將經模製晶粒與模具分開。用於形成帽蓋之其他適合類型之技術亦可係有用的。舉例而言，亦可藉由印刷或壓縮模製形成帽蓋。
在圖7i中，處理導電載體之第二表面707b。在一項實施例中，移除導電載體707之部分。舉例而言，圖案化導電載體之第二表面以移除過量材料。舉例而言，薄化或移除導電載體直至一適合厚度。舉例而言，在移除程序之後之導電載體之厚度係大約5μm至10μm。可將導電載體薄化至一所要導通體觸點厚度。可使用蝕刻、研磨或拋光技術移除導電載體之第二主要表面。舉例而言，該蝕刻包含濕式蝕刻/化學蝕刻。用於薄化導電載體之其他技術亦可係有用的。
程序繼續以形成封裝基板之導通體觸點107，如圖7j中所展示。在一項實施例中，藉由圖案化剩餘導電載體而形成封裝基板之導通體觸點107。可在一經圖案化遮蔽層之幫助下執行導電載體之圖案化。可藉由任何適合蝕刻技術達成導電載體之圖案化。舉例而言，在經薄化導電載體之第二表面717上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除導電載體之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。用於圖案化導電載體之其他技術亦可係有用的。舉例而言， 如所形成之導通體觸點之厚度與經薄化導電載體之厚度實質上相同。舉例而言，導電導通體亦可包含其他適合厚度。導通體觸點107耦合至導電跡線130。如所展示，第一導電層中之第一類型開口149a允許導通體觸點107直接耦合至導電跡線130以形成封裝基板之互連結構。在導通體觸點區域中之第一導電層143之第一類型開口149a因此提供導電跡線與導通體觸點之間的一導電路徑，而在非導通體觸點區域中之第一導電層之第二類型開口149b提供導電跡線之間的隔離路徑。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
在一項實施例中，提供一絕緣層106，從而填充導通體觸點之間的空間779，如圖7k中所展示。絕緣層隔離導通體觸點。在一項實施例中，絕緣層包含諸如焊料遮罩之一介電材料。舉例而言，可藉由任何適合類型之介電材料及技術形成絕緣層。形成於導通體觸點中間之絕緣層可稱為封裝基板之基底基板106。
在一項實施例中，導通體觸點之第二表面107b與基底基板之第二表面106b實質上共面。在另一實施例中，導通體觸點之第二表面與基底基板之第二表面不共面，如圖7k中所展示。舉例而言，導通體觸點之第二表面可高於或低於基底基板之第二表面。
程序藉由形成耦合至導通體觸點之封裝觸點160而繼續，如圖7l中所展示。舉例而言，在導通體觸點之第二表面107b上形成封裝觸點。舉例而言，封裝觸點可包含配置成柵格圖案之球形結構或球以形成一BGA類型封裝。照此，形成諸如圖1中所展示之半導體封裝之一半導體封裝。封裝觸點由一導電材料形成。舉例而言，封裝觸點可由焊料形成。可使用各種類型之焊料來形成封裝觸點。舉例而言，焊料可係一基於鉛或非基於鉛之焊料。
在某些實施例中，其他類型之封裝觸點耦合至導通體觸點。舉 例而言，封裝觸點可包含不自封裝基板之底部表面突出之觸點。提供不自封裝基板之底部表面突出之封裝觸點(諸如銲盤)亦可係有用的。封裝觸點可由除焊料以外之材料(諸如各向異性導電膜(ACF))或使用其他技術形成。
如關於圖7a至圖7l所闡述之程序適合於線接合類型之晶粒或晶片封裝。該程序對於其他類型之晶粒(包含覆晶類型之晶粒)亦可係有用的。應理解，可做出修改以形成匹配一覆晶(未展示)之晶粒觸點之圖案之導電墊。亦理解，針對覆晶應用，帽蓋之第一表面可覆蓋覆晶之非作用表面或與覆晶之非作用表面實質上共面。照此，可不闡述或詳細闡述覆晶應用之細節。
如關於圖7a至圖7l所闡述之程序產生優點。如圖7a至圖7l中所闡述，封裝基板包含具有經組態以匹配封裝基板之導電跡線佈局之複數個開口之一經圖案化或經預界定第一導電層。第一導電層中之第一類型開口提供導電跡線與導通體觸點之間的一導電路徑。此允許導電跡線直接耦合至導通體觸點，從而形成封裝基板之互連結構。此組態亦確保一信號互連結構內之完全連接，從而導致增強之導電性。此外，在其中導電跡線及導通體觸點包含相同材料之實施例中，互連結構之電阻減小。此進一步改良半導體封裝之電效能，此改良允許封裝在(舉例而言)高頻應用中更高效地被採用。
另外，在一項實施例中，將第一導電層電鍍至導電載體上以用於較佳處置。舉例而言，在移除導電載體之部分以形成導通體觸點期間第一導電層(諸如鎳)充當一障壁或蝕刻停止層。照此，在移除導電載體之部分期間將不過蝕在非導通體觸點區域處之導電跡線。
如所闡述，在一項實施例中，藉由電鍍形成導電跡線。此允許較佳控制導電跡線之厚度。舉例而言，可形成具有較精細或較薄輪廓之導電跡線，從而導致精細線寬/空間跡線佈線。精細線寬/空間跡線 佈線係有利的，此乃因其使得能夠實現較高佈線密度及更複雜信號互連。此外，其允許根據各種客戶之需求而靈活設計封裝觸點或導通體觸點之位置。
此外，如圖1至圖2之實施例中所闡述，封裝基板包含固持在一起且被基底基板環繞之複數個導通體觸點。照此，導通體觸點將不容易地被拆卸。相對於其他類型之封裝，此允許經改良穩健性及可靠性。另外，在一項實施例中，導通體觸點之第二表面安置於基底基板之第二表面下方或相對於基底基板之第二表面凹入。此組態係有利的，此乃因其提供用於較佳接納封裝觸點之凹部或凹坑。如圖7a至圖7l中所闡述之方法使得能夠形成包含在晶粒區域及非晶粒區域中之導通體觸點之封裝基板。照此，封裝基板用作晶粒觸點之扇入及扇出重新分佈結構，從而達成經重新分佈之外部封裝連接。此導致增加數目個I/O可用於一給定封裝區中。如所闡述之方法涉及相對低之製造成本且可能用於替換BGA基板。另外，封裝基板包含封裝觸點及導通體觸點。如所闡述之封裝觸點及導通體觸點之組合可由於經改良直立高度而改良封裝板層級可靠性效能。如圖7a至圖7l中所闡述之程序亦可經修改用於覆晶應用。在其中帽蓋之第一表面與覆晶之非作用表面實質上共面之實施例中，覆晶之非作用表面經曝露以用於耗散熱。此封裝具有經改良熱效能。另外，此組態亦允許包含額外散熱座或散熱器以進一步增強熱耗散。
圖8a至圖8j展示用於形成一半導體封裝之一程序之另一實施例。該程序類似於圖7a至圖7l中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，在導電載體之第一表面707a上方形成具有第一類型開口149a及第二類型開口149b之一第一導電層143(諸如一鎳層)。舉例而言，藉由如圖7b中所闡述之電鍍或其他適合方法形成具 有第一類型開口149a及第二類型開口149b之第一導電層143，如圖8a中所展示。
程序繼續以形成封裝基板之導電跡線及佈線，如圖8b中所展示。舉例而言，可採用電化學或無電電鍍來形成導電跡線。在一項實施例中，包含與導電載體相同之材料(諸如銅)之一第二導電層830毯覆電鍍於第一導電層143上方，從而給第一導電層之側/邊緣及第一表面143a以及開口149a之底部加襯以形成導電跡線層830。其他適合類型之導電材料亦可係有用的。舉例而言，經電鍍導電跡線層之厚度係大約50μm至150μm。舉例而言，經電鍍導電跡線層之厚度亦可低至約10μm。其他適合厚度亦可係有用的。如所展示，經電鍍導電跡線層遵循第一導電層之形貌且給開口之底部加襯。作為毯覆電鍍程序之一結果，第二導電層包含係平坦的且安置於第一導電層之第一表面上方之第一部分8301及安置於第一導電層之第一類型開口149a及第二類型開口149b中之可稱為凹入部分之第二部分8302，如圖8b中所展示。
程序藉由在第二導電層830上方形成一介電層840而繼續。在一項實施例中，介電層包含一焊料遮罩。提供其他類型之介電材料亦可係有用的。在一項實施例中，藉由諸如施配、層壓或絲網印刷之技術形成焊料遮罩。可使用其他適合類型之技術。焊料遮罩覆蓋第二導電層之側/邊緣及第一表面830a且填充第二導電層之凹部839。如所形成之焊料遮罩包含一平坦第一表面840a，如圖8c中所展示。
程序繼續以移除介電層840之部分。在一項實施例中，可藉由曝光及顯影技術移除介電層之部分以形成開口849。亦可採用其他適合技術來移除介電層之部分以形成開口849。
參考圖8e，程序繼續以在(舉例而言)第二導電層之部分上方形成接合墊132。在一項實施例中，在介電層之開口849中形成接合墊。在一項實施例中，藉由一電鍍程序形成接合墊。可在導電跡線層之第一 表面830a之未被介電層340覆蓋之經曝露部分上方選擇性地電鍍可包含與導電載體及跡線相同之材料(諸如銅)之一導電層以形成接合墊。照此，介電層亦用作一電鍍遮罩。導電跡線層之第一表面亦用作用於形成接合墊之電鍍程序之一基底或基板。舉例而言，經電鍍接合墊之厚度係大約0.01μm至1.5μm。舉例而言，類似於圖7f中所闡述之厚度及材料之其他適合厚度及材料亦可係有用的。
藉由一黏合層150將包含圖7h中類似地闡述之電路組件之一晶粒110附接至封裝基板之晶粒區域，如圖8f中所展示。舉例而言，形成線接合112以形成耦合至封裝基板上之導電跡線層830之接合墊132與晶粒上之晶粒墊之間的電連接。形成一帽蓋390以囊封晶粒及線接合且帽蓋之一第二表面390b接觸介電層之平坦第一表面340a。晶粒、線接合、帽蓋之特徵及所涉及之程序類似於圖7h中所闡述。照此，將不闡述或詳細闡述此等程序步驟。
參考圖8g，處理導電載體之第二表面707b。在一項實施例中，藉由如圖7i中所闡述之適合技術薄化或移除導電載體之部分直至一所要厚度。照此，將不闡述或詳細闡述此等程序步驟。
程序繼續以形成導通體觸點107且界定封裝基板之導電跡線330，如圖8h中所展示。在一項實施例中，藉由使用如圖7j中所闡述之適合技術圖案化剩餘導電載體而形成封裝基板之導通體觸點。舉例而言，可藉由任何適合蝕刻技術達成導電載體之圖案化。舉例而言，在經薄化導電載體之第二表面717上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除導電載體之未受蝕刻遮罩保護之部分以形成導通體觸點107及分開導通體觸點之開口779。舉例而言，在形成導通體觸點時蝕刻停止在第一導電層之第二表面143b上。因此，在導通體觸點之形成期間第一導電層亦用作一蝕刻停止層以使得蝕刻將不過蝕在封裝基板之非導通體觸點區域中之 導電跡線層。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。用於圖案化導電載體之其他技術亦可係有用的。
如前文所闡述，導電跡線層亦給第一導電層之側/邊緣及第一導電層之第二類型開口149b之底部加襯。由於導電跡線層及導電載體包含相同材料，因此蝕刻亦移除給第一導電層之第二類型開口149b之底部加襯之導電跡線層之凹入部分之部分，從而曝露在第二類型開口中之介電層之突出部分，如圖8h中所展示。因此界定封裝基板之導電跡線330以及導電跡線之隔離。照此，藉由同一蝕刻同時形成或界定導通體觸點及導電跡線。
舉例而言，如所形成之導通體觸點之厚度與經薄化導電載體之厚度實質上相同。舉例而言，導通體觸點亦可包含其他適合厚度。導通體觸點107直接耦合至在封裝基板之導通體觸點區域中之導電跡線330。如所展示，第一導電層中之第一類型開口149a允許導通體觸點直接耦合至導電跡線之凹入部分以形成封裝基板之互連結構。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
第一導電層之第二類型開口149b在蝕刻之後曝露第一導電層之側之部分及介電層之第二表面340b之突出部分。在一項實施例中，提供一絕緣層106，從而填充導通體觸點之間的空間779且部分地填充第一導電層之間的第二類型開口149b，如圖8i中所展示。如所展示，絕緣層包含接觸介電層之第二表面之部分之突出部分106p。絕緣層隔離導通體觸點。在一項實施例中，絕緣層包含諸如焊料遮罩之一介電材料。舉例而言，可藉由任何適合類型之介電材料及技術形成絕緣層。形成於導通體觸點中間之絕緣層可稱為封裝基板之基底基板106。
在一項實施例中，導通體觸點之第二表面107b可與基底基板之第二表面實質上共面或不共面，類似於圖7k中所闡述。
程序藉由形成耦合至導通體觸點之封裝觸點160而繼續，如圖8j中所展示。舉例而言，在封裝基板之導通體觸點之第二表面上形成封裝觸點，類似於圖7l中所闡述。照此，將不闡述或詳細闡述共同特徵。形成諸如圖3中所展示之半導體封裝之一半導體封裝。
圖9a至圖9f展示形成一半導體封裝之另一實施例。該程序類似於圖7a至圖7l及圖8a至圖8j中所闡述之程序。參考圖9a，諸如焊料遮罩之一介電層340包含一平坦第一表面340a且覆蓋第二導電層之側/邊緣及第一表面830a且填充第二導電層之凹部839。在介電層之開口849中之第二導電層之部分上方形成接合墊132，與圖8e中所闡述相同。照此，可不闡述或詳細闡述共同元件。
程序繼續以移除介電層之部分，如圖9b中所展示。在一項實施例中，移除在第二導電層830之凹部839中之介電層340之部分，從而曝露在封裝基板之非晶粒區域中之導電跡線層之凹入部分。舉例而言，可藉由圖案化介電層而移除介電層之部分。舉例而言，在介電層之第一表面上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除介電層之部分。舉例而言，在形成介電層440中之開口949時蝕刻停止在第二導電層830之凹入部分8302上。因此，在移除介電層之部分期間第二導電層之凹入部分8302亦用作一蝕刻停止層。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。用於圖案化介電層之其他技術亦可係有用的。
程序藉由在封裝基板之晶粒區域105a中所製備之一黏合層150上方附接圖7h中類似地闡述之一晶粒110而繼續，如圖9b中所展示。舉例而言，形成線接合112以形成耦合至導電跡線層之接合墊與晶粒上之晶粒墊之間的電連接。形成一帽蓋490以囊封晶粒及線接合。在一項實施例中，帽蓋之第二表面490b接觸介電層440之平坦第一表面440a，同時帽蓋之材料之部分亦填充介電層中之開口949及由第二導 電層形成之凹部839。晶粒、線接合、帽蓋之特徵及所涉及之程序類似於圖7h中所闡述。照此，將不闡述或詳細闡述此等程序步驟。
參考圖9c，處理導電載體之第二表面707b，類似於圖7i及圖8g中所闡述。在一項實施例中，藉由如圖7i中所闡述之適合技術薄化或移除導電載體之部分直至一所要厚度。照此，將不闡述或詳細闡述此等程序步驟。
程序繼續以使用如圖7j及圖8h中所闡述之適合技術(諸如一蝕刻程序)形成封裝基板之導通體觸點107及導電跡線330，如圖9d中所展示。舉例而言，可使用蝕刻遮罩來執行蝕刻以移除導電載體之未受蝕刻遮罩保護之部分以形成導通體觸點107及分開導通體觸點之開口779。舉例而言，在形成導通體觸點區域中之導通體觸點107時蝕刻停止在非導通體觸點區域中之第一導電層之第二表面143b上。因此，第一導電層亦在導通體觸點之形成期間用作一蝕刻停止層以使得蝕刻將不過蝕在封裝基板之非導通體觸點區域中之導電跡線層。由於導電跡線層及導電載體包含相同材料，因此蝕刻亦移除給第一導電層之第二類型開口149b之底部加襯之導電跡線層之凹入部分8302之部分，從而曝露第二類型開口中之帽蓋材料之突出部分，如圖9d中所展示。因此界定封裝基板之導電跡線330以及導電跡線之隔離。照此，藉由同一蝕刻同時形成或界定導通體觸點及導電跡線。
導通體觸點107直接耦合至在封裝基板之導通體觸點區域中之導電跡線330。如所展示，第一導電層中之第一類型開口149a允許導通體觸點直接耦合至導電跡線以形成封裝基板之互連結構。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
第一導電層中之第二類型開口149b在蝕刻之後曝露第一導電層143之側之部分及帽蓋之第二表面490b之突出部分。在一項實施例 中，提供一絕緣層106，從而填充導通體觸點107之間的開口779且部分地填充第一導電層之第二類型開口149b，從而形成突出部分106p，如圖9e中所展示。如所展示，絕緣層之突出部分106p亦接觸第二類型開口中之帽蓋之突出部分及在封裝基板之周邊103c至103d處之介電層之第二表面440b之部分。絕緣層隔離導通體觸點。在一項實施例中，絕緣層包含諸如焊料遮罩之一介電材料。使絕緣層具備與帽蓋相同之材料亦可係有用的。舉例而言，可藉由任何適合類型之介電材料及技術形成絕緣層。形成於導通體觸點中間之絕緣層可稱為封裝基板之基底基板106。
程序藉由形成耦合至導通體觸點107之封裝觸點160而繼續，如圖9f中所展示。舉例而言，在可與基底基板之第二表面106b實質上共面或不共面的導通體觸點之第二表面107b上形成封裝觸點，類似於圖7l中所闡述。照此，將不闡述或詳細闡述共同特徵。形成諸如圖4中所展示之半導體封裝之一半導體封裝。
圖10a至圖10f展示形成一半導體封裝之另一實施例。該程序類似於圖7a至圖7l、圖8a至圖8j及圖9a至圖9f中所闡述之程序。參考圖10a，該程序處於類似於圖8e及圖9a中所闡述之階段之階段。照此，可不闡述或詳細闡述共同元件。
參考圖10b，程序繼續以移除介電層340之部分。在一項實施例中，移除介電層之部分，同時保留在封裝基板之晶粒區域中之介電層540之部分。因此，曝露在封裝基板之非晶粒區域中之第二導電層830之部分及接合墊132。舉例而言，可藉由如圖9b中所闡述之適合技術移除介電層之部分。照此，可不闡述或詳細闡述此等程序步驟及特徵。
程序藉由在封裝基板之晶粒區域105a中所製備之一黏合層150上方附接圖7h中類似地闡述之一晶粒110而繼續，如圖10b中所展示。舉 例而言，形成線接合112以形成耦合至導電跡線層830之接合墊132與晶粒上之晶粒墊之間的電連接。形成一帽蓋590以囊封晶粒及線接合。在一項實施例中，帽蓋之第二表面590b接觸導電跡線層之第一表面830a，同時帽蓋之材料之部分亦填充由第二導電層形成之凹部839。晶粒、線接合、帽蓋之特徵及所涉及之程序類似於圖7h中所闡述。照此，將不闡述或詳細闡述此等程序步驟。
參考圖10c，處理導電載體707之第二表面707b，類似於圖7i、圖8g及圖9c中所闡述。在一項實施例中，藉由如圖7i中所闡述之適合技術薄化或移除導電載體之部分直至一所要厚度。照此，將不闡述或詳細闡述此等程序步驟。
程序繼續以使用如圖7j、圖8h及圖9d中所闡述之適合技術(諸如一蝕刻程序)形成封裝基板之導通體觸點107及導電跡線330，如圖10d中所展示。舉例而言，可使用蝕刻遮罩來執行蝕刻以移除導電載體之未受蝕刻遮罩保護之部分以形成導通體觸點107及分開導通體觸點之開口779。舉例而言，在形成導通體觸點區域中之導通體觸點107時蝕刻停止在非導通體觸點區域中之第一導電層之第二表面143b上。蝕刻亦移除給第一導電層之第二類型開口149b之底部加襯之導電跡線層之凹入部分8302之部分，從而曝露在第二類型開口149b中及在封裝基板之周邊103c至103d處之帽蓋材料之突出部分以及在晶粒區域105a中之介電層之第二表面540b之突出部分，如圖10d中所展示。因此界定封裝基板之導電跡線330以及導電跡線之隔離。照此，藉由同一蝕刻同時形成或界定導通體觸點及導電跡線。
導通體觸點107直接耦合至在封裝基板之導通體觸點區域中之導電跡線330。如所展示，第一導電層中之第一類型開口149a允許導通體觸點直接耦合至導電跡線以形成封裝基板之互連結構。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移 除遮罩。用於移除遮罩之其他技術亦可係有用的。
第一導電層之第二類型開口149b在蝕刻之後曝露第一導電層143之側之部分及帽蓋之第二表面590b之突出部分。在一項實施例中，提供一絕緣層106，從而填充導通體觸點之間的開口779且部分地填充第一導電層之第二類型開口149b，從而形成突出部分106p，如圖10e中所展示。如所展示，絕緣層之突出部分106p亦接觸在第二類型開口149b中及在封裝基板之周邊103c至103d處之帽蓋之第二表面590b之突出部分以及在晶粒區域105a中之介電層之第二表面540b之突出部分。絕緣層隔離導通體觸點。形成該絕緣層之材料及程序類似於圖9e中所闡述之材料及程序。照此，將不闡述或詳細闡述材料及程序之細節。
程序藉由形成耦合至導通體觸點107之封裝觸點160而繼續，如圖10f中所展示。舉例而言，在可與基底基板之第二表面106b實質上共面或不共面之導通體觸點之第二表面107b上形成封裝觸點，類似於圖7l中所闡述。照此，將不闡述或詳細闡述共同特徵。形成諸如圖5中所展示之半導體封裝之一半導體封裝。
圖11a至圖11f展示形成一半導體封裝之另一實施例。該程序類似於圖7a至圖7l、圖8a至圖8j、圖9a至圖9f及圖10a至圖10f中所闡述之程序。參考圖11a，該程序處於類似於圖8e、圖9a及圖10a中所闡述之階段之階段。照此，可不闡述或詳細闡述共同元件。
參考圖11b，程序繼續以移除介電層340。在一項實施例中，移除整個介電層340。因此，曝露第二導電層830之第一表面830a及接合墊132。舉例而言，可藉由如圖9b中所闡述之適合技術(諸如一蝕刻程序)移除介電層340。照此，可不闡述或詳細闡述此等程序步驟及特徵。舉例而言，蝕刻停止在第二導電層之第一表面830a及接合墊上。
程序藉由在封裝基板之晶粒區域105a中所製備之一黏合層150上方附接圖7h中類似地闡述之一晶粒110而繼續，如圖11b中所展示。舉 例而言，形成線接合112以形成耦合至導電跡線層830之接合墊與晶粒上之晶粒墊之間的電連接。形成一帽蓋690以囊封晶粒及線接合。在一項實施例中，帽蓋之第二表面690b接觸導電跡線層之第一表面830a，同時帽蓋之材料之部分亦填充由第二導電層830形成之凹部839。晶粒、線接合、帽蓋之特徵及所涉及之程序類似於圖7h中所闡述。照此，將不闡述或詳細闡述此等程序步驟。
參考圖11c，處理導電載體之第二表面707b，類似於圖7i、圖8g、圖9c及圖10c中所闡述。在一項實施例中，藉由如圖7i中所闡述之適合技術薄化或移除導電載體之部分直至一所要厚度。照此，將不闡述或詳細闡述此等程序步驟。
程序繼續以使用如圖7j、圖8h、圖9d及圖10d中所闡述之適合技術(諸如一蝕刻程序)形成封裝基板之導通體觸點107及導電跡線330，如圖11d中所展示。舉例而言，可使用蝕刻遮罩來執行蝕刻以移除導電載體之未受蝕刻遮罩保護之部分以形成導通體觸點107及分開導通體觸點之開口779。舉例而言，在形成導通體觸點區域中之導通體觸點107時蝕刻停止在非導通體觸點區域中之第一導電層之第二表面143b上。蝕刻亦移除給第一導電層之第二類型開口149b之底部加襯之導電跡線層之凹入部分8302之部分，從而曝露在非晶粒區域105b中之第二類型開口149b中及在封裝基板之周邊103c至103d處之帽蓋材料之突出部分以及在晶粒區域中之黏合層150之部分，如圖11d中所展示。因此界定封裝基板之導電跡線330以及導電跡線之隔離。照此，藉由同一蝕刻同時形成或界定導通體觸點及導電跡線。
導通體觸點107直接耦合至在封裝基板之導通體觸點區域中之導電跡線330。如所展示，第一導電層中之第一類型開口149a允許導通體觸點直接耦合至導電跡線以形成封裝基板之互連結構。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移 除遮罩。用於移除遮罩之其他技術亦可係有用的。
第一導電層之第二類型開口149b在蝕刻之後曝露第一導電層之側之部分、帽蓋之第二表面690b之突出部分及導電跡線之第二表面330b之部分。在一項實施例中，提供一絕緣層106，從而填充導通體觸點之間的空間779且部分地填充第一導電層之第二類型開口149b，從而形成突出部分106p，如圖11e中所展示。如所展示，絕緣層之突出部分亦接觸在非晶粒區域105b中之第二類型開口149b中及在封裝基板之周邊103c至103d處之帽蓋之第二表面690b之突出部分以及在晶粒區域105a中之黏合層150之部分。絕緣層隔離導通體觸點。形成該絕緣層之材料及程序類似於圖9e中所闡述之材料及程式。照此，將不闡述或詳細闡述材料及程序之細節。
程序藉由形成耦合至導通體觸點107之封裝觸點160而繼續，如圖11f中所展示。舉例而言，在可與基底基板之第二表面107b實質上共面或不共面之導通體觸點之第二表面上形成封裝觸點，類似於圖7l中所闡述。照此，將不闡述或詳細闡述共同特徵。形成諸如圖6中所展示之半導體封裝之一半導體封裝。
關於圖8a至圖8j、圖9a至圖9f、圖10a至圖10f及圖11a至圖11f所闡述之實施例包含如關於圖7a至圖7l所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如關於圖8a至圖8j、圖9a至圖9f、圖10a至圖10f及圖11a至圖11f所闡述之實施例產生額外優點。舉例而言，如圖8a至圖8j、圖9a至圖9f、圖10a至圖10f及圖11a至圖11f之實施例中所闡述，基底基板之第一表面106a之部分包含部分地佔據第一導電層之第二類型開口149b之突出部分106p。照此，在封裝基板之非導通體觸點區域中之第一導電層之第二類型開口149b提供基底基板之更多表面面積以有效地固持導通體觸點。照此，進一步增強半導體封裝之可靠性。
圖12a至圖12e展示形成一半導體封裝之另一實施例。該程序類似於圖7a至圖7l、圖8a至圖8j、圖9a至圖9f、圖10a至圖10f及圖11a至圖11f中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
參考圖12a，提供一基底載體或一引線框1200。在一項實施例中，基底載體包含具有第一主要表面1200a及第二主要表面1200b之一導電載體。舉例而言，第一主要表面及第二主要表面包含平坦表面。將該等主要表面中之任一者提供為非平坦的亦可係有用的。舉例而言，導電載體包含Cu、Cu合金、Fe或Ni-Fe合金，類似於圖7a中所闡述。其他適合類型之導電材料亦可係有用的。在一項實施例中，導電載體1200之厚度與待形成之封裝基板之導通體觸點107之厚度實質上相同。舉例而言，導電載體之厚度係大約100μm至300μm。其他適合厚度亦可係有用的，此取決於導通體觸點之所要厚度。舉例而言，導電載體可用作如稍後將闡述之封裝基板之互連結構之部分，諸如導通體觸點。
在一項實施例中，程序藉由提供一支撐載體1300而繼續。舉例而言，支撐載體係用於處理晶粒封裝之一暫時載體。該載體應係足夠剛性以用作一支撐件且耐受進一步處理步驟。藉由非限制性實例之方式，支撐載體可係一矽、標準鋼、Cu或Cu合金。可使用各種類型之材料來形成支撐載體。
在一項實施例中，在支撐載體之一第一表面1300a上提供一黏合劑1500以促進導電載體1200暫時接合至支撐載體1300上。其他暫時接合技術亦可係有用的。舉例而言，該黏合劑可係提供導電載體之暫時接合之任何類型之黏合劑。黏合劑可呈不同形式。舉例而言，黏合劑可係一膠帶、液體或膏。可使用各種技術將黏合層提供於支撐載體上。所採用之技術可取決於黏合劑之類型或形式。舉例而言，一膠帶黏合劑可藉由層壓提供於支撐載體上，一膏黏合劑可藉由印刷提供於 支撐載體上而一液體黏合劑可藉由旋塗提供於基板上。
在一項實施例中，經由黏合劑1500將導電載體之第二表面1200b附接至支撐載體1300，如圖12b中所展示。根據所使用之設備及黏合劑類型使用任何適合技術將導電載體附接至支撐載體。
程序繼續以形成具有預界定開口及接合墊之第一導電層及第二導電層。在一項實施例中，程序如圖7b至圖7g中類似地闡述而繼續，惟附接至支撐載體之導電載體包含與所要導通體觸點之厚度實質上相同之一厚度除外。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成附接至支撐載體之一部分地經處理之封裝基板，如圖12c中所展示。
程序藉由以下方式繼續：附接一晶粒110、藉由線接合將該晶粒電耦合至導電跡線130及形成一帽蓋190以囊封晶粒及線接合112，如圖12d中所展示。晶粒、線接合、帽蓋之特徵及所涉及之程序類似於圖7h中所闡述，且因此將不闡述或詳細闡述細節。
參考圖12e，在形成帽蓋之後將支撐載體1300及黏合劑1500與導電載體1200分開。在一項實施例中，執行一去接合處理。舉例而言，去接合處理可致使黏合劑鬆弛或減小其黏合強度以允許晶粒總成與支撐載體之分開。在一項實施例中，去接合處理包含一溫度或熱處理。當加熱至去接合溫度時，黏合劑鬆弛或減小其黏合強度。其他類型之去接合處理亦可係有用的。去接合處理可取決於所使用之黏合劑類型。去接合處理可包含化學處理(諸如施加一溶劑以溶解黏合劑)或一機械處理(諸如牽拉或扭轉)以將晶粒總成與支撐載體分開。
在移除支撐載體(如圖12e中所展示)之後之部分地經處理之封裝類似於如圖7i中所展示之部分地經處理之封裝。在一項實施例中，已根據所要導通體觸點厚度預先製備如圖12e中所展示之導電載體之厚度。照此，避免用以移除導電載體之過量材料之額外程序。
程序如圖7j中類似地闡述且向前繼續以形成導通體觸點、基底基板及封裝觸點。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖1中所展示之封裝之一封裝。
如圖12a至圖12e中所闡述之程序可經修改以產生如圖3至圖6中所展示之封裝。舉例而言，在將導電載體1200附接至支撐載體1300之後，如圖7b至圖7g中所闡述之形成第一導電層及第二導電層、介電層以及接合墊之程序可由圖8a至圖8e中所闡述之程序及如圖8f、圖9b、圖10b及圖11b中所展示之用以形成一部分地經處理之封裝基板之進一步處理替換，從而省略移除導電載體之過量材料之步驟，此乃因已預先製備具有與所要導通體觸點之厚度實質上相同之一厚度之導電載體。照此，將不闡述或詳細闡述此等程序步驟。程序然後自移除如圖12d中所闡述之支撐載體且向前繼續直至形成諸如圖3、圖4、圖5或圖6中所展示之半導體封裝之一完整半導體封裝。
圖13a至圖13d展示形成一半導體封裝之另一實施例。該程序類似於圖7a至圖7l、圖8a至圖8j、圖9a至圖9f、圖10a至圖10f、圖11a至圖11f及圖12a至圖12e中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
參考圖13a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖7g中所闡述之處理階段。舉例而言，在導電載體707上方形成具有預界定開口及接合墊之第一導電層及第二導電層。部分地經處理之封裝基板可視情況包含在封裝基板之晶粒區域105a中之一介電層140，諸如焊料遮罩。照此，可不闡述或詳細闡述共同特徵。
在一項實施例中，程序藉由處理導電載體之第二表面707b而繼續。在一項實施例中，移除導電載體707之部分。舉例而言，圖案化導電載體之第二表面707b以移除過量材料。舉例而言，薄化或移除導 電載體直至一適合厚度。可將導電載體薄化至一所要導通體觸點厚度，如圖13b中所展示。可使用蝕刻、研磨或拋光技術移除導電載體之第二主要表面。舉例而言，該蝕刻包含濕式蝕刻/化學蝕刻。用於薄化導電載體之其他技術亦可係有用的。
在一項實施例中，程序藉由提供一支撐載體1300而繼續，如圖13c中所展示。舉例而言，支撐載體係用於處理晶粒封裝之一暫時載體，且在支撐載體之一第一表面1300a上提供一黏合劑1500以促進將部分地經處理之封裝基板暫時接合至支撐載體上。支撐載體及黏合劑之特徵與圖12a中所闡述之特徵相同。照此，將不闡述或詳細闡述此等特徵。
參考圖13d，程序藉由將部分地經處理之封裝基板附接至支撐載體1300而繼續。舉例而言，經由黏合劑將導電載體之第二表面717附接至支撐載體，如圖13d中所展示。如圖13d中所展示之所得結構與圖12c中所展示之結構相同。照此，可不闡述共同特徵。
程序如圖12d至圖12e及圖7j中類似地闡述且向前繼續以完成半導體封裝。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖1中所展示之封裝之一封裝。
可修改如圖13a至圖13d中所闡述之程序以產生如圖3至圖6中所展示之封裝。舉例而言，如圖13a中所闡述之部分地經處理之封裝(如所展示)可由處於圖8e、圖9a、圖10a或圖11a中所闡述之處理階段之一部分地經處理之封裝替換。程序然後繼續以進一步處理導電載體之第二表面，如圖13b中所闡述。照此，將不闡述或詳細闡述此等程序步驟。程序然後自圖13b且向前繼續直至形成諸如圖3、圖4、圖5或圖6中所展示之半導體封裝之一完整半導體封裝。
關於圖12a至圖12e及圖13a至圖13d所闡述之實施例包含如關於圖7a至圖7l、圖8a至圖8j、圖9a至圖9f、圖10a至圖10f及圖11a至圖11f所 闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如關於圖12a至圖12e及圖13a至圖13d所闡述之實施例產生進一步優點。舉例而言，在關於圖12a至圖12e所闡述之實施例中，預先製備具有與導通體觸點之厚度實質上相同之一預界定厚度之一導電載體。此消除藉由一蝕刻程序將導電載體之過量材料移除至導通體觸點之厚度之步驟(其可導致過蝕導電載體)且進一步減少成本。此外，如此等實施例中所闡述之一暫時載體及黏合劑之使用在晶粒封裝之組裝期間提供對導電載體之足夠支撐。暫時載體可在使用之後回收利用且因此提供用於產生半導體封裝之一相對節約成本方法。
如圖7a至圖7l、圖8a至圖8j、圖9a至圖9f、圖10a至圖10f、圖11a至圖11f、圖12a至圖12e及圖13a至圖13d中所闡述之程序包含一線接合之晶粒。在另一實施例中，程序可包含一覆晶類型之晶粒。應理解，可做出修改以形成針對覆晶應用匹配覆晶晶粒之晶粒觸點之接觸墊。亦理解，針對覆晶應用，帽蓋之第一表面可覆蓋覆晶之非作用表面或與覆晶之非作用表面實質上共面。照此，可不闡述或詳細闡述覆晶應用之細節。
可以其他具體形式來體現本發明，而不背離其精神或基本特性。因此，應在所有態樣中將前述實施例視為說明性而非限制本文中所闡述之本發明。
100‧‧‧半導體封裝
101‧‧‧封裝基板
103a‧‧‧第一主要表面/第一表面
103b‧‧‧第二主要表面/第二表面
105a‧‧‧第一區域/晶粒區域
105b‧‧‧第二區域/非晶粒區域
106‧‧‧基底基板/絕緣層
106a‧‧‧第一主要表面/第一表面
106b‧‧‧第二主要表面/第二表面
107‧‧‧導通體觸點
107a‧‧‧第一表面
107b‧‧‧第二表面
110‧‧‧晶粒
110a‧‧‧第一表面/非作用表面
110b‧‧‧第二表面/作用表面
112‧‧‧線接合
130‧‧‧導電跡線/經電鍍導電跡線
1301‧‧‧第一部分
1302‧‧‧第二部分
132‧‧‧接觸墊/接合墊
139‧‧‧空間/開口
140‧‧‧絕緣層/介電層
143‧‧‧第一導電層
143a‧‧‧第一表面
149a‧‧‧第一類型開口/預界定開口/開口
149b‧‧‧第二類型開口/預界定開口/開口
150‧‧‧黏合層
160‧‧‧封裝觸點
190‧‧‧帽蓋
190a‧‧‧第一主要表面/第一表面
190b‧‧‧第二主要表面/第二表面
190p‧‧‧突出部分

Claims (23)

  1. 一種封裝基板，其包括：一基底基板，其具有第一主要表面及第二主要表面，及複數個導通體觸點，該複數個導通體觸點延伸穿過該基底基板之該第一主要表面至該第二主要表面；一第一導電層，其安置於該基底基板之該第一主要表面及該等導通體觸點上方並直接接觸該基底基板之該第一主要表面及該等導通體觸點，其中該第一導電層包含複數個開口，該等開口經組態以匹配該封裝基板之導電跡線佈局；及導電跡線，其等安置於該第一導電層上方，其中該等導電跡線透過該第一導電層之該等開口中之某些開口直接耦合至該等導通體觸點。
  2. 如請求項1之封裝基板，其中：該等導通體觸點及該等導電跡線包括一第一導電材料；且該第一導電層包括不同於該第一導電材料之一第二導電材料，其中該第二導電材料包含提供該第一導電層及該等導通體觸點之間之蝕刻選擇性之一材料。
  3. 如請求項2之封裝基板，其中該第一導電材料包括銅且該第二導電材料包括鎳。
  4. 如請求項1之封裝基板，其中該基底基板之該第一主要表面包含部分地佔據該第一導電層之該等開口中之某些開口之突出部分。
  5. 一種半導體封裝，其包括：一封裝基板，其具有第一主要表面及第二主要表面，其中該封裝基板包括一基底基板及延伸穿過該封裝基板之該第一主要 表面至該第二主要表面之複數個導通體觸點；一第一導電層，其安置於該基底基板及該封裝基板之該等導通體觸點上方並直接接觸該基底基板及該封裝基板之該等導通體觸點，其中該第一導電層包含第一類型開口及第二類型開口，該等開口經組態以匹配該封裝基板之導電跡線佈局；導電跡線，其等安置於該第一導電層上方，其中該等導電跡線透過該第一導電層之該等第一類型開口直接耦合至該等導通體觸點；一晶粒，該晶粒在其第一表面或第二表面上具有導電觸點，安置於該封裝基板之一晶粒區域上方，其中該晶粒之該等導電觸點電耦合至該等導電跡線；及一帽蓋，其安置於該封裝基板上方以囊封該晶粒。
  6. 如請求項5之半導體封裝，其中：該等導通體觸點及該等導電跡線包括一第一導電材料；且該第一導電層包括不同於該第一導電材料之一第二導電材料。
  7. 如請求項6之半導體封裝，其中該第一導電材料包括銅且該第二導電材料包括鎳。
  8. 如請求項5之半導體封裝，其中該基底基板包含第一表面及第二表面，其中該基底基板之該第一表面包含部分地佔據該第一導電層之該等第二類型開口之突出部。
  9. 如請求項8之半導體封裝，其包括安置於該等導電跡線上方之一介電層，其中該介電層隔離該等導電跡線。
  10. 如請求項9之半導體封裝，其中：該介電層包含在該封裝基板之一非晶粒區域中之開口；且該帽蓋包含第一主要表面及第二主要表面，其中該帽蓋之該 第二主要表面包含佔據該介電層之該等開口之突出部。
  11. 如請求項8之半導體封裝，其中該介電層安置於在該封裝基板之該晶粒區域中之該等導電跡線上方。
  12. 一種用於形成一半導體封裝之方法，其包括：提供具有第一表面及第二表面之一導電載體；在該導電載體之該第一表面上方形成具有第一類型開口及第二類型開口之一第一導電層；在該第一導電層上方形成導電跡線；在該導電載體之該第一表面上安裝一晶粒，該晶粒耦合至該等導電跡線；用一帽蓋囊封該晶粒；圖案化該導電載體之該第二表面以形成一封裝基板之導通體觸點，其中該等導電跡線透過該第一導電層之該等第一類型開口直接耦合至該等導通體觸點；及形成填充該等導通體觸點之間的空間之一絕緣層以形成該封裝基板之一基底基板。
  13. 如請求項12之方法，其中形成該第一導電層包括：在該導電載體之該第一表面上方提供一第一經圖案化遮罩層；在該導電載體之經曝露部分上方電鍍一第一導電材料；及移除該第一經圖案化遮罩層以形成該等第一類型開口。
  14. 如請求項12之方法，其中形成該等導電跡線包括：在該第一導電層上方形成一第二經圖案化遮罩；在該第一導電層之未被該第二經圖案化遮罩覆蓋之經曝露部分上方電鍍一第二導電材料。
  15. 如請求項14之方法，其包括使用該等導電跡線作為一蝕刻遮罩 來移除該第一導電層之部分以形成該等第二類型開口。
  16. 如請求項12之方法，其中形成該第一導電層包括：在該導電載體之該第一表面上方提供一第一經圖案化遮罩層；在該導電載體之經曝露部分上方電鍍一第一導電材料；及移除該第一經圖案化遮罩層以形成該等第一類型開口及第二類型開口。
  17. 如請求項16之方法，其中形成該等導電跡線包括：在該第一導電層上方毯覆電鍍一第二導電層，其中該第二導電層包括在該第一導電層之一第一表面上方之第一平坦部分及給該第一導電層之該等第二類型開口加襯之第二凹入部分；且其中圖案化該導電載體之該第二表面以形成導通體觸點包括：同時移除該第二導電層之該等凹入部分之部分以界定該等導電跡線之一蝕刻。
  18. 如請求項17之方法，其中：該導電載體及該第二導電層包括一第二導電材料；且該第一導電層包括不同於該第二導電材料之一第一導電材料。
  19. 如請求項18之方法，其中該第二導電材料包括銅且該第一導電材料包括鎳。
  20. 如請求項17之方法，其中該基底基板包含第一表面及第二表面，其中該基底基板之該第一表面包含部分地填充該第一導電層之該等第二類型開口之突出部。
  21. 如請求項12之方法，其包括在該等導電跡線之部分上方形成接觸墊，其中該晶粒耦合至該等接觸墊。
  22. 如請求項12之方法，其中該導電載體包括與待形成之該等導通體觸點之厚度實質上相同之一厚度。
  23. 如請求項22之方法，其包括：提供一支撐載體，在該支撐載體之一第一表面上方製備有一黏合層；及在形成該第一導電載體之前將該導電載體附接至該支撐載體。
TW103109536A 2013-03-15 2014-03-14 半導體封裝及封裝半導體裝置之方法 TWI612631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/831,964 US8916422B2 (en) 2013-03-15 2013-03-15 Semiconductor packages and methods of packaging semiconductor devices
US13/831,964 2013-03-15

Publications (2)

Publication Number Publication Date
TW201501263A TW201501263A (zh) 2015-01-01
TWI612631B true TWI612631B (zh) 2018-01-21

Family

ID=51504052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109536A TWI612631B (zh) 2013-03-15 2014-03-14 半導體封裝及封裝半導體裝置之方法

Country Status (4)

Country Link
US (2) US8916422B2 (zh)
CN (1) CN104051394B (zh)
SG (1) SG10201400587YA (zh)
TW (1) TWI612631B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
US9437459B2 (en) * 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
CN205984954U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装
KR101666757B1 (ko) * 2015-07-13 2016-10-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20180138113A1 (en) * 2016-11-15 2018-05-17 Advanced Semiconductor Engineering, Inc. Semiconductor system and device package including interconnect structure
US10665765B2 (en) * 2017-02-10 2020-05-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
CN109755105A (zh) * 2017-11-01 2019-05-14 朴京花 半导体封装回收利用方法、回收利用半导体封装以及夹具
US10991660B2 (en) * 2017-12-20 2021-04-27 Alpha Anc Omega Semiconductor (Cayman) Ltd. Semiconductor package having high mechanical strength
US10903144B1 (en) * 2020-02-16 2021-01-26 Nanya Technology Corporation Semiconductor package and manufacturing method thereof
KR20220007444A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154072A1 (en) * 2011-12-14 2013-06-20 Byung Tai Do Integrated circuit packaging system with pad and method of manufacture thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
US6596579B1 (en) * 2001-04-27 2003-07-22 Lsi Logic Corporation Method of forming analog capacitor dual damascene process
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US8304864B2 (en) 2003-06-25 2012-11-06 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
EP2248161B1 (en) 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
KR101668141B1 (ko) 2009-09-02 2016-10-20 카이씬, 인코포레이티드 Ｉｃ 패키지 및 이의 제조방법
US8309400B2 (en) 2010-10-15 2012-11-13 Advanced Semiconductor Engineering, Inc. Leadframe package structure and manufacturing method thereof
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US9230899B2 (en) * 2011-09-30 2016-01-05 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
US8741691B2 (en) * 2012-04-20 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating three dimensional integrated circuit
US8937387B2 (en) * 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8987064B2 (en) * 2013-01-11 2015-03-24 Stats Chippac Ltd. Integrated circuit packaging system with molded grid-array mechanism and method of manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154072A1 (en) * 2011-12-14 2013-06-20 Byung Tai Do Integrated circuit packaging system with pad and method of manufacture thereof

Also Published As

Publication number Publication date
US9391026B2 (en) 2016-07-12
US8916422B2 (en) 2014-12-23
CN104051394A (zh) 2014-09-17
US20140264835A1 (en) 2014-09-18
US20150084197A1 (en) 2015-03-26
CN104051394B (zh) 2017-06-06
SG10201400587YA (en) 2014-10-30
TW201501263A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
TWI612631B (zh) 半導體封裝及封裝半導體裝置之方法
US11705411B2 (en) Chip package with antenna element
US11527486B2 (en) Semiconductor device with shield for electromagnetic interference
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
TWI728936B (zh) 電子封裝件及其製法
US20210050305A1 (en) Semiconductor device and method of manufacture
US9837384B2 (en) Fan-out multi-chip package with plurality of chips stacked in staggered stack arrangement
CN109309080A (zh) 集成电路封装
CN111293112B (zh) 半导体封装和其制造方法
US9112063B2 (en) Fabrication method of semiconductor package
US8653661B2 (en) Package having MEMS element and fabrication method thereof
TWI712134B (zh) 半導體裝置及製造方法
CN117558689A (zh) 电子封装件及其制法与电子结构及其制法
US20170317031A1 (en) Fabrication Method OF A Package Substrate
TWI778406B (zh) 電子封裝件及其製法
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same
CN116207053A (zh) 电子封装件及其制法
TW201438169A (zh) 晶片結構及其製作方法