TWI492354B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI492354B
TWI492354B TW098100752A TW98100752A TWI492354B TW I492354 B TWI492354 B TW I492354B TW 098100752 A TW098100752 A TW 098100752A TW 98100752 A TW98100752 A TW 98100752A TW I492354 B TWI492354 B TW I492354B
Authority
TW
Taiwan
Prior art keywords
insulating layer
semiconductor substrate
layer
semiconductor
semiconductor device
Prior art date
Application number
TW098100752A
Other languages
English (en)
Other versions
TW200947659A (en
Inventor
Yoshimichi Harada
Masami Suzuki
Yoshihiro Nabe
Yuji Takaoka
Tatsuo Suemasu
Hideyuki Wada
Masanobu Saruta
Original Assignee
Sony Corp
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Fujikura Ltd filed Critical Sony Corp
Publication of TW200947659A publication Critical patent/TW200947659A/zh
Application granted granted Critical
Publication of TWI492354B publication Critical patent/TWI492354B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種具有一形成在一半導體晶片中的穿孔互連件之半導體裝置，及其製造方法。
本發明的內容和2008年1月9日向日本專利局申請的日本專利申請案第JP 2008-002553號有關，其全部內容以提及方式併入本文中。
迄今為止，隨著半導體裝置之小型化或薄型化結構(如LSI)，已將注意力放在CSP(晶片尺寸封裝或晶片級封裝)結構。
許多CSP係提供作為球格陣列(BGA)，其中如由焊料製成的球係配置在一裝置之最上方表面上，或平台格陣列(LGA)，其中配置複數個平坦電極。
此外，在CSP技術使用於一影像感測器的情況中，如一CMOS(互補金氧半導體)影像感測器或一CCD(電荷耦合器件)影像感測器，一電極係置放在一基板之背側上或相對於該影像感測器側之側上。其與過去的CSP形成對比，過去係將一電極置放在一基板之主要表面上(在其表面上形成一主動元件)。
此一組態實現欲使用於一影像感測器之一小型化、薄型化半導體裝置。
一ShellOP型半導體，如圖1所示者，已知為使用於一影像感測器的一BGA型CSP(參見，例如日本未審查專利申請公開案第2004-165312號)。
圖1所示之半導體裝置100具有一堆疊結構，其中以一第一玻璃基板101及一第二玻璃基板105密封一半導體晶片109，其間具有由樹脂或類似者製成的黏著層104及107。
該半導體晶片109包括一半導體基板111及一佈線層110。該半導體基板111係由矽或類似者製成，於其上形成一電晶體、一保護膜及類似者(未顯示於圖中)。該佈線層110係形成在該半導體基板111上，且包括導電層及絕緣層的堆疊層。該等導電層包括佈線、焊墊電極及類似者。該等絕緣層係覆蓋該等導電層的絕緣層間或類似者。
此外，該半導體晶片109具備一光接收/發射元件、一光接收/發射感測器表面(未顯示)及類似者。此外，對應於該感測器表面的一彩色濾光器及一晶載透鏡(未顯示)係形成在該佈線層110上。
另外，在該半導體裝置100中，該半導體晶片109係穿過該佈線層110中的一焊墊電極連接至一重新佈線層108。接著，藉由連接該重新佈線層108之端至該半導體裝置100之佈線層103而重新佈線該半導體晶片109。
在該半導體裝置100中，該佈線層103係從該第一玻璃基板101及該黏著層107(其係互相堆疊於其頂部上)的邊界至該第二玻璃基板105的下方部分穿過該半導體晶片109、該黏著層104及該第二玻璃基板105之橫向側形成。另外，該佈線層103係在該第二玻璃基板105的下方部分連接至該半導體裝置100之一外部端子106。
另外，例如，由如一焊料光阻之一絕緣樹脂製成的一保護層102覆蓋整個表面，除了該外部端子106的表面之外。一樹脂層112係形成在該佈線層103和該第二玻璃基板105之間，其位置對應於形成該外部端子106之處的位置。該樹脂層112係用於減少該外部端子106上之應力的部件。
在形成該保護層102之後，該半導體裝置100在由箭頭C及C'的方向中分成數件。因此，曝露該佈線層103之切割端113，其並無覆蓋有該保護層102。由於該佈線層103之端曝露在該半導體裝置100之橫向表面上，所以該佈線層103可藉由與大氣中之濕氣起化學作用而腐蝕。其可導致該半導體裝置100於操作中的不可靠性。
另外，在該重新佈線層108和該佈線層103連接之處的一部分具有一小接觸區域。因此，例如，可增加接觸電阻及發生斷連(disconnection)。
除了上述之ShellOP型半導體裝置之外，具有一不同結構的一半導體裝置係用作本技術中的一影像感測器，其中在一半導體基板之切割平面內部形成一穿孔互連件(參見，例如，日本末審查專利申請公開案第2006-128353號，及Dzafir Shariff等人之"用於晶圓級封裝之通道互連件：影響產品良率及可靠性之錐形通道幾何(Via Interconnections for Wafer Level Packaging:Impact Tapered Via Geometry on Product Yield and Reliability)"，2007電子組件及技術會議)。
圖2係說明一穿孔互連件206的斷面圖，其形成在一半導體裝置200中之一半導體基板210及其周圍結構中。
在該半導體裝置200中，一半導體晶片203係接合至一支撐基板201，其係如一玻璃基板的一光透射基板，其間具有一樹脂層208。
該半導體晶片203包括一半導體基板210及一佈線層209。該半導體基板210係由矽或類似者製成，於其上形成一電晶體、一保護膜及類似者(未顯示於圖中)。該佈線層209係形成在該半導體基板210上，且包括導電層及絕緣層的堆疊層。該等導電層包括佈線、一焊墊電極202及類似者。該等絕緣層係覆蓋該等導電層的絕緣層間或類似者。
此外，該半導體晶片203具備一光接收/發射元件、一光接收/發射感測器表面(未顯示)及類似者。此外，對應於該感測器表面的一彩色濾光器及一晶載透鏡(未顯示)係形成在該佈線層209上。
另外，在該半導體晶片203中，該穿孔互連件206係穿過該半導體基板210形成，且連接至該焊墊電極202。該穿孔互連件206係藉由形成一通孔及藉由以一導電層205覆蓋該通孔之內側而完成，該通孔係從相對於其上形成該半導體基板210之佈線層209之一側的側朝向形成在該佈線層209中的焊墊電極202。此處，該導電層205係自該焊墊電極202穿過該穿孔互連件206至該半導體基板210的下方部分而形成。該導電層205係在該半導體基板210的下方部分連接至該半導體裝置200的一外部端子207。
此外，一絕緣層204係形成在該半導體裝置200中的半導體基板210和導電層205之間。由如一焊料光阻之絕緣樹脂製成的一保護層217覆蓋整個表面，除了連接該導電層205及該外部端子207之處的部分。
另外，一樹脂層211係形成在該導電層205和該絕緣層204之間，其位置對應於形成該外部端子207之處的位置。該樹脂層211係用於減少該外部端子207上之應力的部件。
接下來，將描述用於形成圖2所示之半導體裝置200之穿孔互連件206的方法。
圖3A說明在形成該穿孔互連件206之前的一狀態中，在該半導體晶片203中的半導體基板210及形成於其上的佈線層209。如圖3A所示，圖2所示之半導體裝置200係描繪為顛倒的。
該佈線層209係藉由堆疊複數個絕緣層212及複數個佈線線路213而形成。此外，用於互連件該外部端子及該半導體晶片203的焊墊電極202係形成在該佈線層209中。
接下來，例如，使用光微影術在該半導體晶片203上形成一光阻圖案或類似者，及接著使該半導體晶片203遭受一乾式蝕刻程序。如圖3B所示，用於一通孔之一開口214係形成在該半導體晶片203中。
此時，當該半導體基板210經乾式蝕刻時，電荷會累積在該絕緣層212的表面上。因此，該蝕刻係在靠近該半導體基板210和該絕緣層212之間的邊界的橫向方向中執行。因而，在該半導體基板210靠近該半導體基板210和該絕緣層212之間的邊界的側上局部地執行側蝕刻。因此，形成一V型凹陷部分215或一凹口。
隨後，曝露於該半導體基板210之開口214的該絕緣層212係蝕刻以曝露該焊墊電極202。所以，如圖4C所示，形成一通孔216，其穿過該半導體基板210至該焊墊電極202。此時，在對應於形成在該半導體基板210中之凹陷部分215的位置處，亦使該絕緣層212遭受該側蝕刻程序。因此，該凹陷部分215亦形成在該絕緣層212中。
接下來，如圖4D所示，該絕緣層204係形成以覆蓋該通孔216中的半導體基板210及佈線層209。該半導體基板210之表面上之絕緣層204的覆蓋範圍、該通孔216內側之橫向表面上之絕緣層204的覆蓋範圍、及該通孔216之底部表面上之絕緣層204的覆蓋範圍係彼此不同的。因此，在該半導體基板210上所形成的絕緣層204較厚，及在該焊墊電極202上和在靠近該通孔216之底部的壁上較薄。另外，形成該通孔216中的薄絕緣層204係藉由蝕刻而自該焊墊電極202移除。所以，該焊墊電極202的部分受到曝露，如圖5E所示。換句話說，於此情況中，使用覆蓋範圍的不同而不使用任何遮罩或類似者，僅會移除在該通孔216之底部上的絕緣層204。
隨後，在形成一阻障金屬及一晶種金屬(未顯示)之後，如圖5F所示，重新佈線經曝露的焊墊電極202，以形成連接至該半導體裝置200之外部端子207的導電層205。
隨後，在該導電層205之部分上，除了形成該外部端子207之部分，形成該保護層217。所以，可形成如圖2所示之半導體裝置200的穿孔互連件206。
或者，存在另一方法，其用於在一半導體基板上形成一穿孔互連件，以避免在上述半導體基板和在該半導體之絕緣層之間的邊界中形成一凹陷部分或一凹口(參見，例如，P. R. Morrow等人之"以65-nm的應變矽/低k CMOS技術整合之三維晶圓堆疊通道Cu-Cu接合(Three-Dimensional Wafer Stacking Via Cu-Cu Bonding Integrated With 65-nm Strained-Si/Low-k CMOS Technology)"，IEEE Electron Device Letters，第27卷，第5號，2006年5月)。在此方法中，蝕刻一半導體基板以形成一穿過該半導體基板和該絕緣層之通孔的程序係分成二或多個步驟。
例如，該程序具有蝕刻該半導體基板的兩個分開步驟。如圖6A所示，首先，以高蝕刻率執行該半導體基板210的蝕刻，以形成欲提供作為該半導體基板210和該絕緣層212中之一通孔的一開口218a的部分。隨後，以低蝕刻率執行該半導體基板210的蝕刻，以蝕刻該半導體基板210至具有該絕緣層212的邊界，如圖6B所示。
此時，於蝕刻該半導體基板210的第一步驟係切換至第二步驟之位置處，改變該開口218a之內表面的角度，產生一錐形開口218a。
另外，如圖7C所示，藉由蝕刻該絕緣層212部分地曝露該焊墊電極202。形成一穿過該半導體基板210和該絕緣層212的通孔218。隨後，如圖7D所示，該絕緣層204係形成在圖7D所示之半導體基板210及通孔218之表面上，且接著形成連接至該焊墊電極202的導電層205。
之後，可藉由形成一保護膜、一外部端子及類似者完成圖2所示之具有穿孔互連件206的半導體裝置200。
根據該方法，當蝕刻靠近該絕緣層和該半導體基板之間的邊界時，以一低蝕刻率執行蝕刻，以抑制一凹陷部分的形成。此外，以一高蝕刻率執行該半導體基板的初始蝕刻，藉以產生一半導體裝置而無需降低形成一通孔的速率。
如上述，在該半導體裝置中，於穿孔互連件係形成在如圖2所示之半導體晶片的情況中，當乾式蝕刻該半導體晶片時，如圖3B所示，電荷係累積在該絕緣層之表面上。所以，凹陷部分215或凹口會形成在具有絕緣層之邊界處的半導體晶片中。另外，當在該凹陷部分215係形成在該半導體晶片之處蝕刻該絕緣層時，亦會在具有半導體晶片之邊界處，於該絕緣層中形成相同的凹陷部分215。如圖4D所示，當該絕緣層及該佈線線路係形成在該通孔216中時(其中該凹陷部分215係形成在該通孔216中)，形成在該凹陷部分215中的阻障金屬及晶種金屬皆會比其他部分要薄，或是不會形成該等金屬。因此，無法藉由電解電鍍而穩固地形成一佈線線路，因為該晶種金屬的斷連或該凹陷部分215的不良特性。
另外，甚至在形成一佈線線路且該晶種金屬不會斷連的情況中，亦會在該佈線線路上形成一對應於該凹陷部分215的凸面部分。接著，該佈線線路的該凸面部分接收由於一佈線材料之熱膨脹的應力集中，其係由該半導體裝置之生產程序或在操作時之熱量產生的熱歷程所致。因此，在圖8示意性所示之熱程序的背景下，在該半導體晶片203和該佈線層209之間的凹陷部分215之周邊上會發生一些裂痕。此些裂痕會損壞該佈線線路205及該焊墊電極202和該佈線層209之間的邊界。所以，該半導體裝置會發生故障。
如上述，存在於該半導體晶片和該佈線層之間之邊界上的該凹陷部分造成當製造一半導體裝置時的良率下降，及造成其可靠性下降。
另外，在藉由二或多個分開蝕刻步驟形成一通孔的情況中，如同P. R. Morrow等人之"以65-nm的應變矽/低k CMOS技術整合之三維晶圓堆疊通道Cu-Cu接合"，IEEE Electron Device Letters，第27卷，第5號，2006年5月，所述的情況般，可抑制在該半導體基板和該絕緣層之間之邊界上形成一凹陷部分。
然而，在如圖7D的此情況中，在該半導體之蝕刻率改變之處的位置219，該通孔218的內表面係形成有一改變的角度，接著，在該內表面之角度改變之處的位置219，由於形成在該通孔218之導電層205的應力集中，該半導體基板210可具有一些裂痕。其會導致劣化的電特性，及該半導體裝置的可靠性下降。
另外，當該焊墊電極202藉由回蝕形成在該通孔218之內表面上的該絕緣層204而曝露時，與其他部分相比，在具有該通孔218之內表面之一緩傾斜角之一部分220上的絕緣層204會過度地被蝕刻。因此，在具有該內表面之一緩傾斜角之該部分220處，該絕緣層204的厚度變小，或可完全地移除該絕緣層204，藉以曝露半導體基板210。因此，在該半導體裝置中，該半導體基板210和該導電層205兩者的絕緣性質減少，使電特性下降及該半導體裝置的可靠性下降。
需要提供一種具有一穿孔互連件之高度可靠的半導體裝置。
根據本發明之一具體實施例，提供一種半導體裝置，其包括一半導體基板、一絕緣層、一通孔及一穿孔互連件。該絕緣層係形成在該半導體基板上。該通孔係穿過該半導體基板及該絕緣層而形成。該穿孔互連件具有一導電層，其形成在該通孔中的一絕緣層上。形成在該通孔之內表面上的絕緣層之表面係實質上藉由填充一凹陷部分而平坦化，該凹陷部分係位在該半導體基板及形成在該半導體基板上之該絕緣層之間的一邊界上。
根據本發明之一具體實施例，提供一種製造一半導體裝置之方法。本方法包括以下步驟：在一半導體基板之一側上形成一絕緣層；藉由蝕刻自該半導體基板之另一側，而形成用於一通孔的一開口；在該開口的內表面上形成一絕緣層；藉由蝕刻形成在該開口之內表面上的該絕緣層之底部和形成在該半導體基板之一側上的該絕緣層，而形成一通孔；以及在該通孔中形成一導電層。
根據本發明之半導體裝置及製造該半導體裝置之方法的具體實施例，該穿孔互連件係經組態使得允許該通孔之內表面藉由以該絕緣層填充形成在該半導體基板中的凹陷部分而平坦化。隨後，在該經平坦化之絕緣層上形成導電層。因此，當形成該通孔時，該導電層係形成在該經平坦化之表面上而不會受到該凹陷部分的影響，其中該凹陷部分係形成在該半導體基板和該通孔之內表面上之該絕緣層之間的邊界上，且可形成該穿孔互連件。因此，可改良該半導體裝置的可靠性，因為避免該導電層形成其中可能由於熱史歷程或類似者而集中所致的熱膨脹的應力的一部分，如一凸面部分。
根據本發明之一具體實施例，可獲得具有一穿孔互連件之高度可靠的半導體裝置。
已將參考附圖來說明本發明之具體實施例。
圖9係根據本發明之一具體實施例的一半導體裝置10之斷面圖。
該半導體裝置10包括一半導體晶片32；連接至該半導體晶片32的一支撐基板27，其間具有一黏著層28；形成在該半導體晶片32中的一穿孔互連件26；連接至一外部端子31的一導電層19，該外部端子31係從該穿孔互連件26拉出至該半導體晶片32的背側；及密封該半導體晶片32的一保護層20。
該半導體晶片32可包括一半導體基板11，如其上形成一主動元件(如一電晶體及一保護膜，圖中未顯示)之由矽製成的半導體基板。此外，該半導體晶片32可包括一佈線層12，其形成在該半導體基板11上。該佈線層12具有其中堆疊一導電層(包括佈線(未顯示))及一焊墊電極13及一絕緣層(如覆蓋該導電層的一絕緣層間)的一結構。
另外，例如，該半導體晶片32可包括一光發射/接收元件。例如，該半導體晶片32可包括所形成的一光接收元件及/或一光發射元件，或一光接收及/或光發射感測器表面，但圖中未顯示。此外，例如，可在該佈線層12上形成對應於該感測器表面的一微透鏡29及一彩色濾光器30。
該支撐基板27係由如玻璃的一光透射基板製成。該支撐基板27係連接至其上形成主動元件的該半導體晶片32的表面(即，其主要表面)，其間具有該黏著層28。如圖9所示，在該支撐基板27和該半導體晶片32之主要表面之間具有一間距。或者，例如，可由一光透射樹脂或類似者填充此一間距。
此外，該半導體晶片32具備一穿孔互連件26，其形成穿過該半導體基板11及連接至該焊墊電極13。該穿孔互連件26具有一通孔，其從該半導體晶片32相對於其上形成一主動元件之側(背側)至形成在該佈線層12中的該焊墊電極13。該通孔之內表面覆蓋該導電層19。該導電層19係從該焊墊電極13沿著該穿孔互連件26的內側形成，同時形成在該半導體晶片32的背側上，以致其連接至在該半導體晶片32之背側上的該外部端子31。
此外，為了避免由於該導電層19和該半導體基板11彼此接觸而傳遞的電流，一絕緣層17係形成以使得其覆蓋該半導體基板11之背側和該穿孔互連件26的內側。
另外，該保護層20係形成在該半導體晶片32之背側上的該導電層19的整個表面上，除了該導電層19與該外部端子31相接觸之處的部分外。該保護層20可由一絕緣樹脂或類似者製成，如一聚醯亞胺樹脂或一焊料光阻。
圖10係說明圖9所示之半導體裝置10之穿孔互連件26之周圍的放大比例中的斷面圖。
在該半導體裝置10中，如圖10所示，該佈線層12包括複數個絕緣層22和複數個金屬佈線線路23堆疊在其上形成該主動元件之半導體晶片32的表面上的一結構。該焊墊電極13係形成在該佈線層12的內側，以互連件該半導體晶片32和該外部端子31。
該等絕緣層22可由SiO2 、SiN、SiC、SiCN、SiOCH、SiOF或類似者製成。該金屬佈線線路23及該焊墊電極13係由(例如)Al、AlCu、AlSi、Cu或類似者及如Ti、TiN、Ta或TaN的一耐火金屬(阻障金屬)的堆疊結構形成。在此情況中，例如，該半導體晶片32形成使得該半導體基板11具有一30μm或更多的厚度，及該佈線層12可具有一1μm至10μm的厚度。
一通孔14(其係從相對於其上有該半導體基板11之佈線層12之側(主要表面)11S的側(背側)11R的一開口)係形成在該半導體裝置10中。絕緣層16及17係形成在該通孔14的內表面上。隨後，該導電層19係形成在該半導體晶片32欲連接至形成在該絕緣層22中之該焊墊電極13的背側11R上，藉以形成該穿孔互連件26。
該穿孔互連件26係形成使得在該半導體基板11之背側11R上的開口可具有一10μm至100μm的直徑，及自該半導體基板11之背側11R至該焊墊電極13的一深度可為30μm或更多。
此外，在形成於該半導體晶片32中的該通孔14中，一凹陷部分15係形成靠近具有該半導體基板11之該絕緣層22之邊界。形成該絕緣層16以填充該凹陷部分15。另外，該絕緣層17係形成在該半導體晶片32之整個背側11R上，其覆蓋該通孔14之內表面上的該絕緣層16和該半導體基板11之背側11R。
另外，該保護層20係形成在該半導體晶片32之整個背側11R上，其覆蓋該導電層19和該絕緣層17。
在前述之半導體裝置10中，該絕緣層16覆蓋該半導體基板11之通孔14，以填充該半導體基板11和該佈線層12之間之邊界上的凹陷部分15。另外，形成該絕緣層17以覆蓋該絕緣層16。
如上述，在該半導體裝置10中，甚至在穿過該半導體基板11和該佈線層12之間之邊界上的蝕刻形成該凹陷部分15的情況中，在該通孔14之內表面中的該凹陷部分係以該等絕緣層16及17所填充，使得該內表面幾乎為平坦化。因此，該導電層19可形成在該絕緣層17上而不會受到該穿孔互連件26中的凹陷部分15的形狀的影響。
因此，形成在該穿孔互連件26上的該導電層19係避免具有一凸面形狀或反映該凹陷部分15之輪廓的類似形狀。因此，可避免如由於藉由該半導體裝置10之操作時的生產製程或熱量產生的熱歷程之一佈線材料之熱膨脹所致的應力集中的缺點。
另外，該絕緣層17的表面實質上為平坦的。因此，當該導電層19係由一電鍍技術或類似者形成時，可改良一塗敷作為該導電層19之一電鍍基底層的晶種金屬或類似者的可塗性。另外，可減少由於斷連所致的一缺陷導電層19的產量。所以，當製造該半導體裝置時，該導電層19可穩固地形成且可抑制良率下降。
因此，可改良一具有一穿孔互連件之半導體裝置的良率，同時可改良該半導體裝置的可靠性。
在該通孔14中之絕緣層16的表面可具有填充實質上經平坦化之凹陷部分15的任何形狀。明確言之，該絕緣層16的表面可需要予以平坦化，以使形成於其上的該導電層19避免反映如不均勻的形狀及避免使任何部分由於一佈線材料或類似者的熱膨脹的應力集中造成損壞。此外，該絕緣層16的表面可平坦化的足以避免該導電層19降低一晶種金屬的可塗性，或當由一電鍍方法或類似者形成該導電層時避免斷連或類似者。
如圖10所示，該半導體裝置10具有兩個絕緣層，即形成在該通孔14之內表面上的絕緣層16和絕緣層17。或者，形成在該通孔14之內表面上的絕緣層可為一單層。
形成在該通孔14之內側上的絕緣層可為任何層，只要其可填充凹陷部分15及平坦化該通孔14之內表面即可。因此，至少一絕緣層係形成在該通孔14之內表面上。
若形成在該通孔14之內表面上的絕緣層係由一單層形成，則與形成一層以上的絕緣層相比，可減少製造步驟數目。
以下將參考隨附圖式說明用於製造根據本發明之一具體實施例的半導體裝置之方法的一範例，特定言之，說明用於形成如圖10所示之半導體裝置10的方法。
首先，例如，藉由在其上形成有一主動元件的一半導體基板11之側(即，其主要表面11S)上堆疊一絕緣層22、一佈線線路23及一焊墊電極13，形成一佈線層12。此處，該半導體基板11係由矽、GaAs、InP或類似者製成的一晶圓。該等絕緣層22可由SiO2 、SiN、SiC、SiCN、SiOCH、SiOF或類似者製成。該佈線線路23及該焊墊電極13可由Al、AlCu、AlSi、Cu或類似者製成。此外，一主動元件，如一電晶體、一光接收及/或一光發射元件、一光接收及/或一光發射感測器表面、一彩色濾光器、一晶載透鏡及類似者之任何一者可形成在該半導體基板11及/或該佈線層12之上。
如圖11A所示，由SiO2 、SiN或類似者製成的一光阻遮罩或一硬遮罩24可形成在該半導體基板11之表面11R上，其係該半導體基板11相對於其上形成該主動元件之側的背側。該遮罩24係形成在該背側上，除了對應於該焊墊電極13之位置的一區域之外，其中該通孔係形成在該半導體晶片中。
接下來，以一氣體，包括如SF6 、O2 、氟碳氣體或HBr，自該遮罩24的一開口乾式蝕刻該半導體基板11，以在該半導體基板11中形成用於一通孔的一開口14a。
蝕刻該半導體基板11直到該絕緣層22自該開口14a的底部曝露為止。可能需要在該半導體基板11上執行過度蝕刻，使得該絕緣層22確定會從在整個晶圓中的半導體基板11的開口14a曝露。此時，當過度蝕刻該半導體基板11時，電荷會累積在該絕緣層的表面上。因此，在橫向方向中進行該蝕刻。由此，一側蝕刻部分係局部地形成在該半導體基板11之側上、位在該半導體基板11及該絕緣層22之間之邊界上。於是，如圖11B所示，在該半導體基板中形成一斷面為V型的凹陷部分15，或一所謂的凹口。
接著，移除形成在該半導體基板11上的該遮罩14。隨後，如圖12C所示，以一絕緣層16覆蓋該半導體基板11之背側11R以及開口14a的內表面和底部。
該絕緣層16可由(例如)SiO2 、SiN、SiC或SiCN製成。該絕緣層16的材料較佳係為與該佈線層12之絕緣層22具有相同蝕刻選擇性的材料，使得可在該等絕緣層16及22上循序執行選擇性回蝕，如下述。另外，該等層16及22亦較佳由相同材料製成。此外，該絕緣層16可為(例如)由電漿CVD、旋塗、噴塗或類似者製備的一無機膜或一有機膜。
此處，該絕緣層16可形成具有至少可完全地填充形成在該半導體基板11中的凹陷部分15的厚度。為了完全地填充該凹陷部分15，例如，較佳地該絕緣層16在該開口14a之底部處具有一約1μm或更多的厚度。因此，以該絕緣層16填充該凹陷部分15，以避免該開口14a之橫向表面及底部表面之間的邊界造成任何凹陷部分。
此外，由於覆蓋範圍的不同，形成在該半導體基板11之背側11R上的該絕緣層16最厚，及形成在該開口14a之底部的該絕緣層16最薄。
接下來，如圖13D所示，藉由以CF4 、O2 或類似者的乾式蝕刻而選擇性地回蝕該絕緣層16，及接著蝕刻該佈線層12的該絕緣層22以曝露該焊墊電極13，藉以形成一通孔14。
可使用該絕緣層16之覆蓋範圍的不同，在該絕緣層16上執行該選擇性回蝕。如上述，形成在該半導體基板11之背側11R上的該絕緣層16較厚，及形成在該通孔14中的該絕緣層16可較薄。因此，在該絕緣層16上執行各向異性蝕刻。蝕刻形成在該半導體基板11之背側11R上的較厚絕緣層16允許在該通孔14之底部形成的該絕緣層16和該佈線層12的該絕緣層22可同時被蝕刻。此時，形成在該通孔14之內表面上的該絕緣層16由於一低蝕刻率，保留在如圖13D所示之通孔中。
如圖13D所示，在該通孔14中的該凹陷部分15完全地被該絕緣層16覆蓋。因此，可實質上平坦化該通孔14自該半導體基板11之背側11R至該焊墊電極13的內表面，且不會受到該凹陷部分15之形狀的影響。
在圖13D中，該絕緣層16保留在該通孔14之內表面上，同時自該半導體基板11之背側11R移除。或者，該絕緣層16可保留在該半導體基板11之背側11R上。此外，可視需要地改變在該通孔14之內表面上之剩餘絕緣層16的厚度，只要其可完全地填充該凹陷部分15即可。
另外，於以上步驟中，較佳係，該絕緣層16在該半導體基板11之背側11R上的部分要比其他部分厚。為了形成圖13D所示之通孔14，使在如圖12C所示之開口14a的底部形成的該絕緣層16遭受一選擇性回蝕程序。隨後，蝕刻在該焊墊電極13上的該絕緣層22。
若當該絕緣層16係選擇性地回蝕以曝露該開口14a之底部而將該絕緣層16保留在該半導體基板11之背側11R上且進一步回蝕該絕緣層22，則可保留在該半導體基板11之內表面上的該絕緣層16。在此情況中，有可能省略一形成在該絕緣層16上之絕緣層17，如稍後所述。
如上述，當此等絕緣層16及22係使用具有相同蝕刻之材料(相同選擇性或較佳地使用相同材料)而蝕刻時，可在該絕緣層16及該絕緣層22兩者上相繼地執行一選擇性回蝕程序。此外，在該通孔14之內側中的絕緣層16的覆蓋範圍可藉由選擇該半導體基板11之背側11R上的絕緣層16的一適當厚度而保留。
接下來，如圖13E所示，再次地在該通孔14之內側中和該半導體基板11之背側11R上形成該絕緣層17。
例如，該絕緣層17可使用一電漿CVD方法由SiO2 、SiN、SiC、SiCN、SiOCH、SiOF或類似者形成。或者，可藉由旋塗、噴塗或類似者形成由一聚醯亞胺樹脂製成的一樹脂膜。
藉由以該絕緣層16填充該凹陷部分15而實質上平坦化該通孔14之內表面。因此，亦可實質上平坦化該絕緣層17且不會受到該凹陷部分15之形狀的影響。
此時，形成在該半導體基板11之背側11R上的該絕緣層17最厚，而形成在該通孔14靠近其底部之壁上的該絕緣層17最薄。此時，若該絕緣層17的厚度係小於所需厚度，則形成在該絕緣層17上的該導電層無法充分地與該半導體基板絕緣。因此，例如，較佳係，在該通孔14之底部形成具有一約500nm之厚度的絕緣層17。
接下來，如圖14F所示，使用CF4 、O2 或類似者乾式蝕刻該絕緣層17，以回蝕該絕緣層17。所以，該絕緣層17會自該通孔14之底部移除，藉以曝露該焊墊電極13。
使用該通孔14中之覆蓋範圍的不同執行該絕緣層17的蝕刻，如上述。因此，可蝕刻形成在該通孔14之底部的該絕緣層17。在該通孔14之底部處該絕緣層17係比形成在該通孔14之內表面和該半導體基板11之背側11R上的該絕緣層17的其他部分薄。因此，例如，可運用一各向異性蝕刻程序，以從該通孔14之底部曝露該焊墊電極13，同時該絕緣層17保留在該半導體基板11之背側11R和該通孔14之內表面的每一者上。
另外，在參考圖13D所述之步驟中，若保留在該半導體基板11之背側11R和該通孔14之內表面的每一者上的該絕緣層16具有一充分厚度，則其有可能省略形成絕緣層17及曝露焊墊電極13，其已參考圖13E及圖14F說明。
接下來，例如使用一濺鍍方法、一CVD方法或一原子層沈積(ALD)方法，在該半導體基板11之背側11R和該通孔14之整個內表面的每一者上形成一阻障金屬(未顯示)。該阻障金屬可藉由(例如)製造一單層或Cr、Ti及Ta之一或其一合金(例如，TaN)的一堆疊層而形成。此外，所形成之阻障金屬的厚度可足以避免金屬佈線材料(如Cu)分散至該絕緣層中。
如圖14G所示，使用一濺鍍方法、一CVD方法、一ALD方法或一電鍍方法，在該阻障金屬上形成由Cu或類似者製成的一晶種金屬18。
接下來，如圖15H所示，藉由電解電鍍或類似者，在由圖14G所示之步驟所形成之該晶種金屬18的整個表面上形成由Cu或類似者製成的一導電層19。為了簡化說明，於圖15H及後續圖式中將省略晶種金屬18之表述。
如圖15I所示，在該半導體基板11之背側11R上執行一光阻25的圖案化。接著，如圖16J所示，使用該光阻作為一遮罩，蝕刻該導電層19，以移除一過量的導電材料。所以，連接至該焊墊電極13的該導電層19可從該半導體基板11之背側11R形成。
由於該通孔14之內表面係藉由該絕緣層17而實質上平坦化，所以可避免該晶種金屬18造成可塗性之降低、斷連及類似者。另外，可實質上平坦化該通孔14之內表面而不會受到形成在該半導體基板11和該佈線層12之間之邊界上的凹陷部分15的影響。
可以該等絕緣層16及17平坦化該通孔14之內表面至下列程度。可避免形成在該絕緣層17上的該導電層19受到形成在該半導體基板11和該佈線層12之間之邊界上的凹陷部分15的影響。可避免形成在該絕緣層17上的該導電層19具有一凸面形狀或類似者，其上有由於佈線材料之熱膨脹或類似者所集中的應力。
從以上步驟，該半導體裝置可藉由形成該導電層19而具備一穿孔互連件26，其係形成穿過該半導體基板11且連接至該焊墊電極13。
如圖16K所示，在該半導體晶片之整個背側上進一步形成一保護層20。該保護層20可使用如一聚醯亞胺樹脂之樹脂，由一光阻或類似者形成。另外，較佳係使用一光敏樹脂用於該保護層20。使用該光敏樹脂，可輕易地藉由光微影術執行一外部端子或類似者之形成的圖案化。
隨後，藉由電鍍或類似者形成一外部端子，藉由切片或類似者將該半導體晶圓切成數件，及連接由玻璃或類似者製成的一支撐基板，其間具有一黏著層，藉以製造如圖9所示之半導體裝置10。
除了上述之減料(subtractive)方法，該導電層19可由任何方法形成。例如，其可由一半加成(semi-additive)方法形成。
例如，在形成如圖14G所示之阻障金屬或晶種金屬18之後，可在沒有形成該導電層19之處的一部分上形成一光阻25，如圖17A所示。接著，藉由電解電鍍或類似者，在此一部分上形成該導電層19。因此，該導電層19可藉由使僅自該光阻25曝露的部分遭受選擇性電解電鍍而形成。
接下來，如圖17B所示，移除該光阻25。隨後，如圖17C所示，藉由蝕刻移除該經曝露之晶種金屬及阻障金屬。所以，可形成具有與圖16J之相同結構的導電層19。
根據此方法，該晶種金屬及該阻障金屬18係僅在該導電層19之形成期間藉由蝕刻被移除的層。因此，所蝕刻之層的厚度係小的，使得可減少側蝕刻且可精細金屬佈線線路。
在以上具體實施例中，本發明已應用在使用於一光接收元件或一光發射元件(如一CCD或CMOS影像感測器)的半導體裝置中。或者，然而根據本發明之一具體實施例，本發明不但可提供前述的半導體裝置而且亦可提供任何半導體裝置，只要其包括在一半導體晶片中製成的一穿孔互連件即可。例如，如圖18所示，根據本發明之一具體實施例，亦可提供具有一晶片堆疊(chip-on-chip)結構之一半導體裝置40，其中兩個半導體晶片係面對面黏著。
如圖18所示，在該半導體裝置40中與如圖9所示之半導體裝置10相同的結構元件係給定為相同的參考符號，故將省略其詳細描述。
如圖18所示之半導體裝置40係經組態使得一半導體晶片41係使用微小凸塊51黏著在另一半導體晶片32上。此外，例如，藉由一模製樹脂或類似者(未顯示)封裝該半導體裝置40。
另外，該半導體晶片32包括與如圖9所示之半導體裝置10相同的穿孔互連件26。
黏著在該半導體晶片32上的該半導體晶片41在其一側上具有一電極52。該半導體晶片41係使用在該電極52上由焊料或類似者製成的該等凸塊51黏著在該半導體晶片32上。
在該半導體晶片32中，佈線層12包括複數個絕緣層及複數個導電層，其彼此堆疊在該半導體基板11上。此外，該半導體晶片32具有一焊墊電極13及一電極50，其上形成用於連接至該半導體晶片41的該等凸塊51。
在該半導體晶片32中，用於連接該焊墊電極13至該導電層19的該穿孔互連件26係形成在該半導體基板11之背側上。該穿孔互連件26具有與如圖10所示之相同的結構。
另外，可藉由上文參考圖11至17所述之相同方法形成該穿孔互連件26。
根據上述之半導體裝置40，可獲得與如圖9所示之半導體裝置10相同的效果。此外，根據該半導體裝置40，在堆疊複數個半導體晶片的情況中，該半導體裝置可為小型的。
本發明不限於上述組態，且可在不脫離本發明的主旨下以各種方式組態。
熟習此項技術者應明白，可根據設計要求及其他因素進行各種修改、組合、次組合及變更，只要其係在隨附申請專利範圍或其等效內容的範疇內即可。
10．．．半導體裝置
11．．．半導體基板
11S．．．側(主要表面)
11R．．．側(背側)
12．．．佈線層
13．．．焊墊電極
14．．．通孔
14a．．．開口
15．．．凹陷部分
16．．．絕緣層
17．．．絕緣層
18．．．晶種金屬
19．．．導電層
20．．．保護層
22．．．絕緣層
23．．．佈線線路
24．．．遮罩
25．．．光阻
26．．．穿孔互連件
27．．．支撐基板
28．．．黏著層
29．．．微透鏡
30．．．彩色濾光器
31．．．外部端子
32．．．半導體晶片
40．．．半導體裝置
41．．．半導體晶片
50．．．電極
51．．．凸塊
52．．．電極
100．．．半導體裝置
101．．．第一玻璃基板
102．．．保護層
103．．．佈線層
104．．．黏著層
105．．．第二玻璃基板
106．．．外部端子
107．．．黏著層
108．．．重新佈線層
109．．．半導體晶片
110．．．佈線層
111．．．半導體基板
112．．．樹脂層
113．．．切割端
200．．．半導體裝置
201．．．支撐基板
202．．．焊墊電極
203．．．半導體晶片
204．．．絕緣層
205．．．導電層
206．．．穿孔互連件
207．．．外部端子
208．．．樹脂層
209．．．佈線層
210．．．半導體基板
211．．．樹脂層
212．．．絕緣層
213．．．佈線線路
214．．．開口
215．．．V型凹陷部分
216．．．通孔
217．．．保護層
218．．．通孔
218a．．．開口
219．．．位置
220．．．部分
圖1係根據先前技術說明一半導體裝置之斷面圖。
圖2係說明先前技術半導體裝置中所使用之一穿孔互連件的斷面圖。
圖3A及3B係說明先前技術半導體裝置中所使用之穿孔互連件之一製造程序的斷面圖，其中圖3A及3B說明該程序的不同步驟。
圖4C及4D係說明先前技術半導體裝置中所使用之穿孔互連件之一製造程序的斷面圖，其中圖4C及4D說明該程序的不同步驟。
圖5E及5F係說明先前技術半導體裝置中所使用之穿孔互連件之一製造程序的斷面圖，其中圖5E及5F說明該程序的不同步驟。
圖6A及6B係說明先前技術半導體裝置中所使用之穿孔互連件之一製造程序的斷面圖，其中圖6A及6B說明該程序的不同步驟。
圖7C及7D係說明先前技術半導體裝置中所使用之穿孔互連件之製造程序的斷面圖，其中圖7C及7D說明該程序的不同步驟。
圖8係說明先前技術半導體裝置中所使用之穿孔互連件之裂痕條件的斷面圖。
圖9係根據本發明之一具體實施例的一半導體裝置之斷面圖。
圖10係說明根據本發明之一具體實施例的半導體裝置中所使用之一穿孔互連件的周圍的放大斷面圖。
圖11A及11B係說明根據本發明之一具體實施例的半導體裝置的一製造程序的斷面圖，其中圖11A及11B說明該程序的不同步驟。
圖12C係根據本發明之一具體實施例的半導體裝置的製造程序之斷面圖。
圖13D及13E係說明根據本發明之一具體實施例的半導體裝置的製造程序的斷面圖，其中圖13D及13E說明該程序的不同步驟。
圖14F及14G係說明根據本發明之一具體實施例的半導體裝置的製造程序的斷面圖，其中圖14F及14G說明該程序的不同步驟。
圖15H及15I係說明根據本發明之一具體實施例的半導體裝置的製造程序的斷面圖，其中圖15H及15I說明該程序的不同步驟。
圖16J及16K係說明根據本發明之一具體實施例的半導體裝置的製造程序的斷面圖，其中圖16J及16K說明該程序的不同步驟。
圖17A至17C係說明根據本發明之一具體實施例的半導體裝置的製造程序的斷面圖，其中圖17A、圖17B及圖17C分別說明該程序的不同步驟。
圖18係根據本發明之另一具體實施例的一半導體裝置之斷面圖。
10．．．半導體裝置
11．．．半導體基板
12．．．佈線層
13．．．焊墊電極
17．．．絕緣層
19．．．導電層
20．．．保護層
26．．．穿孔互連件
27．．．支撐基板
28．．．黏著層
29．．．微透鏡
30．．．彩色濾光器
31．．．外部端子
32．．．半導體晶片

Claims (4)

  1. 一種半導體裝置，其包含：一半導體基板；一第一絕緣層，其形成在該半導體基板上；一通孔，其穿過該半導體基板及該第一絕緣層；以及一穿孔互連件，其具有一導電層，該導電層形成在該通孔之一內表面上的一第二絕緣層上；其中藉由填充在該半導體基板與形成在該半導體基板上之該第一絕緣層之間的一邊界上的一凹陷部分，使形成在該通孔之該內表面上的該第二絕緣層之一表面實質上平坦化。
  2. 如請求項1之半導體裝置，其中該穿孔互連件之該通孔之該內表面上之第二絕緣層有一個以上。
  3. 一種用於製造一半導體裝置之方法，其包括下列步驟：在一半導體基板之一主要表面側上形成一第一絕緣層；藉由自該半導體基板之與該主要表面側相對的一背側蝕刻該半導體基板，而形成用於一通孔的一開口；藉由填充在該半導體基板與該第一絕緣層之間的一邊界上的一凹陷部分以在該通孔之該開口的一內表面上形成一第二絕緣層；藉由蝕刻形成在該通孔之該開口之該內表面上的該第二絕緣層之一底部和形成在該半導體基板之該主要表面側上的該第一絕緣層，而形成該通孔；以及 在該通孔中形成一導電層。
  4. 如請求項3之用於製造一半導體裝置之方法，其中在形成該通孔之後但在形成該導電層之前，執行在該通孔之該開口之該內表面上形成該第二絕緣層的步驟。
TW098100752A 2008-01-09 2009-01-09 半導體裝置及其製造方法 TWI492354B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002553A JP5259197B2 (ja) 2008-01-09 2008-01-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200947659A TW200947659A (en) 2009-11-16
TWI492354B true TWI492354B (zh) 2015-07-11

Family

ID=40880200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100752A TWI492354B (zh) 2008-01-09 2009-01-09 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8564101B2 (zh)
JP (1) JP5259197B2 (zh)
KR (1) KR101573302B1 (zh)
CN (1) CN101483162B (zh)
TW (1) TWI492354B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
US8021926B2 (en) 2009-09-22 2011-09-20 Freescale Semiconductor, Inc. Methods for forming semiconductor devices with low resistance back-side coupling
JP5532394B2 (ja) 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
US8294275B2 (en) * 2010-02-12 2012-10-23 Chao-Yen Lin Chip package and method for forming the same
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US8642381B2 (en) * 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
US8697569B2 (en) * 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
JP5682185B2 (ja) * 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
CN102856329B (zh) * 2011-06-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种硅通孔封装方法
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
JP5917321B2 (ja) * 2012-07-12 2016-05-11 株式会社東芝 半導体装置及びその製造方法
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
JP2014150196A (ja) * 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
CN103474417B (zh) * 2013-09-29 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种三维互连结构及其制备方法
JP5967131B2 (ja) * 2014-04-24 2016-08-10 セイコーエプソン株式会社 半導体装置の製造方法
CN104345485A (zh) * 2014-11-10 2015-02-11 深圳市华星光电技术有限公司 液晶显示面板及其用于电连接的过孔
JP6412169B2 (ja) 2015-01-23 2018-10-24 オリンパス株式会社 撮像装置および内視鏡
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
TWI655696B (zh) * 2016-05-25 2019-04-01 蘇州晶方半導體科技股份有限公司 半導體晶片的封裝方法以及封裝結構
CN107591375A (zh) * 2016-07-08 2018-01-16 精材科技股份有限公司 晶片封装体及其制作方法
JP6838893B2 (ja) * 2016-08-25 2021-03-03 キヤノン株式会社 半導体装置及びその製造方法
JP6808460B2 (ja) 2016-11-29 2021-01-06 キヤノン株式会社 半導体装置及びその製造方法
KR102521658B1 (ko) * 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
KR102593085B1 (ko) * 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
JP7448344B2 (ja) * 2018-12-07 2024-03-12 旭化成エレクトロニクス株式会社 ガスセンサ
US11367681B2 (en) * 2019-01-24 2022-06-21 Micron Technology, Inc. Slit oxide and via formation techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005322A (ja) * 2003-06-09 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2005268765A (ja) * 2004-02-17 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006269584A (ja) * 2005-03-23 2006-10-05 Matsushita Electric Works Ltd 半導体微小電子機械デバイスの信号取り出し構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425816A (en) * 1991-08-19 1995-06-20 Spectrolab, Inc. Electrical feedthrough structure and fabrication method
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004165321A (ja) 2002-11-12 2004-06-10 Kyocera Corp 配線基板およびその製造方法
JP4845368B2 (ja) 2004-10-28 2011-12-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP2007221080A (ja) * 2006-02-14 2007-08-30 Zycube:Kk 半導体装置およびその製造方法
JP2007281289A (ja) * 2006-04-10 2007-10-25 Fujikura Ltd 電子部品及びその製造方法
JP4795102B2 (ja) * 2006-04-27 2011-10-19 株式会社フジクラ 配線基板およびその製造方法
US7985919B1 (en) * 2006-08-18 2011-07-26 Nanosolar, Inc. Thermal management for photovoltaic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005322A (ja) * 2003-06-09 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法、半導体装置
JP2005268765A (ja) * 2004-02-17 2005-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006269584A (ja) * 2005-03-23 2006-10-05 Matsushita Electric Works Ltd 半導体微小電子機械デバイスの信号取り出し構造

Also Published As

Publication number Publication date
US8273657B2 (en) 2012-09-25
JP5259197B2 (ja) 2013-08-07
TW200947659A (en) 2009-11-16
CN101483162B (zh) 2010-09-08
US8564101B2 (en) 2013-10-22
KR101573302B1 (ko) 2015-12-01
CN101483162A (zh) 2009-07-15
US20110136342A1 (en) 2011-06-09
US20090200679A1 (en) 2009-08-13
KR20090076832A (ko) 2009-07-13
JP2009164481A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
TWI492354B (zh) 半導體裝置及其製造方法
US10943873B2 (en) Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
TWI769504B (zh) 具有接合結構的裝置及封裝及形成接合結構的方法
TWI429040B (zh) 半導體結構及半導體裝置的製造方法
KR101918608B1 (ko) 반도체 패키지
TWI421994B (zh) 用於半導體基板的導體柱結構以及製造方法
KR101855570B1 (ko) 반도체 디바이스 구조물 및 그것의 형성 방법
TWI532136B (zh) 半導體元件及其製造方法
KR20120061309A (ko) 반도체 장치의 제조 방법
KR20190024570A (ko) 반도체 패키지 내의 도전성 비아 및 그 형성 방법
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
US11189583B2 (en) Semiconductor structure and manufacturing method thereof
US11450697B2 (en) Chip package with substrate having first opening surrounded by second opening and method for forming the same
KR102485701B1 (ko) 반도체 디바이스 및 방법
US9397048B1 (en) Semiconductor structure and manufacturing method thereof
CN114927492A (zh) 封装器件、封装件和用于形成封装件的方法
TWI792433B (zh) 半導體裝置以及其製造方法
CN110828317B (zh) 封装基板结构与其接合方法