JP6808460B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6808460B2
JP6808460B2 JP2016231339A JP2016231339A JP6808460B2 JP 6808460 B2 JP6808460 B2 JP 6808460B2 JP 2016231339 A JP2016231339 A JP 2016231339A JP 2016231339 A JP2016231339 A JP 2016231339A JP 6808460 B2 JP6808460 B2 JP 6808460B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor substrate
semiconductor device
insulating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016231339A
Other languages
English (en)
Other versions
JP2018088487A5 (ja
JP2018088487A (ja
Inventor
秀将 大重
秀将 大重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016231339A priority Critical patent/JP6808460B2/ja
Priority to US15/800,567 priority patent/US10388592B2/en
Publication of JP2018088487A publication Critical patent/JP2018088487A/ja
Publication of JP2018088487A5 publication Critical patent/JP2018088487A5/ja
Application granted granted Critical
Publication of JP6808460B2 publication Critical patent/JP6808460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、貫通電極を有する半導体装置及び製造方法に関する。
固体撮像装置等の半導体装置（半導体チップ）は、例えば、トランジスタ等の素子が形成された半導体基板と、該半導体基板の上に配された絶縁部材及びその中に配された配線部を含む構造とを備える。配線部は、ある素子を他の素子に接続する配線パターン、素子に電力を供給するための配線パターン等を含む。また、半導体装置は、該半導体装置を外部装置（他の半導体装置や回路基板等）に接続するための電極部をさらに備える。配線部の一部は、電極部に接続されうる。
半導体装置を、例えばフリップチップ接続により外部装置に接続する場合には、バンプと称される電極部が用いられる。このような電極部のなかには、半導体基板の裏面側（半導体基板の配線部に対して反対側）から配線部までにわたって形成されるものもある。このような電極部は、半導体基板（例えばシリコン基板）の内部を貫通するように形成されることから「貫通電極」とも称される。
特許文献１には、貫通電極であるシリコン貫通ビア（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）を加工するプロセスが記載されている。
特開２０１１−４０４５７号公報
上記貫通電極は、例えば次のようにして形成される。すなわち、まず、半導体基板の裏面側からエッチングを行って、半導体基板の一部と配線絶縁部材の一部とを除去して配線部の一部（外部装置に接続されるべき一部）が露出するようにビアホールを形成する。次いで、半導体基板の裏面及び前記ビアホールの内側面に絶縁膜を形成する。次いで、該ビアホールを導電部材で埋めることによって貫通電極が形成される。
半導体基板の裏面側から貫通するように垂直にビアホールを形成する手法としては、いわゆるボッシュプロセスが挙げられる。ボッシュプロセスとは、基本的に、（１）等方的なエッチングステップ、（２）保護膜成膜ステップ、及び（３）ビア底の保護膜除去ステップの３ステップからなるサイクルを繰り返すことで少しずつ垂直方向にエッチング進めていくプロセスである。ボッシュプロセスで形成された貫通孔の内壁の形状的な特徴として、スキャロップと呼ばれる凹凸が生じる。このスキャロップ上に絶縁膜が被覆されることになるが、スキャロップの凸部を起点として、前記絶縁膜の内部にクラック（割れ）が発生するという問題がある。クラックは、絶縁膜の絶縁耐圧の低下を招く一因となる。
特許文献１には、半導体基板に形成された穴の内壁に形成する絶縁膜として膜質の良い絶縁膜を得るために、マイクロ波励起プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて酸化シリコン膜を形成することが開示されている。また、特許文献１には、シリコン酸化膜とシリコン窒化膜とからなる多層の絶縁膜を形成することが開示されている。しかしながら、多層の絶縁膜を形成したとしても、最後の絶縁膜を成膜した後にスキャロップを起点としたクラックが発生した場合、クラックは多層の絶縁膜の内部に半導体基板側の最下面から貫通電極側の最上面にわたって連なって形成されることになる。その結果、絶縁膜の絶縁耐圧が低下し、短絡による歩留まり低下や長期的な信頼性が低下するという問題があった。
本発明の目的は、貫通電極と半導体基板との間の絶縁部材の絶縁性能が長期的に維持され、歩留まり及び信頼性の高い半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、互いに対向する第一面及び第二面を有し、前記第一面と前記第二面とを結ぶ内側面により囲まれた貫通孔が設けられた半導体基板と、前記半導体基板の前記第一面の側に形成された半導体素子と、前記半導体基板の前記第一面の側に形成された配線層と、前記半導体基板の前記貫通孔の中に配され、前記半導体基板を貫通して前記配線層に接続された貫通電極と、前記半導体基板の前記内側面と前記貫通電極との間に配された絶縁部材と、を有し、前記絶縁部材は、前記半導体基板の前記内側面と前記貫通電極との間に配された第一の絶縁膜と、前記第一の絶縁膜と前記貫通電極との間に配された第二の絶縁膜と、を含み、前記絶縁部材が有するクラックが前記第一の絶縁膜にあり、前記クラックは前記第二の絶縁膜と前記内側面の間に位置し、前記内側面は、前記貫通孔の深さ方向において凸部と凹部とが交互に繰り返された形状を有し、前記第二の絶縁膜は前記第一の絶縁膜の側に、前記内側面の前記凸部に対応した凹部を有することを特徴とする半導体装置が提供される。
本発明のさらに他の観点によれば、半導体基板の第一面の側に半導体素子を形成する工程と、前記半導体基板の前記第一面の側に、層間絶縁層を介して配線層を形成する工程と、前記半導体基板の前記第一面に対向する第二面の側から前記半導体基板及び前記層間絶縁層を開口して、前記半導体基板及び前記層間絶縁層に、前記配線層に達する貫通孔を形成する工程と、前記貫通孔の内側面に、第一の絶縁膜及び第二の絶縁膜を順に積層する工程と、前記第一の絶縁膜及び前記第二の絶縁膜が積層された前記貫通孔の内部に導電材料を埋め込んで、前記導電材料からなる貫通電極を形成する工程とを有し、前記第一の絶縁膜及び前記第二の絶縁膜を順に積層する工程が、前記第一の絶縁膜を形成した後、前記第二の絶縁膜を形成する前に、前記半導体基板を加熱する工程を含み、前記半導体基板を加熱する工程における加熱速度が、前記第一の絶縁膜及び前記第二の絶縁膜の成膜時における加熱速度よりも大きいことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、貫通電極と半導体基板との間の絶縁部材の絶縁性能が長期的に維持され、歩留まり及び信頼性の高い半導体装置を得ることができる。
本発明の第一実施形態による半導体装置の構造を示す概略断面図である。 本発明の第一実施形態による半導体装置の貫通電極及び絶縁部材の構造を拡大して示す概略断面図である。 本発明の第一実施形態による半導体装置の製造方法を示す工程断面図である。 本発明の第一実施形態による半導体装置の製造方法における貫通孔の内側面及びその周辺を拡大して示す概略断面図である。 本発明の第二実施形態による半導体装置の製造方法における貫通孔の内側面及びその周辺を拡大して示す概略断面図である。
以下、添付図面を参照しながら本発明の好適な実施の形態について説明する。各図において、同一の部材又は同一の構成要素には同一の参照番号を付しており、以下の各実施形態において、重複する説明を省略する。
［第一実施形態］
本発明の第一実施形態による半導体装置及びその製造方法について図１乃至図４を用いて説明する。
まず、本実施形態による半導体装置の概略構造について図１を用いて説明する。図１は、本実施形態による半導体装置の構造を示す概略断面図である。
図１に示すように、本実施形態による半導体装置は、半導体基板ＳＵＢと、半導体基板ＳＵＢの互いに対向する主面のうちの一方の主面である第一面の側に形成された半導体素子ＴＲと、素子分離膜からなる素子分離部１０とを備える。また、本実施形態による半導体装置は、層間絶縁層（層間絶縁膜）２０と、配線層３０と、半導体素子ＴＲと配線層３０とを接続するコンタクトプラグＣＰＬとを備える。また、本実施形態による半導体装置は、半導体基板ＳＵＢにおける貫通孔６０の内部に形成された貫通電極５０と、貫通電極５０と接続される電極部ＰＡＤとを備える。また、本実施形態による半導体装置は、貫通電極５０と半導体基板ＳＵＢとの間に、絶縁性を確保するために絶縁部材４０を備える。
半導体基板ＳＵＢは、例えばシリコンで構成されたシリコン基板等の半導体基板である。半導体基板ＳＵＢの第一面には、素子領域を画定する素子分離部１０が形成されている。素子分離部１０により半導体基板ＳＵＢの第一面に確定された素子領域には、トランジスタ等の半導体素子ＴＲが配されている。
層間絶縁層２０は、半導体素子ＴＲを含む半導体基板ＳＵＢの第一面全面に配されている。層間絶縁層２０は、例えば酸化シリコン、窒化シリコン等の絶縁性の材料で構成されうる。
配線層３０は、層間絶縁層２０の中に配されている。なお、図１では配線層３０を単層で記載したが、配線層３０は複数層であってもよく、その場合、各配線層間はビアで接続される。配線層３０としては、例えば銅やアルミニウム等の金属で構成される。また、貫通電極５０と接続するための配線層３０の一部である電極部（電極パッド）ＰＡＤが層間絶縁層２０の中に配されている。配線層３０が複数層ある場合、電極部ＰＡＤは、配線層３０のいずれかの層と同層、同一材料で形成することができる。コンタクトプラグＣＰＬは、層間絶縁層２０に形成されたコンタクトホールに埋め込まれた例えばタングステン等の金属で構成されている。コンタクトプラグＣＰＬは、半導体素子ＴＲと配線層３０とを電気的に接続する。また、ここでは不図示とするが、配線層３０、電極部ＰＡＤ及びコンタクトプラグＣＰＬの金属が半導体基板ＳＵＢ中に拡散しないように、それぞれに対してチタン、タンタル、それらの窒化物等で構成されたバリアメタルが更に用いられてもよい。
貫通電極５０は、ＴＳＶであり、貫通孔６０の内部に形成されている。貫通電極５０は、半導体基板ＳＵＢの互いに対向する主面のうちの他方の主面である第二面側から、半導体基板ＳＵＢの第一面側に形成された電極部ＰＡＤに向かって延在して、電極部ＰＡＤに接続されている。すなわち、貫通電極５０は、半導体基板ＳＵＢの第一面と第二面とを結ぶ側面に囲まれ、半導体基板ＳＵＢを貫通して電極部ＰＡＤに接続されている。貫通電極５０は、貫通孔６０の内部に埋め込まれた金属等の導電部材により構成されている。貫通電極５０が埋め込まれた貫通孔６０は、半導体基板ＳＵＢの第二面から第一面に貫通し、層間絶縁層２０において電極部ＰＡＤに達するように形成されている。貫通電極５０を構成する導電部材としては、銅やアルミニウム等を用いることができる。貫通電極５０に対しては、金属が半導体基板ＳＵＢ中に拡散しないように、チタン、タンタル、それらの窒化物等で構成されたバリアメタルが更に用いられてもよい。
貫通電極５０と半導体基板ＳＵＢとの間には、絶縁部材４０が配される。より具体的には、貫通孔６０の内側面及び半導体基板ＳＵＢの第二面に、絶縁部材４０が形成されている。貫通電極５０は、内側面に絶縁部材４０が形成された貫通孔６０に埋め込まれた部分と、貫通孔６０の周囲の半導体基板ＳＵＢの第二面の絶縁部材４０上に形成された部分とを有している。絶縁部材４０により、貫通電極５０と半導体基板ＳＵＢとの間の絶縁性が確保されている。絶縁部材４０は、後述するように、貫通孔６０の内側面と貫通電極５０との間に配された第一の絶縁膜４１と、第一の絶縁膜４１と貫通電極との間に配された第二の絶縁膜４２とにより構成されている。なお、貫通孔６０の内側面は、半導体基板ＳＵＢの第一面と第二面とを結ぶ側面である。絶縁部材４０を構成する第一の絶縁膜４１及び第二の絶縁膜４２としては、それぞれ例えば酸化シリコン、窒化シリコン、酸窒化シリコン等からなる絶縁膜が用いられる。
次に、本実施形態による半導体装置の特徴である絶縁部材４０について図２を用いて詳細に説明する。図２（ａ）は、本実施形態による半導体装置の貫通電極５０及び絶縁部材４０の構造を拡大して示す概略断面図である。図２（ｂ）は、図２（ａ）における破線で囲まれた領域Ａ１を拡大して示す概略断面図である。
図２（ａ）に示すように、本実施形態による半導体装置において、絶縁部材４０は、半導体基板ＳＵＢの側から順に積層された第一の絶縁膜４１及び第二の絶縁膜４２により構成されている。第一の絶縁膜４１及び第二の絶縁膜４２は、貫通孔６０の内側面及び半導体基板ＳＵＢの第二面において、半導体基板ＳＵＢの側から順に積層されている。こうして、絶縁部材４０は、半導体基板ＳＵＢの第一面と第二面とを結ぶ側面である貫通孔６０の内側面と貫通電極５０との間に配された第一の絶縁膜４１と、第一の絶縁膜４１と貫通電極５０との間に配された第二の絶縁膜４２とを含んでいる。なお、ここでは絶縁膜が２層の場合について述べるが、３層以上の絶縁膜を積層して絶縁部材４０を構成しても構わない。このように複数層の絶縁膜により構成される絶縁部材４０が内側面に形成された貫通孔６０内に、貫通電極５０が埋め込まれている。
通常、貫通電極５０を形成するためには、まず、半導体基板ＳＵＢに貫通孔６０がエッチングにより形成される。貫通孔６０のエッチングは、通常、いわゆるボッシュプロセスと呼ばれる方法で行われる。ボッシュプロセスとは、（１）等方的なエッチングステップ、（２）保護膜成膜ステップ、及び（３）保護膜除去ステップを１サイクルとして、各ステップを短時間ずつ高速に切り替え、このサイクルを繰り返すことで垂直にエッチングする手法である。等方的なエッチングステップでは、ＳＦ６等のガスを用い、主にラジカルを反応種としてエッチングが進行する。このステップは、長時間行うとサイドエッチングが大きくなってしまうため、短時間（数秒程度）で保護膜成膜ステップに切り替える。保護膜成膜ステップでは、プラズマ中でＣ４Ｆ８等のガスを分解することで、ビアホールの内側面及び内底面にＣＦ重合膜を保護膜として堆積させる。このステップも数秒程度の短時間で次のステップに切り替える。保護膜除去ステップでは、ガス系としてＳＦ６等のガスを用い、かつ基板が設置されているステージ側に高いバイアスを印加することで、異方性をもったイオンを基板に入射させ、ビアホールの内底面の保護膜のみをエッチング除去する。このとき、ビアホールの内側面にはイオンがほとんど入射しない。このため、ビアホールの内側面の保護膜は除去されず、次のサイクルの等方的なエッチングステップにおいて、ビアホールの内側面は保護膜によりエッチングから保護され、ビアホールの内底面のみエッチングが進行する。このサイクルを繰り返すことで、半導体基板ＳＵＢの深さ方向に少しずつ垂直にエッチングを進めることができる。
ボッシュプロセスの問題として、図２（ｂ）に示すように、貫通孔６０の内側面にいわゆるスキャロップと呼ばれる凹凸形状が生じる。この凹凸面に対して絶縁部材４０を形成した場合、プロセス中の半導体基板ＳＵＢの熱膨張収縮により、スキャロップの凸部を起点として絶縁部材４０の内部にクラック（割れ）が発生するという問題がある。
仮に絶縁部材４０が単一の膜で構成される場合、クラックが絶縁部材４０の内部に半導体基板ＳＵＢの側の最下面から貫通電極５０の側の最上面にわたって連なって形成されることになる。このように生じたクラックは、貫通電極５０と半導体基板ＳＵＢとの間の絶縁耐圧を著しく低下させる要因となる。前述のボッシュプロセスにおいて等方的なエッチングステップの時間を短くすることで、スキャロップの凹凸を小さくしてクラックの発生を低減させることは可能である。しかしながら、この場合、エッチングレートが遅くなり生産性が低下するという問題がある。
本実施形態による半導体装置では、図２（ｂ）に示すとおり、半導体基板ＳＵＢ側から貫通電極５０側に順に第一の絶縁膜４１及び第二の絶縁膜４２が形成されている。第一の絶縁膜４１には、貫通孔６０の内側面の凹凸形状に起因して、凹凸形状が生じる。第一の絶縁膜４１を例えばＣＶＤ（化学気相成長法）で形成することで、貫通孔６０内側面の凸部Ｐ１に対して、貫通孔６０の深さ方向において、第一の絶縁膜４１の第二の絶縁膜４２の側の凹部Ｐ２が異なる高さに形成される。すなわち、貫通孔６０の内側面の凸部Ｐ１の位置と、第一の絶縁膜４１の凹部Ｐ２の位置とは、貫通孔６０の深さ方向において互いに異なっている。第二の絶縁膜４２は、図２（ｂ）に示すとおり、第一の絶縁膜４１の形状に倣って形成される。ＣＶＤ法、特にプラズマＣＶＤ法により第一の絶縁膜４１及び第二の絶縁膜４２を形成することで、図２（ｂ）に示すような凹凸形状をより確実に第一の絶縁膜４１及び第二の絶縁膜４２に生じさせることができる。
ここで、上述のように形成される第一の絶縁膜４１及び第二の絶縁膜４２の内部におけるクラックの入り方について説明する。半導体基板ＳＵＢと第一の絶縁膜４１との間の熱膨張係数の違いにより第一の絶縁膜４１の内部にクラックが発生する場合、貫通孔６０のスキャロップの凸部Ｐ１を起点として図２（ｂ）のＣ１の位置にクラックが発生する。第一の絶縁膜４１と第二の絶縁膜４２との間の熱膨張係数の違いにより第二の絶縁膜４２の内部にクラックが発生する場合、第一の絶縁膜４１の凹部Ｐ２を起点として図２（ｂ）のＣ２の位置にクラックが発生する。なお、以下では、Ｃ１の位置に発生したクラックを「クラックＣ１」と称し、Ｃ２の位置に発生下クラックを「クラックＣ２」と称する。
貫通孔６０内側面の凸部Ｐ１と、第一の絶縁膜４１の凹部Ｐ２とが上述のように互いに異なる高さに形成されているため、それぞれを起点として第一の絶縁膜４１及び第二の絶縁膜４２の内部に発生するクラックも互いに異なる高さに発生する。すなわち、第一の絶縁膜４１内部のクラックＣ１の位置と、第二の絶縁膜４２内部のクラックＣ２の位置とは、貫通孔６０の深さ方向において互いに異なっている。
つまり、本実施形態では、図２（ｂ）に示すように、第一の絶縁膜４１の内部に発生したクラックＣ１と第二の絶縁膜４２の内部に発生したクラックＣ２とが繋がらずに不連続である。こうして、本実施形態では、絶縁部材４０が有するクラックが第一の絶縁膜４１にあり、第一の絶縁膜４１にあるクラックは、半導体基板ＳＵＢの第一面と第二面とを結ぶ側面である貫通孔６０の内側面と第二の絶縁膜４２との間に位置している。このため、本実施形態によれば、第一の絶縁膜４１及び第二の絶縁膜４２の内部に第一の絶縁膜４１の半導体基板ＳＵＢの側の表面から第二の絶縁膜４２の貫通電極５０の側の表面にわたって連なって形成されるクラックを抑制することができる。よって、本実施形態によれば、貫通電極５０と半導体基板ＳＵＢとの間の絶縁特性を高く維持することができる。
次に、本実施形態による半導体装置の製造方法について図３及び図４を用いて説明する。図３は、本実施形態による半導体装置の製造方法を示す工程断面図である。図４は、本実施形態による半導体装置の製造方法における貫通孔の内側面及びその周辺を拡大して示す概略断面図である。なお、半導体装置の製造には、公知の半導体製造プロセスが用いられればよい。また、ここでは説明を省略するが、各工程の間には、熱処理や洗浄処理等が必要に応じてなされうる。
まず、図３（ａ）の工程では、半導体基板ＳＵＢを準備し、半導体基板ＳＵＢの第一面側（表面側）にＭＯＳトランジスタ等の半導体素子ＴＲが形成される。半導体基板ＳＵＢには、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等により素子分離膜からなる素子分離部１０が形成される。各半導体素子ＴＲは、素子分離部１０により確定される素子領域に形成され、素子分離部１０によって隣接する半導体素子ＴＲから電気的に分離されうる。
半導体素子ＴＲが形成された半導体基板ＳＵＢの第一面上には、層間絶縁層２０と、その中に配される配線層３０及び電極部ＰＡＤ、並びに配線層３０と半導体素子ＴＲを電気的に接続するためのコンタクトプラグＣＰＬ等の各導電部材が形成される。層間絶縁層２０としては、酸化シリコン、窒化シリコン、酸窒化シリコン等からなる絶縁膜が用いられる。
層間絶縁層２０及び各導電材料は、次のようにして形成することができる。すなわち、層間絶縁層２０として、まず、例えば準常圧ＣＶＤ法によりＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成する。層間絶縁層２０の内部には、半導体素子ＴＲと配線層３０とを接続するために、タングステン等の導電材料が埋め込まれたコンタクトプラグＣＰＬが形成される。配線層３０及び電極部ＰＡＤは、例えば、Ａｌ等の導電材料をスパッタリング法により成膜し、ドライエッチングにより導電材料をパターニングすることで形成される。配線層３０及び電極部ＰＡＤは、互いに電気的に接続されており、工程短縮のために同層で形成するのが好ましいが、別の層で形成してビアで接続しても構わない。なお、配線層３０及び電極部ＰＡＤは、ダマシンプロセス等によりＣｕ等の導電材料で形成することもできる。こうして、半導体基板ＳＵＢの第一面側に、層間絶縁層２０を介して配線層３０及び電極部ＰＡＤを形成する。配線層３０及び電極部ＰＡＤの上層には、さらに層間絶縁層を例えばプラズマＣＶＤ法による酸化シリコン膜で形成し、合わせて層間絶縁層２０を形成する。
この後、図示はしないが、パッケージ技術の一つであるウェハレベル実装を行う場合等には、必要に応じて半導体基板ＳＵＢを薄化してもよい。半導体基板ＳＵＢを薄化する場合には、半導体基板ＳＵＢの第一面側に支持基板を貼り付け、半導体基板ＳＵＢの第二面側からバックグラインド処理を行って半導体基板ＳＵＢを薄化する。より具体的には、支持基板として例えば０．５ｍｍ厚の石英ガラス（不図示）を接着剤（不図示）により半導体基板ＳＵＢの第一面側に貼り合せ、その後、バックグラインド処理により半導体基板ＳＵＢを例えば０．２ｍｍ厚まで薄化する。
次いで、図３（ｂ）の工程では、まず、半導体基板ＳＵＢの第二面側（裏面側）にフォトレジスト（不図示）をパターン形成する。次いで、半導体基板ＳＵＢの第二面側からドライエッチングを行って、貫通孔６０を形成する。
貫通孔６０を形成すべき半導体基板ＳＵＢの領域では、前述のボッシュプロセスを用いて層間絶縁層２０が露出するまで垂直に半導体基板ＳＵＢをエッチングする。半導体基板ＳＵＢのエッチング後、例えばドライエッチングによる異方性エッチングで層間絶縁層２０をエッチングして、貫通孔６０を、電極部ＰＡＤに達するまで延伸形成する。層間絶縁層２０を異方性エッチングするためのドライエッチングには、例えば、ＣＦ４、Ｃ４Ｆ８、Ｏ２、Ａｒ混合ガス系による容量結合型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等を用いることができる。こうして、半導体基板ＳＵＢの第二面の側から半導体基板ＳＵＢ及び層間絶縁層２０を順次開口して、半導体基板ＳＵＢ及び層間絶縁層２０に、電極部ＰＡＤに達する貫通孔６０を形成する。
次いで、図３（ｃ）の工程では、貫通孔６０の内側面及び内底面（電極部ＰＡＤ露出面）を含む半導体基板ＳＵＢの第二面の全面に、第一の絶縁膜４１を形成する。第一の絶縁膜４１としては、酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁性の材料からなる絶縁膜を用いることができる。より具体的には、第一の絶縁膜４１として、例えば成膜温度２００℃のプラズマＣＶＤ法により、酸化シリコンからなる絶縁膜を、半導体基板ＳＵＢの第二面上の膜厚で例えば０．５μｍ形成する。
次いで、図３（ｄ）の工程では、第一の絶縁膜４１の成膜後に第二の絶縁膜４２を形成する。第二の絶縁膜４２としては、第一の絶縁膜４１と同様に、酸化シリコン、窒化シリコン、酸窒化シリコン等の絶縁性の材料からなる絶縁膜を用いることができる。より具体的には、第二の絶縁膜４２として、例えば成膜温度１６０℃のプラズマＣＶＤ法により、酸化シリコンからなる絶縁膜を、半導体基板ＳＵＢ第二面上の膜厚で例えば１μｍ形成する。本実施形態による半導体装置の製造方法は、第二の絶縁膜４２の成膜温度Ｔ２が第一の絶縁膜４１の成膜温度Ｔ１よりも低いことを特徴としている。成膜温度に関する特徴の詳細については後述する。
こうして、貫通孔６０の内側面及び内底面を含む内面に、第一の絶縁膜４１及び第二の絶縁膜４２を順に積層して形成する。
次いで、図３（ｅ）の工程では、例えばエッチバック法により貫通孔６０の内底面（電極部ＰＡＤの露出面）のみが開口するよう、第二の絶縁膜４２及び第一の絶縁膜４１をドライエッチングにより順次除去する。第二の絶縁膜４２及び第一の絶縁膜４１のドライエッチングには、例えば、ＣＦ４、Ｃ４Ｆ８、Ｏ２、Ａｒ混合ガス系による容量結合型ＲＩＥ等を用いることができる。
なお、本実施形態では、電極部ＰＡＤを露出するように貫通孔６０を形成した後に第一の絶縁膜４１及び第二の絶縁膜４２を形成したが、これに限定されるものではない。次のようにして第一の絶縁膜４１及び第二の絶縁膜４２の形成後に貫通孔６０の底部に電極部ＰＡＤを露出させることもできる。すなわち、貫通孔６０を形成する際、貫通孔６０が半導体基板ＳＵＢを貫通するように半導体基板ＳＵＢを開口した後、層間絶縁層２０を一部残した状態で層間絶縁層２０のエッチングを停止する。つまり、電極部ＰＡＤが貫通孔６０底部に露出しない状態で、層間絶縁層２０のエッチングを停止する。次いで、貫通孔６０の内側面及び内底面を含む半導体基板ＳＵＢの第二面の全面に第一の絶縁膜４１及び第二の絶縁膜４２を順に積層して形成する。その後、貫通孔６０の底部の第一の絶縁膜４１及び第二の絶縁膜４２と一緒に層間絶縁層２０をエッチバックにより一括除去する。これにより、貫通孔６０が電極部ＰＡＤに達するように層間絶縁層２０を開口して、貫通孔６０の底部に電極部ＰＡＤを露出する。
次いで、図３（ｆ）の工程では、貫通孔６０の内部に、貫通電極５０を構成する導電材料として、例えば銅やアルミニウム等の金属を埋め込む。これにより、貫通孔６０の内部に埋め込まれた金属からなる貫通電極５０を形成する。貫通電極５０を構成する金属は、例えば、貫通孔６０の内側面及び内底面に銅からなるメタルシード層（不図示）をスパッタリング法で形成した後に、電解メッキ法により銅を結晶成長させて埋め込むことができる。なお、埋め込まれた金属が半導体基板ＳＵＢ中に拡散しないように、第二の絶縁膜４２と貫通電極５０との間に、チタン、タンタル、それらの窒化物等で構成されたバリアメタルが形成されてもよい。
図示はしないが、その後、公知の半導体製造プロセスにより、ソルダーレジスト塗布、はんだボール設置、ダイシング等の工程がなされ、半導体装置の製造が完了する。
ここで、図４を用いて、本実施形態による半導体装置の製造方法における工程毎の、貫通孔６０の内側面に形成される絶縁膜のクラック発生状況について詳述する。
まず、図４（ａ）は、半導体基板ＳＵＢの貫通孔６０の内側面を覆うように第一の絶縁膜４１を成膜温度Ｔ１で形成した直後の貫通孔６０を示す断面模式図である。図４（ａ）は、図３（ｃ）における破線で囲まれた領域Ａ１を示している。図４（ａ）に示すように、スキャロップの凸部Ｐ１を起点としてクラックＣ１が第一の絶縁膜４１の内部を横断するように発生する。第一の絶縁膜４１はＣＶＤ法により形成されるが、スキャロップの形状に沿って膜が成長する結果、第一の絶縁膜４１には、隣接するスキャロップの凸部Ｐ１の大体中間の高さに凹部Ｐ２が生じる。つまり、スキャロップの凸部Ｐ１と第一の絶縁膜４１表面の凹部Ｐ２とは、貫通孔６０の深さ方向で互いに異なる位置に形成される。第一の絶縁膜４１の表面の凹凸は、ＣＶＤ法による成膜の特徴で、図４（ａ）に示すように凸部Ｐ３は比較的なだらかなラウンド形状をしているのに対して、凹部Ｐ２は鋭く落ち窪んだ形状になる。なお、本実施形態では、上述のように第一の絶縁膜４１の成膜温度Ｔ１は２００℃とすることができる。第一の絶縁膜４１の成膜温度Ｔ１は、第二の絶縁膜４２の成膜温度Ｔ２よりも高く設定される。
次に、図４（ｂ）は、第一の絶縁膜４１の成膜後に成膜温度Ｔ２で第二の絶縁膜４２を形成した直後の貫通孔６０を示す断面模式図である。図４（ｂ）は、図３（ｄ）における破線で囲まれた領域Ａ２を示している。図４（ｂ）に示すように、第二の絶縁膜４２について、貫通孔６０の深さ方向の凹凸の位置関係は、第一の絶縁膜４１の凹凸に倣う形でずれは生じない。ただし、上述のように第一の絶縁膜４１の凹部Ｐ２は鋭く落ち窪んだ形状となるため、第一の絶縁膜４１の凹部Ｐ２を起点として、第二の絶縁膜４２の凹部Ｐ４に向けて第二の絶縁膜４２の内部を横断するようにクラックＣ２が発生する。なお、本実施形態では、上述したように第二の絶縁膜４２の成膜温度Ｔ２は１６０℃とすることができる。第二の絶縁膜４２の成膜温度Ｔ２は、第一の絶縁膜４１の成膜温度Ｔ１よりも低く設定される。
一般的に、絶縁膜に生じるクラックは、プロセス中の加熱、冷却に伴う半導体基板と絶縁膜との間の熱膨張係数の違いに起因する。本実施形態のように、Ｔ１＞Ｔ２の関係で処理することで、第一の絶縁膜４１の成膜時に比べて第二の絶縁膜４２の成膜時のほうが半導体基板ＳＵＢの熱変形量が小さくなる。熱変形量の大きい第一の絶縁膜４１の成膜時には、第一の絶縁膜４１の内部にクラックが生じる結果、第一の絶縁膜４１の内部に残留する応力は緩和された状態となる。その後、第二の絶縁膜４２が成膜されるが、第二の絶縁膜４２の成膜時は、第一の絶縁膜４１成膜時に比べて熱変形量が小さい。このため、第二の絶縁膜４２の成膜時には、貫通孔６０のスキャロップ凸部を起点として第一の絶縁膜４１に新たなクラックが発生することが抑制される。その結果、第一の絶縁膜４１及び第二の絶縁膜４２の内部に第一の絶縁膜４１の半導体基板ＳＵＢの側の表面から第二の絶縁膜４２の貫通電極５０の側の表面にわたって連なって形成されるクラックの発生を抑制し、さらには防止することができる。第二の絶縁膜４２の内部に発生したクラックは、第一の絶縁膜４１の内部に発生したクラックとは不連続になっている。
図４（ｃ）は、貫通電極５０の形成後の貫通孔６０を示す断面模式図である。図４（ｃ）は、図３（ｆ）における破線で囲まれた領域Ａ３を示している。本実施形態による半導体装置の製造方法を用いることで、図４（ｃ）に示すように、絶縁部材４０の内部に絶縁部材４０の最下面から最上面にわたって連なって形成されるクラックの発生を抑制又は防止しつつ、貫通電極５０を形成することができる。すなわち、第一の絶縁膜４１及び第二の絶縁膜４２の内部に第一の絶縁膜４１の半導体基板ＳＵＢの側の表面から第二の絶縁膜４２の貫通電極５０の側の表面にわたって連なって形成されるクラックの発生を抑制又は防止しつつ、貫通電極５０を形成できる。これにより、貫通電極５０と半導体基板ＳＵＢとの間の絶縁特性や、貫通電極５０を構成する導電部材の半導体基板ＳＵＢへの拡散防止性能も維持することができる。その結果、半導体装置の歩留まりを高く維持するとともに、長期に渡って信頼性を高く維持することが可能となる。
以上のとおり、本実施形態によれば、絶縁部材４０の内部に絶縁部材４０の最下面から最上面にわたって連なって形成されるクラックの発生が抑制される。このため、本実施形態によれば、貫通電極５０と半導体基板ＳＵＢとの間の絶縁部材４０の絶縁性能が長期的に維持され、歩留まり及び信頼性の高い半導体装置を得ることができる。
［第二実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図５を用いて説明する。図５は、本実施形態による半導体装置の製造方法における貫通孔の内側面及びその周辺を拡大して示す概略断面図である。なお、上記第一実施形態による半導体装置及びその製造方法と同一の構成要素については同一の符号を付し説明を省略し又は簡略にする。
本実施形態による半導体装置の構造は、第一実施形態による半導体装置の構造と同様である。本実施形態が第一実施形態と異なる点は、半導体装置の製造方法において、第一の絶縁膜４１の形成工程と第二の絶縁膜４２の形成工程との間に半導体基板ＳＵＢを加熱する熱処理工程を行うことである。換言すると、本実施形態では、第一の絶縁膜４１及び第二の絶縁膜４２を順に積層する工程が、第一の絶縁膜４１を形成した後、第二の絶縁膜４２を形成する前に、半導体基板ＳＵＢを加熱する工程を含んでいる。よって、本実施形態による半導体装置の製造方法では、第一の絶縁膜４１の形成工程までの工程、及び第二の絶縁膜４２の形成工程以後の工程は、第一実施形態で述べた工程と同様の工程を用いればよい。半導体基板ＳＵＢを加熱する熱処理は、第二の絶縁膜４２を形成する前の第一の絶縁膜４１を加熱するためのものである。また、この熱処理は、第一の絶縁膜４１又は第二の絶縁膜４２の成膜に用いるＣＶＤ装置等の成膜装置で行ってもよいし、例えばランプアニール装置等の各種アニール装置を用いて行うこともできる。
図５を用いて、本実施形態による半導体装置の製造方法における熱処理を含む工程毎の、貫通孔６０の内側面に形成される絶縁膜のクラック発生状況について詳述する。本実施形態では、以下のように、半導体基板ＳＵＢを加熱する工程における熱処理温度Ｔａを、第一の絶縁膜４１の成膜温度Ｔ１及び第二の絶縁膜４２の成膜温度Ｔ２よりも高く設定する。
まず、図５（ａ）は、半導体基板ＳＵＢの貫通孔６０の内側面を覆うように第一の絶縁膜４１を成膜温度Ｔ１で形成した直後の貫通孔６０を示す断面模式図である。図５（ａ）に示すように、第一実施形態と同様、スキャロップの凸部Ｐ１を起点としてクラックＣ１が第一の絶縁膜４１の内部を横断するように発生し、第一の絶縁膜４１表面には凹部Ｐ２が生じる。本実施形態では、第一の絶縁膜４１の成膜温度Ｔ１は、１６０℃とすることができる。
次に、図５（ｂ）は、第一の絶縁膜４１形成後、第二の絶縁膜４２の形成前に熱処理温度Ｔａで熱処理を行って第一の絶縁膜４１を加熱した直後の貫通孔６０を示す断面模式図である。本実施形態では、熱処理温度Ｔａは、２００℃とすることができる。このようにＴａ＞Ｔ１の関係で処理することで、第一の絶縁膜４１の内部に意図的にクラックＣ１ａを新たに誘発させることができる。これにより、第一の絶縁膜４１の潜在するクラック発生個所を減らすとともに、第一の絶縁膜４１の内部応力が緩和される効果を得ることができる。
なお、半導体基板ＳＵＢを加熱する熱処理時の半導体基板ＳＵＢの加熱速度を、第一の絶縁膜４１の成膜時及び後述の第二の絶縁膜４２の成膜時における半導体基板ＳＵＢの加熱速度よりも大きく設定することが好ましい。半導体基板ＳＵＢを加熱する基板加熱速度が大きいほど半導体基板ＳＵＢは急激に熱変形するため、第一の絶縁膜４１にクラックを誘発して第一の絶縁膜４１の内部に残留する応力を緩和する効果が大きくなる。
図５（ｃ）は、第一の絶縁膜４１上に成膜温度Ｔ２で第二の絶縁膜４２を形成した直後の貫通孔６０を示す断面模式図である。図５（ｃ）に示すように、第一実施形態と同様、第一の絶縁膜４１の凹部Ｐ２を起点として、第二の絶縁膜４２の凹部Ｐ４に向けて第二の絶縁膜４２の内部を横断するようにクラックＣ２が発生する。本実施形態では、第二の絶縁膜４２の成膜温度Ｔ２は、第一の絶縁膜４１の成膜温度Ｔ１と同等の１６０℃とすることができる。第一の絶縁膜４１の成膜温度Ｔ１と第二の絶縁膜４２の成膜温度Ｔ２とが同等であっても、本実施形態では、第一の絶縁膜４１の形成後の熱処理温度Ｔａよりも第二の絶縁膜４２の成膜温度Ｔ２を低く設定する。Ｔａ＞Ｔ２の関係で処理することより、熱処理時に比べて第二の絶縁膜４２の成膜時の熱変形量が小さいため、貫通孔６０のスキャロップの凸部Ｐ１を起点として第一の絶縁膜４１から新たに発生するクラックを抑制することが可能となる。その結果、第一の絶縁膜４１及び第二の絶縁膜４２の内部に第一の絶縁膜４１の半導体基板ＳＵＢの側の表面から第二の絶縁膜４２の貫通電極５０の側の表面にわたって連なって形成されるクラックの発生を抑制し、更には防止することができる。第二の絶縁膜４２の内部に発生したクラックは、第一の絶縁膜４１の内部に発生したクラックとは不連続になっている。
また、本実施形態のように、第一の絶縁膜４１の形成工程と第二の絶縁膜４２の形成工程との間に熱処理を別途加えることで、第一の絶縁膜４１の成膜温度Ｔ１と第二の絶縁膜４２の成膜温度Ｔ２とを互いに等しく設定することが可能となる。このように成膜温度を互いに等しく設定することにより、第一の絶縁膜４１と第二の絶縁膜４２とを互いに同一の膜質で形成することができる。つまり、第一の絶縁膜４１の熱膨張係数と第二の絶縁膜４２の熱膨張係数とを互いに等しくすることができる。このため、第一の絶縁膜４１と第二の絶縁膜４２との間の熱膨張係数差によって発生する剥れやクラックを抑制することが可能となる。
なお、本実施形態においても、第一の絶縁膜４１の成膜温度Ｔ１及び第二の絶縁膜４２の成膜温度Ｔ２は、第一実施形態と同様に成膜温度Ｔ１が成膜温度Ｔ２よりも高くなるように設定することができる。つまり、熱処理を行う本実施形態において、第一の絶縁膜４１の成膜温度Ｔ１及び第二の絶縁膜４２の成膜温度Ｔ２は、成膜温度Ｔ１が成膜温度Ｔ２以上になるように設定することができる。
図５（ｄ）は、貫通電極５０の形成後の貫通孔６０を示す断面模式図である。本実施形態による半導体装置の製造方法を用いることによっても、図５（ｄ）に示すように、絶縁部材４０の内部に絶縁部材４０の最下面から最上面にわたって連なって形成されるクラックの発生を抑制又は防止しつつ、貫通電極５０を形成することができる。すなわち、第一の絶縁膜４１及び第二の絶縁膜４２の内部に第一の絶縁膜４１の半導体基板ＳＵＢの側の表面から第二の絶縁膜４２の貫通電極５０の側の表面にわたって連なって形成されるクラックの発生を抑制又は防止しつつ、貫通電極５０を形成できる。これにより、貫通電極５０と半導体基板ＳＵＢとの間の絶縁特性や、貫通電極５０を構成する導電部材の半導体基板ＳＵＢへの拡散防止性能も維持することができる。その結果、半導体装置の歩留まりを高く維持するとともに、長期に渡って信頼性を高く維持することが可能となる。
以上のとおり、本実施形態によれば、絶縁部材４０の内部に絶縁部材４０の最下面から最上面にわたって連なって形成されるクラックの発生が抑制される。このため、本実施形態によれば、貫通電極５０と半導体基板ＳＵＢとの間の絶縁部材４０の絶縁性能が長期的に維持され、歩留まり及び信頼性の高い半導体装置を得ることができる。
なお、本実施形態においても、第一実施形態で説明したように、第一の絶縁膜４１及び第二の絶縁膜４２の形成後に貫通孔６０の底部に電極部ＰＡＤを露出させることもできる。
［変形実施形態］
本発明は、上記実施形態に限らず、種々の変形が可能である。
例えば、上記実施形態では、絶縁部材４０を構成する絶縁膜として第一の絶縁膜４１及び第二の絶縁膜４２の２層を形成する場合を例に説明したが、これに限定されるものではない。絶縁部材４０を構成する絶縁膜として、２層のみならず３層以上の複数層の絶縁膜を形成してもよい。また、複数層の絶縁膜は、互いに同種の絶縁材料からなる絶縁膜であってもよいし、互いに異種の絶縁材料からなる絶縁膜であってもよい。
また、上記実施形態では、ボッシュプロセスにより貫通孔６０を形成する場合を例に説明したが、これに限定されるものではない。ボッシュプロセス以外のエッチングプロセスその他の加工プロセスであっても、貫通孔６０の形成に用いることができる。ボッシュプロセス以外の加工プロセスであっても、貫通孔６０の内側面に凹凸を生じさせるものであれば、上記と同様の効果を得ることができる。
以上では本発明のいくつかの好適な例を示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更され又は調整されうる。
また、本明細書中の各用語は、本発明を説明する目的で用いられたものに過ぎず、その均等物をも含み得、本発明は、その用語の厳密な意味に限定されるものでない。
ＳＵＢ：半導体基板
ＴＲ：半導体素子
ＣＰＬ：コンタクトプラグ
１０：素子分離部
２０：層間絶縁層
３０：配線層
ＰＡＤ：電極部
４０：絶縁部材
４１：第一の絶縁膜
４２：第二の絶縁膜
５０：貫通電極
６０：貫通孔

Claims (15)

  1. 互いに対向する第一面及び第二面を有し、前記第一面と前記第二面とを結ぶ内側面により囲まれた貫通孔が設けられた半導体基板と、
    前記半導体基板の前記第一面の側に形成された半導体素子と、
    前記半導体基板の前記第一面の側に形成された配線層と、
    前記半導体基板の前記貫通孔の中に配され、前記半導体基板を貫通して前記配線層に接続された貫通電極と、
    前記半導体基板の前記内側面と前記貫通電極との間に配された絶縁部材と、を有し、
    前記絶縁部材は、前記半導体基板の前記内側面と前記貫通電極との間に配された第一の絶縁膜と、前記第一の絶縁膜と前記貫通電極との間に配された第二の絶縁膜と、を含み、
    前記絶縁部材が有するクラックが前記第一の絶縁膜にあり、前記クラックは前記第二の絶縁膜と前記内側面の間に位置し、
    前記内側面は、前記貫通孔の深さ方向において凸部と凹部とが交互に繰り返された形状を有し、
    前記第二の絶縁膜は前記第一の絶縁膜の側に、前記内側面の前記凸部に対応した凹部を有することを特徴とする半導体装置。
  2. 前記クラックは、前記内側面の前記凸部と前記第二の絶縁膜の前記凹部との間に位置することを特徴とする請求項１記載の半導体装置。
  3. 前記第一の絶縁膜は前記第二の絶縁膜の側に、前記内側面の前記凹部に対応した凹部を有することを特徴とする請求項２記載の半導体装置。
  4. 前記絶縁部材が有する別のクラックが前記第二の絶縁膜にあり、前記別のクラックは、前記貫通電極と前記第一の絶縁膜の前記凹部との間に位置することを特徴とする請求項３記載の半導体装置。
  5. 前記第二の絶縁膜は前記第一の絶縁膜よりも厚いことを特徴とする請求項４記載の半導体装置。
  6. 前記内側面の前記凸部の位置と、前記第一の絶縁膜の前記第二の絶縁膜の側の前記凹部の位置とが、前記貫通孔の深さ方向において互いに異なっていることを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置。
  7. 前記絶縁部材が有する別のクラックが前記第二の絶縁膜にあり、前記第一の絶縁膜の前記クラックの位置と、前記第二の絶縁膜の前記別のクラックの位置とが、前記貫通孔の深さ方向において互いに異なっていることを特徴とする請求項６記載の半導体装置。
  8. 前記第一の絶縁膜が、酸化シリコン、窒化シリコン及び酸窒化シリコンのうちのいずれかからなり、
    前記第二の絶縁膜が、酸化シリコン、窒化シリコン及び酸窒化シリコンのうちのいずれかからなることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記半導体基板の前記第一面の側に設けられた支持基板をさらに有する請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記半導体装置は固体撮像装置であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 半導体基板の第一面の側に半導体素子を形成する工程と、
    前記半導体基板の前記第一面の側に、層間絶縁層を介して配線層を形成する工程と、
    前記半導体基板の前記第一面に対向する第二面の側から前記半導体基板及び前記層間絶縁層を開口して、前記半導体基板及び前記層間絶縁層に、前記配線層に達する貫通孔を形成する工程と、
    前記貫通孔の内側面に、第一の絶縁膜及び第二の絶縁膜を順に積層する工程と、
    前記第一の絶縁膜及び前記第二の絶縁膜が積層された前記貫通孔の内部に導電材料を埋め込んで、前記導電材料からなる貫通電極を形成する工程とを有し、
    前記第一の絶縁膜及び前記第二の絶縁膜を順に積層する工程が、前記第一の絶縁膜を形成した後、前記第二の絶縁膜を形成する前に、前記半導体基板を加熱する工程を含み、
    前記半導体基板を加熱する工程における加熱速度が、前記第一の絶縁膜及び前記第二の絶縁膜の成膜時における加熱速度よりも大きいことを特徴とする半導体装置の製造方法。
  12. 前記半導体基板を加熱する工程における熱処理の温度が、前記第一の絶縁膜及び前記第二の絶縁膜の成膜温度よりも高いことを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記貫通孔を形成する工程が、
    前記半導体基板を前記貫通孔が貫通するように前記半導体基板を開口する工程と、
    前記第一の絶縁膜及び前記第二の絶縁膜を形成する工程の後に、前記半導体基板を貫通した前記貫通孔が前記配線層に達するように前記層間絶縁層を開口する工程とを含むことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記第一の絶縁膜及び前記第二の絶縁膜を形成する工程が、ＣＶＤ法によりそれぞれ前記第一の絶縁膜及び前記第二の絶縁膜を形成することを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記ＣＶＤ法が、プラズマＣＶＤ法であることを特徴とする請求項１４記載の半導体装置の製造方法。
JP2016231339A 2016-11-29 2016-11-29 半導体装置及びその製造方法 Active JP6808460B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016231339A JP6808460B2 (ja) 2016-11-29 2016-11-29 半導体装置及びその製造方法
US15/800,567 US10388592B2 (en) 2016-11-29 2017-11-01 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016231339A JP6808460B2 (ja) 2016-11-29 2016-11-29 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2018088487A JP2018088487A (ja) 2018-06-07
JP2018088487A5 JP2018088487A5 (ja) 2019-12-26
JP6808460B2 true JP6808460B2 (ja) 2021-01-06

Family

ID=62192831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231339A Active JP6808460B2 (ja) 2016-11-29 2016-11-29 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10388592B2 (ja)
JP (1) JP6808460B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
DE102019107760A1 (de) * 2019-03-26 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
US11973006B2 (en) * 2019-10-11 2024-04-30 Semiconductor Components Industries, Llc Self-aligned contact openings for backside through substrate vias
EP3813101A1 (en) * 2019-10-25 2021-04-28 Ams Ag Method of producing a semiconductor body with a trench, semiconductor body with at least one trench and semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222845A (ja) * 1988-07-12 1990-01-25 Toshiba Corp 半導体装置の製造方法
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
JP3926083B2 (ja) * 2000-03-07 2007-06-06 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP5259197B2 (ja) 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
JP2010161215A (ja) * 2009-01-08 2010-07-22 Sharp Corp 半導体装置及びその製造方法
JP5885904B2 (ja) 2009-08-07 2016-03-16 東京エレクトロン株式会社 半導体装置の製造方法
US8525343B2 (en) * 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
JP2012222141A (ja) 2011-04-08 2012-11-12 Elpida Memory Inc 半導体チップ
US8816505B2 (en) * 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
JP5984134B2 (ja) 2012-05-15 2016-09-06 ローム株式会社 半導体装置およびその製造方法、電子部品
JP6309243B2 (ja) 2013-10-30 2018-04-11 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP6335132B2 (ja) 2015-03-13 2018-05-30 東芝メモリ株式会社 半導体装置、および、半導体装置の製造方法
JP6682327B2 (ja) 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
JP7009111B2 (ja) * 2017-08-17 2022-01-25 キヤノン株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180151475A1 (en) 2018-05-31
JP2018088487A (ja) 2018-06-07
US10388592B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
JP6808460B2 (ja) 半導体装置及びその製造方法
JP6568994B2 (ja) 半導体装置及びその製造方法
KR102275705B1 (ko) 웨이퍼 대 웨이퍼 접합 구조
US8987137B2 (en) Method of fabrication of through-substrate vias
JP4916444B2 (ja) 半導体装置の製造方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
US8481425B2 (en) Method for fabricating through-silicon via structure
JP2007059769A (ja) 半導体装置の製造方法、半導体装置およびウエハ
JP4828537B2 (ja) 半導体装置
CN111834285B (zh) 半导体器件及其制造方法
US10269638B2 (en) Semiconductor apparatus, method of manufacturing the same, and equipment
US20090061620A1 (en) Method of manufacturing a semiconductor device
KR100772251B1 (ko) 반도체 소자의 더미 콘택 및 그 제조 방법
US20180090453A1 (en) Method of manufacturing semiconductor device
US10756133B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
US7951706B2 (en) Method of manufacturing metal interconnection
KR101113327B1 (ko) 관통전극을 갖는 반도체소자 및 그 제조방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
US9401328B2 (en) Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure
TWI421978B (zh) 製造導電線路的方法
KR100485175B1 (ko) 반도체 소자의 금속배선 형성방법
KR100924867B1 (ko) 반도체 소자의 제조 방법
KR20100078775A (ko) 웨이퍼의 휨 방지 방법
CN115172327A (zh) 半导体结构及其形成方法、堆叠结构

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201209

R151 Written notification of patent or utility model registration

Ref document number: 6808460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151