JP2020155591A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020155591A JP2020155591A JP2019052785A JP2019052785A JP2020155591A JP 2020155591 A JP2020155591 A JP 2020155591A JP 2019052785 A JP2019052785 A JP 2019052785A JP 2019052785 A JP2019052785 A JP 2019052785A JP 2020155591 A JP2020155591 A JP 2020155591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- semiconductor
- semiconductor device
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 54
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 53
- 239000011347 resin Substances 0.000 claims description 27
- 229920005989 resin Polymers 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 249
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 42
- 229910052710 silicon Inorganic materials 0.000 description 42
- 239000010703 silicon Substances 0.000 description 42
- 230000003287 optical effect Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000011521 glass Substances 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000008961 swelling Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004451 qualitative analysis Methods 0.000 description 1
- 238000004445 quantitative analysis Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
Abstract
【課題】信頼性の向上が可能な半導体装置を提供する。【解決手段】半導体装置１００は、第１の面Ｐ１と第２の面Ｐ２とを有し、第１の面から第２の面に達する貫通孔１０ｂを有する半導体層１０と、半導体層の第２の面の側に設けられた絶縁層１２と、絶縁層の中に設けられた第１の導電層１４と、半導体層の第１の面の側及び貫通孔の中に設けられた酸化シリコン層１６と、半導体層の第１の面の側及び貫通孔の中に設けられ、半導体層との間に酸化シリコン層を挟む窒化シリコン層１８と、半導体層の第１の面の側及び貫通孔の中に設けられ、半導体層との間に、酸化シリコン層及び窒化シリコン層とを挟み、第１の導電層に電気的に接続された第２の導電層２０と、を備える。【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
半導体チップの表面に形成された素子に対し、半導体チップの裏面側から電気的な接続を得るために、シリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）が用いられる。ＴＳＶを用いることにより、例えば、半導体チップを回路基板に実装する際に要する実装面積が縮小できる。したがって、回路基板の小型化が実現できる。
ＴＳＶを用いるために、例えば、半導体チップのシリコン層に設けられる貫通孔や、ＴＳＶとシリコン層とを絶縁するための絶縁層等の新たな構造が追加される。新たな構造の追加により、半導体チップの信頼性が劣化しないことが要請される。
本発明が解決しようとする課題は、信頼性の向上が可能な半導体装置を提供することにある。
本発明の一態様の半導体装置は、第１の面と第２の面とを有し、前記第１の面から前記第２の面に達する貫通孔を有する半導体層と、前記半導体層の前記第２の面の側に設けられた絶縁層と、前記絶縁層の中に設けられた第１の導電層と、前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられた酸化シリコン層と、前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられ、前記半導体層との間に前記酸化シリコン層を挟む窒化シリコン層と、前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられ、前記半導体層との間に、前記酸化シリコン層及び前記窒化シリコン層とを挟み、前記第１の導電層に電気的に接続された第２の導電層と、を備える。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、走査型電子顕微鏡（Ｓｃａｎｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体装置を構成する部材の厚さの大小関係の測定には、例えば、３次元アトムプローブを用いることが可能である。
実施形態の半導体装置は、第１の面と第２の面とを有し、第１の面から第２の面に達する貫通孔を有する半導体層と、半導体層の第２の面の側に設けられた絶縁層と、絶縁層の中に設けられた第１の導電層と、半導体層の第１の面の側及び貫通孔の中に設けられた酸化シリコン層と、半導体層の第１の面の側及び貫通孔の中に設けられ、半導体層との間に酸化シリコン層を挟む窒化シリコン層と、半導体層の第１の面の側及び貫通孔の中に設けられ、半導体層との間に、酸化シリコン層及び窒化シリコン層とを挟み、第１の導電層に電気的に接続された第２の導電層と、を備える。
図１は、実施形態の半導体装置の模式断面図である。実施形態の半導体装置は、ＴＳＶ構造を有する光センサ１００である。半導体層の一方の面の側に設けられたセンサ領域に、半導体層の他方の面の側から電気的な接続を得るためにＴＳＶ構造が設けられる。
図２は、実施形態の半導体装置の一部の拡大模式断面図である。図２は、光センサ１００のＴＳＶ構造（図１中、点線の枠で囲まれる領域）の断面図である。
光センサ１００は、シリコン層１０（半導体層）、絶縁層１２、パッド層１４（第１の導電層）、酸化シリコン層１６、窒化シリコン層１８、配線層２０（第２の導電層）、保護樹脂層２２（第１の樹脂層）、ガラス基板２４（透明基板）、接着層２６（第２の樹脂層）、カラーフィルタ２８、はんだボール３０、及び、空洞３２を有する。シリコン層１０は、フォトダイオード１０ａと貫通孔１０ｂを有する。
シリコン層１０は、第１の面（Ｐ１）と第２の面（Ｐ２）を有する。シリコン層１０は半導体層の一例である。
シリコン層１０の第１の面Ｐ１の側には、フォトダイオード１０ａが形成される。フォトダイオード１０ａは、シリコン層１０の中に形成されたｐｎ接合を含む。
シリコン層１０には、第１の面Ｐ１から第２の面Ｐ２に貫通する貫通孔１０ｂが設けられる。貫通孔１０ｂを用いてＴＳＶ構造が形成される。
シリコン層１０は、例えば、単結晶シリコンである。シリコン層１０の厚さは、例えば、５０μｍ以上１００μｍ以下である。
フォトダイオード１０ａとガラス基板２４との間には、カラーフィルタ２８が設けられる。カラーフィルタ２８は、例えば、樹脂で形成される。フォトダイオード１０ａとカラーフィルタ２８は、光センサ１００のセンサ領域を構成する。
絶縁層１２は、シリコン層１０とガラス基板２４との間に設けられる。絶縁層１２中には、例えば、センサ領域に接続される図示しない多層配線層が形成される。絶縁層１２は、例えば、酸化シリコンである。
パッド層１４は、絶縁層１２の中に設けられる。パッド層１４は、例えば、センサ領域に接続される図示しない多層配線層に接続される。
パッド層１４は、例えば、金属である。パッド層１４は、例えば、アルミニウム合金である。
酸化シリコン層１６は、シリコン層１０の第１の面Ｐ１の側、及び、貫通孔１０ｂの中に設けられる。酸化シリコン層１６は、シリコン層１０の上に形成される。酸化シリコン層１６は、例えば、シリコン層１０に接する。酸化シリコン層１６は、シリコン層１０と配線層２０との間を電気的に絶縁する機能を有する。
酸化シリコン層１６は、例えば、プラズマ成膜装置を用いて形成される膜である。酸化シリコン層１６は、例えば、２５０℃以下の成膜温度で形成された膜である。酸化シリコン層１６の厚さ（図２中のｄ１）は、例えば、２μｍ以上５μｍ以下である。
窒化シリコン層１８は、シリコン層１０の第１の面Ｐ１の側、及び、貫通孔１０ｂの中に設けられる。窒化シリコン層１８は、シリコン層１０との間に酸化シリコン層１６を挟む。窒化シリコン層１８は、酸化シリコン層１６の上に形成される。窒化シリコン層１８は、例えば、酸化シリコン層１６に接する。窒化シリコン層１８は、水分の通過を阻止する機能を有する。
窒化シリコン層１８は、例えば、プラズマ成膜装置を用いて形成される膜である。窒化シリコン層１８は、例えば、２５０℃以下の成膜温度で形成された膜である。窒化シリコン層１８の厚さ（図２中のｄ２）は、例えば、酸化シリコン層１６の厚さよりも薄い。窒化シリコン層１８の厚さは、例えば、０．１μｍ以上１μｍ以下である。
保護樹脂層２２が窒化シリコン層１８と接する部分の窒化シリコン層１８の厚さ（図２中のｄ３）は、例えば、配線層２０が窒化シリコン層１８に接する部分の窒化シリコン層１８の厚さ（図２中のｄ２）よりも薄い。
配線層２０は、シリコン層１０の第１の面Ｐ１の側、及び、貫通孔１０ｂの中に設けられる。配線層２０は、シリコン層１０との間に、酸化シリコン層１６、及び、窒化シリコン層１８を挟む。配線層２０は、例えば、窒化シリコン層１８の上に形成される。配線層２０は、例えば、窒化シリコン層１８に接する。
配線層２０は、パッド層１４に電気的に接続される。配線層２０は、ＴＳＶ構造を構成する。
配線層２０は、例えば、金属である。配線層２０は、例えば、銅（Ｃｕ）、金（Ａｇ）、及び、銀（Ａｇ）から選ばれる少なくとも一つの金属元素を含む。配線層２０は、例えば、銅（Ｃｕ）である。配線層２０は、例えば、電解めっき法を用いて形成される銅（Ｃｕ）である。
配線層２０の厚さ（図２中のｄ４）は、例えば、５μｍ以上２０μｍ以下である。
保護樹脂層２２は、シリコン層１０の第１の面Ｐ１の側に設けられる。保護樹脂層２２は、シリコン層１０との間に、酸化シリコン層１６、窒化シリコン層１８、及び、配線層２０を挟む。保護樹脂層２２は配線層２０の上に形成される。
保護樹脂層２２は、配線層２０を保護する機能を有する。保護樹脂層２２は、樹脂である。保護樹脂層２２は、例えば、ソルダーレジストである。
はんだボール３０は、保護樹脂層２２の開口部に設けられる。はんだボール３０は、配線層２０に接する。はんだボール３０は、光センサ１００を回路基板に実装する機能を有する。
ガラス基板２４は、シリコン層１０の第２の面Ｐ２の側に設けられる。ガラス基板２４は、シリコン層１０との間に絶縁層１２を挟む。ガラス基板２４は透明基板の一例である。
ガラス基板２４と、フォトダイオード１０ａとの間には空洞３２が設けられる。ガラス基板２４は、光センサ１００の外部からの光を透過し、透過した光がカラーフィルタ２８を介してフォトダイオード１０ａに照射されるようにする。
ガラス基板２４の厚さは、例えば、２５０μｍ以上４５０μｍ以下である。
接着層２６は、ガラス基板２４と絶縁層１２との間に設けられる。接着層２６は、ガラス基板２４と絶縁層１２とを接着する機能を有する。例えば、ガラス基板２４と絶縁層１２との間で、接着層２６の設けられない部分が空洞３２となる。
接着層２６は、例えば、樹脂の接着剤である。接着層２６の厚さは、例えば、３０μｍ以上８０μｍ以下である。
次に、実施形態の半導体装置の製造方法について説明する。実施形態の半導体装置の製造方法は、ＴＳＶ構造を有する光センサ１００の製造方法である。
図３、図４、図５、図６、図７、図８、図９、図１１、図１２は、実施形態の半導体装置の製造方法を示す模式断面図である。図３、図４、図５、図６、図７、図８、図９、図１１、図１２は、光センサ１００のＴＳＶ構造の断面図である。
最初に、シリコン層１０に公知の製造方法を用いて、フォトダイオード１０ａを形成する。さらに、シリコン層１０の上に、絶縁層１２、パッド層１４、図示しないトランジスタや多層配線層、カラーフィルタ２８等を形成する。その後、接着層２６を用いて、ガラス基板２４を絶縁層１２に接着する。
次に、シリコン層１０の第１の面Ｐ１側、すなわちガラス基板２４の反対側から、シリコン層１０を所望の厚さまで研削する。その後、シリコン層１０の第１の面Ｐ１側に、公知のリソグラフィ法を用いてパターニングされたレジスト層５０を形成する（図３）。
次に、レジスト層５０をマスクに反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）を行い、シリコン層１０及び絶縁層１２に貫通孔１０ｂを形成する（図４）。貫通孔１０ｂは、パッド層１４に達する。貫通孔１０ｂの直径は、例えば、５０μｍ以上１００μｍ以下である。
次に、レジスト層５０を剥離した後、シリコン層１０の上、及び、貫通孔１０ｂの中に酸化シリコン層１６を形成する。酸化シリコン層１６は、例えば、プラズマ成膜装置を用いて形成する。酸化シリコン層１６は、例えば、２５０℃以下の成膜温度で形成する。
次に、酸化シリコン層１６の上、及び、貫通孔１０ｂの中に窒化シリコン層１８を形成する（図５）。窒化シリコン層１８は、例えば、プラズマ成膜装置を用いて形成する。酸化シリコン層１６は、例えば、２５０℃以下の成膜温度で形成する。
次に、窒化シリコン層１８の上に、公知のリソグラフィ法を用いてパターニングされたレジスト層５１を形成する（図６）。レジスト層５１は、貫通孔１０ｂの内部に開口部を有するように形成される。
次に、レジスト層５１をマスクに、貫通孔１０ｂの底に形成された窒化シリコン層１８及び酸化シリコン層１６を、例えば、ＲＩＥにより除去する（図７）。貫通孔１０ｂの底に、パッド層１４が露出する。
次に、レジスト層５１を剥離する（図８）。
次に、窒化シリコン層１８の上に、図示しないチタン膜と銅膜を、例えば、スパッタ法により形成する。チタン膜と銅膜は、配線層２０を電解めっき法で形成する際のシード膜となる。次に、チタン膜と銅膜の上に、パターニングされたレジスト層５２を形成する（図９）。
次に、レジスト層５２に覆われていないチタン膜と銅膜の上に、配線層２０を電解めっき法により形成する（図１０）。
次に、レジスト層５２を剥離する（図１１）。
次に、レジスト層５２に覆われていたチタン膜と銅膜をウェットエッチングにより除去する（図１２）。このウェットエッチングの際に、窒化シリコン層１８の表面の一部が除去される。
その後、パターニングされた保護樹脂層２２を形成する。次に、保護樹脂層２２から露出した配線層２０の上に、はんだボール３０を形成する。
以上の製造方法により、図１に示す光センサ１００が形成される。
以下、実施形態の半導体装置の作用及び効果について説明する。
半導体チップの表面に形成された素子に対し、半導体チップの裏面側から電気的な接続を得るために、シリコン貫通電極が用いられる。ＴＳＶを用いることにより、例えば、半導体チップを回路基板に実装する際に要する実装面積が縮小できる。したがって、回路基板の小型化が実現できる。
ＴＳＶを用いるために、例えば、半導体チップのシリコン層に設けられる貫通孔や、ＴＳＶとシリコン層とを絶縁するための絶縁層等の新たな構造が追加される。新たな構造の追加により、半導体チップの信頼性が劣化しないことが要請される。
図１３は、比較形態の半導体装置の一部の拡大模式断面図である。比較形態の半導体装置は、光センサである。図１３は、比較形態の光センサのＴＳＶ構造の断面図である。図１３は、図２に対応する断面図である。
比較形態の光センサは、窒化シリコン層１８を備えない点以外は、実施形態の光センサ１００と同様である。
図１４は、比較形態の半導体装置の信頼性試験の不良個所のＳＥＭ写真である。図１４は、図１３のＡＡ’断面に相当する。
図１４は、比較形態の光センサの高温高湿保存試験（ＴＨＳ試験）の不良個所を示している。図１４に示すように、シリコン層１０と配線層２０との間の酸化シリコン層１６にクラックが生じている。
クラックは、酸化シリコン層１６が水分を吸収して膨潤することで発生したと推測できる。例えば、配線層２０の下の酸化シリコン層１６は、配線層２０が水分の通過を阻止するため、膨潤が小さいと考えられる。一方、配線層２０がない部分では酸化シリコン層１６が吸収する水分量が比較的大きくなり膨潤が大きくなると考えられる。酸化シリコン層１６の膨潤の程度の差が生じることで、大きな応力が発生し、クラックが発生すると考えられる。
比較形態の光センサでは、実施形態の光センサ１００と同様に、ガラス基板２４と絶縁層１２を接着する樹脂の接着層２６が、酸化シリコン層１６の形成前に形成されている。接着層２６の樹脂の耐熱温度は、例えば、２５０℃以下と低い。このため、酸化シリコン層１６は、例えば、２５０℃以下の成膜温度で形成される。酸化シリコン層１６は、２００℃以下の成膜温度で形成されることが好ましい。
２５０℃以下の成膜温度で形成される酸化シリコン層１６は、例えば、２５０℃より高い温度で形成される酸化シリコン層に比較して、稠密度が低く、吸湿性が高い。このため、光センサの高温高湿保存試験に対する耐性が低くなる。
実施形態の光センサ１００は、酸化シリコン層１６の上に、水分の阻止能が高い窒化シリコン層１８を備える。酸化シリコン層１６の上に、窒化シリコン層１８を設けることにより、水分の透過が抑制され、酸化シリコン層１６の膨潤が抑制される。したがって、高温高湿保存試験に対する耐性が高くなる。よって、光センサ１００の信頼性が向上する。
窒化シリコン層１８の厚さ（図２中のｄ２）は酸化シリコン層１６の厚さ（図２中のｄ１）よりも薄いことが好ましい。窒化シリコン層１８の厚さが厚くなりすぎると、成膜時間が長くなり、製造コストが増大する。
窒化シリコン層１８の厚さは、０．１μｍ以上１μｍ以下であることが好ましい。上記範囲を下回ると、水分の阻止能が不足するおそれがある。上記範囲を上回ると、製造コストが増大する。
酸化シリコン層１６の厚さ（図２中のｄ１）は、２μｍ以上５μｍ以下であることが好ましい。上記範囲を下回ると、シリコン層１０と配線層２０との間の絶縁耐性が不足するおそれがある。上記範囲を上回ると、製造コストが増大する。
保護樹脂層２２が窒化シリコン層１８と接する部分の窒化シリコン層１８の厚さ（図２中のｄ３）は、例えば、配線層２０が窒化シリコン層１８に接する部分の厚さ（図２中のｄ２）よりも薄いことが好ましい。言い換えれば、配線層２０が窒化シリコン層１８に接する部分の厚さは、保護樹脂層２２が窒化シリコン層１８と接する部分の窒化シリコン層１８の厚さよりも厚いことが好ましい。配線層２０の下の窒化シリコン層１８を厚くすることで、例えば、配線層２０に含まれる銅（Ｃｕ）のシリコン層１０への拡散を抑制できる。
以上、実施形態の半導体装置によれば、窒化シリコン層１８を備えることで、信頼性の向上が可能な半導体装置を実現できる。
実施形態では、半導体層がシリコン層１０である場合を例に説明したが、シリコン以外の半導体で形成される半導体層を用いることも可能である。
実施形態では、ガラス基板２４とフォトダイオード１０ａとの間に空洞３２が設けられる場合を、例に説明したが、ガラス基板２４とフォトダイオード１０ａとの間に空洞３２を設けない構成とすることも可能である。
また、実施形態では、半導体装置が光センサである場合を例に説明したが、光センサ以外の半導体装置にも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ シリコン層（半導体層）
１０ａ フォトダイオード
１０ｂ 貫通孔
１２ 絶縁層
１４ パッド層（第１の導電層）
１６ 酸化シリコン層
１８ 窒化シリコン層
２０ 配線層（第２の導電層）
２２ 保護樹脂層（第１の樹脂層）
２４ ガラス基板（透明基板）
２６ 接着層（第２の樹脂層）
２８ カラーフィルタ
３２ 空洞
１００ 光センサ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面
１０ａ フォトダイオード
１０ｂ 貫通孔
１２ 絶縁層
１４ パッド層（第１の導電層）
１６ 酸化シリコン層
１８ 窒化シリコン層
２０ 配線層（第２の導電層）
２２ 保護樹脂層（第１の樹脂層）
２４ ガラス基板（透明基板）
２６ 接着層（第２の樹脂層）
２８ カラーフィルタ
３２ 空洞
１００ 光センサ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面
Claims (9)
- 第１の面と第２の面とを有し、前記第１の面から前記第２の面に達する貫通孔を有する半導体層と、
前記半導体層の前記第２の面の側に設けられた絶縁層と、
前記絶縁層の中に設けられた第１の導電層と、
前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられた酸化シリコン層と、
前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられ、前記半導体層との間に前記酸化シリコン層を挟む窒化シリコン層と、
前記半導体層の前記第１の面の側及び前記貫通孔の中に設けられ、前記半導体層との間に、前記酸化シリコン層及び前記窒化シリコン層とを挟み、前記第１の導電層に電気的に接続された第２の導電層と、
を備える半導体装置。 - 前記第２の導電層は銅（Ｃｕ）を含む請求項１記載の半導体装置。
- 前記窒化シリコン層の厚さは前記酸化シリコン層の厚さよりも薄い請求項１又は請求項２記載の半導体装置。
- 前記酸化シリコン層は２５０℃以下の温度で形成された層である請求項１ないし請求項３いずれか一項記載の半導体装置。
- 前記半導体層の前記第１の面の側に設けられ、前記半導体層との間に、前記酸化シリコン層、前記窒化シリコン層、及び、前記第２の導電層とを挟む第１の樹脂層と、を更にそなえる請求項１ないし請求項４いずれか一項記載の半導体装置。
- 前記第１の樹脂層が前記窒化シリコン層と接する部分の前記窒化シリコン層の厚さは、前記第２の導電層が前記窒化シリコン層に接する部分の前記窒化シリコン層の厚さよりも薄い請求項５記載の半導体装置。
- 前記半導体層の前記第２の面の側に設けられた透明基板と、前記透明基板と前記絶縁層との間に設けられた第２の樹脂層と、を更に備える請求項１ないし請求項６いずれか一項記載の半導体装置。
- 前記半導体層の前記第２の面に設けられたフォトダイオードを、更に備え、前記透明基板と前記フォトダイオードの間には空洞が存在する請求項７記載の半導体装置。
- 前記透明基板と前記フォトダイオードの間に設けられたカラーフィルタを、更に備える請求項８記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019052785A JP2020155591A (ja) | 2019-03-20 | 2019-03-20 | 半導体装置 |
| US16/571,585 US11101388B2 (en) | 2019-03-20 | 2019-09-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019052785A JP2020155591A (ja) | 2019-03-20 | 2019-03-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020155591A true JP2020155591A (ja) | 2020-09-24 |
Family
ID=72514770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019052785A Pending JP2020155591A (ja) | 2019-03-20 | 2019-03-20 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11101388B2 (ja) |
| JP (1) | JP2020155591A (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2009016406A (ja) * | 2007-06-30 | 2009-01-22 | Zycube:Kk | 貫通導電体を有する半導体装置およびその製造方法 |
| JP2010161215A (ja) * | 2009-01-08 | 2010-07-22 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011071239A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013140916A (ja) * | 2012-01-06 | 2013-07-18 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
| JP2013207067A (ja) * | 2012-03-28 | 2013-10-07 | Jsr Corp | 半導体装置、及びその製造方法 |
| JP2015135938A (ja) * | 2013-12-19 | 2015-07-27 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2018088487A (ja) * | 2016-11-29 | 2018-06-07 | キヤノン株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3745257B2 (ja) | 2001-08-17 | 2006-02-15 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
| JP2003068850A (ja) | 2001-08-29 | 2003-03-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| US7192891B2 (en) * | 2003-08-01 | 2007-03-20 | Samsung Electronics, Co., Ltd. | Method for forming a silicon oxide layer using spin-on glass |
| JP6276151B2 (ja) | 2014-09-17 | 2018-02-07 | 東芝メモリ株式会社 | 半導体装置 |
| TWI692859B (zh) * | 2015-05-15 | 2020-05-01 | 日商新力股份有限公司 | 固體攝像裝置及其製造方法、以及電子機器 |
| KR102450580B1 (ko) * | 2017-12-22 | 2022-10-07 | 삼성전자주식회사 | 금속 배선 하부의 절연층 구조를 갖는 반도체 장치 |
-
2019
- 2019-03-20 JP JP2019052785A patent/JP2020155591A/ja active Pending
- 2019-09-16 US US16/571,585 patent/US11101388B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311584A (ja) * | 2006-05-19 | 2007-11-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2009016406A (ja) * | 2007-06-30 | 2009-01-22 | Zycube:Kk | 貫通導電体を有する半導体装置およびその製造方法 |
| JP2010161215A (ja) * | 2009-01-08 | 2010-07-22 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2011071239A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013140916A (ja) * | 2012-01-06 | 2013-07-18 | Toppan Printing Co Ltd | 半導体装置及びその製造方法 |
| JP2013207067A (ja) * | 2012-03-28 | 2013-10-07 | Jsr Corp | 半導体装置、及びその製造方法 |
| JP2015135938A (ja) * | 2013-12-19 | 2015-07-27 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2018088487A (ja) * | 2016-11-29 | 2018-06-07 | キヤノン株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200303566A1 (en) | 2020-09-24 |
| US11101388B2 (en) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107112297B (zh) | 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法 | |
| US8319115B2 (en) | Wiring board and manufacturing method thereof | |
| US8926714B2 (en) | Heat dissipating substrate and method of manufacturing the same | |
| TWI221664B (en) | Structure of chip package and process thereof | |
| JP4799542B2 (ja) | 半導体パッケージ | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| JP5178569B2 (ja) | 固体撮像装置 | |
| US9924596B2 (en) | Structural body and method for manufacturing same | |
| JP2005235860A (ja) | 半導体装置及びその製造方法 | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| US10978417B2 (en) | Wiring structure and method for manufacturing the same | |
| JP2018085412A (ja) | 貫通電極基板及びその製造方法 | |
| JP2020155591A (ja) | 半導体装置 | |
| US10418296B2 (en) | Semiconductor chip package structure and packaging method therefor | |
| TWI764189B (zh) | 包括內埋式半導體裝置的基板結構及其製造方法 | |
| JP2009064914A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007036164A (ja) | 薄膜電子部品の製造方法 | |
| JP2005260079A (ja) | 半導体装置及びその製造方法 | |
| US20240047321A1 (en) | Integrated fan-out package and method of making same | |
| US20170170099A1 (en) | Interposer structure and manufacturing method thereof | |
| JP2009218469A (ja) | 半導体装置およびその製造方法 | |
| JP2020088105A (ja) | パッケージ基板及び電子機器 | |
| JP4957835B2 (ja) | 薄膜電子部品及び薄膜電子部品の製造方法 | |
| JP2022170149A (ja) | 多層配線基板、複合配線基板、パッケージ化デバイス、及び多層配線基板の製造方法 | |
| JP4364848B2 (ja) | 薄膜電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230110 |