JP4795102B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4795102B2
JP4795102B2 JP2006123631A JP2006123631A JP4795102B2 JP 4795102 B2 JP4795102 B2 JP 4795102B2 JP 2006123631 A JP2006123631 A JP 2006123631A JP 2006123631 A JP2006123631 A JP 2006123631A JP 4795102 B2 JP4795102 B2 JP 4795102B2
Authority
JP
Japan
Prior art keywords
insulating layer
hole
electrode
semiconductor substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006123631A
Other languages
English (en)
Other versions
JP2007294821A (ja
Inventor
英之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006123631A priority Critical patent/JP4795102B2/ja
Publication of JP2007294821A publication Critical patent/JP2007294821A/ja
Application granted granted Critical
Publication of JP4795102B2 publication Critical patent/JP4795102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、貫通電極付き配線基板およびその製造方法に関する。
これまでイメージセンサーなどの光学素子のパッケージに使用されていたワイヤーボンディングに代わり、最近、素子との接続に図3に示すような貫通電極を用いたウエハレベルパッケージが提案されてきている。
画像素子などのデバイス(不図示)が一方の面(図3においては下面)上に配してある半導体(例えばSi)基板102に貫通孔105を配してなる配線基板101を作製するためには、図3に示すように、まず、第一絶縁層103を介して設けられた電極104を備える半導体基板102の他方の面(図3においては上面)側から貫通孔105をデバイス形成面の電極(I/Oパッド)104が露呈するまで形成する。次いで、半導体基板102と絶縁を取るために基板表面、貫通孔105の内側壁に絶縁層106を形成する。次いで、内側壁への絶縁層形成時に一緒に形成された電極(孔底面)上の絶縁層を除去し、最後に電極104と電気的に接続された導電層107を形成する。
しかしながら、図3(a)に示すように、貫通孔105が半導体基板102に垂直に電極104まで形成された場合には、メッキなどで導電層107の形成を行った際に、開口部付近で配線107の断線は起こりにくいが、絶縁層106が薄いためリークの原因となり、高抵抗値不良が生じやすくなる[図3(a)のリーク部(●印の箇所)と表示した部分を参照]。
また、図3(b)に示すように、貫通孔が垂直に形成され、その孔形状に対し絶縁材料も同様に垂直に形成されている場合、すなわち、孔開口部が垂直に形成されているような形状をしている場合には、導電材料を形成する際、その開口部付近において導電材料が薄くなり、導通不良や断線などの短絡を起こしやすくなるという問題がある[図3(b)の断線部(●印の箇所)と表示した部分を参照]。
このような問題を解決するために、貫通電極の形成法の一つとして、特許文献1に記載の方法がある。この方法は、図4(a)および図4(b)に示すように、Si基板202に形成された貫通孔205が開口から先細りになるような構造を採用することによって、絶縁部材206や導電部材(不図示)を孔内に形成しやすくしたものである。
図4(c)および図4(d)に示すように、貫通孔205の内側壁に絶縁層206を形成した後、孔底面に形成された絶縁層のみを除去しようとする場合には、ドライエッチング法の一つである垂直加工性の良い異方性エッチング法を行うが、貫通孔205の形状が電極204面に正テーパーをなす場合には、貫通孔205の内側壁にある絶縁層206に
対しても、貫通孔205以外の部分にある絶縁層206と同様に、エッチング種であるイオンの入射が基板に対し垂直成分(I1、I2、I3)だけとなる。これにより、側壁面の絶縁層がエッチングされやすくなるため、図4(d)に示すように、絶縁層が無くなったり、あるいは薄くなったりする。このような状態にある絶縁層206上に導電層(不図示)を設けてなる配線基板201においては、半導体基板202と導電層(不図示)からなる貫通電極との間の電気的な絶縁が不安定になったり、あるいは全く絶縁が取れなくなる虞があった。
特開2003−318178号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、貫通電極の開口部付近における絶縁不良や接触不良などがなく、貫通電極の電気的な安定性を向上させた配線基板を提供することを第一の目的とする。また、本発明は、貫通孔の開口部付近において、短絡が発生しないように貫通電極を形成できる配線基板の製造方法を提供することを第二の目的とする。
本発明の請求項1に記載の配線基板は、半導体基板の一方の面に第一絶縁層を介して配された電極と、前記半導体基板の他方の面側から前記電極が露呈するように配された貫通孔と、少なくとも前記貫通孔の内壁面および開口部周辺に配された第二絶縁層と、前記第二絶縁層上に配され、前記電極と電気的に接続される導電層と、を備え、前記貫通孔の内壁面と、前記半導体基板の一方の面および他方の面とが垂直をなし、前記貫通孔の開口部周辺に位置する前記第二絶縁層は、その表面がテーパーをなしていることを特徴とする。
本発明の請求項2に記載の配線基板は、請求項1において、前記第二絶縁層において、前記テーパーをなす傾斜部は、その他の平坦面に対して45〜90°の範囲内にあることを特徴とする。
本発明の請求項3に記載の配線基板は、請求項1において、前記半導体基板の他方の面側に、機能素子が設けられていることを特徴とする。
本発明の請求項4に記載の配線基板の製造方法は、半導体基板の一方の面に第一絶縁層を介して電極を形成する第一工程と、前記半導体基板の他方の面側から前記電極が露呈するように、該半導体基板を、該半導体基板の一方の面および他方の面に対して、垂直に貫通する貫通孔を形成する第二工程と、少なくとも前記貫通孔の内壁面および開口部周辺に第二絶縁層を形成する第三工程と、前記貫通孔の開口部周辺に位置する前記第二絶縁層に、テーパーを形成する第四工程と、前記第二絶縁層のうち、前記貫通孔の底面を覆う部分を除去する第五工程と、前記第二絶縁層上に導電層を形成し、該導電層を前記電極と電気的に接続する第六工程と、を備えることを特徴とする。
本発明の請求項5に記載の配線基板の製造方法は、請求項4において、前記第三工程において、前記貫通孔の孔底面よりも、開口部周辺に形成される第二絶縁層の厚さを厚く形成することを特徴とする。
本発明では、貫通孔の開口部周辺に位置する第二絶縁層に、テーパーを形成することにより、この第二絶縁層上に配される導電層は貫通孔の開口部周辺でも所定の厚さが確保される。ゆえに、貫通孔の開口部周辺においても確実に、第二絶縁層を介して導電層が配置された構成が得られるので、絶縁不良や接触不良などの発生が防止され、ひいては、貫通電極の電気的な安定性を向上させた配線基板を提供することができる。
また、本発明では、貫通孔の開口部周辺に位置する第二絶縁層にテーパーを形成する工程を備えたことにより、次工程においてその上に導電層を形成する際に、貫通孔の開口部付近においても所定の厚さを有する導電層を安定して作製できる。ゆえに、本発明は、短絡が発生しないように、かつ、高い歩留まりで貫通電極を作製可能な配線基板の製造方法をもたらす。
以下、本発明に係る配線基板の一実施形態を図面に基づいて説明する。
図1は、本発明に係る配線基板の一例を示す断面図である。
この配線基板1は、半導体基板2の一方の面に第一絶縁層3を介して配された電極4と、半導体基板2の他方の面側から電極4が露呈するように配された貫通孔5と、少なくとも貫通孔5の内壁面および開口部周辺に配された第二絶縁層6と、第二絶縁層6上に配され、電極4と電気的に接続される導電層7と、を備える。
つまり、かかる構成の配線基板1においては、半導体基板2の一方の面から他方の面に向かう貫通孔5が形成され、この貫通孔5に第二絶縁層6を介して導電層7が形成されることより貫通電極が形成されている。
そして、本発明の配線基板1では、前記貫通孔5の開口部周辺に位置する第二絶縁層6は、その表面がテーパー8をなしていることを特徴とする。後述するような方法により製造されることで、開口部周辺に位置する第二絶縁層6のみにテーパー8を設けた構造となるため、その上に設けられる導電層7も同様にテーパー8aをもつ形態となる。ゆえに、このような導電層7からなる貫通電極は、その開口部付近における断線不良や絶縁不良による高抵抗化などの問題が解消される。その結果、貫通電極は電気的な安定性に優れたものとなる。
その際、前記テーパー8をなす傾斜部は、その他の平坦面に対してなす角度θが45〜90°の範囲内にあることが好ましい。傾斜部を45〜90°とすることで絶縁不良や接触不良をより確実に防止することができる。その結果、貫通電極の電気的な安定性をより優れたものとすることができる。
本発明に係る配線基板の製造方法は、半導体基板2の一方の面に第一絶縁層3を介して電極4を形成する第一工程と、前記半導体基板2の他方の面側から前記電極4が露呈するように貫通孔5を形成する第二工程と、少なくとも前記貫通孔5の内壁面および開口部周辺に第二絶縁層6を形成する第三工程と、前記貫通孔5の開口部周辺に位置する前記第二絶縁層6に、テーパー8を形成する第四工程と、前記第二絶縁層6のうち、前記貫通孔5の底面を覆う部分を除去する第五工程と、前記第二絶縁層6上に導電層7を形成し、該導電層7を前記電極4と電気的に接続する第六工程と、を備えることを特徴とする。
本発明では、貫通孔5を半導体基板2に対して略垂直に形成し、該貫通孔5の内壁面へ第二絶縁層6を形成し、孔底面に形成された第二絶縁層6を除去すると同時に、開口部周辺に形成された第二絶縁層6にテーパー7を形成している。
以下では、上述した構成の配線基板1の製造方法について、図2を用いて説明する。
まず、図2(a)に示すように、半導体基板2を用意し、その一方の面(図2では下面)に第一絶縁層3を介して電極(I/Oパッド)4を形成する(第一工程)。
半導体基板2は、シリコンウエハなどの半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板2が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、機能素子などを複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
電極4としては、例えばAlパッドが好適に用いられる。
次いで、図2(b)に示すように、半導体基板2に、貫通孔5を形成する(第二工程)。
この貫通孔5は、前記半導体基板2の他方の面(図2では上面)側から、前記電極4が露呈するように形成される。孔の縦断面形状は、半導体基板2の表面に対して90°(垂直)であることが理想的だが、80〜100°程度(本願ではこの範囲の角度を略垂直と呼ぶ)であってもよい。
貫通孔5の形成には、例えばドライエッチング法、レーザー加工法、PAECE(Photo Assisted Electro-Chemical Etching)法 など、孔を略垂直に形成できる方法を用いることができる。
貫通孔5を、半導体基板2に対して略垂直に形成するため、後述する第五工程において、孔底面に形成された第二絶縁層6をエッチングする際に、貫通孔5の側壁面に形成された第二絶縁層6の部分6aが殆どエッチングされないので、貫通電極と半導体基板2との間における電気的な絶縁を確実に取ることができる。
次いで、図2(c)に示すように、少なくとも前記貫通孔4の内壁面および開口部周辺に第二絶縁層6a(6)を形成する(第三工程)。
このような第二絶縁層6a(6)は、例えばSiO膜をプラズマCVD法などにより成膜することにより得られる。
また、その際、前記貫通孔5の孔底面よりも、開口部周辺に形成される第二絶縁層6の厚さを厚く形成することが好ましい。開口部周辺の第二絶縁層6の厚さを厚くすることにより、後述する第四工程および第五工程におけるプロセスが容易になる。
次いで、図2(d)に示すように、貫通孔5の開口部周辺に位置する第二絶縁層6に、テーパー8を形成する(第四工程)とともに、第二絶縁層6のうち、貫通孔5の底面を覆う部分を除去する(第五工程)。
第二絶縁層6を形成する際には、孔底面にも第二絶縁層6が形成されてしまうため、これをドライエッチング法の一つである異方性エッチング法を用いて除去する。
孔底面の第二絶縁層6のエッチングは、イオン性の高い反応性イオンエッチング(RIE)法で行うことが一般的だが、物理的にイオンを照射するようなイオンミリング法や逆スパッタ法のような手法を使用してもよい。
貫通孔5は、半導体基板2に対して略垂直に形成されているため、孔底面に形成された第二絶縁層6を除去する際に行われる、前述の異方性エッチングにおいて、側壁面に形成された第二絶縁層6aはイオン照射を受けにくい(あるいは、受けない)ため、殆どエッチングされず、第二絶縁層6aは、異方性エッチングの後でもその厚さが保たれる。
これにより、次工程において第二絶縁層6aの上に形成される導電層7からなる貫通電極と、半導体基板2との間の電気的な絶縁を確実に取ることができる。
一方、開口部周辺では、エッチング種であるイオンの入射が基板に対し垂直成分(Ia、Ic)だけでなく45°成分(Ib)についてもエッチングに寄与するため、開口部に角度がついた形状(テーパー8)となる。このように、貫通孔5の開口部周辺に位置する第二絶縁層6aに、テーパー8を形成することにより、その上に導電層7を配する際に断線の無い導体を形成するのに有利となる。
第二絶縁層6のうち、テーパー8をなす傾斜部は、その他の平坦面に対してなす角度θが45〜90°程度であることが好ましい。角度θを45〜90°にすることにより、スパッタ法などドライ成膜によるシード層のカバレッジが良くなる。これに対して、角度θが90〜135°のようなオーバーハング形状では、側壁面に形成すべき第二絶縁層6aを均一に成膜することが困難である。
このように、貫通孔5の開口部周辺に位置する第二絶縁層6にテーパー8を形成する工程は、貫通孔5の底面に形成された第二絶縁層6をエッチングする工程と同時行うことが可能であるため。工程が単純化されるという利点がある。すなわち、テーパー8を作製するために別途、特別な工程を入れる必要はない。
次いで、図2(e)に示すように、第二絶縁層6を覆うように、貫通孔5内に導電層7を形成するとともに、この導電層7を電極4と電気的に接続する(第六工程)。
導電層7の形成は、例えばスパッタ法やCVD法、メッキ法、溶融金属の充填法、金属ペーストの充填法などで行うことができる。これにより配線基板1が作製される。
上述したように、本発明では、貫通孔5を半導体基板2に対して略垂直に形成し、貫通孔5の内壁面へ第二絶縁層6aを形成した後、孔底面に形成された第二絶縁層6を除去すると同時に、開口部周辺に形成された第二絶縁層6にテーパー8を形成している。次いで、電極4および第二絶縁層6を覆うように、導電層7を形成している。これにより、導電層7からなる貫通電極の開口部付近における絶縁不良や接触不良などの問題を防止することができ、貫通電極の電気的な安定性を向上させることができる。
また、貫通孔5を半導体基板2に対して略垂直に形成することで、孔底面に形成された第二絶縁層6の異方性エッチングを行う際に、側壁面に形成された第二絶縁層6aはエッチングされない。これにより、貫通電極の開口部付近における絶縁不良や接触不良などの問題を防止することができ、貫通電極の電気的な安定性を向上させることができる。
さらに、上記異方性エッチングを行う際に、開口部においては、垂直方向および45°程度に角度がついたイオンが照射されるために、開口部周辺に形成された第二絶縁層6にテーパー8が形成される。そのため、第二絶縁層6の上に導電層7を形成するにあたり、垂直の場合に比べて無理のない角度で貫通孔5の内面と、半導体基板2の他方の面(図2では上面)とに亘って連続してなる配線が容易に、かつ安定して製造できる。これにより、貫通電極の開口部付近における絶縁不良や接触不良などの問題を防止することができ、貫通電極の電気的な安定性の向上が図れる。
以上、本発明の配線基板およびその製造方法について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。
配線基板としては、上述した単純な構成の半導体基板の他に、例えば、半導体基板の他方の面側に、機能素子が配されていてもよい。機能素子が配されていない単純な構成の基板に対しても、この方法は適用できるが、半導体基板の片面に機能素子が形成され、且つ、その機能素子が保護されているような基板に対しても適用可能な方法である。
本発明は、貫通電極を備えた配線基板およびその製造方法に広く適用可能である。
本発明に係る配線基板の一例を示す模式的断面図である。 図1に示した配線基板の製造工程の一例を順に示す断面図である。 従来の配線基板の一例を示す断面図である。 従来の配線基板の他の一例を示す断面図である。
符号の説明
θ テーパー角、1 配線基板、2 半導体基板、3 第一絶縁層、4 電極、5 貫通孔、6 第二絶縁層、7 導電層、8 テーパー。

Claims (5)

  1. 半導体基板の一方の面に第一絶縁層を介して配された電極と、
    前記半導体基板の他方の面側から前記電極が露呈するように配された貫通孔と、
    少なくとも前記貫通孔の内壁面および開口部周辺に配された第二絶縁層と、
    前記第二絶縁層上に配され、前記電極と電気的に接続される導電層と、を備え、
    前記貫通孔の内壁面と、前記半導体基板の一方の面および他方の面とが垂直をなし、
    前記貫通孔の開口部周辺に位置する前記第二絶縁層は、その表面がテーパーをなしていることを特徴とする配線基板。
  2. 前記第二絶縁層において、前記テーパーをなす傾斜部は、その他の平坦面に対して45〜90°の範囲内にあることを特徴とする請求項1に記載の配線基板。
  3. 前記半導体基板の他方の面側に、機能素子が設けられていることを特徴とする請求項1に記載の配線基板。
  4. 半導体基板の一方の面に第一絶縁層を介して電極を形成する第一工程と、
    前記半導体基板の他方の面側から前記電極が露呈するように、該半導体基板を、該半導体基板の一方の面および他方の面に対して、垂直に貫通する貫通孔を形成する第二工程と、
    少なくとも前記貫通孔の内壁面および開口部周辺に第二絶縁層を形成する第三工程と、
    前記貫通孔の開口部周辺に位置する前記第二絶縁層に、テーパーを形成する第四工程と、
    前記第二絶縁層のうち、前記貫通孔の底面を覆う部分を除去する第五工程と、
    前記第二絶縁層上に導電層を形成し、該導電層を前記電極と電気的に接続する第六工程と、を備えることを特徴とする配線基板の製造方法。
  5. 前記第三工程において、前記貫通孔の孔底面よりも、開口部周辺に形成される第二絶縁層の厚さを厚く形成することを特徴とする請求項4に記載の配線基板の製造方法。
JP2006123631A 2006-04-27 2006-04-27 配線基板およびその製造方法 Expired - Fee Related JP4795102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006123631A JP4795102B2 (ja) 2006-04-27 2006-04-27 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006123631A JP4795102B2 (ja) 2006-04-27 2006-04-27 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007294821A JP2007294821A (ja) 2007-11-08
JP4795102B2 true JP4795102B2 (ja) 2011-10-19

Family

ID=38765110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006123631A Expired - Fee Related JP4795102B2 (ja) 2006-04-27 2006-04-27 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4795102B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
WO2010016351A1 (ja) 2008-08-07 2010-02-11 株式会社フジクラ 半導体装置の製造方法
KR20100021856A (ko) 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
US8742588B2 (en) 2008-10-15 2014-06-03 ÅAC Microtec AB Method for making via interconnection
JP2010129952A (ja) * 2008-12-01 2010-06-10 Nippon Telegr & Teleph Corp <Ntt> 貫通電極配線の製造方法
JP5984134B2 (ja) * 2012-05-15 2016-09-06 ローム株式会社 半導体装置およびその製造方法、電子部品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
JP2006073852A (ja) * 2004-09-03 2006-03-16 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2007294821A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4937842B2 (ja) 半導体装置およびその製造方法
JP5723915B2 (ja) 貫通シリコンビアを使用する半導体実装プロセス
JP4327644B2 (ja) 半導体装置の製造方法
KR100679573B1 (ko) 반도체 장치의 제조 방법
US7877874B2 (en) Process for the collective fabrication of 3D electronic modules
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
JP2005093486A (ja) 半導体装置の製造方法及び半導体装置
JP4795102B2 (ja) 配線基板およびその製造方法
CN101740490B (zh) 半导体装置制造方法和半导体装置
EP1489658B1 (en) Method for manufacturing semiconductor package
WO2010035375A1 (ja) 半導体装置及びその製造方法
EP2445004B1 (en) Laminated wiring board
JP2009021433A (ja) 配線基板及びその製造方法
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP2006041332A (ja) 半導体装置の製造方法
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JP5272176B2 (ja) トレンチ絶縁コンタクト端子を有する画像センサの作製方法
JP2008053429A (ja) 半導体装置
JP2010123599A (ja) シリコン貫通電極基板の製造方法及びシリコン貫通電極基板
WO2020129635A1 (ja) 半導体装置
US8318544B2 (en) Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip
JP2006216747A (ja) 貫通電極の製造方法および構造
JP2005223250A (ja) 半導体装置およびその製造方法と検査方法
KR20030050200A (ko) 반도체 소자의 금속 배선 및 그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

R151 Written notification of patent or utility model registration

Ref document number: 4795102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees