CN101483162A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101483162A
CN101483162A CNA2009100007762A CN200910000776A CN101483162A CN 101483162 A CN101483162 A CN 101483162A CN A2009100007762 A CNA2009100007762 A CN A2009100007762A CN 200910000776 A CN200910000776 A CN 200910000776A CN 101483162 A CN101483162 A CN 101483162A
Authority
CN
China
Prior art keywords
insulating barrier
semiconductor substrate
via hole
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100007762A
Other languages
English (en)
Other versions
CN101483162B (zh
Inventor
原田恵充
铃木优美
锅义博
高冈裕二
和田英之
猿田正畅
末益龙夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Sony Corp
Original Assignee
Fujikura Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd, Sony Corp filed Critical Fujikura Ltd
Publication of CN101483162A publication Critical patent/CN101483162A/zh
Application granted granted Critical
Publication of CN101483162B publication Critical patent/CN101483162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及具有形成在半导体芯片中的通孔互连部的半导体装置及其制造方法。所述半导体装置包括半导体基板、绝缘层、过孔和通孔互连部。所述绝缘层形成在所述半导体基板上。所述过孔形成为穿过所述半导体基板和绝缘层。通过填充在所述半导体基板与形成在所述半导体基板上的绝缘层之间的边界上的凹入部，使形成在所述过孔的内表面上的绝缘层的表面基本平坦化。因此，由于能够防止导电层形成可能集中有由累积热或其它情况引起的热膨胀应力的诸如凸起部等部分，能够提高半导体装置的可靠性。

Description

半导体装置及其制造方法
相关申请的交叉参考
本发明包含与2008年1月9日向日本专利局提交的日本专利申请JP2008-002553相关的主题，在此将该日本专利申请的全部内容并入本文作为参考。
技术领域
本发明涉及具有形成在半导体芯片中的通孔互连部的半导体装置及其制造方法。
背景技术
到目前为止，人们已经将注意力放在芯片尺寸封装或芯片级封装(chip size package或chip scale package，CSP)结构上，将其作为诸如大规模集成电路(Large Scale Integration，LSI)等半导体装置的微型或薄型结构。
许多CSP被设置为在半导体装置的最上部表面上布置有诸如由焊料制成的多个球的球栅阵列(ball grid array，BGA)或者布置有多个平面电极的接点栅格阵列(land grid array，LGA)。
此外，在CSP技术应用于诸如互补金属氧化物半导体(complementarymetal oxide semiconductor，CMOS)图像传感器或电荷耦合器件(chargecoupled device，CCD)图像传感器等图像传感器的情况下，电极被安放在基板背侧上或者图像传感器侧的相对侧上。这与以前电极被安放在基板主面(形成有有源元件的基板表面)上的CSP相反。
这种结构能够实现用于图像传感器的微型、薄型半导体装置。
作为用于图像传感器的BGA型CSP，诸如图1中所示的ShellOP型半导体装置是已知的(例如见日本专利申请公开公报No.2004-165312)。
图1所示的半导体装置100具有堆叠结构，其中，半导体芯片109被第一玻璃基板101和第二玻璃基板105利用粘合剂层104和107密封，粘合剂层104和107由树脂或其它类似物制成并且位于半导体芯片109与第一玻璃基板101和第二玻璃基板105之间。
半导体芯片109包括半导体基板111和布线层110。半导体基板111由硅或其它类似物制成，在半导体基板111上形成有附图中未图示的晶体管和保护膜等。布线层110形成在半导体基板111上，并且包括导电层和绝缘层的堆叠结构。导电层包括布线和焊盘电极等。绝缘层是覆盖导电层的层间绝缘膜或其它层。
此外，半导体芯片109设有光接收/出射元件和光接收/出射传感器表面(未图示)等。此外，在布线层110上方形成有与传感器表面对应的滤色器和片上透镜(on-chip lens，未图示)。
另外，在半导体装置100中，半导体芯片109通过布线层110中的焊盘电极与重新布线层108连接。然后，通过使重新布线层108的端部与半导体装置100的布线层103连接来对半导体芯片109重新布线。
在半导体装置100中，布线层103穿过半导体芯片109、粘合剂层104和第二玻璃基板105的侧面，从彼此堆叠的第一玻璃基板101和粘合剂层107的边界到第二玻璃基板105的下部形成。另外，布线层103与第二玻璃基板105的下部上的半导体装置100的外部端子106连接。
另外，例如，由诸如阻焊剂等绝缘树脂制成的保护层102覆盖除了外部端子106表面以外的整个表面。在与形成外部端子106的位置对应的位置处，在布线层103与第二玻璃基板105之间形成有树脂层112。树脂层112是用于减小外部端子106上的应力的构件。
在形成保护层102之后，半导体装置100被沿箭头C和C’所示的方向分离成数块。因此，布线层103的切割端113露出，而未受到保护层102的覆盖。因为在半导体装置100侧面上露出了布线层103的端部，布线层103可能会由于与空气中的湿气反应而受到腐蚀。这会导致半导体装置100工作的不可靠。
另外，重新布线层108和布线层103连接的部分具有小的接触面积。因而，例如，接触电阻可能会增加，并且可能发生断开。
除了上述ShellOP型半导体装置，在现有技术中还将具有不同结构的半导体装置用作图像传感器，其中，在半导体基板的切割平面上形成有通孔互连部(例如见日本专利申请公开公报No.2006-128353和DzafirShariff等所著“Via Interconnections for Wafer Level Packaging：ImpactTapered Via Geometry on Product Yield and Reliability”2007 ElectronicComponents and Technology Conference)。
图2是示出了半导体装置200中形成在半导体基板210中的通孔互连部206以及通孔互连部206周围结构的截面图。
在半导体装置200中，半导体芯片203结合至作为诸如玻璃基板等透光基板的支撑基板201上，树脂层208位于半导体芯片203与支撑基板201之间。
半导体芯片203包括半导体基板210和布线层209。半导体基板210由硅或其它类似物制成，在半导体基板210上形成有附图中未图示的晶体管和保护膜等。布线层209形成在半导体基板210上，并且包括导电层和绝缘层的堆叠结构。导电层包括布线和焊盘电极202等。绝缘层是覆盖导电层的层间绝缘膜或其它层。
此外，半导体芯片203设有光接收/出射元件和光接收/出射传感器表面(未图示)等。此外，在布线层209上方形成有与传感器表面对应的滤色器和片上透镜(未图示)。
另外，在半导体芯片203中，通孔互连部206被形成为穿过半导体基板210并连接至焊盘电极202。通孔互连部206是这样形成的：从形成有半导体基板210的布线层209的一侧的相对侧向形成在布线层209中的焊盘电极202形成过孔，并利用导电层205覆盖过孔内侧。这里，导电层205形成为从焊盘电极202穿过通孔互连部206到半导体基板210的下部。导电层205与半导体基板210下部上的半导体装置200的外部端子207连接。
此外，在半导体装置200中，在半导体基板210与导电层205之间形成有绝缘层204。由诸如阻焊剂等绝缘树脂制成的保护层217覆盖除了导电层205和外部端子207相连接部分以外的整个表面。
另外，在与形成外部端子207的位置对应的位置处，在导电层205与绝缘层204之间形成有树脂层211。树脂层211是用于减小外部端子207上的应力的构件。
下面说明形成图2所示的半导体装置200的通孔互连部206的方法。
图3A示出了形成通孔互连部206之前在半导体芯片203中的半导体基板210和形成在半导体基板210上的布线层209。如图3A所示，颠倒表示图2所示的半导体装置200。
通过堆叠多个绝缘层212和多个布线213形成布线层209。此外，在布线层209中形成用于使外部端子和半导体芯片203互连的焊盘电极202。
接着，例如，利用光刻方法等在半导体芯片203上形成抗蚀剂图案或其它图案，然后对半导体芯片203进行干式蚀刻过程。如图3B所示，在半导体芯片203中形成用于过孔的开口214。
此时，当对半导体基板210进行干式蚀刻时，电荷累积在绝缘层212表面上。因此，蚀刻在半导体基板210与绝缘层212之间的边界附近沿横向方向进行。这样，侧面蚀刻在半导体基板210与绝缘层212之间的边界附近的半导体基板210侧面上局部地进行。因而形成了V形凹入部215或凹口。
随后，对暴露在半导体基板210的开口214中的绝缘层212进行蚀刻，从而使焊盘电极202露出。结果，如图4C所示，穿过半导体基板210到焊盘电极202形成过孔216。此时，在与形成在半导体基板210中的凹入部215对应的位置处，绝缘层212也受到了侧面蚀刻，因而凹入部215也形成于绝缘层212中。
接着，如图4D所示，形成绝缘层204，使之覆盖过孔216中的半导体基板210和布线层209。半导体基板210表面上的绝缘层204的覆盖范围、过孔216内的侧面上的绝缘层204的覆盖范围以及过孔216底部上的绝缘层204的覆盖程度互不相同。因此，绝缘层204在半导体基板210上形成得较厚，而在过孔216底部附近的孔壁上的焊盘电极202上形成得较薄。另外，利用蚀刻方法从焊盘电极202上将形成得较薄的过孔216中的绝缘层204除去。结果，如图5E所示，焊盘电极202的一部分露出。在这种情况下，换句话说，无需使用任何掩模或其它类似物就能够利用覆盖程度的差别而只将过孔216底部上的绝缘层204除去。
随后，在形成势垒金属和晶种金属(未图示)之后，如图5F所示，对露出的焊盘电极202重新布线，形成与半导体装置200的外部端子207连接的导电层205。
随后，在除了形成有外部端子207的部分之外的导电层205的部分上形成保护层217。结果，能够形成图2所示的半导体装置200的通孔互连部206。
可选地，还有一种在半导体基板中形成通孔互连部以避免在上述半导体基板与半导体基板上的绝缘层之间的边界中形成凹入部或凹口的方法(例如见P.R.Morrow等所著“Three-Dimensional Wafer Stacking ViaCu-Cu Bonding Integrated With 65-nm Strained-Si/Low-k CMOSTechnology”IEEE Electron Device Letters，Vol.27，No.5，2006年5月)。在这种方法中，将蚀刻半导体基板从而形成穿过半导体基板和绝缘层的过孔的过程分为两个以上的步骤。
例如，上述过程包括蚀刻半导体基板的两个分开的步骤。首先，如图6A所示，以高蚀刻速率对半导体基板210进行蚀刻，形成作为要被设置为半导体基板210和绝缘层212中的过孔的开口218a的一部分。随后，如图6B所示，以低蚀刻速率对半导体基板210进行蚀刻，将半导体基板210蚀刻至与绝缘层212的边界。
此时，在将蚀刻半导体基板210的第一步转换为第二步的位置处改变开口218a内表面的角度，得到锥形开口218a。
另外，如图7C所示，通过蚀刻绝缘层212使焊盘电极202部分露出。穿过半导体基板210和绝缘层212形成过孔218。随后，如图7D所示，在半导体基板210和过孔218的部分表面上形成绝缘层204，然后形成与焊盘电极202连接的导电层205。
然后，能够通过形成保护膜和外部端子等得到图2所示的具有通孔互连部206的半导体装置200。
根据上述方法，当在绝缘层与半导体基板之间的边界附近蚀刻半导体基板时，以低蚀刻速率进行蚀刻，从而抑制凹入部的形成。此外，以高蚀刻速率进行半导体基板的初始蚀刻，从而在不降低过孔的形成速率的情况下制造半导体装置。
如上所述，如图2所示，在半导体芯片中形成有通孔互连部的半导体装置的情况下，如图3B所示，当对半导体基板进行干式蚀刻时，电荷累积在绝缘层表面上。结果，凹入部215或凹口形成在半导体基板与绝缘层的边界上的半导体基板中。另外，当在半导体芯片中形成凹入部215的位置处对绝缘层进行蚀刻时，相同的凹入部215也形成在绝缘层与半导体基板的边界上的绝缘层中。如图4D所示，当在过孔216中形成凹入部215的位置处的过孔216中形成绝缘层和布线时，形成在凹入部215中的势垒金属和晶种金属会比其它部分薄，或者不会形成。因此，由于晶种金属的断开或者凹入部215的不需要的特性的存在而不能利用电解镀方法稳定地形成布线。
另外，即使在晶种金属未发生断开时形成布线的情况下，还在布线上形成与凹入部215对应的凸起部。然后，布线的凸起部承受由布线材料的热膨胀而导致的应力集中，布线材料的热膨胀是由半导体装置制造过程中的累积热或者工作时热量的产生引起。因此，在图8中示意性地示出的热过程之后的情况下，在半导体基板210与布线层209之间的凹入部215周边会出现一些裂纹。导电层205与焊盘电极202和布线层209之间的边界会被这些裂纹损坏。结果，半导体装置可能会出现故障。
如上所述，在半导体基板与布线层之间的边界上存在的凹入部使制造半导体装置时的产率下降并使可靠性下降。
另外，与在上述P.R.Morrow等所著的“Three-Dimensional WaferStacking Via Cu-Cu Bonding Integrated With65-nm Strained-Si/Low-kCMOS Technology”(IEEE Electron Device Letters，Vol.27，No.5，2006年5月)中的情况相同，在通过两个以上的独立蚀刻步骤形成过孔的情况下，能够抑制凹入部形成在半导体基板与绝缘层之间的边界上。
然而，在图7C所示的该情况下，在改变半导体的蚀刻速率的位置219处，以改变的角度形成过孔218的内表面。然后，在改变内表面的角度的位置219处，半导体基板210具有由形成在过孔218中的导电层205的应力集中而引起的一些裂纹。这可能会导致半导体装置的电特性劣化并导致可靠性降低。
另外，当通过对形成在过孔218内表面上的绝缘层204进行回蚀而使焊盘电极202露出时，与其它部分相比过度蚀刻过孔218的内表面的具有平缓坡度角的部分220上的绝缘层204。因此，在内表面的具有平缓坡度角的部分220上，绝缘层204的厚度变小，或者绝缘层204被完全除去，从而使半导体基板210露出。因此，在半导体装置中，半导体基板210和导电层205的绝缘性可能会降低，从而导致半导体装置电特性的降低和可靠性的下降。
发明内容
为了解决上述问题，本发明提供一种可靠性高的具有通孔互连部的半导体装置。
根据本发明的实施例，提供一种包括半导体基板、绝缘层、过孔和通孔互连部的半导体装置。所述绝缘层形成在所述半导体基板上。所述过孔穿过所述半导体基板和绝缘层形成。所述通孔互连部具有形成在所述过孔中的绝缘层上的导电层。通过填充在所述半导体基板与形成在所述半导体基板上的绝缘层之间的边界上的凹入部，使形成在所述过孔内表面上的绝缘层的表面基本平坦化。
根据本发明的实施例，还提供一种半导体装置制造方法。所述方法包括以下步骤：在半导体基板的一侧上形成绝缘层；通过从所述半导体基板的另一侧进行蚀刻来形成用于过孔的开口；在所述开口的内表面上形成绝缘层；通过蚀刻形成在所述开口的内表面上的绝缘层的底部和形成在所述半导体基板的一侧上的绝缘层形成过孔；以及在所述过孔中形成导电层。
根据上述的本发明的半导体装置和半导体装置制造方法的实施例，通孔互连部被构造成允许通过用绝缘层填充形成在半导体基板中的凹入部而使过孔的内表面平坦化。随后，在平坦化的绝缘层上形成导电层。因此，当形成过孔时，能够在平坦化膜上形成导电层，而不受形成在过孔内表面上的半导体基板与绝缘层之间的边界上的凹入部的影响，并且能够形成通孔互连部。因此，由于能够防止导电层形成可能集中有由累积热或其它情况引起的热膨胀应力的诸如凸起部等部分，因此能够提高半导体装置的可靠性。
根据本发明的实施例，能够获得可靠性高的具有通孔互连部的半导体装置。
附图说明
图1是示出了现有技术的半导体装置的截面图。
图2是示出了在现有技术的半导体装置中使用的通孔互连部的截面图。
图3A和图3B是示出了在现有技术的半导体装置中使用的通孔互连部的制造过程的截面图，其中，图3A和图3B示出了该过程的不同步骤。
图4C和图4D是示出了在现有技术的半导体装置中使用的通孔互连部的制造过程的截面图，其中，图4C和图4D示出了该过程的不同步骤。
图5E和图5F是示出了在现有技术的半导体装置中使用的通孔互连部的制造过程的截面图，其中，图5E和图5F示出了该过程的不同步骤。
图6A和图6B是示出了在现有技术的半导体装置中使用的通孔互连部的制造过程的截面图，其中，图6A和图6B示出了该过程的不同步骤。
图7C和图7D是示出了在现有技术的半导体装置中使用的通孔互连部的制造过程的截面图，其中，图7C和图7D示出了该过程的不同步骤。
图8是示出了在现有技术的半导体装置中使用的通孔互连部的裂纹状态的截面图。
图9是本发明实施例的半导体装置的截面图。
图10是示出了在本发明实施例的半导体装置中使用的通孔互连部周围的放大截面图。
图11A和图11B是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图11A和图11B示出了该过程的不同步骤。
图12C是示出了本发明实施例的半导体装置的制造过程的截面图。
图13D和图13E是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图13D和图13E示出了该过程的不同步骤。
图14F和图14G是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图14F和图14G示出了该过程的不同步骤。
图15H和图15I是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图15H和图15I示出了该过程的不同步骤。
图16J和图16K是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图16J和图16K示出了该过程的不同步骤。
图17A～图17C是示出了本发明实施例的半导体装置的制造过程的截面图，其中，图17A、图17B和图17C分别示出了该过程的不同步骤。
图18是示出了本发明另一实施例的半导体装置的截面图。
具体实施方式
下面参照附图说明本发明的实施例。
图9是示出了本发明实施例的半导体装置10的截面图。
半导体装置10包括半导体芯片32、通过与半导体芯片32之间的粘合剂层28与半导体芯片32连接的支撑基板27、形成在半导体芯片32中的通孔互连部26、与外部端子31连接的导电层19和密封半导体芯片32的保护层20，外部端子31从通孔互连部26向半导体芯片32背侧伸出。
半导体芯片32包括诸如由硅制成的半导体基板等半导体基板11，在半导体基板11中形成有附图中未图示的诸如晶体管等有源元件和保护膜。此外，半导体芯片32包括形成在半导体基板11上的布线层12。布线层12的结构中，堆叠有包括布线(未图示)和焊盘电极13的导电层和覆盖该导电层的诸如层间绝缘膜等绝缘层。
另外，例如，半导体芯片32包括光出射/接收元件。例如，半导体芯片32可以包括光接收元件和/或光出射元件，或者形成但附图中未图示的光接收和/或光出射传感器表面。此外，例如，在布线层12上方形成有与传感器表面对应的微透镜29和滤色器30。
支撑基板27由诸如玻璃等透光基板形成。支撑基板27利用与半导体芯片32之间的粘合剂层28与形成有有源元件的半导体芯片32的表面(即，半导体芯片的主面)连接。如图9所示，支撑基板27与半导体芯片32的主面之间存在间隙。可选地，例如，该间隙可以用透光树脂或其它类似物填充。
此外，半导体芯片32设有穿过半导体基板11形成并连接至焊盘电极13的通孔互连部26。通孔互连部26具有从形成有有源元件一侧的相对侧上的半导体芯片32一侧(背侧)到形成在布线层12中的焊盘电极13形成的过孔。过孔的内表面被导电层19覆盖。导电层19从焊盘电极13沿通孔互连部26内侧形成并同时形成在半导体芯片32背侧上，因此导电层19与在半导体芯片32背侧上的外部端子31连接。
此外，为了防止由于导电层19和半导体基板11的接触而使它们之间通电，绝缘层17形成为覆盖半导体基板11的背侧和通孔互连部26的内侧。
另外，除了导电层19与外部端子31接触的部分，在半导体芯片32背侧上的导电层19的整个表面上形成有保护层20。保护层20由诸如聚酰亚胺树脂或阻焊剂等绝缘树脂或其它类似物形成。
图10是示出了图9所示的半导体装置10中的通孔互连部26周围的放大截面图。
如图10所示，在半导体装置10中，布线层12具有多个绝缘层22和多个金属布线23堆叠在形成有有源元件的半导体芯片32表面上的结构。焊盘电极13形成在布线层12内，从而使半导体芯片32和外部端子31互连。
绝缘层22由SiO2、SiN、SiC、SiCN、SiOCH、SiOF或其它类似物制成。例如，金属布线23和焊盘电极13由Al、AlCu、AlSi、Cu或其它类似物和诸如Ti、TiN、Ta或TaN等难熔金属(势垒金属)的堆叠结构形成。在这种情况下，例如，半导体芯片32被形成为使得半导体基板11具有30μm以上的厚度，布线层12具有1μm～10μm的厚度。
在半导体装置10中形成有过孔14，过孔14是从与形成有半导体基板11的布线层12的侧(主面)11S相对的侧(背侧)11R到焊盘电极13的开口。在过孔14内表面上形成有绝缘层16和17。随后，在半导体芯片32的背侧11R上形成要与形成在绝缘层22中的焊盘电极13连接的导电层19，从而形成通孔互连部26。
通孔互连部26形成为使得半导体基板11的背侧11R上的开口具有10μm～100μm的直径，并且从半导体基板11的背侧11R到焊盘电极13的深度为30μm以上。
此外，在形成在半导体芯片32中的过孔14中，凹入部15在半导体基板11与绝缘层22之间的边界附近形成。绝缘层16被形成为用于填充凹入部15。另外，绝缘层17在半导体芯片32的整个背侧11R上形成，从而覆盖过孔14内表面上的绝缘层16和半导体基板11的背侧11R。
另外，在半导体芯片32的整个背侧11R上形成有保护层20，从而覆盖导电层19和绝缘层17。
在上述半导体装置10中，绝缘层16覆盖半导体基板11的过孔14，从而填充半导体基板11与布线层12之间的边界上的凹入部15。另外，绝缘层17形成为覆盖绝缘层16。
如上所述，在半导体装置10中，即使在半导体基板11与布线层12之间的边界上通过蚀刻而形成凹入部15的情况下，也可以用绝缘层16和17填充过孔14的内表面中的凹入部，因此内表面几乎是平坦的。因而，可以在不受通孔互连部26中的凹入部15的形状影响的情况下在绝缘层17上形成导电层19。
因此，能够避免形成在通孔互连部26上的导电层19具有反映凹入部15外形的凸起形状或其它形状。因此，能够防止出现诸如由布线材料的热膨胀引起的应力集中等缺点，布线材料的热膨胀是由生产过程中的累积热或操作半导体装置10时产生的热量引起的。
另外，绝缘层17的表面基本上是平的。因此，当利用电镀技术或其它技术形成导电层19时，能够提高用作导电层19的电镀基层的晶种金属或其它类似物的可涂敷性。另外，还能够减少由于断开引起的有缺陷的导电层19的产生。结果，当制造半导体装置时，能够稳定地形成导电层19，并抑制产率的下降。
因此，在提高半导体装置的可靠性的同时能够提高具有通孔互连部的半导体装置的产率。
过孔14中的绝缘层16表面具有可以填充凹入部15的任何形状，从而使过孔14基本上平坦化。具体地说，需要将绝缘层16的表面平坦化，因而防止形成在其上的导电层19反映为诸如不平坦等形状，并防止使任何部分受到由于布线材料或其它类似物的热膨胀而引起的应力集中的损坏。此外，当利用电镀方法或其它方法形成导电层19时，绝缘层16的表面足够平坦，能够防止导电层19降低晶种金属的可涂敷性或者引起断开或其它故障。
如图10所示，半导体装置10具有两个绝缘层，即，形成在过孔14内表面上的绝缘层16和绝缘层17。可选地，形成在过孔14内表面上的绝缘层可以是单层。
形成在过孔14内侧的绝缘层可以是任意层，只要它能够填充凹入部15并使过孔14的内表面平坦化。因此，在过孔14内表面上需要形成至少一个绝缘层。
如果形成在过孔14内表面上的绝缘层由单层形成，则与形成一个以上的绝缘层相比，可以减少制造步骤数。
下面参照附图说明本发明实施例的半导体装置制造方法的示例，尤其是图10所示的通孔互连部26的形成方法。
首先，例如，在半导体基板11的形成有有源元件的一侧(即，半导体基板11的主面11S)中通过堆叠绝缘层22、布线23和焊盘电极13形成布线层12。这里，半导体基板11是由硅、GaAs、InP或其它类似物制成的晶片。绝缘层22可以由SiO2、SiN、SiC、SiCN、SiOCH、SiOF或其它类似物制成。布线23和焊盘电极13可以由Al、AlCu、AlSi、Cu或其它类似物制成。此外，可以在半导体基板11和/或布线层12上方形成诸如晶体管等有源元件、光接收和/或光出射元件、光接收和/或出射传感器表面、滤色器和片上透镜等。
如图11A所示，在半导体基板11的表面11R上形成由SiO2、SiN或其它类似物制成的抗蚀剂掩模或硬掩模24，表面11R是与形成有有源元件的一侧相对的半导体基板11的背侧。除了与在半导体芯片中形成过孔的位置处的焊盘电极13的位置对应的区域以外，在背侧上形成掩模24。
接着，利用包括诸如SF6、O2、氟碳气体或HBr等的气体从掩模24的开口对半导体基板11进行干式蚀刻，从而在半导体基板11中形成用于过孔的开口14a。
对半导体基板11进行蚀刻，直到绝缘层22从开口14a的底部露出。可能需要在半导体基板11上进行过蚀刻，从而确保绝缘层22从整片晶片的半导体基板11的开口14a露出。这时，当过蚀刻半导体基板11时，电荷累积在绝缘层表面上。因此，蚀刻在横向方向上进行。这样，侧蚀刻部局部形成在半导体基板11与绝缘层22之间的边界上的半导体基板11侧上。结果，如图1iB所示，截面为V形的凹入部15或者所谓的凹口形成在半导体基板11中。
然后将形成在半导体基板11上的掩模24除去。随后，如图12C所示，用绝缘层16覆盖半导体基板11的背侧11R及开口14a的内表面和底部。
例如，绝缘层16可以由SiO2、SiN、SiC或SiCN制成。绝缘层16的材料优选是与布线层12的绝缘层22的材料具有相同蚀刻选择性的材料，因而随后能够在绝缘层12和22上进行如下所述的选择性回蚀。此外优选的是，层16和22由相同的材料形成。另外，例如，绝缘层16可以是利用等离子体化学气相沉积(chemical vapor deposition，CVD)方法、旋转涂敷方法、喷敷方法或其它方法制备的无机膜或有机膜。
这里，绝缘层16可以被形成为其厚度至少完全填充形成在半导体基板11中的凹入部15。为了完全填充凹入部15，例如优选地，绝缘层16在开口14a的底部上具有约1μm以上的厚度。因此，凹入部15被绝缘层16填充，从而防止开口14a的侧面与底面之间的边界产生任何凹入部。
此外，由于存在覆盖程度的差别，绝缘层16形成为在半导体基板11的背侧11R上最厚，在开口14a的底部上最薄。
接着，如图13D所示，利用使用CF4、O2或其它类似物的干式蚀刻方法对绝缘层16进行选择性回蚀，然后蚀刻布线层12的绝缘层22，使焊盘电极13露出，从而形成过孔14。
可以利用绝缘层16的覆盖程度的差别在绝缘层16上进行选择性回蚀。如上所述，绝缘层16被很厚地形成在半导体基板11的背侧11R上，而被很薄地形成在过孔14中。因此，在绝缘层16上进行各向异性蚀刻。对很厚地形成在半导体基板11的背侧11R上的绝缘层16的蚀刻允许对形成在过孔14底部上的绝缘层16和布线层12的绝缘层22同时进行蚀刻。这时，如图13D所示，形成在过孔14内表面上的绝缘层16由于低蚀刻速率而保留在过孔14中。
如图13D所示，过孔14中的凹入部15被绝缘层16完全覆盖。因此，可以使从半导体基板11的背侧11R到焊盘电极13的过孔14内表面基本平坦化而不受凹入部15的影响。
在图13D中，绝缘层16保留在过孔14内表面上，而半导体基板11的背侧11R上的绝缘层16被除去。可选地，绝缘层16可以保留在半导体基板11的背侧11R上。此外，只要能够完全覆盖凹入部15，可以随意改变在过孔14内表面上保留的绝缘层16的厚度。
另外，在上述步骤中，优选地，半导体基板11的背侧11R上的绝缘层16的部分比其它部分厚。为了形成图13D所示的过孔14，对如图12C所示地形成在开口14a底部上的绝缘层16进行选择性回蚀过程。随后，蚀刻焊盘电极13上的绝缘层22。
如果当对绝缘层16进行选择性回蚀从而使开口14a的底部露出，并对绝缘层22进一步回蚀时，绝缘层16保留在半导体基板11的背侧11R上，则可以保留过孔14内表面上的绝缘层16。在这种情况下，可以将下述的形成在绝缘层16上的绝缘层17省略。
如上所述，因使用具有相同蚀刻选择性的材料或者优选使用相同材料来制成这些绝缘层16和绝缘层22，当进行蚀刻时，可以在绝缘层16和绝缘层22上连续进行选择性回蚀过程。此外，可以通过选择半导体基板11的背侧11R上的绝缘层16的适当厚度来保持过孔14内侧的绝缘层16的覆盖程度。
接着，如图13E所示，在过孔14内侧和半导体基板11的背侧11R上再形成绝缘层17。
例如，绝缘层17可以利用等离子体CVD方法由SiO2、SiN、SiC、SiCN、SiOCH、SiOF或其它类似物制成。可选地，可以利用旋转涂敷方法、喷敷方法或其它方法形成由聚酰亚胺树脂等制成的树脂膜。
通过用绝缘层16填充凹入部15使过孔14的内表面基本平坦化。因此，也可以使绝缘层17基本平坦化而不受凹入部15的形状的影响。
这时，绝缘层17形成为在半导体基板11的背侧11R上最厚，而在过孔14底部附近的过孔14壁上最薄。这时，如果绝缘层17的厚度小于所需厚度，则形成在绝缘层17上的导电层不能与半导体基板充分绝缘。因此，例如优选地，绝缘层17形成为在过孔14的底部上具有约500nm的厚度。
接着，如图14F所示，使用CF4、O2或其它类似物对绝缘层17进行干式蚀刻，从而回蚀绝缘层17。结果，绝缘层17被从过孔14的底部除去，从而使焊盘电极13露出。
如上所述地利用覆盖程度的差别进行绝缘层17的蚀刻。因此，能够蚀刻形成在过孔14底部上的绝缘层17。在过孔14底部上，绝缘层17比形成在过孔14内表面和半导体基板11的背侧11R上的其它部分薄。因此，例如，可以采用各向异性蚀刻过程，使绝缘层17保留在半导体基板11的背侧11R和过孔14的内表面上，同时使焊盘电极13从过孔14的底部露出。
另外，在已参照图13D说明的步骤中，如果保留在半导体基板11的背侧11R和过孔14内表面上的绝缘层16具有足够的厚度，则可以省略已参照图13E和图14F说明的绝缘层17的形成和焊盘电极13的露出步骤。
接着，例如利用溅射方法、CVD方法或原子层沉积(atomic layerdeposition，ALD)方法在半导体基板11的背侧11R和过孔14的整个内表面上形成势垒金属(未图示)。势垒金属例如可以通过形成Cr、Ti和Ta或它们的合金中的一种(例如TaN)的单层或堆叠层来形成。此外，势垒金属被形成为具有足够的厚度，从而防止诸如Cu等金属布线材料扩散进绝缘层中。
如图14G所示，利用溅射方法、CVD方法、ALD方法或电镀方法在势垒金属上形成由Cu或其它类似物制成的晶种金属18。
接着，如图15H所示，利用电解镀方法或其它方法在图14G所示的步骤中形成的晶种金属18的整个表面上形成由Cu或其它类似物制成的导电层19。为了简化说明，在图15H和后面的附图中略去晶种金属18的表示。
如图15I所示，在半导体基板11的背侧11R上使抗蚀剂25形成图形。然后，如图16J所示，使用抗蚀剂作为掩模蚀刻导电层19，从而除去多余的导电材料。结果，可以从半导体基板11的背侧11R形成与焊盘电极13连接的导电层19。
由于过孔14内表面被绝缘层17基本平坦化，因此能够防止晶种金属18的可涂敷性下降和断开等问题。另外，能够使过孔14的内表面基本平坦化而不受形成在半导体基板11与布线层12之间的边界上的凹入部15的影响。
可以通过绝缘层16和17使过孔14的内表面平坦化到以下的程度，即，能够防止形成在绝缘层17上的导电层19受形成在半导体基板11与布线层12之间的边界上的凹入部15的影响，还能够防止形成在绝缘层17上的导电层19形成由布线材料的热膨胀或其它因素而使应力集中的凸起形状或其它形状。
通过上述步骤，半导体装置中可以通过形成穿过半导体基板11并与焊盘电极13连接的导电层19来设置通孔互连部26。
如图16K所示，在半导体芯片的整个背侧上进一步形成保护层20。保护层20可以通过使用诸如聚酰亚胺树脂等树脂由抗蚀剂或其它类似物形成。另外，优选将感光树脂用于保护层20。通过使用感光树脂，能够利用光刻方法容易地进行对用于形成外部端子或其它元件的图形化。
随后，利用电镀方法或其它方法形成外部端子，再利用切割方法等将半导体晶片切割为数块，然后利用粘合剂层使半导体晶片与由玻璃或其它类似物制成的支撑基板连接，从而制造图9所示的半导体装置10。
除了上述减去方法外，可以利用任何方法形成导电层19。例如，可以利用半加成方法(semi-additive method)形成导电层19。
例如，在如图14G所示地形成势垒金属或晶种金属18之后，如图17A所示，可以在不形成导电层19的部分上形成抗蚀剂25。然后利用电解镀方法或其它方法在该部分上形成导电层19。因此，导电层19可以通过只使从抗蚀剂25露出的部分受到选择性电解镀处理而形成。
接着，如图17B所示，除去抗蚀剂25。随后，如图17C所示，利用蚀刻方法除去露出的晶种金属和势垒金属。结果，能够形成与图16J相同结构的导电层19。
根据本方法，晶种金属和势垒金属18只是要在导电层19的形成期间利用蚀刻方法除去的层。因此，要蚀刻的层的厚度较小，从而能够减少侧蚀刻，并使金属布线变细。
在上述实施例中，将本发明应用于诸如CCD或CMOS图像传感器等光接收元件或光出射元件中使用的半导体装置。然而，可选地，根据本发明的实施例，不但可以设置前述半导体装置而且可以设置任何半导体装置，只要该半导体装置包括形成于半导体芯片中的通孔互连部。例如，如图18所示，根据本发明的实施例，还可以设置具有芯片堆叠(chip-on-chip)结构的半导体装置40，在芯片堆叠结构中，两块半导体芯片面对彼此安装。
如图18所示，用相同的附图标记表示半导体装置40中与图9所示的半导体装置10的结构元件相同的结构元件，并省略对它们的详细说明。
图18所示的半导体装置40被构造成使得一个半导体芯片41通过小凸块51安装在另一个半导体芯片32上。此外，例如，通过模铸树脂或其它类似物(未图示)对半导体装置40进行封装。
另外，半导体芯片32包括与图9所示的半导体装置10相同的通孔互连部26。
安装在半导体芯片32上的半导体芯片41在其一侧上具有电极52。半导体芯片41利用电极52上的由焊料或其它类似物制成的凸块51安装在半导体芯片32上。
在半导体芯片32中，布线层12包括在半导体基板11上彼此堆叠的多个绝缘层和多个导电层。此外，半导体芯片32具有焊盘电极13和电极50，在电极50上形成有用于连接半导体芯片41的凸块51。
在半导体芯片32中形成用于连接半导体基板11的背侧上形成的导电层19和焊盘电极13的通孔互连部26。该通孔互连部26具有与图10所示的通孔互连部26相同的结构。
另外，能够利用与参照图11～图17说明的方法相同的方法形成通孔互连部26。
根据上述半导体装置40，能够获得与图9所示的半导体装置10相同的效果。此外，根据半导体装置40，在堆叠多个半导体芯片的情况下能够使半导体装置小型化。
本发明不限于上述结构，并且可以在不背离本发明要旨的情况下以各种方式构造。
本领域技术人员应当理解，依据不同的设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (4)

1.一种半导体装置，其包括：
半导体基板；
形成在所述半导体基板上的绝缘层；
穿过所述半导体基板和所述绝缘层的过孔；以及
通孔互连部，其具有导电层，该导电层形成在所述过孔内表面上的绝缘层上，
其中，通过填充在所述半导体基板与形成在所述半导体基板上的所述绝缘层之间的边界上的凹入部，使形成在所述过孔内表面上的绝缘层的表面基本平坦化。
2.如权利要求1所述的半导体装置，其中，所述通孔互连部的所述过孔内表面上的绝缘层有一个以上。
3.一种半导体装置制造方法，其包括以下步骤：
在半导体基板的第一侧上形成绝缘层；
通过从所述半导体基板的第二侧蚀刻所述半导体基板形成用于过孔的开口；
在所述开口的内表面上形成绝缘层；
通过蚀刻形成在所述开口的内表面上的绝缘层的底部和形成在所述半导体基板的第一侧上的绝缘层形成过孔；以及
在所述过孔中形成导电层。
4.如权利要求3所述的半导体装置制造方法，还包括在形成所述过孔之后、但在形成所述导电层之前在所述过孔的内表面上形成绝缘层的步骤。
CN2009100007762A 2008-01-09 2009-01-09 半导体装置及其制造方法 Active CN101483162B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008002553A JP5259197B2 (ja) 2008-01-09 2008-01-09 半導体装置及びその製造方法
JP2008002553 2008-01-09
JP2008-002553 2008-02-06

Publications (2)

Publication Number Publication Date
CN101483162A true CN101483162A (zh) 2009-07-15
CN101483162B CN101483162B (zh) 2010-09-08

Family

ID=40880200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100007762A Active CN101483162B (zh) 2008-01-09 2009-01-09 半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US8564101B2 (zh)
JP (1) JP5259197B2 (zh)
KR (1) KR101573302B1 (zh)
CN (1) CN101483162B (zh)
TW (1) TWI492354B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN102856329A (zh) * 2011-06-30 2013-01-02 中芯国际集成电路制造(上海)有限公司 一种硅通孔封装方法
WO2016074252A1 (zh) * 2014-11-10 2016-05-19 深圳市华星光电技术有限公司 液晶显示面板及其用于电连接的过孔
CN107255842A (zh) * 2011-02-15 2017-10-17 索尼公司 固态成像器件及其制造方法以及电子装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
US8021926B2 (en) * 2009-09-22 2011-09-20 Freescale Semiconductor, Inc. Methods for forming semiconductor devices with low resistance back-side coupling
JP5532394B2 (ja) 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
US9559001B2 (en) * 2010-02-09 2017-01-31 Xintec Inc. Chip package and method for forming the same
US8294275B2 (en) * 2010-02-12 2012-10-23 Chao-Yen Lin Chip package and method for forming the same
US8642381B2 (en) * 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
US8697569B2 (en) * 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
JP5682185B2 (ja) * 2010-09-07 2015-03-11 ソニー株式会社 半導体パッケージおよび半導体パッケージの製造方法ならびに光学モジュール
KR101732975B1 (ko) * 2010-12-03 2017-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
JP5917321B2 (ja) * 2012-07-12 2016-05-11 株式会社東芝 半導体装置及びその製造方法
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
JP2014150196A (ja) * 2013-02-01 2014-08-21 Toshiba Corp 半導体発光装置およびその製造方法
CN103474417B (zh) * 2013-09-29 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种三维互连结构及其制备方法
JP5967131B2 (ja) * 2014-04-24 2016-08-10 セイコーエプソン株式会社 半導体装置の製造方法
JP6412169B2 (ja) 2015-01-23 2018-10-24 オリンパス株式会社 撮像装置および内視鏡
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
WO2017202288A1 (zh) * 2016-05-25 2017-11-30 苏州晶方半导体科技股份有限公司 半导体芯片的封装方法以及封装结构
US20180012853A1 (en) * 2016-07-08 2018-01-11 Xintec Inc. Chip package and manufacturing method thereof
JP6838893B2 (ja) * 2016-08-25 2021-03-03 キヤノン株式会社 半導体装置及びその製造方法
JP6808460B2 (ja) 2016-11-29 2021-01-06 キヤノン株式会社 半導体装置及びその製造方法
KR102521658B1 (ko) * 2018-09-03 2023-04-13 삼성전자주식회사 반도체 칩 및 이의 제조 방법
KR102593085B1 (ko) * 2018-11-21 2023-10-24 삼성전자주식회사 반도체 장치, 반도체 패키지 및 이의 제조 방법
JP7448344B2 (ja) * 2018-12-07 2024-03-12 旭化成エレクトロニクス株式会社 ガスセンサ
US11367681B2 (en) * 2019-01-24 2022-06-21 Micron Technology, Inc. Slit oxide and via formation techniques

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5425816A (en) * 1991-08-19 1995-06-20 Spectrolab, Inc. Electrical feedthrough structure and fabrication method
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004165321A (ja) 2002-11-12 2004-06-10 Kyocera Corp 配線基板およびその製造方法
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP4493516B2 (ja) * 2004-02-17 2010-06-30 三洋電機株式会社 半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4845368B2 (ja) 2004-10-28 2011-12-28 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4353118B2 (ja) * 2005-03-23 2009-10-28 パナソニック電工株式会社 半導体微小電子機械デバイスの信号取り出し構造
JP2007221080A (ja) * 2006-02-14 2007-08-30 Zycube:Kk 半導体装置およびその製造方法
JP2007281289A (ja) * 2006-04-10 2007-10-25 Fujikura Ltd 電子部品及びその製造方法
JP4795102B2 (ja) * 2006-04-27 2011-10-19 株式会社フジクラ 配線基板およびその製造方法
US7985919B1 (en) * 2006-08-18 2011-07-26 Nanosolar, Inc. Thermal management for photovoltaic devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201418A (zh) * 2010-03-25 2011-09-28 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN102201418B (zh) * 2010-03-25 2015-06-17 索尼公司 半导体装置、其制造方法和设计方法、以及电子装置
CN107255842A (zh) * 2011-02-15 2017-10-17 索尼公司 固态成像器件及其制造方法以及电子装置
CN102856329A (zh) * 2011-06-30 2013-01-02 中芯国际集成电路制造(上海)有限公司 一种硅通孔封装方法
CN102856329B (zh) * 2011-06-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种硅通孔封装方法
WO2016074252A1 (zh) * 2014-11-10 2016-05-19 深圳市华星光电技术有限公司 液晶显示面板及其用于电连接的过孔

Also Published As

Publication number Publication date
JP5259197B2 (ja) 2013-08-07
US20110136342A1 (en) 2011-06-09
US8273657B2 (en) 2012-09-25
US8564101B2 (en) 2013-10-22
KR20090076832A (ko) 2009-07-13
US20090200679A1 (en) 2009-08-13
KR101573302B1 (ko) 2015-12-01
TWI492354B (zh) 2015-07-11
CN101483162B (zh) 2010-09-08
JP2009164481A (ja) 2009-07-23
TW200947659A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
CN101483162B (zh) 半导体装置及其制造方法
US20230106039A1 (en) 3DIC Seal Ring Structure and Methods of Forming Same
KR101431372B1 (ko) 비아 라스트 관통 비아를 위한 방법 및 장치
US7919835B2 (en) Semiconductor device and method for manufacturing the same
US7932602B2 (en) Metal sealed wafer level CSP
CN100463172C (zh) 半导体器件和半导体晶片及其制造方法
US9711403B2 (en) Method for forming chip package
US20120168935A1 (en) Integrated circuit device and method for preparing the same
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
KR20180113897A (ko) 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
JP2011527512A (ja) 半導体素子の製造方法および半導体素子
TWI595612B (zh) 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
JP5780165B2 (ja) 半導体装置およびその製造方法
JP2012178520A (ja) 半導体装置及びその製造方法
KR20190076516A (ko) 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
CN107134413A (zh) 半导体装置以及制造的方法
CN113611685B (zh) 半导体封装结构及其制备方法
CN105742193A (zh) 晶圆与晶圆接合的工艺及结构
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
KR101422387B1 (ko) 차세대 cmos 이미지센서 제조방법
TW202230535A (zh) 半導體結構及其形成方法
KR101090471B1 (ko) 반도체소자의 금속배선구조 및 그 제조방법
KR20110078186A (ko) 시스템 인 패키지 제조 방법
KR20140084515A (ko) 버퍼 패턴을 포함하는 인터포저 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant