JP2007019149A - 電子基板とその製造方法及び電子機器 - Google Patents

電子基板とその製造方法及び電子機器 Download PDF

Info

Publication number
JP2007019149A
JP2007019149A JP2005197393A JP2005197393A JP2007019149A JP 2007019149 A JP2007019149 A JP 2007019149A JP 2005197393 A JP2005197393 A JP 2005197393A JP 2005197393 A JP2005197393 A JP 2005197393A JP 2007019149 A JP2007019149 A JP 2007019149A
Authority
JP
Japan
Prior art keywords
electronic
substrate
electronic substrate
passive element
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005197393A
Other languages
English (en)
Other versions
JP4572759B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005197393A priority Critical patent/JP4572759B2/ja
Priority to US11/480,217 priority patent/US7746663B2/en
Priority to KR1020060060769A priority patent/KR100821601B1/ko
Priority to CNA2006101011456A priority patent/CN1893078A/zh
Priority to TW095124319A priority patent/TW200715708A/zh
Publication of JP2007019149A publication Critical patent/JP2007019149A/ja
Priority to US12/782,076 priority patent/US8416578B2/en
Priority to US12/782,041 priority patent/US8284566B2/en
Application granted granted Critical
Publication of JP4572759B2 publication Critical patent/JP4572759B2/ja
Priority to US13/787,225 priority patent/US9087820B2/en
Priority to US14/802,330 priority patent/US9496202B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 基板に受動素子を設ける場合でも能動素子の特性の悪化を抑制する。
【解決手段】 基板１０の一方の面１０ａに能動領域が設けられる電子基板１であって、基板１０の他方の面１０ｂに受動素子Ｃ、Ｌを設ける。
【選択図】 図１

Description

本発明は、電子基板とその製造方法及び電子機器に関するものである。
近年、半導体装置は、電子機器の小型化及び高機能化に伴って、パッケージ自体の小型化または高密度化が求められようになっている。
そこで、特許文献１及び特許文献２には、基板の能動面（主面）にインダクタ素子を形成することにより、半導体装置（電子基板）としての小型化及び高機能化を実現する技術が開示されている。
特開２００２−１６４４６８号公報 特開２００３−３４７４１０号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
インダクタ素子等の受動素子が能動素子の近傍に配置されることになるため、能動素子との電気的なカップリングが起こり、能動素子の特性や、この基板を用いた半導体装置全体の特性が悪化する虞があるという問題が生じる。
例えば、上記の技術では、インダクタ素子から漏れた電流でトランジスタ等の特性が変動するという問題が生じてしまう。
本発明は、以上のような点を考慮してなされたもので、基板に受動素子を設ける場合でも能動素子の特性の悪化を抑制できる電子基板とその製造方法、及びこの電子基板を有する電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子基板は、基板の一方の面に能動領域が設けられる電子基板であって、前記基板の他方の面に受動素子が設けられることを特徴とするものである。
従って、本発明の電子基板では、能動領域に設けられる能動素子（基板に配線形成される素子や、チップ部品として搭載される素子）と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
受動素子としては、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続される構成を好適に採用できる。
これにより、本発明では一方の面の電極を介して容易に他の素子と受動素子との電気接続を確保することが可能になる。
また、受動素子としては、前記基板の他方の面側に配置される配線パターンを用いて形成もしくは、接続される構成を好適に採用できる。この場合、薄型化が実現された電子基板を得ることができる。
配線パターンを用いて受動素子を形成する場合、受動素子は、複数の層に積層された配線パターンを用いて形成もしくは、接続される構成も採用できる。
この構成では、例えば誘電体層（絶縁層）を挟んだ配線パターンにより、容易にキャパシタ等を形成することができる。
なお、受動素子を配線パターンで形成する構成ではなく、受動素子の機能を有するチップ部品を基板の他方の面に搭載する構成としてもよい。
また、本発明では、前記配線パターンの少なくとも一部が外部接続用端子をなす構成も好適に採用できる。この場合、前記外部接続用端子に、電子部品が表面実装される構成とすることができる。また、この電子部品に前記受動素子が含まれる構成とすることも好適である。
この構成では、他の電子部品と受動素子、または能動素子との電気的接続を容易に実現することが可能になる。
また、前記基板が前記外部接続端子で互いに接続されて複数積層される構成を採った場合には、複数の基板が積層された多層基板を有するモジュールを容易に形成することができる。
また、本発明では、前記基板の他方の面に応力緩和層が設けられ、前記受動素子の少なくとも一部が前記応力緩和層上に設けられる構成も好適に採用できる。
この構成では、基板の他方に面に熱応力が加わっても受動素子の信頼性や寿命の低下を抑制することができる。
また、応力緩和層が絶縁層である場合には、受動素子と能動素子との電気的なカップリングが一層起こりにくくなるため、受動素子の特性等の悪化を防止でき、受動素子からの浮遊容量を低減できる等の効果が得られる。
また、本発明では、前記基板の他方の面に、接地電極膜が設けられる構成も好適に採用できる。
この構成では、能動素子等、基板の一方の面に設けられた素子と受動素子との間の電磁シールド効果を得ることができる。
接地電極膜としては、前記基板の一方の面に設けられた能動領域の配置に応じた位置に成膜されることが好ましい。
これにより、本発明では、能動素子に対して効果的に電磁シールド効果を得ることが可能になるとともに、効果的なノイズ対策を採ることが可能になる。
さらに、本発明では、前記接地電極膜は、前記他方の面側に配設される素子のインピーダンスに基づく諸元で成膜される構成も好適に採用できる。
これにより、本発明では、厚さ等、接地電極膜の諸元を調整することにより、基板の他方の面側に配設される素子のインピーダンスを制御することが可能になる。
そして、本発明では、前記基板の他方の面に、少なくとも前記受動素子を保護する保護膜を有する構成を好適に採用できる。
これにより、本発明では、受動素子を保護し、腐食や短絡を防止することが可能になる。
また、本発明では、能動領域に半導体素子が設けられる構成も好適に採用できる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体デバイスを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
また、本発明では、前記基板の一方の面に第２の受動素子が設けられる構成も好適に採用できる。
前記第２の受動素子としてはは、前記基板の一方の面側に配置される配線パターンを用いて形成もしくは、接続される構成や、前記基板の一方の面側に実装されるデバイスに設けられる構成を採用できる。
一方、本発明の電子機器は、先に記載の電子基板が実装されていることを特徴とするものである。
従って、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制でき、高品質の電子機器を得ることができる。
以下、本発明の電子基板とその製造方法及び電子機器の実施の形態を、図１ないし図９を参照して説明する。
ここでは、基板の能動領域に半導体素子が設けられ、また受動素子としてキャパシタ及びコイル（インダクタ）が配線パターンを用いて設けられる場合の例を用いて説明する。
（第１実施形態）
図１は、シリコン基板に半導体素子が設けられた半導体装置（電子基板）１の断面図である。
この半導体装置１は、図１に示すように、シリコン基板（基板）１０と、シリコン基板１０の第１の面（一方の面）１０ａに形成され、プリント配線板等の外部機器Ｐに電気的に接続される接続部２０と、シリコン基板１０の第２の面（他方の面）１０ｂに形成され、後述する表面実装用のランドを有する配線部４１とを備えている。
シリコン基板１０は、第１の面１０ａの所定領域（能動領域）に例えばトランジスタ，メモリ素子を有する集積回路等の半導体素子が形成されている。また、シリコン基板１０には、厚さ方向に貫通する溝１１が設けられており、この溝１１の内部には導電性材料が充填された導電部（貫通導電部）１２が設けられている。また、溝１１の側壁には絶縁膜１３が設けられており、導電部１２とシリコン基板１０とは電気的に絶縁されている。
また、シリコン基板１０の第２の面１０ｂの表面には、溝１１が形成された領域以外の領域に裏面絶縁層１４が形成されている。
接続部２０は、シリコン基板１０の第１の面１０ａ上に設けられた下地層（パッシベーション）２１と、下地層２１上の複数の所定領域のそれぞれに設けられた第１電極２２及び第２電極２３と、これら電極２２，２３が設けられた領域以外の領域に設けられた第１絶縁層２４と、この第１絶縁層２４上に形成された配線部３０とを備えている。この下地層２１は、例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、第１，第２電極２２，２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
なお、シリコン基板１０には、図２の平面図に示すように、複数の電極が形成されていても構わないが、本実施形態では、第１電極２２及び第２電極２３のみについて説明する。また、第２電極２３は、第１絶縁層２４に覆われていても構わない。
そして、これら第１電極２２及び第２電極２３が上述した集積回路等の半導体素子と電気的に接続されている。
配線部３０は、図１及び図２に示すように、第１絶縁層２４上に設けられた第１電極２２と電気的に接続された第１配線３１と、第２電極２３の表面に設けられた金属膜３２と、この第１配線３１及び金属膜３２上に設けられた第２絶縁層（応力緩和層）３３と、第２絶縁層３３上に形成されるとともに、第１配線３１と電気的に接続された第２配線３４と、第２配線３４上に形成された第３絶縁層３５とを備えている。また、第１配線３１の一部が第２絶縁層３３から露出してランド部３６を形成しており、このランド部３６と第２配線３４とが電気的に接続されている。さらに、第２配線３４上にはバンプ（外部接続端子）３７が設けられ、半導体装置１はこのバンプ３７を介してプリント配線板等の外部機器Ｐに電気的に接続されている。また、第３絶縁層３５は、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように設けられている。
また、第１電極２２は、第１配線３１及び第２配線３４を介してバンプ３７と電気的に接続されている。また、第２電極２３は、シリコン基板１０の第１の面１０ａ上に設けられた下地層２１上に形成されとともに、溝１１において一部（裏面側）が露出されている。これにより、この第２電極２３は、第２電極２３の裏面２３ａで溝１１の内部の導電部１２の一端部１２ａと電気的に接続されている。また、導電部１２の他端部１２ｂは、シリコン基板１０の第２の面１０ｂに設けられた配線４２と電気的に接続されている。すなわち、第２電極２３はシリコン基板１０の第２の面１０ｂに設けられる電子素子と電気的に接続可能になっている。
第１，第２配線３１，３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。この第１，第２配線３１，３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、第１，第２，第３絶縁層２４，３３，３５は、樹脂（合成樹脂）によって形成されている。これら第１，第２，第３絶縁層２４，３３，３５を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。
なお、第１絶縁層２４は、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されていても良い。
また、金属膜３２の材料は、第１，第２配線３１，３４と同一の材料であることが好ましい。金属膜３２の材料としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を使用することができる。また、金属膜３２は、これらの金属を積層して形成することも可能である。なお、金属膜（積層構造の場合、少なくとも１層）３２は、電極よりも耐腐食性の高い材料、例えばＡｕ、ＴｉＷ、Ｃｒを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
配線部４１は、シリコン基板１０の第２の面１０ｂ上に設けられた下地層（裏面絶縁層、パッシベーション）１４と、下地層１４上に設けられた配線（配線パターン）４３、下地層１４上に配線４３を覆って設けられた絶縁層４４、下地層１４及び絶縁層４４に跨って形成された配線４２、４５、絶縁層４４上に形成された配線４６、これら配線（配線パターン）４２、４５、４６及び下地層１４の一部を覆って設けられた絶縁層４７とを備えている。
配線４２は、下地層１４上に設けられた一端側において導電部１２の他端部１２ｂと電気的に接続されており、他端側において絶縁層４４上に配置されている。また、配線４２は、絶縁層４４上において一部が絶縁層４７から露出してランド部（外部接続用端子）４８を形成している。
配線４５は、一端側が絶縁層４４上において配線４３と対向して配置されている。すなわち、配線４５と配線４３とは、絶縁層４４を挟んで対向して積層されたキャパシタ（受動素子）Ｃを構成している。この場合、絶縁層４４としては誘電体により形成される。この絶縁層４４及び４７、さらに下地層１４は、上記第１，第２，第３絶縁層２４，３３，３５と同様に、誘電体であるポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等の絶縁性樹脂により形成される。
また、配線４５においても、絶縁層４４上において一部が絶縁層４７から露出してランド部（外部接続用端子）４９を形成している。
配線４６は、例えば渦巻き状に形成されたスパイラルインダクタ（受動素子）Ｌを構成している。なお、図１では、インダクタＬを簡略化して図示している。
これらキャパシタＣ及びインダクタＬは、図示しない貫通導電部を介して第１の面１０ａ側の第１電極２２及び半導体素子に接続されている。
上記の配線４２、４３、４５、４６は、第１，第２配線３１、３４と同様に、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の単層材料、またはこれらを複数組み合わせた積層構造の材料により形成される。
次に、図３乃至図５を参照しながら半導体装置１の製造方法について説明する。ここで、本実施形態においては、半導体装置１は同一のシリコン基板（基板）１００上に複数（図６参照）同時に一括して形成されるが、便宜上、図３乃至図５においては１つの半導体装置１を形成する場合を示す。
まず、図３（ａ）に示すように、シリコン基板１０の第１の面１０ａ上に下地層２１を形成した後、下地層２１上に第１，第２電極２２，２３を形成する。そして、第１，第２電極２２，２３上に第１絶縁層２４を形成し、周知のフォトリソグラフィ法及びエッチング法により、第１，第２電極２２，２３を覆う絶縁材料を除去する。なお、第２電極２３を覆う絶縁材料は必ずしも除去しなくても良い。次いで、第１電極２２を含む第１絶縁層２４上には第１配線３１を形成し、第２電極２３の表面には金属膜３２を形成する。第１配線３１の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
次に、第１配線３１及び金属膜３２を覆うように第２絶縁層３３を形成し、周知のフォトリソグラフィ法により、第２絶縁層３３のランド部３６に対応する領域が除去され、第１配線３１の一部が露出されてランド部３６となる。そして、ランド部３６に接続するように、第２絶縁層３３上に第２配線３４が形成され、その後、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように第３絶縁層３５を設けることにより、図３（ａ）に示すような形態となる。
次に、図３（ｂ）に示すように、シリコン基板１０の第２の面１０ｂ上にフォトレジスト４０を塗布、パターニングするとともに、このフォトレジスト４０をマスクとして用い、ドライエッチングにより、第２電極２３に対応したシリコン基板１０及び下地層２１を除去する。これにより、図３（ｃ）に示すように、シリコン基板１０の第２の面１０ｂから、第１の面１０ａに設けられた第２電極２３の裏面２３ａが露出するまでエッチングが行われ、溝１１が形成される。
なお、フォトレジスト４０をマスクとして用いる構成としたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用しても良い。
次に、図４（ａ）に示すように、シリコン基板１０の第２の面１０ｂ及び溝１１の内壁に裏面絶縁層（下地層）１４及び絶縁膜１３を形成する。裏面絶縁層１４及び絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、裏面絶縁層１４及び絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、第２電極２３の裏面２３ａ部分に設けられた絶縁膜１３をドライエッチングあるいはレーザ加工により除去することで、図４（ｂ）に示すように、溝１１の側壁のみに絶縁層１３が設けられた形態となる。
次に、電気化学プレーティング（ＥＣＰ）法を用いて、溝１１の内部にめっき処理が施され、図４（ｃ）に示すように、その溝１１の内側に導電部１２を形成するための導電性材料を配置し、導電部１２の一端部１２ａと露出した第２電極２３とが、第２電極２３の裏面２３ａで電気的に接続される。導電部１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、導電部１２には銅（Ｃｕ）が埋め込まれる。本実施形態における導電部１２を形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝１１の内部を導電部１２で埋め込んでいるが、完全に埋め込まなくても、溝１１の内壁に導電部１２を設けて、第２電極２３の裏面２３ａで電気的に接続される形態でも良い。
導電部１２を形成した後、シリコン基板１０の第２の面１０ｂに配線４３を成膜する。配線４３の成膜方法としては、スパッタ法、めっき法、液滴吐出方式等を採用できる。配線４３が成膜された後には、配線４３を覆い、且つ導通部１２から外れた領域に絶縁層４４を形成する。絶縁層４４の形成方法としては、上述した絶縁層２４、３３、３５と同様である。
次に、図５（ａ）に示すように、絶縁層４４上に配線４６を形成するとともに、下地層１４及び絶縁層４４に跨る配線４２、４５を形成する。配線４２、４５の形成方法としては、配線４３と同様に、スパッタ法、めっき法、液滴吐出方式等を採用できる。
配線４２、４５、４６が形成されると、図５（ｂ）に示すように、これら配線４２、４５、４６及び下地層１４の一部を覆うように絶縁層４７を形成する。
そして、周知のフォトリソグラフィ法及びエッチング法により、図５（ｃ）に示すように、配線４２、４５を覆いランド部４８、４９に対応する絶縁材料を除去することにより、ランド部４８、４９を形成する。
次に、シリコン基板１０の第１の面１０ａ側に設けられた第２配線３４上に、例えば鉛フリーはんだからなるバンプ３７を搭載する。なお、バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態でもよい。
そして、図６に示すように、ダイシング装置１１０によって、シリコン基板１００が半導体装置１毎にダイシング（切断）される。このように、シリコン基板１００上に複数の半導体装置１を略同時に形成し、その後、そのシリコン基板１００を半導体装置１毎に切断することで、図１に示す半導体装置１を得ることができる。このようにして、効率良く半導体装置１を製造することができ、半導体装置１の低コスト化を実現できる。
以上説明したように、本実施の形態では、受動素子であるキャパシタＣやインダクタＬが半導体素子等の能動素子が設けられる第１面１０ａの能動領域とはシリコン基板１０を挟んだ逆側の第２面１０ｂに設けられているので、能動素子との離間距離が大きくなる。そのため、本実施形態では能動素子と受動素子との電気的なカップリングが起こりにくくなり、能動素子の特性の悪化を抑制することができる。そのため、本実施形態では、半導体装置１を備えたシステム（電気光学装置や電子機器）全体の特性悪化を抑制することができるため、超高密度のモジュール形成を実現することも可能になる。
特に、本実施の形態では、能動領域に半導体素子が設けられているため、ｐ型またはｎ型の半導体ウエル層を間に介在させることになり、能動素子と受動素子との電気的なカップリングを一層起こりにくくすることができる。
また、本実施の形態では、応力緩和層としても機能する絶縁層４４上に、受動素子の一部を構成する配線４５、４６を配置しているので、半導体素子の裏側と受動素子との電気的カップリングも起こりにくくなっており、受動素子の特性低下も抑制可能であるとともに、受動素子からの浮遊容量も抑制可能である。
また、本実施形態では、ランド部４８、４９を配設しているため、半導体装置１を他の電子部品と容易に接続させることが可能になる。
（第２実施形態）
続いて、半導体装置（電子基板）の第２実施形態について図７を参照して説明する。
この図において、図１乃至図６に示す第１実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
第２実施形態は、接地電極膜Ｇが成膜された構成となっている。
図７に示すように、本実施形態では、下地層４１上に位置して接地電極膜Ｇが成膜されている。この接地電極膜Ｇは、図示しないアースに接続されることで接地されており、配線４３と同一工程で同一の材料で、且つ配線４３と離間する領域に形成される。より詳細には、接地電極膜Ｇは、第１の面１０ａの能動領域と対向する位置や、能動領域と受動素子と挟まれる位置に配置される。
上記の構成の半導体装置１では、接地電極膜Ｇが電磁シールドとして機能するため、受動素子による能動素子へのノイズや、逆に能動素子による受動素子へのノイズを抑制することが可能になる。
また、本実施形態では、接地電極膜Ｇの厚さや大きさ等の諸元を調整することにより、ランド部４８、４９に接続される電子部品（電子素子）のインピーダンスも制御することも可能である。
（第３実施形態）
次に、半導体装置（電子基板）の第３実施形態について図８を参照して説明する。
図８に示す半導体装置１は、バンプ１１０を有する半導体素子１１１が厚さ方向に複数積層されて、図１に示したランド部４８、４９に接続された積層型半導体装置を形成している。
この場合、半導体素子１１１としては、第１実施形態と同様に、能動素子及び受動素子の双方を備える構成であっても、受動素子のみを備える構成であってもよい。
上記の構成の半導体装置１では、実装密度をさらに向上させることができる。また、本実施形態では、機能の異なる半導体装置を積層することにより、一つのシステムブロックを構築することも可能である。
（電子機器）
図９は、上述した半導体装置１を搭載した電子機器の一例を示す図であって、携帯電話３００を示す図である。小型化・薄型化及び高機能化が実現された本発明の電子部品を搭載したので、高品質で小型の携帯電話３００が実現される。
また、半導体装置１が実装される電子機器としては、携帯電話の他にも、液晶表示装置や、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、電子基板が半導体素子を内蔵する半導体装置の例を用いて説明したが、本発明に係る電子基板としては、必ずしも半導体素子を内蔵する必要はなく、半導体デバイス等の外部デバイスが能動領域に実装される構成であってもよい。
一方、本発明に係る電子基板としては、必ずしも半導体素子が設けられている必要はなく、例えば半導体チップ等、外部デバイスの搭載領域（能動領域）に外部デバイスが搭載されておらず（非搭載状態）、搭載領域と逆側の面に受動素子が設けられたシリコン基板も含まれる。
また、上記実施形態では、半導体素子等の能動素子、キャパシタＣやインダクタＬがシリコン基板１０に内蔵される構成としたが、これに限定されるものではなく、半導体チップ等の能動素子が能動領域に実装され、キャパシタやインダクタ等の機能を有する受動素子チップが能動領域とは逆側の面に実装される構成であってもよい。
例えば、図１０に示すように、上述した受動素子を有する電子部品５１の接続パッド５２、５３がシリコン基板１０のランド部４８、４９において接続されて表面実装される構成であってもよい。この構成においても、上述した実施形態と同様の作用・効果が得られる。
さらに、図１に示した受動素子を内蔵するシリコン基板１０のランド部４８、４９に受動素子を有していない電子部品（半導体デバイス等）が表面実装される構成であってもよい。
また、上記実施形態では、シリコン基板１０の第１の面１０ａには、半導体素子が設けられる構成として説明したが、バンプ３７や第２配線３４等と干渉しなければ、他の電子素子を設けてもよい。この場合の電子素子としては、半導体デバイスや上記の受動素子を選択することができる。受動素子を第２の受動素子として一方の面１０ａ側に設ける場合には、他方の面１０ｂ側と同様に、配線４２を用いて受動素子を形成する構成でも、第２の受動素子を有する電子デバイスを一方の面１０ａ側に実装する構成としてもよい。
さらに、上記実施形態では、受動素子としてキャパシタＣ及びインダクタＬを例示したが、この他にも配線パターンの厚さや幅等を一部調整することにより抵抗を形成する構成としてもよい。また、上記実施形態では、インダクタＬとしてスパイラル型のものを例示したが、これ以外にもトロイダル型のインダクタを形成・実装する構成としてもよい。
また、上記実施形態では、シリコン基板１０を貫通する導通部１２によって、第１の面１０ａ側の電極と第２の面１０ｂ側の受動素子とを接続させる構成ととしたが、導通部１２のような貫通導電部を用いることなく、例えばシリコン基板１０の側面（端面）に形成された配線パターンを用いて接続させる構成としてもよい。
また、上記実施形態で示したシリコン基板１０の第２の面１０ｂ側をソルダーレジスト等の樹脂材で覆うことにより保護膜を形成する構成としてもよい。この保護膜は、少なくとも受動素子を覆うように形成することが好ましく、例えばフォトリソグラフィ法や液滴吐出方式、印刷法、ディスペンス法等を用いることにより形成できる。
さらにまた、本実施例では半導体素子が形成されたシリコン基板の例で説明してきたが、化合物半導体基板や、ポリシリコンなどの半導体が上に形成されたガラス基板、石英基板、有機半導体が上に形成された、有機基板などでもまったく同様の構造をとることができる。
本発明の実施の形態を示す図であって、半導体装置を示す断面図である。 図１の半導体装置のＡ矢視図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法を示す斜視図である。 第２実施形態に係る半導体装置を示す断面図である。 第３実施形態に係る半導体装置を示す断面図である。 本発明の電子基板が搭載された電子機器を示す斜視図である。 別形態の電子基板の一例を示す断面図である。
符号の説明
Ｃ…キャパシタ（受動素子）、 Ｇ…接地電極膜、 Ｌ…インダクタ（受動素子）、 １…半導体装置（電子基板）、 １０、１００…シリコン基板（基板）、 １０ａ…第１の面（一方の面）、 １０ｂ…第２の面（他方の面）、 １２…導電部（貫通導電部）、 ２２…第１電極（電極）、 ３３…第２絶縁層（応力緩和層）、 ４２、４３、４５、４６…配線（配線パターン）、 ４４…絶縁層（応力緩和層）、 ４８、４９…ランド部（外部接続用端子）、 ５１…電子部品、 ３００…携帯電話（電子機器）

Claims (23)

  1. 基板の一方の面に能動領域が設けられる電子基板であって、
    前記基板の他方の面に受動素子が設けられることを特徴とする電子基板。
  2. 請求項１記載の電子基板において、
    前記受動素子は、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続されることを特徴とする電子基板。
  3. 請求項１または２記載の電子基板において、
    前記受動素子は、前記基板の他方の面側に配置される配線パターンを用いて形成もしくは、接続されることを特徴とする電子基板。
  4. 請求項３記載の電子基板において、
    前記受動素子は、複数の層に積層された配線パターンを用いて形成もしくは、接続されることを特徴とする電子基板。
  5. 請求項３または４記載の電子基板において、
    前記配線パターンの少なくとも一部は、外部接続用端子をなすことを特徴とする電子基板。
  6. 請求項５記載の電子基板において、
    前記外部接続用端子に、電子部品が表面実装されていることを特徴とする電子基板。
  7. 請求項６記載の電子基板において、
    前記電子部品は、前記受動素子を有することを特徴とする電子基板。
  8. 請求項５から７のいずれかに記載の電子基板において、
    前記基板が前記外部接続端子で互いに接続されて複数積層されることを特徴とする電子基板。
  9. 請求項１から８のいずれかに記載の電子基板において、
    前記基板の他方の面には、応力緩和層が設けられ、
    前記受動素子の少なくとも一部は、前記応力緩和層上に設けられることを特徴とする電子基板。
  10. 請求項１から９のいずれかに記載の電子基板において、
    前記基板の他方の面に、接地電極膜が設けられることを特徴とする電子基板。
  11. 請求項１０記載の電子基板において、
    前記接地電極膜は、前記基板の一方の面に設けられた能動領域の配置に応じた位置に成膜されることを特徴とする電子基板。
  12. 請求項１０または１１記載の電子基板において、
    前記接地電極膜は、前記他方の面側に配設される素子のインピーダンスに基づく諸元で成膜されることを特徴とする電子基板。
  13. 請求項１から１２のいずれかに記載の電子基板において、
    前記基板の他方の面に、少なくとも前記受動素子を保護する保護膜を有することを特徴とする電子基板。
  14. 請求項１から１３のいずれかに記載の電子基板において、
    前記能動領域に半導体素子が設けられることを特徴とする電子基板。
  15. 請求項１４記載の電子基板において、
    前記半導体素子を有する半導体デバイスが実装されることを特徴とする電子基板。
  16. 請求項１から１３のいずれかに記載の電子基板において、
    前記基板は、半導体素子が非搭載状態であることを特徴とする電子基板。
  17. 請求項１から１６のいずれかに記載の電子基板において、
    前記基板の一方の面に第２の受動素子が設けられることを特徴とする電子基板。
  18. 請求項１７記載の電子基板において、
    前記第２の受動素子は、前記基板の一方の面側に配置される配線パターンを用いて形成もしくは、接続されることを特徴とする電子基板。
  19. 請求項１７記載の電子基板において、
    前記第２の受動素子は、前記基板の一方の面側に実装されるデバイスに設けられることを特徴とする電子基板。
  20. 請求項１から１９のいずれかに記載の電子基板が実装されていることを特徴とする電子機器。
  21. 基板の一方の面に能動領域が設けられる電子基板の製造方法であって、
    前記基板の他方の面に受動素子を設ける工程を有することを特徴とする電子基板の製造方法。
  22. 請求項２１記載の電子基板の製造方法であって、
    前記基板を貫通し、前記一方の面に設けられた電極と前記受動素子とを接続する貫通導電部を形成する工程を有することを特徴とする電子基板の製造方法。
  23. 請求項２１または２２記載の電子基板の製造方法であって、
    前記基板の他方の面に、接地電極膜を設ける工程を有することを特徴とする電子基板の製造方法。
JP2005197393A 2005-07-06 2005-07-06 半導体装置及び電子機器 Active JP4572759B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005197393A JP4572759B2 (ja) 2005-07-06 2005-07-06 半導体装置及び電子機器
US11/480,217 US7746663B2 (en) 2005-07-06 2006-06-30 Electronic substrate and electronic device
KR1020060060769A KR100821601B1 (ko) 2005-07-06 2006-06-30 전자 기판, 전자 기판의 제조 방법, 및 전자 기기
CNA2006101011456A CN1893078A (zh) 2005-07-06 2006-07-03 电子基板、电子基板的制造方法、及电子设备
TW095124319A TW200715708A (en) 2005-07-06 2006-07-04 Electronic substrate, manufacturing method for electronic substrate, and electronic device
US12/782,076 US8416578B2 (en) 2005-07-06 2010-05-18 Manufacturing method for an electronic substrate
US12/782,041 US8284566B2 (en) 2005-07-06 2010-05-18 Electronic substrate
US13/787,225 US9087820B2 (en) 2005-07-06 2013-03-06 Electronic substrate
US14/802,330 US9496202B2 (en) 2005-07-06 2015-07-17 Electronic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197393A JP4572759B2 (ja) 2005-07-06 2005-07-06 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2007019149A true JP2007019149A (ja) 2007-01-25
JP4572759B2 JP4572759B2 (ja) 2010-11-04

Family

ID=37597737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197393A Active JP4572759B2 (ja) 2005-07-06 2005-07-06 半導体装置及び電子機器

Country Status (5)

Country Link
US (5) US7746663B2 (ja)
JP (1) JP4572759B2 (ja)
KR (1) KR100821601B1 (ja)
CN (1) CN1893078A (ja)
TW (1) TW200715708A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210933A (ja) * 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
JP2011035349A (ja) * 2009-08-06 2011-02-17 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2017535054A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
US10160841B2 (en) 2012-11-30 2018-12-25 Dow Global Technologies Llc Ethylene/alpha-olefin/nonconjugated polyene based compositions and foams formed from the same
JP2022552067A (ja) * 2019-10-16 2022-12-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 部品及び部品の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
KR100957221B1 (ko) * 2008-03-25 2010-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102683220B (zh) * 2011-03-08 2016-01-20 华进半导体封装先导技术研发中心有限公司 一种制作多层有机液晶聚合物基板结构的方法
JP2012256679A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
JP6930334B2 (ja) * 2017-09-26 2021-09-01 セイコーエプソン株式会社 液体吐出装置、及び、液体吐出装置に設けられた駆動回路
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
CN214313198U (zh) * 2021-03-30 2021-09-28 光华临港工程应用技术研发(上海)有限公司 一种功率组件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529537A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体モジユール構造
JPH0653414A (ja) * 1992-07-31 1994-02-25 Mitsubishi Electric Corp マイクロ波集積回路
JP2000022071A (ja) * 1998-06-29 2000-01-21 Denso Corp バンプを有する電子部品
JP2002184933A (ja) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2003078080A (ja) * 2001-08-30 2003-03-14 Fujitsu Ltd 薄膜回路基板およびその製造方法、ビア形成基板およびその製造方法
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221297A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005012136A (ja) * 2003-06-23 2005-01-13 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423468A (en) 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
JPS5939949U (ja) 1982-09-08 1984-03-14 アルプス電気株式会社 高周波回路装置
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3611468B2 (ja) 1999-01-19 2005-01-19 松下電器産業株式会社 パターン生成方法
JP3526548B2 (ja) 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
JP3744828B2 (ja) * 2001-09-14 2006-02-15 ユーディナデバイス株式会社 半導体装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
JP2003124595A (ja) 2001-10-11 2003-04-25 Alps Electric Co Ltd 電子回路ユニット
ATE309988T1 (de) * 2002-02-13 2005-12-15 Hoffmann La Roche Neue pyridin- und quinolin-derivate
JP2004079745A (ja) * 2002-08-16 2004-03-11 Sony Corp インターポーザおよびその製造方法、並びに電子回路装置およびその製造方法
JP4075593B2 (ja) * 2002-12-06 2008-04-16 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2004214573A (ja) * 2003-01-09 2004-07-29 Murata Mfg Co Ltd セラミック多層基板の製造方法
KR100497111B1 (ko) 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
JP4572759B2 (ja) 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
JP5029537B2 (ja) 2008-08-26 2012-09-19 三菱自動車工業株式会社 エンジン本体構造

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529537A (ja) * 1991-07-19 1993-02-05 Fujitsu Ltd 半導体モジユール構造
JPH0653414A (ja) * 1992-07-31 1994-02-25 Mitsubishi Electric Corp マイクロ波集積回路
JP2000022071A (ja) * 1998-06-29 2000-01-21 Denso Corp バンプを有する電子部品
JP2002184933A (ja) * 2000-12-15 2002-06-28 Mitsubishi Electric Corp 半導体装置
JP2003078080A (ja) * 2001-08-30 2003-03-14 Fujitsu Ltd 薄膜回路基板およびその製造方法、ビア形成基板およびその製造方法
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221297A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005012136A (ja) * 2003-06-23 2005-01-13 Renesas Technology Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210933A (ja) * 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
JP2011035349A (ja) * 2009-08-06 2011-02-17 Casio Computer Co Ltd 半導体装置およびその製造方法
US10160841B2 (en) 2012-11-30 2018-12-25 Dow Global Technologies Llc Ethylene/alpha-olefin/nonconjugated polyene based compositions and foams formed from the same
JP2017535054A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
US10224309B2 (en) 2014-09-26 2019-03-05 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith
US10790263B2 (en) 2014-09-26 2020-09-29 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith
JP2022552067A (ja) * 2019-10-16 2022-12-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト 部品及び部品の製造方法

Also Published As

Publication number Publication date
US20100226109A1 (en) 2010-09-09
US20100223784A1 (en) 2010-09-09
US20150325499A1 (en) 2015-11-12
US8284566B2 (en) 2012-10-09
US20130181357A1 (en) 2013-07-18
US7746663B2 (en) 2010-06-29
TW200715708A (en) 2007-04-16
US9087820B2 (en) 2015-07-21
US9496202B2 (en) 2016-11-15
CN1893078A (zh) 2007-01-10
KR20070005489A (ko) 2007-01-10
KR100821601B1 (ko) 2008-04-15
US8416578B2 (en) 2013-04-09
US20070008705A1 (en) 2007-01-11
JP4572759B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4572759B2 (ja) 半導体装置及び電子機器
KR100906065B1 (ko) 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지
US7573119B2 (en) Semiconductor device
JP5387407B2 (ja) 半導体装置
US8410577B2 (en) Semiconductor device
CN110914973B (zh) 电容器
CN110676227A (zh) 包括凸块结构的半导体芯片和包括半导体芯片的半导体封装
JP4900498B2 (ja) 電子部品
JP4534794B2 (ja) 電子部品
US11367677B2 (en) Electronic component module
JP4811406B2 (ja) キャパシタ搭載型半導体装置
JP2007005357A (ja) 半導体装置の製造方法
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
US7888778B2 (en) Semiconductor device and producing method of the same
JP2006108284A (ja) 半導体パッケージ
JP2008103397A (ja) 電子基板とその製造方法及び電子機器
JP2010192500A (ja) 半導体装置
JP2008227161A (ja) 半導体装置
US10847317B2 (en) Electronic component
JP2006351687A (ja) 半導体装置
JP2010192499A (ja) 半導体装置
JP2009277879A (ja) 半導体装置
JP2005311121A (ja) 半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP2006344850A (ja) 電子部品
JP2005311118A (ja) 半導体装置及びその製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100802

R150 Certificate of patent or registration of utility model

Ref document number: 4572759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250