JP2005012136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005012136A JP2005012136A JP2003177417A JP2003177417A JP2005012136A JP 2005012136 A JP2005012136 A JP 2005012136A JP 2003177417 A JP2003177417 A JP 2003177417A JP 2003177417 A JP2003177417 A JP 2003177417A JP 2005012136 A JP2005012136 A JP 2005012136A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- multilayer wiring
- chip
- mounting surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】高周波パワーモジュールの小型化と低価格化とを同時に実現することのできる技術を提供する。
【解決手段】半導体チップ１０の主面に能動素子を形成し、半導体チップ１０の裏面に受動素子９を形成した後、半導体チップ１０の主面に設けられたバンプ７と多層配線基板１１のチップ搭載面上のボンディングパッド１２とを力学的、電気的に接続して、半導体チップ１０を多層配線基板１１のチップ搭載面上に実装する。続いて受動素子９と多層配線基板１１のチップ搭載面上のボンディングパッド１２および伝送線路１３とをワイヤ１７を用いて接続する。
【選択図】 図７
【解決手段】半導体チップ１０の主面に能動素子を形成し、半導体チップ１０の裏面に受動素子９を形成した後、半導体チップ１０の主面に設けられたバンプ７と多層配線基板１１のチップ搭載面上のボンディングパッド１２とを力学的、電気的に接続して、半導体チップ１０を多層配線基板１１のチップ搭載面上に実装する。続いて受動素子９と多層配線基板１１のチップ搭載面上のボンディングパッド１２および伝送線路１３とをワイヤ１７を用いて接続する。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、携帯電話用高周波パワーモジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話用高周波パワーモジュールの小型化はハイブリッドＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されており、多層配線基板およびこれに搭載される受動部品および能動部品の形成方法等にさまざまな工夫がなされている。
【０００３】
例えば、多層配線基板と、多層配線基板の主面に搭載される少なくとも一つ以上の能動部品および受動部品と、能動部品の電極と多層配線基板の配線とを接続する導電性のワイヤと、多層配線基板の主面を覆うように多層配線基板に固定されるキャップと、多層配線基板の裏面に設けられた多層配線の複数の電極端子とを有する混成集積回路装置が開示されている（例えば、特許文献１参照）。
【０００４】
また、ガリウムヒ素やシリコン等の半導体基板の表面に能動素子を主とする集積回路を形成し、この半導体基板の裏面側から半導体基板を貫通して半導体基板の表面に形成された能動素子の電極端子あるいはアース端子にそれぞれ達する複数の溝を設け、これらの電極端子あるいはアース端子に接続するように基板の裏面側あるいは溝の内壁表面にＭＩＭ容量およびコイルを構成するモノリシックマイクロ波集積回路が開示されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平９−１１６０９１号公報
【０００６】
【特許文献２】
特開平８−９７３７５号公報
【０００７】
【発明が解決しようとする課題】
ところで、携帯電話用高周波パワーモジュールにおいて、マルチバンド化および高機能化を図るためには、多層配線基板上の受動部品点数を増やす必要がある。しかしながら、受動部品点数の増加はパッケージサイズを大型化し、また工程が長くなることからモジュールの価格を引き上げてしまう。
【０００８】
そこで、本発明者らは、受動部品を半導体チップ内に取り込み、受動部品点数を減らす検討を行った。しかし、受動部品はＱ値が高く、大きな値のインダクタまたは大きな値のキャパシタであるため、半導体チップ内にこれらを取り込んだ場合には、半導体チップの面積が増大するという問題が生じた。半導体チップの面積の増大は半導体チップの価格を引き上げ、さらにはモジュールの価格を引き上げてしまう。
【０００９】
本発明の目的は、高周波パワーモジュールの小型化と低価格化とを同時に実現することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、半導体チップの主面に能動素子を形成し、半導体チップの裏面に受動素子を形成する工程と、半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、半導体チップを多層配線基板のチップ搭載面上に実装する工程と、受動素子と多層配線基板のチップ搭載面の第１導体層からなる第２群のボンディングパッドとをワイヤを用いて接続する工程とを有するものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法の一例を図１〜図７に示す要部断面図および図８に示す斜視図を用いて説明する。
【００１５】
まず、図１に示すように、基板（円形の薄い板状に加工した半導体ウエハ）１を用意し、この基板１の主面に能動素子２を形成する。能動素子２は、例えばＧａＡｓ素子を例示することができる。能動素子２の最上層配線３は表面保護膜４で覆われており、その一部に最上層配線３の一部が露出するような開口部５が形成されている。なお基板１は複数個の半導体チップ単位で区画されており、この半導体チップ毎に能動素子２は形成される。
【００１６】
次に、図２に示すように、上記開口部５に下地金属膜６を形成した後、下地金属膜６に厚さ２０μｍ程度のバンプ７を接合する。バンプ７は、例えば金からなり、電解メッキ法により形成することができる。その後、図３に示すように、基板１を裏面から研磨して、薄くする。
【００１７】
次に、図示はしないが、基板１の裏面にレジスト膜を塗布し、これをリソグラフィ技術によってパターニングしてレジストパターンを形成する。次に、図４に示すように、このレジストパターンをマスクとして、例えばドライエッチング法により基板１を裏面から加工して、所定箇所にビア８を形成する。次に、図５に示すように、選択メッキ法により基板１の裏面に複数個の受動素子９を形成する。その後、基板１をカットして、所望する能動素子２および受動素子９が形成された１個１個の半導体チップ１０に切り分ける。半導体チップ１０の大きさは、例えば１ｍｍ□程度である。
【００１８】
次に、図６に示すように、多層配線基板１１を用意する。多層配線基板１１のチップ搭載面には、導体層からなる複数個のボンディングパッド１２および伝送線路１３が形成されており、多層配線基板１１の裏面には、導体層からなる裏面パッド１４が形成されている。さらに多層配線基板１１の内部には、導体層１５およびビア（導体が埋め込まれたビアホール）１６が形成されており、これらを用いて多層配線基板１１の内部の配線が形成されている。
【００１９】
次に、良品の半導体チップ１０を選び、多層配線基板１１のチップ搭載面の一部のボンディングパッド（第１群のボンディングパッド）１２と半導体チップ１０の主面に設けられたバンプ７とを力学的、電気的に接続してフェースダウン方式で半導体チップ１０を多層配線基板１１に実装し、能動素子２を多層配線基板１１の回路と電気的に接続する。
【００２０】
次に、図７および図８に示すように、半導体チップ１０の裏面に形成された受動素子９と多層配線基板１１の他の一部のボンディングパッド（第２群のボンディングパッド）１２および伝送線路１３とをワイヤ１７で接続し、受動素子９を多層配線基板１１の回路と電気的に接続する。ワイヤ１７は、例えば金細線とすることができる。半導体チップ１０の裏面には複数個の受動素子９が形成されているが、半導体チップ１０の主面に形成された能動素子２の特性が考慮され、適切な受動素子９が選ばれて接続される。なお半導体チップ１０の主面に形成された能動素子２が動作時に発する熱は、バンプ７およびビア８を介して多層配線基板１１の裏面に放熱される。その後、半導体チップ１０を搭載した多層配線基板１１をパッケージで包み込み、高周波パワーモジュールが形成される。高周波パワーモジュールの大きさは、例えば１０ｍｍ□程度である。
【００２１】
このように、本実施の形態によれば、受動素子９を半導体チップ１０上に取り込む時に、能動素子２を形成した主面とは反対の裏面に受動素子９を形成することで、半導体チップ１０の片面（主面）のみに能動素子２および受動素子９を形成する場合よりも半導体チップ１０の面積を小さくすることができる。これにより、半導体チップ１０内に受動素子９を取り込んでも半導体チップ１０の価格を抑えることができるので、価格を上げることなく、高周波パワーモジュール全体のパッケージサイズを小型化することができる。
【００２２】
さらに、携帯電話用高周波パワーモジュールでは、能動素子２の性能によって受動素子９を適切なものに変えて搭載する必要があるが、半導体チップ１０の裏面に形成した受動素子９はワイヤ１７を用いて多層配線基板１１上のボンディングパッド１２または伝送線路１３に接続されるので、ワイヤ１７を接続する際に必要とする適切な受動素子９を選ぶことができる。
【００２３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００２４】
例えば、前記実施の形態では、本発明を携帯電話用高周波パワーモジュールに適用した場合について説明したが、例えば化合物半導体を半導体チップに用い、小型化が要求されるハイブリッドＩＣなど、全てのハイブリッドＩＣに適用することができる。
【００２５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
半導体チップに受動素子を取り込んでも、半導体チップの面積は増加せず、また半導体チップの価格が抑えられるので、高周波パワーモジュールの小型化と低価格化とを同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図２】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図３】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図４】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図５】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図６】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図７】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図８】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す斜視図である。
【符号の説明】
１ 基板
２ 能動素子
３ 最上層配線
４ 表面保護膜
５ 開口部
６ 下地金属膜
７ バンプ
８ ビア
９ 受動素子
１０ 半導体チップ
１１ 多層配線基板
１２ ボンディングパッド
１３ 伝送線路
１４ 裏面パッド
１５ 導体層
１６ ビア
１７ ワイヤ
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、携帯電話用高周波パワーモジュールに適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話用高周波パワーモジュールの小型化はハイブリッドＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されており、多層配線基板およびこれに搭載される受動部品および能動部品の形成方法等にさまざまな工夫がなされている。
【０００３】
例えば、多層配線基板と、多層配線基板の主面に搭載される少なくとも一つ以上の能動部品および受動部品と、能動部品の電極と多層配線基板の配線とを接続する導電性のワイヤと、多層配線基板の主面を覆うように多層配線基板に固定されるキャップと、多層配線基板の裏面に設けられた多層配線の複数の電極端子とを有する混成集積回路装置が開示されている（例えば、特許文献１参照）。
【０００４】
また、ガリウムヒ素やシリコン等の半導体基板の表面に能動素子を主とする集積回路を形成し、この半導体基板の裏面側から半導体基板を貫通して半導体基板の表面に形成された能動素子の電極端子あるいはアース端子にそれぞれ達する複数の溝を設け、これらの電極端子あるいはアース端子に接続するように基板の裏面側あるいは溝の内壁表面にＭＩＭ容量およびコイルを構成するモノリシックマイクロ波集積回路が開示されている（例えば、特許文献２参照）。
【０００５】
【特許文献１】
特開平９−１１６０９１号公報
【０００６】
【特許文献２】
特開平８−９７３７５号公報
【０００７】
【発明が解決しようとする課題】
ところで、携帯電話用高周波パワーモジュールにおいて、マルチバンド化および高機能化を図るためには、多層配線基板上の受動部品点数を増やす必要がある。しかしながら、受動部品点数の増加はパッケージサイズを大型化し、また工程が長くなることからモジュールの価格を引き上げてしまう。
【０００８】
そこで、本発明者らは、受動部品を半導体チップ内に取り込み、受動部品点数を減らす検討を行った。しかし、受動部品はＱ値が高く、大きな値のインダクタまたは大きな値のキャパシタであるため、半導体チップ内にこれらを取り込んだ場合には、半導体チップの面積が増大するという問題が生じた。半導体チップの面積の増大は半導体チップの価格を引き上げ、さらにはモジュールの価格を引き上げてしまう。
【０００９】
本発明の目的は、高周波パワーモジュールの小型化と低価格化とを同時に実現することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、半導体チップの主面に能動素子を形成し、半導体チップの裏面に受動素子を形成する工程と、半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、半導体チップを多層配線基板のチップ搭載面上に実装する工程と、受動素子と多層配線基板のチップ搭載面の第１導体層からなる第２群のボンディングパッドとをワイヤを用いて接続する工程とを有するものである。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法の一例を図１〜図７に示す要部断面図および図８に示す斜視図を用いて説明する。
【００１５】
まず、図１に示すように、基板（円形の薄い板状に加工した半導体ウエハ）１を用意し、この基板１の主面に能動素子２を形成する。能動素子２は、例えばＧａＡｓ素子を例示することができる。能動素子２の最上層配線３は表面保護膜４で覆われており、その一部に最上層配線３の一部が露出するような開口部５が形成されている。なお基板１は複数個の半導体チップ単位で区画されており、この半導体チップ毎に能動素子２は形成される。
【００１６】
次に、図２に示すように、上記開口部５に下地金属膜６を形成した後、下地金属膜６に厚さ２０μｍ程度のバンプ７を接合する。バンプ７は、例えば金からなり、電解メッキ法により形成することができる。その後、図３に示すように、基板１を裏面から研磨して、薄くする。
【００１７】
次に、図示はしないが、基板１の裏面にレジスト膜を塗布し、これをリソグラフィ技術によってパターニングしてレジストパターンを形成する。次に、図４に示すように、このレジストパターンをマスクとして、例えばドライエッチング法により基板１を裏面から加工して、所定箇所にビア８を形成する。次に、図５に示すように、選択メッキ法により基板１の裏面に複数個の受動素子９を形成する。その後、基板１をカットして、所望する能動素子２および受動素子９が形成された１個１個の半導体チップ１０に切り分ける。半導体チップ１０の大きさは、例えば１ｍｍ□程度である。
【００１８】
次に、図６に示すように、多層配線基板１１を用意する。多層配線基板１１のチップ搭載面には、導体層からなる複数個のボンディングパッド１２および伝送線路１３が形成されており、多層配線基板１１の裏面には、導体層からなる裏面パッド１４が形成されている。さらに多層配線基板１１の内部には、導体層１５およびビア（導体が埋め込まれたビアホール）１６が形成されており、これらを用いて多層配線基板１１の内部の配線が形成されている。
【００１９】
次に、良品の半導体チップ１０を選び、多層配線基板１１のチップ搭載面の一部のボンディングパッド（第１群のボンディングパッド）１２と半導体チップ１０の主面に設けられたバンプ７とを力学的、電気的に接続してフェースダウン方式で半導体チップ１０を多層配線基板１１に実装し、能動素子２を多層配線基板１１の回路と電気的に接続する。
【００２０】
次に、図７および図８に示すように、半導体チップ１０の裏面に形成された受動素子９と多層配線基板１１の他の一部のボンディングパッド（第２群のボンディングパッド）１２および伝送線路１３とをワイヤ１７で接続し、受動素子９を多層配線基板１１の回路と電気的に接続する。ワイヤ１７は、例えば金細線とすることができる。半導体チップ１０の裏面には複数個の受動素子９が形成されているが、半導体チップ１０の主面に形成された能動素子２の特性が考慮され、適切な受動素子９が選ばれて接続される。なお半導体チップ１０の主面に形成された能動素子２が動作時に発する熱は、バンプ７およびビア８を介して多層配線基板１１の裏面に放熱される。その後、半導体チップ１０を搭載した多層配線基板１１をパッケージで包み込み、高周波パワーモジュールが形成される。高周波パワーモジュールの大きさは、例えば１０ｍｍ□程度である。
【００２１】
このように、本実施の形態によれば、受動素子９を半導体チップ１０上に取り込む時に、能動素子２を形成した主面とは反対の裏面に受動素子９を形成することで、半導体チップ１０の片面（主面）のみに能動素子２および受動素子９を形成する場合よりも半導体チップ１０の面積を小さくすることができる。これにより、半導体チップ１０内に受動素子９を取り込んでも半導体チップ１０の価格を抑えることができるので、価格を上げることなく、高周波パワーモジュール全体のパッケージサイズを小型化することができる。
【００２２】
さらに、携帯電話用高周波パワーモジュールでは、能動素子２の性能によって受動素子９を適切なものに変えて搭載する必要があるが、半導体チップ１０の裏面に形成した受動素子９はワイヤ１７を用いて多層配線基板１１上のボンディングパッド１２または伝送線路１３に接続されるので、ワイヤ１７を接続する際に必要とする適切な受動素子９を選ぶことができる。
【００２３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００２４】
例えば、前記実施の形態では、本発明を携帯電話用高周波パワーモジュールに適用した場合について説明したが、例えば化合物半導体を半導体チップに用い、小型化が要求されるハイブリッドＩＣなど、全てのハイブリッドＩＣに適用することができる。
【００２５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
半導体チップに受動素子を取り込んでも、半導体チップの面積は増加せず、また半導体チップの価格が抑えられるので、高周波パワーモジュールの小型化と低価格化とを同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図２】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図３】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図４】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図５】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図６】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図７】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す要部断面図である。
【図８】本発明の一実施の形態である携帯電話用高周波パワーモジュールの製造方法を示す斜視図である。
【符号の説明】
１ 基板
２ 能動素子
３ 最上層配線
４ 表面保護膜
５ 開口部
６ 下地金属膜
７ バンプ
８ ビア
９ 受動素子
１０ 半導体チップ
１１ 多層配線基板
１２ ボンディングパッド
１３ 伝送線路
１４ 裏面パッド
１５ 導体層
１６ ビア
１７ ワイヤ
Claims (4)
- （ａ）半導体チップの主面に能動素子を形成し、前記半導体チップの裏面に受動素子を形成する工程と、
（ｂ）前記半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、前記半導体チップを前記多層配線基板のチップ搭載面上に実装する工程と、
（ｃ）前記受動素子と前記多層配線基板のチップ搭載面の前記第１導体層からなる第２群のボンディングパッドとをワイヤを用いて接続する工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）半導体チップの主面に能動素子を形成し、前記半導体チップの裏面に受動素子を形成する工程と、
（ｂ）前記半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、前記半導体チップを前記多層配線基板のチップ搭載面上に実装する工程と、
（ｃ）前記受動素子と前記多層配線基板のチップ搭載面の前記第１導体層からなる第２群のボンディングパッドまたは伝送線路とをワイヤを用いて接続する工程とを有することを特徴とする半導体装置の製造方法。 - （ａ）半導体チップの主面に能動素子を形成し、前記半導体チップの裏面に受動素子を形成する工程と、
（ｂ）前記半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、前記半導体チップを前記多層配線基板のチップ搭載面上に実装する工程と、
（ｃ）前記受動素子と前記多層配線基板のチップ搭載面の前記第１導体層からなる第２群のボンディングパッドとをワイヤを用いて接続する工程とを有し、
前記多層配線基板の裏面に、第２導体層からなる裏面パッドが形成され、前記多層配線基板の内部に、第３導体層およびビアからなる配線が形成されていることを特徴とする半導体装置の製造方法。 - （ａ）半導体チップの主面に能動素子を形成し、前記半導体チップの裏面に複数個の受動素子を形成する工程と、
（ｂ）前記半導体チップの主面に設けられたバンプと多層配線基板のチップ搭載面の第１導体層からなる第１群のボンディングパッドとを接続して、前記半導体チップを前記多層配線基板のチップ搭載面上に実装する工程と、
（ｃ）選択された前記受動素子と前記多層配線基板のチップ搭載面の前記第１導体層からなる第２群のボンディングパッドとをワイヤを用いて接続する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003177417A JP2005012136A (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003177417A JP2005012136A (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012136A true JP2005012136A (ja) | 2005-01-13 |
Family
ID=34099980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003177417A Pending JP2005012136A (ja) | 2003-06-23 | 2003-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
-
2003
- 2003-06-23 JP JP2003177417A patent/JP2005012136A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007019149A (ja) * | 2005-07-06 | 2007-01-25 | Seiko Epson Corp | 電子基板とその製造方法及び電子機器 |
| US7746663B2 (en) | 2005-07-06 | 2010-06-29 | Seiko Epson Corporation | Electronic substrate and electronic device |
| JP4572759B2 (ja) * | 2005-07-06 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| US8284566B2 (en) | 2005-07-06 | 2012-10-09 | Seiko Epson Corporation | Electronic substrate |
| US8416578B2 (en) | 2005-07-06 | 2013-04-09 | Seiko Epson Corporation | Manufacturing method for an electronic substrate |
| US9087820B2 (en) | 2005-07-06 | 2015-07-21 | Seiko Epson Corporation | Electronic substrate |
| US9496202B2 (en) | 2005-07-06 | 2016-11-15 | Seiko Epson Corporation | Electronic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
| TW503496B (en) | Chip packaging structure and manufacturing process of the same | |
| TWI472006B (zh) | 半導體封裝及減少在元件間電磁干擾的方法 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP4659488B2 (ja) | 半導体装置及びその製造方法 | |
| US20070035020A1 (en) | Semiconductor Apparatus and Semiconductor Module | |
| US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
| US20050101116A1 (en) | Integrated circuit device and the manufacturing method thereof | |
| US20060216868A1 (en) | Package structure and fabrication thereof | |
| US7230326B2 (en) | Semiconductor device and wire bonding chip size package therefor | |
| US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
| US20020030268A1 (en) | Hybrid integrated circuit device | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP4395166B2 (ja) | コンデンサを内蔵した半導体装置及びその製造方法 | |
| US20040124516A1 (en) | Circuit device, circuit module, and method for manufacturing circuit device | |
| JP2005277106A (ja) | 回路装置及びその製造方法 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JP2008085362A (ja) | 半導体装置及び半導体モジュール | |
| JP2005012136A (ja) | 半導体装置の製造方法 | |
| JPH09148373A (ja) | 無線通信モジュール | |
| US20050012226A1 (en) | Chip package structure | |
| JP2004165429A (ja) | 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム | |
| JP2004207278A (ja) | 回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |