JP2006344850A

JP2006344850A - 電子部品

Info

Publication number: JP2006344850A
Application number: JP2005170352A
Authority: JP
Inventors: Ryuichi Kubo; 久保　　竜一; Taro Nishino; 太郎西埜
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2005-06-10
Filing date: 2005-06-10
Publication date: 2006-12-21

Abstract

【課題】高信頼かつ低電気抵抗で、コスト面でも有利な電子部品を提供する。
【解決手段】チップサイズパッケージの電子部品２は、ａ）導電パターン１１が形成された基板１０と、ｂ）一部分が導電パターン１１に接続され、他の部分が、大略、基板１０と間隔を設けて基板１０に沿って延在する内部配線１４，１５と、ｃ）内部配線１４，１５に関して基板１０とは反対側に配置され、基板１０の表面を保護する保護膜１６とを備える。内部配線１４，１５は、複数層からなり、その保護層１６側の最表層１５の主材料がＰｔである。
【選択図】図１

Description

本発明は、電子部品に関し、詳しくは、チップサイズパッケージの電子部品の内部配線に関する。

電子部品では、基板と基板表面を覆う保護膜との間に内部配線が配置される場合がある。このような構成において、保護膜と接する内部配線に、メッキにより形成された金属膜やＡｌ膜を用いることが開示されている。

例えば図４に示すように、回路基板１１９上に形成された金属配線１１８に、半田バンプ１１７を介して接続される半導体集積回路は、半導体基板１１１の上にシリコン酸化膜１１２、パッシベーション膜１１３、２層のポリイミド膜１２０，１２１が形成され、それらの一部に設けられた開口部に、パッド１１４、バリア層１１５、金属メッキ台層１１６が形成されている。ポリイミド膜１２１の下（半導体基板１１１側）に配置される金属メッキ台層１１６は、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｐｄ、等柔らかい金属で形成され、膜厚を２〜４０μｍの金属メッキ層とすることが開示されている（例えば、特許文献１参照）。

また、図５に示すように、半導体チップ２１０上に、ＳｉＯ_２からなる絶縁層２１１を介してアルミニウム導体配線（内部配線）２１２が形成され、さらに表面保護絶縁膜（電気絶縁膜）２１３が形成された構成が開示されている。表面保護絶縁膜（電気絶縁膜）２１３に設けられたコンタクト孔（電極窓）２１３ａには、金属層２１４，２１５，２１６を順次に積層してボール・リミティング・メタライゼィション（ＢＬＭ）２１７が形成され、その上に、Ｐｂ２１８とＳｎ２１９とからなるコントロールド・コラスプ・ボンディング（ＣＣＢ）はんだ２０１Ａが設けられている（例えば、特許文献２参照）。

保護膜と接する内部配線ではないが、図６に示すように、基板３０１上に形成されたパッド電極部３０３上に、接着層３０４、主体層３０５、拡散抑制層３０６、潰れ吸収層３０７、拡散促進層３０８、表面酸化防止層３０９を有するバンプ構造において、表面酸化防止層３０９をＡｕ、ＰｔおよびＰｄのいずれかで構成することが開示されている（例えば、特許文献３参照）。
特開平１１−８２５０号公報特開平６−１８８２８４号公報特開２００４−１３４５３５号公報

保護膜が樹脂材料である場合、湿気が電極まで浸透してしまって電極の腐食が発生することがある。これを防ぐには、シリコン窒化膜やシリコン酸化膜で保護する必要があるが、成膜時の温度負荷などによる素子特性劣化や、工程の複雑化という問題がある。

また、ＡｕやＰｄなど、配線材料によっては、電極間拡散やはんだとの相互拡散が生じ、信頼性が低下する。また、配線の低抵抗化のため膜厚を厚くすると、材料コストが上昇する。特にＡｕ、Ｐｔ、Ｐｄで配線が形成されている場合、材料コストの上昇が著しい。

本発明は、かかる実情に鑑み、高信頼かつ低電気抵抗で、コスト面でも有利な電子部品を提供しようとするものである。

本発明は、上記課題を解決するために、以下のように構成した電子部品を提供する。

電子部品は、導電パターンが形成された基板と、一部分が前記導電パターンに接続され、他の部分が、大略、前記基板と間隔を設けて前記基板に沿って延在する内部配線と、前記内部配線に関して前記基板とは反対側に配置され、前記基板の表面を保護する保護膜とを備えた、チップサイズパッケージの電子部品である。前記内部配線は、複数層からなり、その前記保護層側の最表層の主材料がＰｔである。

上記構成において、耐湿性に優れたＰｔを内部配線の最表層に用いることで、配線の信頼性が向上する。また、内部配線の最表層は、薄いＰｔ膜でも効果があるので、低コストで作製できる。さらに、最表層と組み合わせる内部配線の最表層以外の主層を厚く形成することで、高信頼性かつ低電気抵抗の配線が可能となる。内部配線の表面に酸化膜が形成されにくいので、前処理無くメッキによるアンダーバンプメタル（ＵＢＭ）形成が可能となる。

したがって、素子特性（配線抵抗）の劣化無く、低コストで簡便に高信頼性のチップサイズパッケージの電子部品が実現できる。

好ましくは、前記内部配線の前記最表層の膜厚が５ｎｍ以上である。

内部配線の最表層の膜厚はコスト等を考慮すればできるだけ薄くしたいが、薄くしすぎると、信頼性が低下する。内部配線の最表層の膜厚が５ｎｍ以上であれば、信頼性を確保することができる。

好ましくは、前記基板に、高周波用フィルタ素子部が形成されている。

この場合、基板に、ＳＡＷ（弾性表面波）フィルタやＢＡＷ（バルク弾性波）フィルタなどの高周波用フィルタ素子部を形成することによって、チップサイズパッケージの高周波用フィルタ素子（電子部品）について、高信頼性、低損失を実現することができる。

本発明の電子部品は、高信頼かつ低電気抵抗で、コスト面でも有利である。

以下、本発明の実施の形態について、図１〜図３を参照しながら説明する。

（実施例１）実施例１の電子部品２について、図１及び図２を参照しながら説明する。

図１に、電子部品２の要部断面図を示す。電子部品２は、パッケージがベアチップと略同じか、わずかに大きい寸法であるチップサイズパッケージ（ＣＰＳ）の電子部品である。例えば、ＳＡＷフィルタやＢＡＷフィルタなどの高周波用フィルタ素子であり、不図示の素子部には、例えば、ＳＡＷフィルタやＢＡＷフィルタなどの高周波用フィルタ素子部が形成されている。電子部品２の表面には、はんだバンプ１８ａ，１８ｂが露出し、はんだバンプ１８ａ，１８ｂの周囲が保護層１６で覆われている。

基板１０には、不図示の素子部に電気的に接続された基板上電極１１が形成されている。基板上電極１１の周囲には、絶縁膜１２が形成されている。基板上電極１１上の一部分に、絶縁膜１２が形成されてもよい。基板上電極１１上の絶縁膜１２が形成されていない部分と絶縁膜１２との上には、２以上の層からなる内部配線が配置されている。内部配線は、一部分が基板上電極１１に接続され、他の部分が、大略、絶縁膜１２によって基板１０と間隔を設けて基板１０に沿って延在している。図１では、内部配線の最表層１５と、それ以外の１又は２以上の層からなる主層１４とに分けて、図示している。

内部配線の最表層１５及び絶縁膜１２上には、保護膜１６が形成されている。保護膜１６には開口部（スルーホール）が部分的に形成され、内部配線の最表層１５の上に金属を充填したアンダーバンプメタル１７ａ，１７ｂが形成されている。アンダーバンプメタル１７ａ，１７ｂの上には、はんだバンプ１８ａ，１８ｂが形成されている。はんだバンプ１８ａ，１８ｂは、アンダーバンプメタル１７ａ，１７ｂ及び内部配線１４，１５を介して、基板上電極１１に電気的に接続される。

次に、図２を参照しながら、電子部品２の図１に示した部分の製造工程の一例について説明する。

まず、図２（ａ）に示すように、素子部（不図示）、基板上電極１１、素子部と基板上電極１１とを接続する配線（不図示）などの導体パターンが形成された基板１０上に、ＳｉＯ_２膜を形成し、フォトリソグラフィ技術を用いてＳｉＯ_２膜の不要部分を除去して、絶縁膜１２を形成する。このとき、基板上電極１１の中央部が絶縁膜１２から露出するように形成する。次いで、絶縁膜１２上に、レジストを用いてリフトオフ用パターン１３を形成する。

次いで、図２（ｂ）に示すように、蒸着により、順番に密着層Ｔｉ（２０ｎｍ）、主電極Ａｌ（１μｍ）、密着層Ｔｉ（２０ｎｍ）、表面Ｐｔ（２０ｎｍ）を成膜する。主電極Ａｌとそれを挟む密着層Ｔｉは、内部配線の主層１４を形成する。表面Ｐｔは、内部配線の最表層１５を形成する。表面Ｐｔ（内部配線の最表層１５）の膜厚は、５ｎｍ以上あれば、信頼性およびアンダーバンプメタル１７ａ，１７ｂとの密着性に問題がない。次いで、レジスト剥離液を用い、リフトオフを行い、所定の場所に内部配線１４，１５を形成する。

次いで、図２（ｃ）に示すように、内部配線１４，１５が形成された基板１０の表面に、スピンコートによる塗布もしくは印刷機を用いて、外殻層を形成する。外郭層として、例えば、ポリイミド、エポキシ樹脂、シリコン樹脂などの樹脂や、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３などを形成する。次いで、内部配線を取り出すために、外殻膜の一部を開口して、内部配線の最表層１５を露出させる。これによって、外郭層から保護層１６を形成する。外殻層として感光性材料を用いた場合、フォトリソグラフィ技術を用いて開口パターン形成が可能である。レーザを用いて、外殻層に開口部を形成してもよい。

次いで、図２（ｄ）に示すように、保護膜１６の開口部に、アンダーバンプメタル１７ａ，１７ｂを形成する。例えば、Ａｕ、Ｎｉの順にメッキにより形成する。次いで、アンダーバンプメタル１７ａ，１７ｂ上に、印刷によりはんだペーストを形成し、リフロー処理を行い、球形のはんだパンプ１８ａ，１８ｂを形成する。

以上に説明した電子部品２は、内部配線の最表層１５に耐湿性に優れたＰｔを用いることで、配線の信頼性が向上する。薄いＰｔ膜でも効果があるので、低コストで作製できるとともに、内部配線の主層１４の厚い電極材との組み合わせで、高信頼性かつ低電気抵抗の配線が可能となる。さらに、内部配線の表面（内部配線の最表層１５の表面）に酸化膜が形成されにくいので、前処理無く、メッキによるアンダーバンプメタル形成が可能となる。

また、基板１０に、ＳＡＷフィルタやＢＡＷフィルタなどの高周波用フィルタ素子部を形成した場合、内部配線の主層１４として抵抗率の小さいＡｌやＣｕを用いることができるため、高信頼性、低損失のチップサイズパッケージの高周波用フィルタ素子が実現できる。

（実施例２）実施例２の電子部品４について、図３を参照しながら説明する。

図３の要部断面図を示すように、実施例２の電子部品４は、実施例１の電子部品２と、略同様に構成される。

基板２０には、基板上電極２１が形成されている。基板上電極２１の周囲には、絶縁膜２２が形成されている。絶縁膜２２は、基板上電極２１上の一部分に形成されてもよい。基板上電極２１上の絶縁膜２２が形成されていない部分と絶縁膜２２との上には、２以上の層からなる第１の内部配線２４が配置されている。基板上電極２１の上には、配線抵抗を少しでも下げるため、内部配線２４と接続する部分およびその近傍に追加層２３が形成され、２層配線となっている。第１の内部配線２４は、一部分が基板上電極２１に接続され、他の部分が、大略、絶縁膜２２によって基板２０と間隔を設けて基板２０に沿って延在している。第１の内部配線２４の最表層は、実施例１と同様に、Ｐｔ膜で形成されている。

第１の内部配線２４及び絶縁膜２２の上には、例えば樹脂を用いて第１の保護膜２５が形成されている。第１の保護膜２５には開口部（コンタクト用ビア）が形成され、第１の内部配線２４の最表層が露出するようになっている。第１の内部配線２４の露出部分と第１の保護膜２５の上には、２以上の層からなる第２の内部配線２６が配置されている。第２の内部配線２６の最表層も、実施例１と同様に、Ｐｔ膜で形成されている。

第２の内部配線２６及び第１の保護膜２５の上には、例えば樹脂を用いて第２の保護膜２７が形成されている。第２の保護膜２７には開口部（スルーホール）が形成され、第２の内部配線２６の最表層が露出するようになっている。この開口部には、アンダーバンプメタル２８が充填されている。アンダーバンプメタル２８の上には、はんだバンプ２９が形成されている。はんだバンプ２９は、アンダーバンプメタル２８、第２の内部配線２６及び第１の内部配線２４を介して、基板上電極２１に電気的に接続される。

２層構造の保護層２５，２７を備える電子部品４においても、高信頼性の配線が可能となる。保護層２５，２７間に配置される第２の内部配線２６を用いることで、設計の自由度が向上するとともに、素子の小型化が実現できる。

第１の内部配線２４の最表層にＰｔを用いることで、その上に第１の保護層２５を形成し、その第１の保護層２５に開口部（コンタクト用ビア）を形成する際に、エッチングやＲＩＥなどを用いてもダメージを受けにくい。そのため、信頼性の高い、第１の内部配線２４と第２の内部配線２６とのコンタクトが実現できる。

（まとめ）以上に説明した電子部品２，４は、高信頼かつ低電気抵抗で、コスト面でも有利である。

なお、本発明の電子部品は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することができる。

電子部品の要部断面図である。（実施例１）電子部品の製造工程の説明図である。（実施例１）電子部品の要部断面図である。（実施例２）電子部品の要部断面図である。（従来例１）電子部品の要部断面図である。（従来例２）電子部品の要部断面図である。（従来例３）

符号の説明

２，４電子部品
１０基板
１１基板上電極（導体パターン）
１４主層（内部配線）
１５最表層（内部配線）
１６保護膜
２０基板
２１基板上電極（導体パターン）
２４第１の内部配線
２５第１の保護膜
２６第２の内部配線
２７第２の保護膜

Claims

導電パターンが形成された基板と、
一部分が前記導電パターンに接続され、他の部分が、大略、前記基板と間隔を設けて前記基板に沿って延在する内部配線と、
前記内部配線に関して前記基板とは反対側に配置され、前記基板の表面を保護する保護膜とを備えた、チップサイズパッケージの電子部品において、
前記内部配線は、複数層からなり、その前記保護層側の最表層の主材料がＰｔであることを特徴とする電子部品。
前記内部配線の前記最表層の膜厚が５ｎｍ以上であることを特徴とする、請求項１に記載の電子部品。
前記基板に、高周波用フィルタ素子部が形成されたことを特徴とする、請求項１又は２に記載の電子部品。