JP2005311121A - 半導体装置及びその製造方法、電気光学装置、並びに電子機器 - Google Patents

半導体装置及びその製造方法、電気光学装置、並びに電子機器 Download PDF

Info

Publication number
JP2005311121A
JP2005311121A JP2004126964A JP2004126964A JP2005311121A JP 2005311121 A JP2005311121 A JP 2005311121A JP 2004126964 A JP2004126964 A JP 2004126964A JP 2004126964 A JP2004126964 A JP 2004126964A JP 2005311121 A JP2005311121 A JP 2005311121A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
terminal
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004126964A
Other languages
English (en)
Inventor
Toshiaki Kori
利明 郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004126964A priority Critical patent/JP2005311121A/ja
Publication of JP2005311121A publication Critical patent/JP2005311121A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 半導体チップと配線基板とを電気的に接続する際の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上を図ることが可能な半導体装置を提供する。
【解決手段】 半導体装置１０は、複数の半導体チップ１２，１５が重ねて搭載された配線基板１１を備える。 少なくとも１つの半導体チップ１２の側方に樹脂からなる絶縁部１３が設けられ、少なくとも１つの半導体チップ１２の端子２５と配線基板１１の端子２２とが絶縁部１３上に形成された配線１４を介して電気的に接続されている。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法、電気光学装置、並びに電子機器に関し、特に、半導体チップを配線基板に実装する技術に関する。
従来より、半導体チップを配線基板に実装するＣＯＢ（Chip On Board）技術においては、ワイヤボンディングと呼ばれる手法を用いて半導体チップと配線基板とを電気的に配線接続するのが一般的である。この他に、端子間を合金層や電気的接点で接続する方法がある（例えば、特許文献１参照）。
特開２０００−２１６３３０号公報
ワイヤボンディングを用いる技術では、配線ピッチの微細化（例えば１００μｍ以下）が難しい。また、端子間を合金層や電気的接点で接続する技術では、その接続の処理工程が複雑なものとなりやすく、また電気的接続の信頼性の向上が望まれていた。
本発明は、上述した事情に鑑みてなされたものであり、半導体チップと配線基板とを電気的に接続する際の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上を図ることが可能な半導体装置及びその製造方法を提供することを目的とする。
また、本発明の他の目的は、低コスト化や品質の向上が図られた電気光学装置並びに電子機器を提供することにある。
上記の目的を達成するために、本発明の半導体装置は、複数の半導体チップが重ねて搭載された配線基板を備える半導体装置であって、少なくとも１つの半導体チップの側方に樹脂からなる絶縁部が設けられ、少なくとも１つの半導体チップの端子と配線基板の端子とが前記絶縁部上に形成された配線を介して電気的に接続されていることを特徴とする。
この半導体装置によれば、半導体チップの側方に設けた絶縁部上に配線を形成することから、配線形成の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上が図られたものとなる。
上記の半導体装置において、前記絶縁部は、接続対象の半導体チップの端子と配線基板の端子との間の段差に応じた傾斜面を有するのが好ましい。
絶縁部が傾斜面を有することにより、上記配線の形成が容易である。
また、前記配線は、メッキ法により形成されたメッキ膜を含むとよい。
メッキ法を用いることにより、上記配線のピッチの微細化や配線形成の処理の簡素化が容易に図られ、また確実な電気的接続が図られたものとなる。
この場合、前記配線は、前記絶縁部に対して前記メッキ膜の下地となる下地膜を含むとよい。
下地膜により、前記メッキ膜の接合強度の向上が図られる。
本発明の電気光学装置は、上記半導体装置を備えることを特徴とする。
また、本発明の電子機器は、上記半導体装置を備えることを特徴とする。
この電気光学装置や電子機器によれば、低コスト化や品質の向上が図られる。
本発明の半導体装置の製造方法は、複数の半導体チップが重ねて搭載された配線基板を備える半導体装置を製造する方法であって、少なくとも１つの半導体チップの側方に樹脂からなる絶縁部を設ける工程と、少なくとも１つの半導体チップの端子と配線基板の端子とを電気的に接続する配線を前記絶縁部上に形成する工程と、を有することを特徴とする。
この半導体装置の製造方法によれば、半導体チップの側方に設けた絶縁部上に配線を形成することから、配線形成の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上が図られる。
この場合、前記絶縁部は、前記半導体チップの端子と前記配線基板の端子との間の段差に応じた傾斜面を有するのが好ましい。
絶縁部が傾斜面を有することにより、上記配線の形成が容易となる。
また、前記配線を、メッキ法を用いて形成することにより、配線のピッチの微細化や配線形成の処理の簡素化が容易に図られ、また確実な電気的接続が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施の形態に係る半導体装置を説明する図であって、図２のＩ−Ｉ線断面図である。図２は、本発明の実施の形態に係る半導体装置を説明する平面図である。
半導体装置１０は、配線基板１１、配線基板１１に搭載される第１半導体チップ（ＩＣチップ）１２、配線基板１１の側方に形成される絶縁部１３、配線基板１１と第１半導体チップ１２とを電気的に接続する配線１４、及び第１半導体チップ１２上に搭載される第２半導体チップ１５等を含んで構成されている。
配線基板１１は、基体が樹脂やセラミックなどの絶縁材からなる。配線基板１１には、配線パターン２１が形成されている。配線パターン２１は、第１半導体チップ１２の搭載面１１ａに形成される露出部としての端子（基板側端子）２２を含む。配線パターン２１は、図示しないランド（ラインよりも幅の広い部分）を有していてもよい。また、配線基板１１は、多層基板（両面基板を含む。）であってもよい。この場合、多層基板は、多層（２層以上）の導体パターンを含む。また、配線パターン２１は、配線基板１１（基体）に内蔵される導体パターンを含んでもよい。さらに、配線基板１１は、部品内蔵型配線基板であってもよい。詳しくは、配線基板１１の内部で、抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が導体パターンに電気的に接続されていてもよい。あるいは、導体パターンの一部を高抵抗値の材料で形成することで、抵抗器を形成してもよい。配線基板１１は、搭載する第１半導体チップ１２に比べて大きい別のチップであってもよい。
第１半導体チップ１２には、例えば集積回路が形成されている。第１半導体チップ１２は、配線基板１１に対向配置される第１面１２ａと、第１面１２ａの反対側の第２面１２ｂ（能動面）とを有する（フェイスアップ搭載）。
第１半導体チップ１２の第１面１２ａは、図示しない集積回路と電気的に接続されていてもよいし、接続されていなくてもよい。第１面１２ａには、パッシベーション膜（電気的絶縁膜）が形成されていてもよいし、形成されていなくてもよい。第１面１２ａは、半導体（あるいは導体）で形成されていてもよい。
また、第１半導体チップ１２の第１面１２ａと配線基板１１との間には、接着層２４が介在していてる。接着層２４は、例えば接着剤からなる。接着層２４が導電性を有していれば、配線基板１１の端子２２と第１半導体チップ１２の第１面１２ａとを電気的に接続することができる。また、接着層２４が電気的絶縁性を有していれば、配線基板１１の端子２２と第１半導体チップ１２の第１面１２ａとを電気的に絶縁することができる。
一方、第１半導体チップ１２の第２面１２ｂには、複数の端子２５が形成されている。第１面１２ａ及び第２面１２ｂは、例えば四辺形（例えば矩形）に形成されている。複数の端子２５は、第２面１２ｂの周縁部（端部）に形成されていてもよい。例えば、複数の端子２５は、第２面１２ｂの四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。
なお、第２面１２ｂに、少なくとも１層からなる図示しない電気的絶縁膜であるパッシベーション膜が形成されていてもよい。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。この場合、パッシベーション膜には、複数の端子２５の少なくとも一部（例えば中央部）を露出させる開口が形成されるのが好ましい。
絶縁部１３は、電気的に絶縁性を有する材料（例えば樹脂）によって形成されている。絶縁部１３は、接着層２４とは異なる材料で形成してもよい。絶縁部１３は、第１半導体チップ１２の側方に設けられている。絶縁部１３は、第１半導体チップ１２を囲むように設けられていてもよいし、第１半導体チップ１２の端子２５の隣のみに設けられていてもよい。絶縁部１３は、第１半導体チップ１２の側面に接触していてもよい。すなわち、絶縁部１３と第１半導体チップ１２の間に隙間が形成されないようになっていてもよい。図１に示す例では、第１半導体チップ１２の高さ（例えば２０μｍ程度）と同程度か超えないように絶縁部１３が設けられている。第１半導体チップ１２と絶縁部１３の高さが同程度であると、絶縁部１３と第１半導体チップ１２との段差がほとんどない。第１半導体チップ１２の側面のうち半導体又は導体からなる部分のみを絶縁部１３が覆っていてもよい。
また、絶縁部１３は、第１半導体チップ１２の端子２５と配線基板１１の端子２２との段差に応じて第１半導体チップ１２から外方向に下がる傾斜面１３ａを有する。絶縁部１３の最も厚い部分が第１半導体チップ１２に最も近づくように位置し、最も薄い部分が第１半導体チップ１２から最も離れるように位置する。絶縁部１３は、配線パターン２１（詳しくはその端子２２）の一部上に形成されてもよい。
配線１４は、絶縁部１３上に形成されている。配線１４は、絶縁部１３の傾斜面１３ａ上を通り、一部が第１半導体チップ１２の端子２５上に配され、一部が配線基板１１の端子２２上に配されている。すなわち、配線１４は、第１半導体チップ１２の端子２５と配線基板１１の端子２２（配線パターン２１）とを電気的に接続している。配線１４のパターンは、例えば、ライン幅２０μｍ程度、ピッチ５０〜１００μｍ程度のパターンを含む。
また、配線１４は、絶縁部１３上に形成される下地膜１４ａと、下地膜１４ａ上に形成されるメッキ膜１４ｂとを含む。下地膜１４ａは、絶縁部１３の表面に形成されたバリヤ層（バリヤメタル）と、バリア層の表面に形成されたシード層（シード電極）とによって構成されている。バリヤ層は、メッキ膜１４ｂの構成材料の拡散を防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）等からなる。一方、シード層は、後述するメッキ膜１４ｂをメッキ処理によって形成する際の電極になるものであり、ＣｕやＡｕ、Ａｇ等からなる。メッキ膜１４ｂは、ＣｕやＷ等の電気抵抗の低い導電材料からなる。なお、ｐｏｌｙ−Ｓｉ（ポリシリコン）にＢやＰ等の不純物をドープした導電材料によりメッキ膜１４ｂを形成すれば、上述したバリヤ層を不要とすることが可能である。
第２半導体チップ１５には、例えば集積回路が形成されている。第２半導体チップ１５は、配線基板１１に対向配置される第１面１５ａ（能動面）と、第１面１５ａの反対側の第２面１５ｂとを有する（フェイスダウン搭載）。
第２半導体チップ１５の第１面１５ａには、複数の端子２７が形成されている。第１面１５ａ及び第２面１５ｂは、例えば四辺形（例えば矩形）に形成されている。複数の端子２７は、第１面１５ａの周縁部（端部）に形成されていてもよい。例えば、複数の端子２７は、第１面１５ａの四辺に沿って配列されていてもよいし、二辺に沿って配列されていてもよい。本例では、第１半導体チップ１２の端子２５の配列パターンに応じて、第２半導体チップ１５の端子２７の配列パターンが定められている。
第２半導体チップ１５の端子２７は、第１半導体チップ１２の端子２５上において配線１４と接続されている。これにより、第２半導体チップ１５の端子２７と配線基板１１の端子２２（配線パターン２１）とが電気的に接続されている。そして、第１半導体チップ１２及び第２半導体チップ１５に対する電気信号が配線１４を介して供給される。
なお、第１面１５ａに、少なくとも１層からなる図示しない電気的絶縁膜であるパッシベーション膜が形成されていてもよい。パッシベーション膜は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。この場合、パッシベーション膜には、複数の端子２７の少なくとも一部（例えば中央部）を露出させる開口が形成されるのが好ましい。
図３（Ａ）〜（Ｃ）は、本発明に係る半導体装置の製造方法を説明する図である。
図３（Ａ）に示すように、配線基板１１に第１半導体チップ１２を搭載する。詳しくは、第１半導体チップ１２を、その第１面１２ａが配線基板１１に対向するように、第２面１２ｂ（能動面）が配線基板１１に対して非対向になるように搭載する（フェイスアップ搭載）。本例では、接着剤を、配線基板１１及び第１半導体チップ１２の間に介在させて、接着層２４を形成する。
図３（Ｂ）に示すように、第１半導体チップ１２の側方に絶縁部１３を形成する。絶縁部１３は、接着層２４を形成する接着剤とは別に、材料を設けて形成する。絶縁部１３の形成材料としては、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂が挙げられる。絶縁部１３は、第１半導体チップ１２から外方向に下がる傾斜面１３ａを有するように形成する。第１半導体チップ１２の側面に接触するように絶縁部１３を形成してもよい。絶縁部１３は、液状樹脂をポッティングにより形成してもよいし、ドライフィルムを固着することにより形成してもよい。あるいは、配線基板１１上の全面に絶縁部１３の材料を配置した後に、パターニングにより絶縁部１３を形成してもよい。重力等により、第１半導体チップ１２の側面高さに応じて材料が斜めに配置され、その結果、傾斜面１３ａを有する絶縁部１３が形成される。
図３（Ｃ）に示すように、配線１４を形成する。配線１４は、第１半導体チップ１２の端子２５から絶縁部１３の傾斜面１３ａ上を通って配線パターン２１の端子２２上に至るように形成する。本例では、下地膜１４ａを形成した後、メッキ処理によりメッキ膜１４ｂを形成する。以下に詳述する。
まず、下地膜１４ａを形成する。
具体的には、下地膜１４ａにおけるバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層は、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電解メッキ法などを用いて形成する。
次に、メッキ膜１４ｂを形成する。
具体的には、まず配線基板１１の上方の全面にレジストを塗布する。レジストとして、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に設けられるＡｌ電極をエッチングする際に用いられるレジストまたは絶縁性を有する樹脂レジストを用いることもできるが、後述の工程で用いるメッキ液およびエッチング液に対して耐性を持つことが前提である。レジストの塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。レジストを塗布した後にプリベークを行う。
続いて、形成すべきメッキ膜１４ｂ（配線１４）の平面形状に応じてレジストをパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジストをパターニングする。配線１４のパターンは、例えば、ライン幅２０μｍ程度、ピッチ５０〜１００μｍ程度のパターンを含む。
続いて、このレジストをマスクとして導電材料をレジストに設けられた開口部に充填し、メッキ膜１４ｂを形成する。導電材料の充填は、メッキ処理によって行う。メッキ処理には、例えば電気化学プレーティング（ＥＣＰ）法を用いる。なお、メッキ処理における電極として、下地膜１４ａを構成するシード層を用いる。これにより、レジストに形成された開口部に導電材料が充填されて配線１４が形成される。続いて、剥離液等を用いてレジストを剥離（除去）する。なお、剥離液にはオゾン水等を用いることができる。続いて、メッキ膜１４ｂが形成されなかった領域において露出状態の下地膜１４ａをドライエッチング等によって除去する。
なお、上記した例ではレジスト膜の開口部に充填する形でメッキ膜１４ｂを形成したがこれに限らない。例えば、メッキ膜１４ｂを配線基板１１の全面に形成し、その後パターニングすることにより所望パターンのメッキ膜１４ｂ（配線１４）を形成してもよい。
図３（Ｄ）に示すように、第１半導体チップ１２上に第２半導体チップ１５を搭載する。詳しくは、第２半導体チップ１５を、その第１面１５ａ（能動面）が配線基板１１（及び第１半導体チップ１２）に対向するように、第２面１５ｂが配線基板１１（及び第１半導体チップ１２）に対して非対向になるように搭載する（フェイスダウン搭載）。このとき、第２半導体チップ１５の端子２７が、第１半導体チップ１２の端子２５上において配線１４と接続されるように、第２半導体チップ１５の位置決めを行う。第２半導体チップ１５の端子２７と配線１４との接続は、例えばハンダなどの導電層を介して行う。
以上の一連の工程により、配線基板１１上に第１半導体チップ１２が搭載されるとともに、第１半導体チップ１２の端子２５と配線基板１１の端子２２とが配線１４によって電気的に接続される。また、第１半導体チップ１２の上に第２半導体チップ１５が搭載されるとともに、第２半導体チップ１５の端子２７と配線基板１１の端子２２とが配線１４によって電気的に接続される。
本実施の形態によれば、配線形成の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上が図られる。
すなわち、第１半導体チップ１２の側方に絶縁部１３を設け、この絶縁部１３上を通って両端子２２，２５間を配線１４で接続することから、第１半導体チップ１２と配線基板１１とを電気的に接続する際に、配線基板１１の一方の側からの処理でよく、メッキ処理などの簡素な処理を用いることが可能となる。
特に、絶縁部１３が両端子２２，２５間の段差に応じた傾斜面１３ａを有しており、この傾斜面１３ａに配線１４を形成することから、垂直面に配線を形成する場合などに比べて、配線形成が容易かつ確実なものとなる。
ここで、メッキ処理は、一括で複数の配線を形成することが可能であり、またフォトリソグラフィ技術との組み合わせにより配線ピッチの微細化（例えば、１００μｍ以下）を図りやすい。さらに、本実施の形態では、端子２２，２５上に配線材料を直接配置して配線１４を形成することから、電気的接点で接続する技術などに比べて、信頼性の高い電気的接続が可能となる。
また、メッキ処理により、配線ピッチの微細化の代わりに、配線１４の幅を広げることもできる。配線１４の幅広化により、第２半導体チップ１５の位置決めの容易化が図られる。
なお、上記の例では、絶縁部１３の傾斜面１３ａは比較的平坦なものとしているがこれに限らない。例えば、傾斜面１３ａに凹部や凸部が存在してもよい。
図４〜図６は、本発明の実施の形態に係る半導体装置の変形例を説明する図である。
図４において、第１半導体チップ１２の少なくとも一部が絶縁膜５０に覆われている。絶縁膜５０には、開口５０ａが形成され、ここに導電性のパッド５１が埋め込まれている。パッド５１は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、あるいはニッケル（Ｎｉ）によって構成され、メッキ法等により形成される。そして、パッド５１を介して第２半導体チップ１２の端子２７と配線１４とが電気的に接続されている。その他の構成は、図１に示す半導体装置と同じ内容が該当する。
図５において、第１半導体チップ１２の少なくとも一部が絶縁膜５５に覆われている。本例では、絶縁膜５５は、第１半導体チップ１２と配線基板１１との電気接続用の配線１４をすべて覆っている。また、絶縁膜５５は、例えば絶縁部１３と同じ材料及び方法で形成され、第１半導体チップ１２の側方に傾斜面５６ａを有する絶縁部５６を形成している。そして、絶縁部５６上に配線５７が形成されている。配線５７は、絶縁部５６の傾斜面５６ａ上を通り、一部が第２半導体チップ１５の端子２７の接続され、一部が配線基板１１の端子５８（配線パターン２１）に接続されている。すなわち、本例では、絶縁層５５を間にはさんで配線１４と配線５７とが積層されている。配線１４は、第１半導体チップ１２の端子２５と配線基板１１の端子２２（配線パターン２１）とを電気的に接続しており、配線５７は、第２半導体チップ１５の端子２７と配線基板１１の端子５８（配線パターン２１）とを電気的に接続している。第１半導体チップ１２に対する電気信号は配線１４を介して供給され、第２半導体チップ１５に対する電気信号は配線５７を介して供給される。その他の構成は、図１に示す半導体装置と同じ内容が該当する。
図６において、第１半導体チップ１２は、第２面１２ｂ（能動面）を配線基板１１に対向して配置されている（フェイスダウン搭載）。第１半導体チップ１２の端子２５と配線基板１１の端子６０とが電気的に接続されている。また、第１半導体チップ１２の側方に樹脂からなる絶縁部６１が設けられており、この絶縁部６１上に形成された配線６２によって第２半導体チップ１５の端子２７と配線基板１１の端子２２とが電気的に接続されている。その他の構成は、図１に示す半導体装置と同じ内容が該当する。
図７は、本発明の実施の形態に係る電気光学装置を説明する図である。
図７の電気光学装置は、有機エレクトロルミネッセンス（以下有機ＥＬと称す）素子を画素に対応させて備える有機ＥＬ装置１１１である。
有機ＥＬ装置１１１は、配線基板１２０と、有機ＥＬ基板（発光素子基板）１３０とをＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）と呼ばれる転写技術を用いて接合した構成となっている。なお、上記転写技術については、例えば、特開平１０−１２５９２９号公報、特開平１０−１２５９３０号公報、特開平１０−１２５９３１号公報等に記載されている。
配線基板１２０は、多層基板１２１と、多層基板１２１に形成された所定形状の配線パターン１２２と、配線パターン１２２に接続された回路部としての半導体チップ（第１半導体チップ１２３ａ，第２半導体チップ１２３ｂ）と、有機ＥＬ素子１３１を駆動させるＴＦＴ（スイッチング素子）１２４と、ＴＦＴ１２４と配線パターン１２２とを接合するＴＦＴ接続部１２５と、有機ＥＬ素子１３１と配線パターン１２２とを接合する有機ＥＬ接続部１２６とによって構成されている。
ここで、ＴＦＴ接続部１２５は、ＴＦＴ１２４の端子パターンに応じて形成されるものであり、例えば、無電解メッキ処理等によって形成されたバンプ（導電性突起部）１２５ａと、バンプ１２５ａ上に配置される接合材１２５ｂとから構成される。
有機ＥＬ基板１３０は、発光光が透過する透明基板１３２と、ＩＴＯ等の透明金属からなる第１電極（陽極）１３３と、有機機能層（正孔注入／輸送層１３４、発光層１３５）と、第２電極（陰極）１３６と、カソードセパレータ１３７とを含んで構成されている。発光層１３５と第２電極１３６との間に電子注入／輸送層を形成してもよい。
さらに、配線基板１２０と有機ＥＬ基板１３０との間には、封止ペースト１３８が充填されているとともに、有機ＥＬ接続部１２６及び陰極１３６間を電気的に導通させる導電性ペースト１３９が設けられている。
本実施の形態では、半導体チップ（第１半導体チップ１２３ａ，第２半導体チップ１２３ｂ）と配線基板１２０との接続において、上記の図１から図３で説明した技術が用いられている。すなわち、第１半導体チップ１２３ａの側方に傾斜面を有する絶縁部１４０が設けられ、この絶縁部１４０上に形成される配線１４１を介して第１半導体チップ１２３ａと配線基板１２０とが電気的に接続されている。さらに、第１半導体チップ１２３ａの上に第２半導体チップ１２３ｂが搭載されている。この有機ＥＬ装置１１１は、配線形成の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上により、低コスト化や品質の向上が図られたものとなる。なお、ＴＦＴ１２４が積層構造からなる場合、ＴＦＴ１２４とと配線基板１２０との接続に上記の図１から図３で説明した技術を用いてもよい。
図８は、本発明の電子機器の一実施形態を示している。
本実施形態の電子機器は、上記の図７に示した有機ＥＬ装置１１１を表示手段として搭載している。図８は、携帯電話の一例を示した斜視図で、符号１０００は携帯電話本体を示し、符号１００１は上記の有機ＥＬ装置１を用いた表示部を示している。この電子機器は、配線形成の処理の簡素化や配線ピッチの微細化並びに電気的接続の信頼性の向上により、低コスト化や品質の向上が図られたものとなる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
図１は、図２のＩ−Ｉ線断面図。 図２は、本発明の実施の形態に係る半導体装置を説明する平面図。 図３（Ａ）〜図３（Ｃ）は、本発明に係る半導体装置の製造方法を説明する図。 本発明の実施の形態に係る半導体装置の変形例を説明する図。 本発明の実施の形態に係る半導体装置の変形例を説明する図。 本発明の実施の形態に係る半導体装置の変形例を説明する図。 本発明の実施の形態に係る電気光学装置（有機ＥＬ装置）を説明する図。 本発明の電子機器の実施形態を示す斜視図。
符号の説明
１０…半導体装置、１１…配線基板、１２…第１半導体チップ、１３…絶縁部、１３ａ…傾斜面、１４…配線、１４ａ…下地膜、１４ｂ…メッキ膜、１５…第２半導体チップ、２１…配線パターン、２２，２５，２７…端子、１２ａ，１５ａ…第１面、１２ｂ，１５ｂ…第２面、２４…接着層、１１１…有機ＥＬ装置（電気光学装置）。

Claims (9)

  1. 複数の半導体チップが重ねて搭載された配線基板を備える半導体装置であって、
    少なくとも１つの半導体チップの側方に樹脂からなる絶縁部が設けられ、
    少なくとも１つの半導体チップの端子と配線基板の端子とが前記絶縁部上に形成された配線を介して電気的に接続されていることを特徴とする半導体装置。
  2. 前記絶縁部は、接続対象の半導体チップの端子と配線基板の端子との間の段差に応じた傾斜面を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記配線は、メッキ法により形成されたメッキ膜を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記配線は、前記絶縁部に対して前記メッキ膜の下地となる下地膜を含むことを特徴とする請求項３に記載の半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置を備えることを特徴とする電気光学装置。
  6. 請求項１から請求項４のいずれかに記載の半導体装置を備えることを特徴とする電子機器。
  7. 複数の半導体チップが重ねて搭載された配線基板を備える半導体装置を製造する方法であって、
    少なくとも１つの半導体チップの側方に樹脂からなる絶縁部を設ける工程と、
    少なくとも１つの半導体チップの端子と配線基板の端子とを電気的に接続する配線を前記絶縁部上に形成する工程と、を有することを特徴とする半導体装置の製造方法。
  8. 前記絶縁部は、前記半導体チップの端子と前記配線基板の端子との間の段差に応じた傾斜面を有することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記配線を、メッキ法を用いて形成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2004126964A 2004-04-22 2004-04-22 半導体装置及びその製造方法、電気光学装置、並びに電子機器 Withdrawn JP2005311121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004126964A JP2005311121A (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、電気光学装置、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004126964A JP2005311121A (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、電気光学装置、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2005311121A true JP2005311121A (ja) 2005-11-04

Family

ID=35439526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004126964A Withdrawn JP2005311121A (ja) 2004-04-22 2004-04-22 半導体装置及びその製造方法、電気光学装置、並びに電子機器

Country Status (1)

Country Link
JP (1) JP2005311121A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
JP2012509495A (ja) * 2008-11-17 2012-04-19 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを備える放射デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509495A (ja) * 2008-11-17 2012-04-19 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー チップレットを備える放射デバイス
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US9496202B2 (en) Electronic substrate
US7416963B2 (en) Manufacturing method of semiconductor device
US7732925B2 (en) Semiconductor device and manufacturing method thereof
US7745931B2 (en) Semiconductor device and manufacturing method thereof
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
CN100583435C (zh) 半导体装置
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
EP1482553A2 (en) Semiconductor device and manufacturing method thereof
TW200428608A (en) Semiconductor device and manufacturing method thereof
US20080185671A1 (en) Sensor semiconductor package and fabrication
JP3678239B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3524441B2 (ja) 配線形成方法
CN108364924B (zh) 半导体装置以及半导体装置的制造方法
US20090168380A1 (en) Package substrate embedded with semiconductor component
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
WO2017203822A1 (ja) 表示装置、および電子機器
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP2010087021A (ja) 混成回路装置及びその製造方法並びに混成回路積層体
JP2009266964A (ja) 半導体装置
JP2005311121A (ja) 半導体装置及びその製造方法、電気光学装置、並びに電子機器
US20050237726A1 (en) Semiconductor device and its manufacturing process, electro-optical equipment, and electronic equipment
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070703