JP2004214573A - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法 Download PDFInfo
- Publication number
- JP2004214573A JP2004214573A JP2003002704A JP2003002704A JP2004214573A JP 2004214573 A JP2004214573 A JP 2004214573A JP 2003002704 A JP2003002704 A JP 2003002704A JP 2003002704 A JP2003002704 A JP 2003002704A JP 2004214573 A JP2004214573 A JP 2004214573A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- post
- resistor
- ceramic
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49108—Electric battery cell making
- Y10T29/49112—Electric battery cell making including laminating of indefinite length material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Abstract
【解決手段】抵抗体14やコンデンサ18をセラミックコア基板11と同時焼成するか又は焼成済みのセラミックコア基板11に後付けで抵抗体14やコンデンサ18の誘電体15・電極16を印刷して焼成した後、その抵抗値・容量値をトリミングにより調整する。その後、セラミックコア基板11の表面に後積層グリーンシート21を積層して後積層基板を作製した後、後積層基板を抵抗体14・誘電体15の焼結温度よりも低い温度で焼成する。これにより、後積層基板の焼成時に、焼結済みの抵抗体14・誘電体15が軟化・溶融することを防止でき、後積層基板の焼成前(後積層グリーンシート21の積層前)にトリミングにより高精度に調整した抵抗値・容量値の精度を焼成後もそのまま維持することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、抵抗体及び/又は誘電体を内蔵するセラミック多層基板を製造するセラミック多層基板の製造方法に関するものである。
【0002】
【従来の技術】
抵抗体やコンデンサ(誘電体)を内蔵するCR内蔵セラミック多層基板をグリーンシート積層法で製造する場合、基板材料であるセラミック材料と抵抗体・誘電体材料とは、組成が異なり、焼成収縮特性も相違するため、両者を積層して同時焼成すると、両者の焼成収縮特性の相違により基板に反りやクラック、ゆがみが発生し易いという問題がある。
【0003】
この問題を解決するために、特許文献1(特開平9−92983号公報)に記載されているように、抵抗体やコンデンサ(誘電体・電極)を印刷した低温焼成セラミックグリーンシート上に他のセラミックグリーンシートを積層して、抵抗体やコンデンサを内蔵する生基板を作製した後、この生基板の両面に、基板焼結温度では焼結しないダミーグリーンシート(アルミナグリーンシート)を積層し、その上から加圧しながら900℃前後で同時焼成した後、その焼成基板の両面に付着した未焼結のダミーグリーンシートを除去して、CR内蔵セラミック多層基板を製造する技術が開発されている。
【0004】
しかし、この製造方法では、多層基板に内蔵する抵抗体やコンデンサは、基板焼成後にトリミングにより抵抗値・容量値を調整することは不可能であるため、抵抗値・容量値のばらつきが大きいという欠点がある。
【0005】
そこで、特許文献2(特開平1−295483号公報)に記載されているように、抵抗体を印刷したグリーンシートを積層する前に、抵抗体をトリミングして抵抗値を調整した後に、当該グリーンシートを積層して焼成することが考えられている。
【0006】
【特許文献1】
特開平9−92983号公報(第2頁〜第3頁等)
【特許文献2】
特開平1−295483号公報(第1頁〜第2頁等)
【0007】
【発明が解決しようとする課題】
しかしながら、上記特許文献2のように、グリーンシート積層前(焼成前)に抵抗体の抵抗値をトリミングにより調整しても、その後の焼成時に、グリーンシートから抵抗体に浸透するガラス成分の量を制御することが困難であるため、焼成時の抵抗体へのガラス成分の浸透量のばらつきによって抵抗体の抵抗値がばらついてしまう。しかも、焼成収縮特性が相違するセラミックと抵抗体・誘電体とを積層して同時焼成すると、抵抗体や誘電体の内部に発泡が生じやすく、この発泡現象も、抵抗値や容量値のばらつきを大きくする原因となっている。
【0008】
そこで、セラミック多層基板にキャビティ(穴)を形成して、そのキャビティの底面に内蔵抵抗体を露出させる構成とすることで、基板焼成後にキャビティの底面に露出する内蔵抵抗体の抵抗値をトリミングにより調整できるようにすることが考えられている。
【0009】
しかし、最近の高密度配線・小型化されたセラミック多層基板には、内蔵抵抗体をトリミングするためのキャビティを形成するスペース的な余裕がほとんどなく、キャビティを形成できない場合が多いと思われる。しかも、小型化されたセラミック多層基板に微小なキャビティを形成しても、その微小なキャビティを通して内蔵抵抗体を精度良くトリミングすることは困難である。
【0010】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、電気的特性値のばらつきの小さい抵抗体及び/又はコンデンサを内蔵する高品質のセラミック多層基板を製造することができるセラミック多層基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1のセラミック多層基板の製造方法は、
(A)未焼成のセラミックコア基板又は焼成済みのセラミックコア基板の表面に抵抗体及び/又はコンデンサの誘電体・電極を同時焼成又は後焼成する工程 と、
(B)焼成した抵抗体の抵抗値及び/又はコンデンサの容量値をトリミングにより調整する工程と、
(C)焼成した前記セラミックコア基板の表面に、前記抵抗体及び/又はコンデンサの誘電体の焼結温度よりも低い温度で焼結する1枚又は複数枚の未焼成のセラミックグリーンシート(以下「後積層グリーンシート」という)を積層して後積層基板を作製する積層工程と、
(D)前記後積層基板を前記抵抗体及び/又は誘電体の焼結温度よりも低い温度で焼成する焼成工程と
を含む製造工程によって抵抗体及び/又はコンデンサを内蔵するセラミック多層基板を製造するものである。
【0012】
この場合、セラミックコア基板の表面に、抵抗体やコンデンサの他に、配線パターン等を印刷・焼成しても良いことは言うまでもない。また、積層工程の前に、後積層グリーンシートに配線パターンやビア導体等を印刷しても良いことは言うまでもない。
【0013】
本発明のセラミック多層基板の製造方法によれば、抵抗体やコンデンサをセラミックコア基板と同時焼成するか又は焼成済みのセラミックコア基板に後付けで抵抗体やコンデンサの誘電体・電極を印刷して焼成した後、その抵抗値・容量値をトリミングにより調整するようにしたので、積層前に抵抗値・容量値をトリミングにより高精度に調整することができる。その後、セラミックコア基板の表面に1枚又は複数枚の後積層グリーンシートを積層して後積層基板を作製した後、後積層基板を抵抗体・誘電体の焼結温度よりも低い温度で焼成するようにしたので、後積層基板の焼成時に、焼結済みの抵抗体・誘電体が軟化・溶融することを防止できて、抵抗体・誘電体の焼結状態が変化することを防止でき、後積層基板の焼成前(後積層グリーンシートの積層前)にトリミングにより高精度に調整した抵抗値・容量値の精度を焼成後もそのまま維持することができる。これにより、抵抗値・容量値のばらつきの小さい抵抗体・コンデンサを内蔵する高品質のセラミック多層基板を製造することができる。
【0014】
この場合、請求項2のように、後積層基板の焼成温度を、抵抗体及び/又はコンデンサの誘電体に含まれるガラス成分のガラス屈服点よりも低い温度に設定することが好ましい。このようにすれば、後積層基板の焼成時に、焼結済みの抵抗体・誘電体が軟化・溶融することをより確実に防止できて、焼成による抵抗値・容量値のばらつきをより確実に低減することができる。
【0015】
また、請求項3のように、後積層グリーンシートを、SiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系のガラスセラミックにより形成するようにしても良い。SiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系のガラスセラミックは、ガラス屈服点が620℃であるため、後積層基板を抵抗体・誘電体のガラス屈服点よりも低い温度(例えば700℃程度)で焼成でき、焼成による抵抗値・容量値のばらつきをより確実に低減することができる。
【0016】
また、請求項4のように、セラミックコア基板を、800℃〜1000℃で焼成する低温焼成セラミックにより形成しても良い。このようにすれば、セラミックコア基板と抵抗体・コンデンサとを同時焼成することが可能となり、焼成回数を少なくすることができると共に、セラミックコア基板と同時焼成する配線導体として、抵抗値の小さい電気的特性に優れたAg系導体等の低融点金属を使用することができる利点がある。但し、セラミックコア基板を低温焼成セラミックにより形成する場合でも、焼成済みのセラミックコア基板に後付けで抵抗体やコンデンサの誘電体・電極を印刷して焼成するようにしても良いことは言うまでもない。
【0017】
ところで、後積層基板を焼成する際に、焼成済みのセラミックコア基板上に積層した後積層グリーンシートの焼成収縮をその片面側から焼成済みのセラミックコア基板で抑えることになる。セラミックコア基板の機械的強度に比して後積層グリーンシートの焼成収縮力がある程度小さい場合は、問題ないが、セラミックコア基板の機械的強度が弱かったり、セラミックコア基板上に積層する後積層グリーンシートの積層枚数が増えてその焼成収縮力が大きくなると、その焼成収縮力をセラミックコア基板のみで受け支えようとしても十分に受け支えることができない可能性があり、その結果、焼成基板に反りが発生する可能性がある。
【0018】
この対策として、請求項5のように、セラミックコア基板を多層化するようにしても良い。セラミックコア基板を多層化することで、セラミックコア基板の高密度配線化・小型化の要求を満たしながら、セラミックコア基板の機械的強度を高めることができ、焼成基板の反りを防止することができる。
【0019】
或は、請求項6のように、積層工程で、後積層グリーンシートの焼結温度では焼結しない拘束用グリーンシートを後積層基板の最外層に積層された後積層グリーンシートに積層し、その後の焼成工程で、拘束用グリーンシートを介して前記後積層基板を加圧しながら又は加圧せずに後積層グリーンシートの焼結温度で拘束焼成して後積層基板を一体化した後、前記拘束用グリーンシートの残存物を除去するようにしても良い。このようにすれば、焼成済みのセラミックコア基板上に積層した後積層グリーンシートのX・Y方向の焼成収縮や反りをその両面側から拘束用グリーンシートと焼成済みのセラミックコア基板とによってほぼ均等に抑えることができ、反りのない高品質のセラミック多層基板を製造することができる。
【0020】
【発明の実施の形態】
以下、本発明をCR内蔵セラミック多層基板の製造方法に適用した一実施形態を図面に基づいて説明する。
【0021】
まず、本実施形態の製造方法で製造するCR内蔵セラミック多層基板の構造を図1に基づいて説明する。
このCR内蔵セラミック多層基板は、焼成済みのセラミックコア基板11上に1枚又は複数枚の低温焼成セラミックグリーンシート(以下「後積層グリーンシート」という)21を積層して後積層基板を作製し、この後積層基板を焼成して構成されている。
【0022】
セラミックコア基板11は、1枚のセラミックグリーンシートで形成した単層基板でも良いが、本実施形態では、高配線密度化、高強度化等のために2層以上の多層基板により構成されている。このセラミックコア基板11を形成するセラミック材料は、アルミナ等の高温焼結性セラミック、800℃〜1000℃で焼成する低温焼成セラミック、圧電性セラミック、磁性体セラミック等の種々のセラミック材料を使用可能であるが、本実施形態では、800℃〜1000℃で焼成する低温焼成セラミック材料を使用している。低温焼成セラミック材料としては、例えばSiO2 −Al2 O3 −CaO−B2 O3 系ガラス:50〜65重量%(好ましくは55〜60重量%)とAl2 O3 :35〜50重量%(好ましくは40〜45重量%)との混合物を用いると良い。この他、SiO2 −B2 O3 系ガラスとAl2 O3 との混合物、或は、PbO−SiO2 −B2 O3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の800〜1000℃で焼成できる低温焼成セラミック材料を用いれば良い。
【0023】
セラミックコア基板11の各セラミック層11a,11bには、配線パターン12と層間接続用のビア導体13が形成されている。このセラミックコア基板11の上面には、配線パターン12の他に、抵抗体14とコンデンサ18の誘電体15及び電極16,17が印刷・焼成されている。
【0024】
抵抗体14は、セラミックコア基板11と同時焼成又は後焼成できる抵抗体材料、例えばRuO2 粉末又はRuBi2 O5 等の導電体粉末とガラス粉末との混合物により形成されている。この抵抗体14に配合するガラス粉末は、セラミックコア基板11を形成する低温焼成セラミック材料と同種のガラス粉末(例えばSiO2 −Al2 O3 −CaO−B2 O3 系ガラス粉末、SiO2 −B2 O3 系ガラス等)を用いれば良い。RuO2 粉末等の導電体粉末とガラス粉末との配合比は、必要とするシート抵抗値に応じて調整すれば良い。一般には、導電体粉末の配合比が多くなるほど、シート抵抗値が小さくなるという関係がある。
【0025】
誘電体15の上下両面には電極16,17が形成され、コンデンサ18が構成されている。誘電体15は、セラミックコア基板11と同時焼成又は後焼成できる誘電体材料を用いれば良い。小さい容量のコンデンサ18を形成する場合は、誘電体15は、セラミックコア基板11と同種の低温焼成セラミック材料(例えばガラス粉末とアルミナ粉末との混合物)を用いれば良く、大きな容量のコンデンサ18を形成する場合は、誘電体15は、高誘電率材料(例えばBaTiO3等)の粉末とガラス粉末との混合物を用いれば良い。
【0026】
抵抗体14の抵抗値やコンデンサ18の容量値の調整は、焼成済みのセラミックコア基板11上に後積層グリーンシート21を積層する前に、レーザトリミング等のトリミングにより行われる。
【0027】
焼成済みのセラミックコア基板11上に積層する後積層グリーンシート21は、抵抗体14や誘電体15の焼結温度よりも低い温度(より好ましくは抵抗体14や誘電体15に含まれるガラス成分のガラス屈服点よりも低い温度)で焼結する低温焼成セラミック材料により形成されている。各後積層グリーンシート21には、配線パターン19と層間接続用のビア導体20が形成されている。尚、最上層の後積層グリーンシート21の上面にも、必要に応じて抵抗体や誘電体(コンデンサ)を同時焼成又は後焼成により形成して、焼成後に抵抗値・容量値をトリミングにより調整するようにしても良い。
【0028】
次に、上記構成のCR内蔵セラミック多層基板の製造方法を図2乃至図4を用いて説明する。
まず、抵抗体14とコンデンサ18を有するセラミックコア基板11を図3に示す同時焼成法又は図4に示す後焼成法によって製造する。
【0029】
[セラミックコア基板11の製造工程(同時焼成法)]
セラミックコア基板11、抵抗体14及びコンデンサ18を同時焼成法で製造する場合は、図3に示すように、低温焼成セラミックグリーンシートを所定の基板サイズに切断して、各セラミックグリーンシート11a,11bの所定位置にビアホールをパンチング加工等により形成する。その後、このセラミックグリーンシート11a,11bと同時焼成可能な低融点金属、例えば、Ag系導体(Ag、Ag−Pd、Ag−Pt、Ag−Pd−Pt等)、Au系導体、Cu系導体のペーストを用いて、各セラミックグリーンシート11a,11bのビアホールにビア導体13の穴埋め印刷を行った後、これと同種の導体ペーストを用いて各セラミックグリーンシート11a,11bに配線パターン12を印刷する。
【0030】
この際、最上層のセラミックグリーンシート11a上に配線パターン12を印刷する際に、同時にコンデンサ18の下面電極17を印刷した後、この下面電極17上に、セラミックグリーンシート11a,11bと同時焼成可能な誘電体ペースト(例えばガラス粉末とアルミナ粉末との混合物、BaTiO3 粉末とガラス粉末との混合物のペースト)を用いて、コンデンサ18の誘電体15を印刷する。その後、この誘電体15上に上記導体ペーストを用いて上面電極16を印刷する。
【0031】
更に、最上層のセラミックグリーンシート11a上には、セラミックグリーンシート11a,11bと同時焼成可能な抵抗体ペースト(例えばRuO2 粉末とガラス粉末との混合物のペースト)を用いて、抵抗体14を印刷する。この抵抗体14の印刷工程は、誘電体15や上面電極16の印刷工程の前後いずれに行っても良い。
【0032】
以上のようにして全ての印刷工程を終了した後、セラミックグリーンシート11a,11bを積層した後、これを800℃〜1000℃で焼成してセラミックコア基板11と、ビア導体13、配線パターン12、抵抗体14及びコンデンサ18を同時焼成する。
【0033】
[セラミックコア基板11の製造工程(後焼成法)]
焼成済みのセラミックコア基板11に、抵抗体14とコンデンサ18を後焼成する場合には、図4に示すように、抵抗体14、誘電体15、上面電極16を印刷せずにセラミックコア基板11を800℃〜1000℃で焼成する。この後、セラミックコア基板11の上面に、抵抗体14と誘電体15を印刷した後、誘電体15上に上面電極16を印刷する。この後、抵抗体14、誘電体15及び上面電極16をセラミックコア基板11の焼成温度とほぼ同一温度又はそれよりも少し低い温度で焼成する。
【0034】
この場合、セラミックコア基板11の上面に形成する配線パターン12と下面電極17は、セラミックコア基板11の焼成前に印刷してセラミックコア基板11と同時焼成すれば良い。或は、セラミックコア基板11の焼成後に、セラミックコア基板11の上面に配線パターン12と下面電極17を印刷した後、抵抗体14、誘電体15及び上面電極16を印刷して、これらを同時に焼成するようにしても良い。
【0035】
[トリミング工程]
図3又は図4の方法でセラミックコア基板11、抵抗体14及びコンデンサ18を焼成した後、トリミング工程に移り、焼成後の抵抗体14の抵抗値とコンデンサ18の容量値を次のようにして調整する。例えば、レーザトリミング、サンドブラスト、放電加工等のトリミング技術を用いて抵抗体14の一部を溝状に削り取って、その溝の長さ又は幅(溝の面積)を調整することで抵抗体14の抵抗値を調整する。これと同様のトリミング方法で、コンデンサ18の上面電極16の一部を削り取って上面電極16の面積を調整することでコンデンサ18の容量値を調整する。
【0036】
[後積層グリーンシート21の積層工程]
抵抗体14とコンデンサ18のトリミングを終了した後、セラミックコア基板11上に1枚又は複数枚の後積層グリーンシート21を積層して後積層基板を作製する。ここで使用する後積層グリーンシート21は、抵抗体14やコンデンサ18の焼結温度よりも低い温度で焼結する低温焼成セラミック、より好ましくは抵抗体14やコンデンサ18の誘電体15に含まれるガラス成分のガラス屈服点よりも低い温度で焼成可能な低温焼成セラミック(例えばSiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系のガラスセラミック)により形成されている。
【0037】
予め、後積層グリーンシート21の所定位置にビアホールをパンチング加工等により形成し、その後、後積層グリーンシート21と同時焼成可能な低融点金属(Ag系導体、Au系導体、Cu系導体)のペーストを用いて、後積層グリーンシート21のビアホールにビア導体20の穴埋め印刷を行った後、同種の導体ペーストを用いて後積層グリーンシート21に配線パターン19を印刷する。そして、1枚又は複数枚の後積層グリーンシート21を焼成済みのセラミックコア基板11上に積層して後積層基板(焼成前のCR内蔵セラミック多層基板)を作製する。
【0038】
[CR内蔵セラミック多層基板の焼成工程]
後積層基板の作製後、後積層基板を焼成する。後積層基板の焼成温度は、後積層グリーンシート21に含まれるガラス成分のガラス屈服点よりも高い温度に設定すれば、後積層基板を焼成可能であるが、後積層基板の焼成時に内蔵抵抗体14の抵抗値や誘電体15の容量値が変化することを防止するために、本実施形態では、後積層基板の焼成温度を抵抗体14と誘電体15の焼結温度よりも低い温度(より好ましくは抵抗体14や誘電体15に含まれるガラス成分のガラス屈服点よりも低い温度)に設定して後積層基板を焼成し、CR内蔵セラミック多層基板を製造する。このように、焼成温度を抵抗体14と誘電体15の焼結温度よりも低い温度に設定すれば、後積層基板の焼成時に、焼結済みの抵抗体14や誘電体15が軟化・溶融することを防止できて、抵抗体14や誘電体15の焼結状態が変化することを防止でき、後積層基板の焼成前(後積層グリーンシート21の積層前)にトリミングにより高精度に調整した抵抗値・容量値の精度を焼成後もそのまま維持することができる。これにより、抵抗値・容量値のばらつきの小さい抵抗体14・コンデンサ18を内蔵する高品質のセラミック多層基板を製造することができる。
【0039】
尚、CR内蔵セラミック多層基板の焼成後に、必要に応じて、CR内蔵セラミック多層基板の表面に抵抗体や誘電体(コンデンサ)を後焼成して、トリミングにより抵抗値・容量値を調整するようにしても良いことは言うまでもない。
【0040】
【実施例】
本発明者らは、上記実施形態の製造方法を用いて、様々な条件でCR内蔵セラミック多層基板を製造して、内蔵抵抗体の抵抗値バラツキと内蔵コンデンサの容量値バラツキを測定したので、その測定結果を次の表1に示す。
【0041】
【表1】
【0042】
この表1において、セラミックコア基板の材料A1,A2と後積層グリーンシートの材料A3の組成は、表2に記載され、内蔵抵抗体の材料R1,R2とコンデンサの誘電体の材料C1,C2の組成は、表3に記載されている。
【0043】
【表2】
【0044】
【表3】
【0045】
実施例#1〜#3で用いたセラミックコア基板の材料は、A1(SiO2 −Al2 O3 −CaO−B2 O3 系ガラスとAl2 O3 との混合物)であり、内蔵抵抗体の材料は、R1(SiO2 −Al2 O3 −CaO−B2 O3 系ガラスとRuO2 との混合物)であり、誘電体の材料は、C1(SiO2 −Al2 O3 −CaO−B2 O3 系ガラスとAl2 O3 との混合物)である。また、後積層グリーンシートの材料は、A3(SiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系ガラスとAl2 O3との混合物)である。
【0046】
実施例#1〜#3では、セラミックコア基板(A1)上に、抵抗体(R1)、コンデンサ(C1)を焼成温度900℃で同時焼成又は後焼成する。この後、抵抗体(R1)、コンデンサ(C1)をトリミングして抵抗値、容量値を調整した後、該セラミックコア基板(A1)上に、後積層グリーンシート(A3)を積層して後積層基板を作製し、該後積層基板を、抵抗体(R1)や誘電体(C1)に含まれるガラス成分(SiO2 −Al2 O3 −CaO−B2 O3 系ガラス)のガラス屈服点(720℃)よりも少し低い温度(700℃)で焼成する。この焼成温度(700℃)は、後積層グリーンシート(A3)のガラス屈服点(620℃)よりも十分に高いため、後積層基板を十分に焼成できる。
【0047】
後積層基板の焼成後、内蔵抵抗体(R1)の抵抗値バラツキと内蔵コンデンサ(C1)の容量値バラツキを測定したところ、内蔵抵抗体(R1)の抵抗値バラツキは、±0.2%、又は±0.3%であり、内蔵コンデンサ(C1)の容量値バラツキは、±0.1%、又は±0.2%であった。尚、抵抗値バラツキ、容量値バラツキは、サンプル数20点で標準偏差の3倍とした(以下、同じ)。
【0048】
また、実施例#4、#5で使用したセラミックコア基板の材料は、A2(SiO2 −B2 O3 系ガラスとAl2 O3 との混合物)であり、内蔵抵抗体の材料は、R2(SiO2 −B2 O3 系ガラスとRuO2 との混合物)であり、誘電体の材料は、C2(SiO2 −B2 O3 系ガラスとBaTiO3 との混合物)である。また、後積層グリーンシートの材料は、A3(SiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系ガラスとAl2 O3 との混合物)である。
【0049】
実施例#4,#5では、セラミックコア基板(A2)上に、抵抗体(R2)、コンデンサ(C2)を焼成温度900℃で後焼成又は同時焼成する。この後、抵抗体(R2)、コンデンサ(C2)をトリミングして抵抗値、容量値を調整した後、該セラミックコア基板(A2)上に、後積層グリーンシート(A3)を積層して後積層基板を作製し、この後積層基板を、抵抗体(R2)や誘電体(C2)に含まれるガラス成分(SiO2 −B2 O3 系ガラス)のガラス屈服点(730℃)よりも少し低い温度(700℃)で焼成する。この後、内蔵抵抗体(R2)の抵抗値バラツキと内蔵コンデンサ(C2)の容量値バラツキを測定したところ、内蔵抵抗体(R2)の抵抗値バラツキは、±0.3%であり、内蔵コンデンサ(C2)の容量値バラツキは、±0.2%であった。
【0050】
以上説明した実施例#1〜#5は、内蔵抵抗体の抵抗値バラツキが±0.3%以下であり、内蔵コンデンサの容量値バラツキが±0.2%以下であり、抵抗値バラツキや容量値バラツキの小さい抵抗体やコンデンサを内蔵する高品質のセラミック多層基板を製造できることが確認された。
【0051】
これに対して、比較例#6は、実施例#1と同じ材料、同じ工程で、セラミックコア基板(A1)と抵抗体(R1)とを焼成温度900℃で同時焼成した後、抵抗体(R1)の抵抗値をトリミングにより調整する。そして、セラミックコア基板と同じ材料で形成した後積層グリーンシート(A1)をセラミックコア基板(A1)上に積層して後積層基板を作製し、該後積層基板を、セラミックコア基板(A1)の焼成温度と同じ温度(900℃)で焼成する。この後、内蔵抵抗体(R1)の抵抗値バラツキを測定したところ、内蔵抵抗体(R1)の抵抗値バラツキは、±22%にもなった。この原因は、後積層基板の焼成温度が内蔵抵抗体(R1)に含まれるガラス成分のガラス屈服点(720℃)よりも高温であるため、後積層基板の焼成時に内蔵抵抗体(R1)が軟化・溶融して、内蔵抵抗体(R1)の焼結状態が変化してしまうためと考えられる。
【0052】
一方、比較例#7は、実施例#2と同じ材料、同じ工程で、セラミックコア基板(A1)上にコンデンサ(C1)を後焼成した後、コンデンサ(C1)の容量値をトリミングにより調整する。そして、セラミックコア基板と同じ材料で形成した後積層グリーンシート(A1)をセラミックコア基板(A1)上に積層して後積層基板を作製し、該後積層基板を、セラミックコア基板(A1)の焼成温度と同じ温度(900℃)で焼成する。この後、内蔵コンデンサ(C1)の容量値のバラツキを測定したところ、内蔵コンデンサ(C1)の容量値のバラツキは、±25%にもなった。この原因は、後積層基板の焼成温度が内蔵コンデンサ(C1)の誘電体に含まれるガラス成分のガラス屈服点(720℃)よりも高温であるため、後積層基板の焼成時に誘電体(C1)が軟化・溶融して、誘電体(C1)の焼結状態が変化してしまうためと考えられる。
【0053】
実施例#1〜#5では、後積層基板の焼成温度を、抵抗体やコンデンサの誘電体に含まれるガラス成分のガラス屈服点よりも低い温度(700℃)に設定したので、焼結済みの抵抗体・誘電体が軟化・溶融することをより確実に防止できて、後積層基板の焼成による抵抗値・容量値のばらつきをより確実に低減することができる。
【0054】
尚、実施例#1〜#5では、セラミックコア基板11のガラス成分と抵抗体・誘電体のガラス成分とを一致させるようにしたが、両者のガラス成分を異ならせるようにしても良い。
【0055】
ところで、図1に示す構造では、後積層基板を焼成する際に、焼成済みのセラミックコア基板11上に積層した後積層グリーンシート21の焼成収縮をその片面側から焼成済みのセラミックコア基板11で抑えることになる。セラミックコア基板11の機械的強度に比して後積層グリーンシート21の焼成収縮力がある程度小さい場合は、問題ないが、セラミックコア基板11の機械的強度が弱かったり、セラミックコア基板11上に積層する後積層グリーンシート21の積層枚数が増えてその焼成収縮力が大きくなると、その焼成収縮力をセラミックコア基板11のみで受け支えようとしても十分に受け支えることができない可能性があり、その結果、焼成基板に反りが発生する可能性がある。
【0056】
この対策として、図1の構成例では、セラミックコア基板11を多層化している。これにより、セラミックコア基板11の高密度配線化・小型化の要求を満たしながら、セラミックコア基板11の機械的強度を高めることができ、焼成基板の反りを防止することができる。
【0057】
或は、焼成基板の反りを防止する手段として、拘束焼成法を採用しても良い。この拘束焼成法は、積層工程で、後積層グリーンシート21の焼結温度では焼結しない拘束用グリーンシート(アルミナ等の高温焼結性セラミックグリーンシート)を後積層基板の最外層に積層された後積層グリーンシートに積層し(或は後積層基板の両面に積層し)、その後の焼成工程で、拘束用グリーンシートを介して前記後積層基板を加圧しながら又は加圧せずに後積層グリーンシート21の焼結温度で拘束焼成して後積層基板を一体化した後、前記拘束用グリーンシートの残存物を除去する。このようにすれば、焼成済みのセラミックコア基板上に積層した後積層グリーンシート21のX・Y方向の焼成収縮や反りをその両面側から拘束用グリーンシートと焼成済みのセラミックコア基板11とによってほぼ均等に抑えることができて、反りのない高品質のセラミック多層基板を製造することができる。
【0058】
また、上記実施形態では、セラミックコア基板を、800℃〜1000℃で焼成する低温焼成セラミックにより形成したので、実施例#1,#5のように、セラミックコア基板と抵抗体やコンデンサとを同時焼成することが可能となり、焼成回数を少なくして生産性を向上させることができると共に、セラミックコア基板と同時焼成する配線導体として、抵抗値の小さい電気的特性に優れたAg系導体等の低融点金属を使用することができる利点がある。但し、セラミックコア基板を低温焼成セラミックにより形成する場合でも、実施例#2,#3,#4のように、焼成済みのセラミックコア基板に後付けで抵抗体やコンデンサの誘電体・電極を印刷して焼成するようにしても良いことは言うまでもない。
【0059】
尚、図1の構成例では、セラミックコア基板11の片面(上面)のみに抵抗体14やコンデンサ18を形成したが、セラミックコア基板11の両面に抵抗体14やコンデンサ18を形成しても良く、また、セラミックコア基板11の両面に後積層グリーンシート21を積層するようにしても良い。
【0060】
セラミックコア基板11の両面に後積層グリーンシート21を積層すれば、後積層基板の焼成時にセラミックコア基板11の両面に後積層グリーンシート21の焼成収縮力を作用させることができて、焼成基板の反り防止に有効である。この場合、セラミックコア基板11の両面に積層する後積層グリーンシート21の枚数は異なっていても良いが、セラミックコア基板11の両面に同じ枚数の後積層グリーンシート21を積層すれば、後積層基板の焼成時にセラミックコア基板11の両面に作用する焼成収縮力を同一にすることができて、焼成基板の反り防止効果をより確実なものとすることができる。
【0061】
また、図1の構成例では、内蔵コンデンサ18の誘電体15を印刷により形成したが、セラミックコア基板を製造する際に、その最上層(及び/又は最下層)に、誘電体をグリーンシート化した誘電体シートを積層し、この積層体を焼成してセラミックコア基板を製造するようにしても良い。この場合、コンデンサの電極は、積層工程前に、誘電体シートと、これに積層するセラミックグリーンシートにそれぞれ印刷すれば良い。この場合も、セラミックコア基板に必要に応じて抵抗体を同時焼成又は後焼成するようにしても良い。このように、誘電体シートを用いてコンデンサ付きのセラミックコア基板を形成すれば、図1のように誘電体を印刷により形成する場合と比較して、基板面の平坦性を向上できる利点がある。
【0062】
その他、本発明は、セラミックコア基板をアルミナ等の高温焼結性セラミック、圧電性セラミック、磁性体セラミック等で形成したり、セラミックコア基板を1層のみの単層基板としたり、後積層グリーンシートの積層枚数を適宜変更したり、抵抗体のみを内蔵するセラミック多層基板や、コンデンサのみを内蔵するセラミック多層基板を製造するようにしても良い等、種々変更して実施できる。
【0063】
【発明の効果】
以上の説明から明らかなように、本発明のセラミック多層基板の製造方法によれば、抵抗体やコンデンサをセラミックコア基板と同時焼成するか又は焼成済みのセラミックコア基板に抵抗体やコンデンサの誘電体・電極を後焼成した後、その抵抗値・容量値をトリミングにより調整し、その後、セラミックコア基板の表面に1枚又は複数枚の後積層グリーンシートを積層して後積層基板を作製し、該後積層基板を抵抗体・誘電体の焼結温度よりも低い温度で焼成するようにしたので、後積層基板の焼成前(後積層グリーンシートの積層前)にトリミングにより高精度に調整した抵抗値・容量値の精度を焼成後もそのまま維持することができて、抵抗値・容量値のばらつきの小さい抵抗体・コンデンサを内蔵する高品質のセラミック多層基板を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の製造方法で製造するCR内蔵セラミック多層基板の構成例を模式的に示す縦断面図
【図2】CR内蔵セラミック多層基板の製造工程の流れを説明する工程フローチャート
【図3】セラミックコア基板と抵抗体・コンデンサを同時焼成する製造工程の流れを説明する工程フローチャート
【図4】焼成済みのセラミックコア基板に抵抗体・コンデンサを後焼成する製造工程の流れを説明する工程フローチャート
【符号の説明】
11…セラミックコア基板、12…配線パターン、13…ビア導体、14…抵抗体、15…誘電体、16…上面電極、17…下面電極、18…コンデンサ、19…配線パターン、20…ビア導体、21…後積層グリーンシート。
Claims (6)
- 抵抗体及び/又はコンデンサを内蔵するセラミック多層基板を製造する方法において、
未焼成のセラミックコア基板又は焼成済みのセラミックコア基板の表面に抵抗体及び/又はコンデンサの誘電体・電極を同時焼成又は後焼成する工程と、
焼成した前記抵抗体の抵抗値及び/又は前記コンデンサの容量値をトリミングにより調整する工程と、
焼成した前記セラミックコア基板の表面に、前記抵抗体及び/又は前記コンデンサの誘電体の焼結温度よりも低い温度で焼結する1枚又は複数枚の未焼成のセラミックグリーンシート(以下「後積層グリーンシート」という)を積層して後積層基板を作製する積層工程と、
前記後積層基板を前記抵抗体及び/又は前記コンデンサの誘電体の焼結温度よりも低い温度で焼成してセラミック多層基板を製造する焼成工程と
を含むことを特徴とするセラミック多層基板の製造方法。 - 前記後積層基板の焼成温度を、前記抵抗体及び/又は前記コンデンサの誘電体に含まれるガラス成分のガラス屈服点よりも低い温度に設定することを特徴とする請求項1に記載のセラミック多層基板の製造方法。
- 前記後積層グリーンシートをSiO2 −Al2 O3 −CaO−B2 O3 −Li2 O系のガラスセラミックにより形成することを特徴とする請求項1又は2に記載のセラミック多層基板の製造方法。
- 前記セラミックコア基板を、800℃〜1000℃で焼成する低温焼成セラミックにより形成することを特徴とする請求項1乃至3のいずれかに記載のセラミック多層基板の製造方法。
- 前記セラミックコア基板を多層化することを特徴とする請求項1乃至4のいずれかに記載のセラミック多層基板の製造方法。
- 前記積層工程では、前記後積層グリーンシートの焼結温度では焼結しない拘束用グリーンシートを前記後積層基板の最外層に積層された前記後積層グリーンシートに積層し、
前記焼成工程では、前記拘束用グリーンシートを介して前記後積層基板を加圧しながら又は加圧せずに前記後積層グリーンシートの焼結温度で拘束焼成して前記後積層基板を一体化した後、前記拘束用グリーンシートの残存物を除去することを特徴とする請求項1乃至5のいずれかに記載のセラミック多層基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002704A JP2004214573A (ja) | 2003-01-09 | 2003-01-09 | セラミック多層基板の製造方法 |
US10/753,535 US7004984B2 (en) | 2003-01-09 | 2004-01-09 | Method of producing ceramic multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003002704A JP2004214573A (ja) | 2003-01-09 | 2003-01-09 | セラミック多層基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004214573A true JP2004214573A (ja) | 2004-07-29 |
Family
ID=32732724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003002704A Pending JP2004214573A (ja) | 2003-01-09 | 2003-01-09 | セラミック多層基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7004984B2 (ja) |
JP (1) | JP2004214573A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227332A (ja) * | 2007-03-15 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサとその製造方法 |
KR100896599B1 (ko) * | 2007-10-26 | 2009-05-08 | 삼성전기주식회사 | 세라믹 다층 기판 및 그 제조 방법 |
JP2013033992A (ja) * | 2006-01-05 | 2013-02-14 | Epcos Ag | シート積層体およびセラミック素子作製方法 |
CN109819582A (zh) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技(深圳)有限公司 | 电路板、电量监测电路、电路板制作方法及电子设备 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050208706A1 (en) * | 2004-03-17 | 2005-09-22 | Blazek Roy J | Method of creating multi-layered monolithic circuit structure containing integral buried and trimmed components |
US7430128B2 (en) | 2004-10-18 | 2008-09-30 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof |
US7436678B2 (en) * | 2004-10-18 | 2008-10-14 | E.I. Du Pont De Nemours And Company | Capacitive/resistive devices and printed wiring boards incorporating such devices and methods of making thereof |
KR100651358B1 (ko) * | 2005-06-22 | 2006-11-29 | 삼성전기주식회사 | Rf모듈의 전력단 회로를 내장한 인쇄회로기판 |
JP4572759B2 (ja) * | 2005-07-06 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
US20070202655A1 (en) * | 2005-12-08 | 2007-08-30 | Intel Corporation | Method of providing a via opening in a dielectric film of a thin film capacitor |
DE102005063283A1 (de) * | 2005-12-30 | 2007-07-05 | Robert Bosch Gmbh | Elektronisches Modul |
WO2007086184A1 (ja) * | 2006-01-30 | 2007-08-02 | Murata Manufacturing Co., Ltd. | 多層セラミック基板の内蔵コンデンサの容量値調整方法、ならびに多層セラミック基板およびその製造方法 |
US8575513B2 (en) * | 2006-07-06 | 2013-11-05 | Siemens Energy, Inc. | Rapid prototyping of ceramic articles |
JP5005564B2 (ja) * | 2008-01-28 | 2012-08-22 | 日本碍子株式会社 | 積層体の形成方法、センサ素子の作製方法、およびセンサ素子 |
JP5644945B2 (ja) * | 2011-06-29 | 2014-12-24 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
EP2793539A4 (en) * | 2011-12-16 | 2016-03-23 | Epcos Ag | MULTI-LAYERED VITROCERAMIC SUBSTRATE HAVING INCORPORATED RESISTANCE |
WO2018117111A1 (ja) * | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
US4650923A (en) * | 1984-06-01 | 1987-03-17 | Narumi China Corporation | Ceramic article having a high moisture proof |
US4632846A (en) * | 1984-09-17 | 1986-12-30 | Kyocera Corporation | Process for preparation of glazed ceramic substrate and glazing composition used therefor |
JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
DE3786600T2 (de) * | 1986-05-30 | 1993-11-04 | Furukawa Electric Co Ltd | Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung. |
JPH0744342B2 (ja) | 1988-02-05 | 1995-05-15 | 株式会社住友金属セラミックス | 抵抗内蔵セラミック基板及びその製造方法 |
US4882650A (en) * | 1988-12-05 | 1989-11-21 | Sprague Electric Company | Magnesium titanate ceramic and dual dielectric substrate using same |
JPH0992983A (ja) | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
-
2003
- 2003-01-09 JP JP2003002704A patent/JP2004214573A/ja active Pending
-
2004
- 2004-01-09 US US10/753,535 patent/US7004984B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013033992A (ja) * | 2006-01-05 | 2013-02-14 | Epcos Ag | シート積層体およびセラミック素子作製方法 |
US9532454B2 (en) | 2006-01-05 | 2016-12-27 | Epcos Ag | Monolithic ceramic component and production method |
JP2008227332A (ja) * | 2007-03-15 | 2008-09-25 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサとその製造方法 |
KR100896599B1 (ko) * | 2007-10-26 | 2009-05-08 | 삼성전기주식회사 | 세라믹 다층 기판 및 그 제조 방법 |
CN109819582A (zh) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技(深圳)有限公司 | 电路板、电量监测电路、电路板制作方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20040144476A1 (en) | 2004-07-29 |
US7004984B2 (en) | 2006-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100356678B1 (ko) | 다층 세라믹 기판의 제조방법 | |
JP2004214573A (ja) | セラミック多層基板の製造方法 | |
JPH0992983A (ja) | セラミック多層基板の製造方法 | |
JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
JP4508488B2 (ja) | セラミック回路基板の製法 | |
JP5071559B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4606115B2 (ja) | 多層基板及びその製造方法 | |
JP2006237493A (ja) | 配線基板 | |
EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
US20030168150A1 (en) | Method and constrain layer for reducing shrinkage during sintering low-temperature ceramic | |
JP4508625B2 (ja) | 多層基板及びその製造方法 | |
JP4697755B2 (ja) | 多層セラミック基板の製造方法 | |
JP2008186909A (ja) | セラミック多層基板 | |
JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
JP4084696B2 (ja) | 低温焼成多層セラミック配線基板の製法 | |
JP4423025B2 (ja) | 多層基板及びその製造方法 | |
JP2008135523A (ja) | 多層基板およびその製造方法 | |
JP4416342B2 (ja) | 回路基板およびその製造方法 | |
JP2006196674A (ja) | 配線基板の製造方法 | |
JP2681328B2 (ja) | 回路基板の製造方法 | |
JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
JP2010232255A (ja) | 多層配線基板の製造方法 | |
JP2002290040A (ja) | セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |