JP2013033992A - シート積層体およびセラミック素子作製方法 - Google Patents

Abstract

【課題】層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子を提供すること。
【解決手段】本願発明のシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、メタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されている。テンション層に対するグリーンシートは、機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、機能性セラミックの焼成温度を上回るまで固体状態に止まる。テンション層には、機能層の焼成温度において機能性セラミックと実質的に反応または拡散しない任意のセラミック相が含まれる。
【選択図】図３

Description

本発明は、多層構造を有するセラミック素子に関し、ここでこのセラミック素子は、焼成時に横方向にわずかにしか縮まない。

セラミック多層構造、殊にメタライゼーション面に実現される導電構造を有するセラミック多層構造は、集積配線構造を有する誘電性支持基板として使用することができる。セラミック多層構造において機能性セラミックを使用して、電極構造に関連して素子機能を多層構造に組み込むことも可能である。多層構造に組み込まれた素子の形態で完全な電気回路を実現することも可能である。

電気素子の発展における一般的な目標は、確実に動作しかつ簡単に作製可能な素子および高度に小型化された構造を得ることである。セラミック素子における１つの問題は、セラミック素材、殊にセラミックグリーンシートが焼成の際に圧縮されて縮みが、例えば２０〜５０の体積パーセント以上にもなり得ることから発生する。体積が縮むため、セラミック内およびセラミックに実現される全体構造体の幾何学的な比および殊に導電構造体の幾何学的な比も変化してしまう。したがって１つの目標は、焼成時の体積縮みがつぎのように行われるようにする。すなわち、この体積縮みが実質的に多層構造の層面に対して垂直な方向に行われ、またこの層面内で、グリーンシートに設けられる構造が、焼成後に過度の変化なしに維持されるようにする。

DE 10145363 A1からは、複数の素子機能が実現される多層セラミックが公知である。ここでは多層構造の横方向の変形が、２つの手段によって阻止される。このためにこの多層構造の最上層には、高い割合で焼成補助手段が添加され、引き続いてこの多層構造は、強制層（Zwangsschicht）によって力が加えられる。この強制層は、素子に使用される焼成温度では構造が変化しないため、強制層に関連する多層構造の変形が低減されるのである。上記の多層構造の最上層において焼成補助手段の割合が高いことによって、上記の強制層は良好に接着される。これは上記の焼成補助手段が、隣接する層に拡散して進入することによる。しかしながらこれにはつぎのような欠点がある。すなわち、
ａ）上記の強制層は、焼成後に再び取り除かなければならない、
ｂ）上記の焼成補助手段は機能性セラミックにも拡散して進入し、その組成を変化させて、電気的な機能に不利に影響し、また少なくとも制御不能に影響してしまう、さらに
ｃ）外側の金属コンタクトを後で被着しなければならないか、または少なくとも強制層の残りによって汚染されてしまうという欠点があるのである。

EP 1453091 A1からは、多層構造を有する誘電セラミック基板が公知であり、この基板には、多層構造の内部のガラス層と、ガラス状態に止まっている外部のガラス層とからなる組み合わせが含まれている。

DE 10145363 A1 EP 1453091 A1

本発明の課題は、層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子およびその作製方法を提供することである。

シート積層体についての課題は、本発明の請求項１により、モノリシック多層構造を有するセラミック素子に焼成されて成形されるグリーンシートからなるシート積層体において、このシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、少なくとも２つのメタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されており、このメタライゼーション面に導電構造が配置されており、この導電構造は、上記機能層と共に素子機能を実現しており、上記テンション層に対するグリーンシートは、上記機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、上記機能性セラミックの焼成温度を上回るまで固体状態に止まり、さらにテンション層には、機能層の焼成温度において機能性セラミックと反応または拡散しないかまたしたとしてもわずかにしか反応または拡散しない任意のセラミック相が含まれることを特徴とする、モノリシック多層構造を有するシート積層体によって解決される。

またセラミック素子の作製方法についての課題は、本発明の請求項１５により、バインダを用いて、機能性セラミックから第１グリーンシートを、また再結晶可能な誘電材料から第２グリーンシートを形成して、このグリーンシートにヴィアを形成して導電性ペーストを充填し、このグリーンシートに導電構造を形成し、上記の第１および第２のグリーンシートを上下に積層し、この積層体を成形して第１の温度Ｔ１でバインダ除去し、この積層体をＴ２＞Ｔ１である第２の温度にして、上記誘電材料を再結晶化し、この積層をＴ３＞Ｔ２である第３の温度にして、上記機能性セラミックの材料を焼成させるが、上記再結晶化される誘電材料は固体状態に止まらせ、冷却の後、モノリシック多層構造を得ること特徴とする方法によって解決される。

非対称の多層構造を有するセラミックモノリシック素子の概略断面図である。 対称構造を有するモノリシックセラミック多層素子の概略断面図である。 ＥＳＤ／ＥＭＩフィルタとして構成されたセラミック素子の概略断面図である。 別のＥＳＤ／ＥＭＩフィルタの概略断面図である。 本発明のセラミック素子を作製する際の方法ステップを示す概略断面図である。 本発明のセラミック素子を作製する際の方法ステップを示す別の概略断面図である。 本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。 本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。 本発明のセラミック素子を作製する際の方法ステップを示すさらに別の概略断面図である。

ここではモノリシック多層構造を有するセラミック素子が提案され、ここでこのセラミック素子は、機能性セラミックを含む少なくとも１つの機能層と、誘電性再結晶材料製の少なくとも１つのテンション層（Spannschicht）とから構成される。上記のセラミック素子にはさらに少なくとも２つのメタライゼーション面が設けられており、これらの面の間に機能層が配置される。上記のメタライゼーション面には導電構造が含まれており、これらの導電構造と、上記の機能層とによって素子機能が実現される。

上記のテンション層の材料は再結晶化される。ここでこれに関連する相転移は、上記の機能性セラミックの焼成温度以下の温度で行われる。上記のテンション層の再結晶化誘電材料はさらにつぎのように選択される。すなわち、この材料が、再結晶化の後、機能層の焼成温度を上回るまで、固体の結晶状態に止まるように選択されるのである。

グリーンシートの積層から焼成によって作製される素子は、この焼成時に横方向に極めてわずかにしか縮まず、その縮みは２パーセント以下であり、実施例によっては0.1パーセント以下である。これにより、高精度の横方向構造を有する素子を得ることができ、ここでこの素子は、この構造の精度に依存して再現可能な素子特性を有しており、また例えば、別の素子との接続のため、またははんだ付けによるプリント基板への取り付けのために所定のコンタクト面を有する。この素子は、残余気孔率（Restporositaet）の小さい密なセラミック構造を有しており、その複数の層はモノリシックに互いに接続される。上記のテンション層は、誘電特性を有しており、また絶縁層よりも外側の多層構造の層として使用することができる。

焼成時に横方向の縮みが小さいのは、上記のテンション層の作用に基づくものであり、ここでこのテンション層は、再結晶化およびこれに伴う相転移の後、さらなる加熱の際に上記の機能性セラミックの焼成温度を上回るまで固定の結晶構造を有する。すなわち、機能性セラミックを焼成する間、この多層構造は、テンション層によってｘ，ｙ方向に安定化されるのである。これに対して焼成されない機能層により、テンション層の再結晶化の際に上記の多層構造が安定化されるのである。

多層構造を有しかつ焼成時に上記のように横方向にわずかにしか縮まないモノリシックセラミック素子は、テンション層の厚さが約１５μｍ以上さえあれば実現することができる。厚さが３０μｍであれば上記のテンション層は、例えば、標準手法によって求められる５〜１０ｋＰａの強度を有する。これは、焼成中に摩擦力によって機能層に横方向に力を加えて変形を阻止するのに十分である。上記のテンション層の層厚が比較的小さいことによって、高さの低いセラミック素子を実現することができ、その層厚は、この付加的なテンション層によって決定されない。焼成を行わず、したがって孔のある状態に止まっている強制層によってのみ得ることのできる縮みの小さい公知のLTCC多層セラミックと比べて、上記の多層セラミックは、テンション層が分離の役割を果たし、中間層として使用され、ひいては素子に残すことができるという別の利点が得られる。これに対して公知の強制層は後から取り除かなければならないのである。

上記の素子機能は、少なくとも２つのメタライゼーション面と、これらの間に配置された機能層とによって得られる。ここでは上記のメタライゼーション面に配置される導電構造は、機能層に直接コンタクトすることができるため、つぎのような複数の素子を実現することができる。すなわち、これらの素子に対して機能層を通る１つの電流が設けられる複数の素子を実現することができるのである。しかしながら、メタライゼーション面と機能層との間にテンション層を配置することも可能であり、この際には機能層を通る電流なしにセラミック素子を実現することができる。しかしながら機能層内に複数のメタライゼーション面と、これに配置された導電構造とを設けることは有利であり、ここでこれらの導電構造は、多層のセラミック素子に対して多数の電極面を形成することができる。

この素子は表面に複数の電気コンタクト面を有しており、これらはそれぞれ少なくとも１つのメタライゼーション面に接続することができる。ここでこれらのコンタクト面および別のメタライゼーション面に配置された導電構造との接続は、多層構造の１つずつの層または複数の層を通る貫通コンタクトを介して行うことができる。これによって上記の機能層内の種々異なるメタライゼーション面を互いに、また場合によってはコンタクト面に接続することもできるのである。

しかしながら、外側の金属面とコンタクトとだけを接続する一方で、内部のメタライゼーション面と、これらのコンタクトないしはこれらの外部にある金属面とを容量的にのみ結合して、ガルバニックには結合しないことも可能である。

上記のセラミック素子の少なくとも２つのコンタクトを、上記の素子の外部面に一緒に配置するか、また別の外部面に配置することができる。

上記のテンション層には任意の誘電材料を使用することができ、この材料は、セラミック製ベースから出発して最初の焼成時に再結晶し、その際の相転移によって固体状態になり、また冷却後には、融点が上昇した安定状態にもなる。ここでの関連において相転移とは、融点の上昇を伴う再結晶フェーズの結果として得られる高密度化（焼成）のことである。これに有利であるのは、基本的には、第２の焼成温度において上記の機能性セラミックと反応または拡散しないかまたしたとしてもわずかである任意のセラミック相である。有利な実施例では上記の再結晶材料はガラスセラミックである。

上記のセラミック素子は少なくとも１つの素子機能を有することができ、ここで上記の機能は、抵抗、キャパシタンス、インダクタンス、バリスタまたはサーミスタの機能から選択される。このような機能は、機能性セラミックに対する相応の材料に関連して得られ、この場合にこの材料は、抵抗材料、コンデンサセラミック、ファライト、バリスタ材料、ＰＴＣまたはＮＴＣセラミックから相応に選択される。これらの素子機能はいずれも理論的には２つのメタライゼーション面と、そこに配置される導電構造とによってすでに実現することができる。しかしながら上記の素子機能は、有利には多数のメタライゼーション面によって実現される。電圧、電流および温度に依存する抵抗では、２つのメタライゼーション面だけでモデル化できるよりも一層良好に回路をモデル化することができる。さらに複数のメタライゼーション面を有する多層セラミックによれば、個々のメタライゼーション面間の間隔と、ひいては極性の異なる電極間の間隔とを低減することができ、その際に抵抗変化に伴ってセラミック体の電流負荷容量が下回ってしまうことがない。

素子タイプとしてコンデンサを実現する場合、メタライゼーション面を設ければ設けるほどこのコンデンサのキャパシタンスを大きくすることができる。素子タイプとしてインダクタンスを実現する場合、上記の機能層を通って延在する導体構造、例えばらせん状の導体構造の巻線を各メタライゼーション面に実現することができ、ここでは巻線の数に伴って、したがってメタライゼーション面の数に伴ってインダンクタンスを増大させることができる。

本発明のセラミック素子は、１つ以上の素子機能を有することも可能である。このためにこの素子は、有利には相異なる素子タイプに対して選択された少なくとも２つの相異なる機能層を有する。これらの相異なる機能層は、直に上下に重ねて配置するか、またはテンション層によって互いに分離することも可能である。上記の相異なる素子機能ないしはこれによって実現される素子は、互いに電気接続することができる。しかしながら相応する電気コンタクト面を介し、多層構造の外部面に、例えば多層構造の下側に、素子機能を有する各部分素子を個々に接続して、つぎにコンタクト面の外部配線を設けることも可能である。しかしながらこの素子は、セラミック多層構造内の複数の同じ素子または異なる素子を配線する配線構造を有することも可能である。

上記のセラミック素子は、テンション層と機能層とが交互になっている並びを有することができ、ここでテンション層および機能層の最大数は、最大許容素子高さだけによって制限されるようにすることができる。このような交互の構造を構成して、層列および個々の層の層厚が対称になるようにすることは有利である。対称構造の利点は、このようにすれば、テンション層および機能層の再結晶化および焼成時に不可避に発生するテンションを最適に補償できることである。対称構造によれば、多層構造を有する変形の少ない素子ないしは平坦な素子を殊に容易に得ることができる。

上記のセラミック素子は、上記のテンション層および機能層およびメタライゼーション面の他に別の層を含むことができる。例えば、殊に上記の多層構造の上面および下面に付加的なパッシベーション層を設けることができる。上記の多層構造に付加的な電気絶縁中間層を配置することも可能であり、この場合にこの中間層は、テンション層とは異なる材料から、またはテンション層よりも小さな層厚で実施することができる。有利には上記の多層構造の表面に抵抗層を設け、この抵抗層に対して横方向に、すなわち層レベル内に回路を設け、場合によってはこの抵抗層を構造化して２つの電気コンタクト面を多層構造の上面で互いに接続することも可能である。例えば抵抗層は、付加的にパッシベーション層によってさらにカバーすることも可能である。これらの層は有利には薄膜方式または厚膜方式により、しかしながら有利には例えばスクリーン印刷などの厚膜方式により、被着される。

上記のテンション層の特性は、殊にこれに使用される材料の結晶構造によって決定される。したがってテンション層は、固体の格子に晶析する鉱物酸化物および別の化合物からなる複数のドメインを含むことができ、これらのドメインは、それに反して変化するが有利には規則的な結晶格子からなるマトリクスに埋め込むことができる。分離相を有するこれらのドメインは、酸化アルミニウムＡｌ₂Ｏ₃，酸化チタンＴｉＯ₂または酸化ジルコンＺｒＯ₂を含むことができる。上記の酸化物の他、窒化物および別の結晶質も有利である。例えば、ＡｌＮ，Ｍｇ₂ＳｉＯ₄，ＳｉＯ₂，Ｚｎ₂ＳｉＯ₄，ＺｒＳｉＯ₄，セルシアン、モルライト（Mollit）、スポジュメン、チタネート、ジルコネートおよびこれらの混合物からなる結晶質のドメインを上記のテンション層に設けることも可能である。

上記のマトリクスに対して、任意の結晶ドメインを構成するセラミック材料が適しているが、殊にガラスセラミックを構成するガラス粉末が有利である。これらは、アルカリホウ素ケイ酸ガラスＭｅ₂Ｏ-Ｂ₂Ｏ₃-ＳｉＯ₂，アルミノホウ素ケイ酸ガラスＭ''Ｏ−Ａｌ₂Ｏ₃-Ｂ₂Ｏ₃-ＳｉＯ₂，アルミノケイ酸ガラスＭｅ''Ｏ−Ａｌ₂Ｏ₃ＳｉＯ₂，ランタンボラートチタン酸ガラス（Ｍｅ''Ｏ）−Ｌａ₂Ｏ₃Ｂ₂Ｏ₃ＴｉＯ₂，アルカリ希土類ランタンボラートガラス（Ｍｅ₂'Ｏ）−Ｍｅ''Ｏ−Ｌａ₂Ｏ₃−Ｂ₂Ｏ₃，およびＳｉＯ₂−ＰｂＯ−Ｍｅ''Ｏなどの鉛含有アルカリ希土類ガラスから選択することができ、ここでＭｅ'＝Ｌｉ，Ｎａ，Ｋおよびこれらの混合物であり、Ｍｅ''＝Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｚｎである。ここで挙げたガラスおよび別の任意の再結晶可能なガラスの混合物も有利である。

このようなガラスセラミックは、適切な相転移温度で実現することが可能である。この場合に機能性セラミックは、かなり焼成温度の上側の制限なしに選択することができ、ここでは相転移温度に対する焼成温度の間隔は、少なくとも５０ケルビンに維持される。ほとんどの機能性セラミックは、１０００℃ケルビン以上の焼成温度を有るため、これらの機能性セラミックは問題なしに本発明のセラミック素子に組み込むことができる。

このセラミック素子は、ディスクリート素子のように使用するか、または複数の素子、場合によって相異なる素子からなる回路装置のように使用することができ、また別の任意の回路のそのような素子または回路装置としてプリント基板またはその他の基板に取り付けて配線することができる。しかしながら、機械的に安定したモノリシック構造それ自体起因して、上記のセラミック素子を別の素子に対する基板として使用することも可能である。例えば上記の多層構造の下側に、素子の外部コンタクトに対してはんだ付け可能なコンタクトを設け、これに対して別の表面、有利には多層構造の上面に電気コンタクト面を設け、これを介して上記の素子を少なくとも１つの別の素子に電気接続することが可能である。この接続はフリップチップ、ワイヤボンディングまたはＳＭＤ法で行うことができる。上記の別の素子は、有利にはディスクリート素子、例えば能動半導体素子かまたは受動電気素子である。上記のセラミック素子と別の素子とを機械的および電気的に接続することが殊に有利であるのは、互いに接続される素子の全体高さが、要求される最大素子高さ以下になる場合である。このようにして得られる組み合わせは、プリント基板または別の基板に一層少ない面積しか必要とせず、組み込み式の構造によって扱いが簡単になり、また殊に相異なる素子タイプに属する２つの素子の低抵抗な接続が可能になる。

本発明の１実施形態では、平行平面プレート間で前記シートを一軸圧縮して前記積層の焼成を行う。

以下では、実施例およびこれに対応する図面に基づいて本発明を詳しく説明する。これらの図は本発明を具体的に説明するためだけのものであり、概略的にのみ示されており、縮尺どおりには描かれていない。

図１ａは、本発明の簡単な実施形態を示している。この実施形態には、モノリシックに互いに接続される２つの層、すなわち、機能層Ｆとテンション層Ｓとが含まれている。（この図には示されていない）２つのメタライゼーション面には導電構造が実現されており、これらの構造と機能層Ｆとが一緒になって素子機能が得られる。上記のメタライゼーション面は、この２層構造の（この図の上側および下側に示されている２つの）外部面に配置することができる。機能層Ｆに隣接して両側（上側および下側）にメタライゼーション面を設け、また場合によってはさらにこの２層構造の上側に隣接してメタライゼーション面を設けることも可能である。

この２層構造は、別の機能層Ｆおよびテンション層Ｓを交互に配置することによって拡張することができる。図１ｂには、別の多層構造の例が示されており、ここでは２つのテンション層Ｓと２つの機能層Ｆとが交互に上下に配置されかつ互いにモノリシックに接続されている。図１ａおよび１ｂにはそれぞれ非対称な多層構造が示されている。

図２には、一連の対称多層構造の例が示されており、ここでは対称性は、殊に積層方向における積層順についての対称性、また有利には層厚についての対称性である。このような多層構造は、焼成の後、発生し得る変形が補償されるため歪みが少ない。

図１に示した非対称構造も、図２に示した対称構造も、１つまたは複数の層を補足することでき、有利には交互に配置して補足することが可能である。この際に、この積層において外側（上側または下側）を向いた層をそれぞれ同じタイプに、また機能層またはテンション層から選択することができる。しかしながら外側を向いているこれらの２つの層に別のタイプを割り当てることも可能である。

図３には、セラミック素子の第１の具体的な実施例が示されている。ここに示されているのはＥＤＳ／ＥＭＩノイズ（静電放電／電磁障害）に対するフィルタであり、このフィルタは、Ｒ素子およびＣ素子からπ装置にまとめられる。

図３ｃにはこのπフィルタの等価回路が示されており、これは２つのコンタクト１および２の間の保護素子として接続される。これらの２つの端子は、抵抗Ｒによって高抵抗にブリッジされているため、静電荷は小さい時定数で害を及ぼすことなく排出することができる。抵抗の前後でこの回路は、電圧に依存する抵抗を有する１つずつの平行分岐により、アースに対してブリッジされる。この抵抗は、電圧が低い場合、純粋にキャパシタンスとして作用する。２つの端子１または２のうちの１つの端子における高圧または高周波ノイズは、バリスタを介し、害を及ぼすことなくアースに導かれる。図３ａにはこのようなフィルタが下側から示されており、ここには電気コンタクト面ないしはこれに配置されるはんだボールが配置されている。このフィルタは、ここに示したように例えば５つの端子を有しており、また２つの線路ないしは端子の２つの対の間に接続することができる。中央の端子は、アース接続のために設けられている。

図３ｂには素子が概略断面図で示されている。ここでは２つのテンション層Ｓ１，Ｓ２が構成されており、これらの層の間に機能層Ｆが配置されている。この機能層Ｆそれ自体には複数のセラミック層が含まれており、これらの層の間にメタライゼーション面が配置されている。この素子は下側にコンタクト面ＫＦ１を有する。上側には相応するコンタクト面ＫＦ２が配置されている。１つずつのスルーコンタクトによって、反対側の表面に配置されたコンタクト面ＫＦ１とＫＦ２とからなる１対が接続され、これらのスルーコンタクトは、有利にはこの素子の全セラミック層を垂直に案内されている。

この図の中央に示されている別のスルーコンタクトは、下側のコンタクト面ＫＦ１に接続されているが、機能層Ｆを通して一部分にしか到達していない。各スルーコンタクトＤＫにより、複数のメタライゼーション面に配置されている導電構造ＬＳが接続される。スルーコンタクトＤＫに接続される導電構造ＬＳは、別のスルーコンタクトに接続されている導電構造からガルバニックに分離されている。例えば、この図の左側に示されているスルーコンタクトＤＫ１に割り当てられている導電構造は、中央のスルーコンタクトＤＫ_mに接続されているメタライゼーション面とは異なるメタライゼーション面に配置されている。２つの導電構造は上下に重なり合って、第１のキャパシタンスＣを構成する。同様に中央のＤＫ_mに接続される導電構造と、右側のスルーコンタクトＤＫ２に接続される導電構造とは上下に重なって、別のキャパシタンスＣ′を構成する。この中央のスルーコンタクトＤＫ_mおよびこれに割り当てられるコンタクト面ＫＦ１は、アース接続のために設けられているのに対し、外側の導電性コンタクトは、それぞれ過電圧および電磁パルスに対して保護しようする電気端子１および２に接続される。

抵抗Ｒは、第２のテンション層Ｓ２の表面に導電性抵抗層ＷＳとして配置されており、これによってこの抵抗は、２つのコンタクト面ＫＦ２と、ＫＦ２′とを高抵抗に互いに接続する。抵抗層ＷＳの上にはパッシベーション層Ｐが配置されており、これは上記のセラミック素子の最上層を構成する。

図３に示した素子は、例えば、１×１×０．５ｍｍの典型的なサイズで実現することができる。上記のテンション層に対してガラスセラミック層を使用することができ、これに対して機能層Ｆはバリスタセラミックから実現される。このためにビスマスまたはプラセオジムをドーピンクした酸化亜鉛、チタン酸ストロンチウム、炭化ケイ素および別のバリスタ材料を使用することができる。上記のパッシベーション層Ｐは、厚膜またはCDV酸化物または相当する別の誘電薄膜材料から構成することができる。

図４には本発明の別の実施例が示されており、この実施例もＥＳＤ／ＥＭＩ保護フィルタとして使用することができる。図４ｃにはこのようなフィルタの等価回路図が示されており、ここでは保護すべき２つの端子１および２は、第１インダンクタンスＬ１と、抵抗Ｒと、第２インダンクタンスＬ２との直列回路によってブリッジされる。第１端子と第１インダンクタンスとの間にはアースに対する横方向分岐が接続されており、これはキャパシタンスＣとバリスタＶとの並列回路からなる。第２インダンクタンスＬ２と第２端子２の間に別の並列分岐路がアースに対して接続されており、これには別のコンデンサＣ′とバリスタＶ′との並列回路が含まれている。ここでこれらのＣ素子は、それぞれ単にバリスタ電極の寄生容量を表している。上記のフィルタは、殊に高速に増大ししたがって周波数の高いノイズに対する保護として設定されており、これらのノイズは、インダクタンスＬを介して無害に補償することができる。端子１または２に発生する高電圧は、電圧が高い場合に低抵抗になるバリスタを介して、無害にアースに導かれる。

図４ａには素子の下側が示されており、ここでは端子が、はんだボールＬＫを備えるコンタクト面ＫＦとして構成されて配置されている。

図４ｂにはこの素子が概略断面図で示されている。図３に示した素子とは異なり、ここでは多層構造において、ここでも図３ｂと類似の構造で実施されているバリスタセラミック材料層の第１機能層Ｆ１の他に、さらに第２機能層Ｆ２が設けられており、この機能層にインダンクタンスＬ１およびＬ２が実現されている。この第２機能層Ｆ２は、有利には磁化率の高い材料、例えばフェライトから構成される。第２機能層Ｆ２にも複数のメタライゼーション面が設けられており、これらのメタライゼーション面に導電構造ＬＳの形態の１つずつのコイルの巻線または半巻線（Halbwindung）が実現されている。各巻線は、スルーコンタクト部ＤＫを介して、その上にある巻線ないしはこの巻線を実現するこのメタライゼーション面の導電構造に接続されている。図４ｂでは第２機能層Ｆ２に対し４つのメタライゼーション面が示されており、これらのメタライゼーション面はしたがって各インダクタンスの４つの巻線を構成する。

第１スルーコンタクトＤＫは、第１機能層Ｆ１を通して、素子の下側に配置されている第１コンタクト面ＫＦ１と、第２機能層Ｆ２の最も下側のメタライゼーション面とを接続する。第２機能層Ｆ２の最も上側のメタライゼーション面は、スルーコンタクトを介して、第２機能層の上側に配置されたコンタクト面ＫＦ２ないしはＫＦ２′に接続されている。上側の２つのコンタクト面ＫＦ２，ＫＦ２′そのものは、高抵抗の抵抗Ｒを実現する抵抗層ＷＳを介して接続されている。抵抗層ＷＳには最上層としてパッシベーション層Ｐが配置されている。

例えば図３または４に相応して構成される本発明のセラミック素子は、最小の横方向の変形で高精度に作製することができる。このようにすることによってのみ、相異なるセラミックグリーンシートに実現される導電構造とスルーコンタクトとを相対的に十分な精度で位置調整することができ、ひいては素子の障害のない動作も可能になるのである。

図５には本発明のセラミック素子に対する多層構造を作製する際の種々異なる方法ステップが概略断面図で示されている。第１ステップでは相応するグリーンシートが作製されて、ここではそれ自体公知の種々異なるシート流し込みおよび引っ張りプロセス（Ziehprozess）を使用することができる。機能シートＦは、それぞれ所望される機能性セラミックの粒子をバインダに含んでいる。平均粒子直径は有利にはμｍ程度に調整される。これに対してテンション層Ｓは、再結晶性材料の成分、例えばガラスセラミックの成分を、殊にガラスセラミック成分の有利な酸化物の形態で含んでいる。

テンション層Ｓの粒子もバインダにおいて均一に分散されており、ここではμｍ程度の粒子直径が有利である。上記のテンション層は付加的に結晶質の鉱物粒子を含んでおり、これらの鉱物粒子は、再結晶プロセスにおいてガラスセラミックに対する種結晶として使用することができる。ガラス成分と結晶粒子とは有利には２：１〜１：２の重量比で混ぜ合わされる。ガラスセラミック組成の１例では、４つが含まれており、それぞれ重量パーセントで５４％のＳｉＯ₂，１７％のＰｂＯ，７．４％のＣａＯ，６．６％のＡｌ₂Ｏ₃，６％のＢ₂Ｏ₃，３．２％のＭｇＯ，３％のＮａ₂Ｏである。

つぎのステップでは上記のグリーンシートにスルーコンタクトＤＫに対する孔が、例えば打ち抜きによって作製される。引き続き、これらのスルーコンタクトに導電性材料、例えば導電粒子で満たされたペーストが充填される。導電粒子として、Ａｇ，ＡｇＰｄ，ＡｇＰｔ，Ｐｄ，Ｐｔ系の金属の粒子またはウィスカが有利である。スルーコンタクトの充填は、例えばテンプレートを介してドクターを用いてまたはスクリーン印刷によって行うことができる。

つぎのステップでは導電構造ＬＳがグリーンシートに被着される。これは例えば導電性ペースト、有利には同じ系の導電性ペーストを、有利な手法によって、例えばスクリーン印刷を用いて印刷することによって行われる。図５には、本発明の多層構造に対して設けられる種々異なるグリーンシートが示されている。この図では２つのグリーンシートＧＳ１およびＧＳ２が第１および第２のテンション層に対して設けられている。ここでは機能層に対して３つのグリーンシートＧＦ１〜ＧＦ３が示されている。しかしながら実際にはこの多層構造は、多くの場合、機能性セラミック材料を有する一層多くのグリーンシートから構成され、構造化された導電構造を有する相応数のメタライゼーション面が上記の機能層内に実現される。つぎのステップではグリーンシートＧＳおよびＧＦが、図５ａに示された順序で上下に重ねられて一緒に成形される。図５ｂには成形されたシートの積層が概略断面図で示されている。

引き続き、温度プログラムが実行され、ここでは第１ステップにおいてグリーンシートのバインダ取り外しが行われる。これはバインド材料を酸化によってガス状の揮発性生成物に変化させることによって行われる。事前に冷却を行うことなくこのバインド除去プロセス（Entbinderungsprozess）に続いて、テンション層Ｓの再結晶化プロセスを行うことができる。

例えば、積層して成形した上記のグリーンシートは、複数のステップにおいて約４５０℃の最大のバインダ除去温度に加熱される。しこのために例えば分当たり５Ｋで１００℃まで、また分当たり０．２Ｋ〜０．５Ｋで４５０℃まで加熱される。このバインダ除去の直後にテンション層の再結晶化を行うことができ、ここでこの再結晶化は、選択した実施例において例えば８８０℃で行われる。このために分当たり約５Ｋ〜１０Ｋの速度でこの第１の再結晶化温度まで加熱され、約１５〜６０分間、この温度に維持される。いまや再結晶化されたテンション層を含むこの層構造は、引き続いて元の室温まで冷却される。

つぎのステップでは機能性セラミックを圧縮および焼成するための第２の焼成が行われる。この焼成に対する加熱プロフィールは所望のセラミックに相応して選択され、またバリスタセラミックを有するこの実施例では、例えば、分当たり１Ｋ〜４Ｋの速度で約１０００°〜１１００℃まで加熱にされる。この温度には約１８０〜２４０分間維持され、引き続いて−１Ｋ〜−４Ｋの冷却速度で室温まで冷却される。

しかしながらテンション層の再結晶化の後、事前の冷却なしに直ちに第２の焼成温度まで加熱することも可能である。

結果として、図５ｃに示した多層構造を有するモノリシックセラミック体が得られる。複数の積層を一緒に成形したグリーンシートを示した図５ｂに対し、バインド除去および圧縮による焼成時の縮みにより、図５ｃに示した焼成済み状態において図５ｂのグリーンシート層に対する値ｄ_uから、約５０％だけ減少した厚さｄ_sに積層の厚さが減少する。上記のテンション層が第２焼成過程中に層構造に及ぼすテンション作用のため、横方向のサイズは実質的に変化しないため、相応する横方向の外径ｌはほとんど変化しないままである。図５ｃに示した焼成済みの多層構造の長さｌ_sは、図５ｂの未焼成のシート積層体の長さｌ_uよりも最大で約２％短い。

つぎのステップでは上記の多層構造の上側および下側に電気的なコンタクト面または導電構造が被着される。これはここでも同様に例えば印刷されるスクリーン印刷ペーストの形態で行われ、このペーストは第３の焼成過程において焼成される。図５ｄには下側のコンタクト面ＫＦ１と上側のコンタクト面ＫＦ２とを有する多層構造が示されている。

つぎのステップでは、例えばここでも抵抗材料を印刷して焼成することによって抵抗層ＷＳが形成される。この抵抗材料は、高抵抗であるが導電性の粒子を含んでいる。この粒子は、例えば酸化ルテニウムＲｕＯ₂，ビスマス酸化ルテニウムＢｉ₂Ｒｕ₂Ｏ₇からなる粒子、炭素、窒化チタンＴｉ₂Ｎ，ＬａＢ₆，ＷＯ₂，Ａｌ₂Ｏ₃からなる粒子か、または種々異なる酸化鉛化合物である。引き続いてパッシベーションを形成する。ここでこのパッシベーションも同様に印刷されるかまたは別の任意の方法によって、例えば厚膜法によって被着される。印刷されたこのパッシベーションは焼成される。続いて下側のコンタクト面ＫＦ１にはんだボールＬＫが設けられる。このはんだボールによって上記の素子のはんだ付けが容易になる。

図５ｄのステップにおいて、例えば、モノリシックセラミック多層構造をディスクリート形または集積形の電気および電子素子に対する基板材料として使用することが可能になる。これに相応してこの多層構造の少なくとも１つの表面にディスクリート形または集積形の素子を取り付けてコンタクト面ＫＦと接続することができる。配置はフリップチップまたはＳＭＤ方式で行うことができる。相応する別の素子を接着してボンディングワイヤを介してコンタクト面ＫＦにコンタクトさせることもできる。これにより、セラミック多層構造において実現できないかまたは余り良好に実現できない素子をさらに機能に配線することができる。

別の実施形態では、種々異なる面のグリーンシートを使用することにより、構造化された多層構造を形成することができる。これにより、レベル分けされた多層構造を得ることができ、ここでこれらのレベル面にはディスクリート形または集積形の素子を配置するための空間を設けることができる。レベル分けされた構造の代わりに、例えば上側のグリーンシートの一部に積層を行う前に、相応に空間を確保した凹部を設けることも可能である。ここでこの凹部は、焼成済みのモノリシック多層構造において上側が開いた空所になる。このような空所にもディスクリート素子を入れ、本発明のモノリシック素子と電気接続してスペースを節約することができる。

本発明は、上記の実施例に示した構造に限定されるものではない。本発明のセラミック素子はむしろ、任意の数のメタライゼーション面およびそこに配置される導電構造の任意の構成で実現することができ、ここでこの導電構造は、相応するスルーコンタクトを介して互いに接続されるかまたは素子機能に応じて互いにガルバニックに分離されたままにされることもある。相異なる２つの機能層を有する図４に示した素子の他に、別の相異なる機能層をこの素子に組み込んで、そこに実現される素子機能とそれぞれ接続することができる。いずれのケースにおいても、焼成時に横方向の縮みが最も小さい素子を実現することができる。さらに上記のテンション層に対して誘電率の低い材料を使用して、このテンション層により、上記の素子に互いに離れた導電構造および寄生容量の小さいコンタクト面を実施することができる。さらにインダクタンスを形成するためにスルーコンタクトを使用することができ、ここでこれらのインダクタンスはその全長に相応するインダンクタンスを有する。

本発明の素子の作製を、図５においてただ１つの素子に必要な構造に基づいて示した。当然のことながら、面積の大きなグリーンシートを使用し、これらのグリーンシートに、多数のセラミック素子に対する構造を並列に設けることができる。この場合にこれらの素子の切り離しは、例えば、成形したグリーンシートの積層に基づいて行うことができる。いずれの方法によってコストが小さくなるかに応じて、上記の素子を第１または第２の焼成過程の後、切り離すことも可能である。上記の素子が、これとは異なる別の素子に対する支持基板として使用される場合、これらの別の素子の取り付けを使用時に、すなわちセラミック素子を切り離す前に行うのが有利である。

Ｓ テンション層、 Ｆ 機能層、 ＬＳ 導電構造、 ＧＦ グリーンシート、 ＧＳ グリーンシート、 ＫＦ 電気コンタクト面、 ＷＳ 抵抗層、 Ｐ パッシベーション層、 ＤＫ スルーコンタクト、 ＬＫ はんだボール

Claims (25)

1. モノリシック多層構造を有するセラミック素子に焼成されて成形されるグリーンシートからなるシート積層体において、
   当該シート積層体は、
   − 機能性セラミックからなる機能層（Ｆ）に対するグリーンシートと、
   − 前記多層構造にて当該機能層に直に隣接する誘電材料製のテンション層（Ｓ）に対するグリーンシートと、
   − 少なくとも２つのメタライゼーション面とを有しており、
   当該メタライゼーション面の間に機能層が配置されており、
   当該メタライゼーション面に導電構造が配置されており、
   当該導電構造は、前記機能層と共に素子機能を実現しており、
   前記テンション層（Ｓ）に対するグリーンシートは、前記機能性セラミックの焼成温度以下の相転移温度を有しており、該相転移温度にて再結晶される相に移行し、当該相は、前記機能性セラミックの焼成温度を上回るまで固体状態に止まり、
   さらに前記テンション層（Ｓ）には、前記機能層の焼成温度において前記機能性セラミックと反応または拡散しないかまたしたとしてもわずかにしか反応または拡散しない任意のセラミック相が含まれることを特徴とする、
   モノリシック多層構造を有するシート積層体。
2. 前記機能層（Ｆ）内に、導電構造（ＬＳ）を有する複数のメタライゼーション面が配置されている、
   請求項１に記載のシート積層体。
3. 前記再結晶化材料はガラスセラミックである、
   請求項１または２記載のシート積層体。
4. 抵抗、キャパシタンス、インダクタンス、バリスタまたはサーミスタから選択した複数の素子機能が組み込まれており、
   前記機能性セラミックは、実現される素子タイプに相応して、抵抗材料、コンデンサセラミック、フェライト、バリスタ材料、ＰＴＣセラミックまたはＮＴＣセラミックから選択される、
   請求項１から３までのいずれか１項に記載のシート積層体。
5. 前記誘電材料の相転移または再結晶化温度は、機能性セラミックの焼成温度よりも少なくとも５０Ｋ低い、
   請求項１から４までのいずれか１項に記載のシート積層体。
6. 前記テンション層（Ｓ）と、少なくとも１つの機能層（Ｆ）とは交互に並んでいる、
   請求項１から５までのいずれか１項に記載のシート積層体。
7. 前記多層構造は、積層方向に見て層の順序および層厚が対称である、
   請求項６に記載のシート積層体
8. 前記多層構造は下側に、はんだ付け可能な電気コンタクト面（ＫＦ）を有しており、
   当該コンタクト面にはスルーコンタクト（ＤＫ）が設けられており、
   該スルーコンタクトにより、前記はんだ付け可能なコンタクト（ＬＫ）と、多層構造の内部および／または表面の導電構造（ＬＳ）とが導電的に接続される、
   請求項１から７までのいずれか１項に記載のシート積層体。
9. 前記テンション層（Ｓ）の層厚は、１５〜３００μｍである、
   請求項１から８までのいずれか１項に記載のシート積層体。
10. 前記多層構造は、機能層（Ｆ）およびテンション層（Ｓ）とは異なる多層構造を有するか、または種々異なる機能層を含む、
    請求項１から９までのいずれか１項に記載のシート積層体。
11. 前記テンション層（Ｓ）は、Ａｌ₂Ｏ₃，ＴｉＯ₂およびＺｒＯ₂から選択した結晶材料の分離相を含む、
    請求項１から１０までのいずれか１項に記載のシート積層体。
12. 前記テンション層（Ｓ）は、アルカリホウ素ケイ酸、アルミノホウ素ケイ酸、アルミノケイ酸、ランタンボラートチタン酸またはアルカリ希土類ランタンボラートから構成される、
    請求項３から１１までのいずれか１項に記載のシート積層体。
13. 前記機能性セラミック（Ｆ）の焼成温度は９５０℃以上である、
    請求項１から１２までのいずれか１項に記載のシート積層体。
14. ディスクリート形の電気素子が取り付けられかつ前記機能素子に電気接続される表面を有する、
    請求項１から１３までのいずれか１項に記載のシート積層体。
15. セラミック素子を作製する方法において、
    − バインダを用いて、機能性セラミックから第１グリーンシート（ＧＦ）を、また再結晶可能な誘電材料から第２グリーンシート（ＧＳ）を形成して、当該グリーンシートにヴィアを形成して導電性ペーストを充填し、
    − 当該グリーンシートに導電構造（ＬＳ）を形成し、
    − 前記第１および第２のグリーンシートを上下に積層し、
    − 当該積層を成形して第１の温度Ｔ１でバインダ除去し、
    − 当該積層をＴ２＞Ｔ１である第２の温度にして、前記誘電材料を再結晶化し、
    − 当該積層をＴ３＞Ｔ２である第３の温度にして、前記機能性セラミックの材料を焼成させるが、前記再結晶化される誘電材料は固体状態に止まらせ、
    − 冷却の後、モノリシック多層構造を得ることを特徴とする、
    請求項１から１４までのいずれか１項に記載のセラミック素子を作製する方法。
16. 前記シート積層体における外側の層としてテンション層（Ｓ）を設け、
    前記機能性セラミックの焼成の後、セラミック多層構造の上側に導電構造（ＬＳ）またはコンタクト面（ＫＦ）を形成して焼成する、
    請求項１５に記載の方法。
17. 前記多層構造の上側に、電気的に互いに絶縁された少なくとも２つのコンタクト面（ＫＦ）または導電構造（ＬＳ）を形成し、
    前記２つのコンタクト面を高抵抗に接続する抵抗構造（ＷＳ）を前記セラミック多層構造に形成する、
    請求項１６に記載の方法。
18. 前記抵抗構造（ＷＳ）を印刷して焼成する、
    請求項１７に記載の方法。
19. 前記抵抗構造（ＷＳ）をスパッタリングする、
    請求項１７に記載の方法。
20. 引き続いて前記抵抗層（ＷＳ）にさらにパッシベーション層（Ｐ）を形成する、
    請求項１５から１９までのいずれか１項に記載の方法。
21. 前記少なくとも第２のグリーンシート（ＧＳ）を作製するため、μｍ範囲の粒子サイズを有するガラス粉末を使用し、
    当該ガラス粉末には所定の結晶格子を有する材料の結晶粒子が含まれている、
    請求項１５から２０までのいずれか１項に記載の方法。
22. ２０〜６０の重量パーセントの割合で結晶粒子が含まれているガラス粉末を使用する、
    請求項２１に記載の方法。
23. 平行平面プレート間で前記シート積層体を一軸圧縮して前記積層の焼成を行う、
    請求項１５から２２までのいずれか１項に記載の方法。
24. 前記シート積層体にて、複数の第１グリーンシート（ＧＦ）とを、当該グリーンシートにそれぞれ配置された導電構造（ＬＳ）と直接上下に積層し、ここで前記複数の第１グリーンシートはブロックを形成しかつ焼成後にただ１つの機能層（Ｆ）になり、
    少なくとも１つのブロックと、第２グリーンシート（ＧＦ）とを積層する、
    請求項１５から２３までのいずれか１項に記載の方法。
25. 少なくとも２つの相異なる第１グリーンシート（ＧＦ）を有するシート積層体を、種々異なる機能性セラミックによって形成し、
    前記導電構造（ＬＳ）および／または電気コンタクト面（ＫＦ）により、セラミック多層構造に種々異なる素子機能を実現する、
    請求項１５から２４までのいずれか１項に記載の方法。

Images