JP2014524154A - 電子デバイスの製造方法および電子デバイス - Google Patents

Abstract

本発明による電子デバイスの製造方法は、表面（Ｏ１０）とこの表面（Ｏ１０）に対向した第１の基板面（Ｓ１０ａ）とを有するセラミック半導体基板（１０）を準備する工程を備え、この基板内には金属層（４０）が含まれている。少なくとも２つの他の金属層（２１０）が互いに分離されてこの基板の基板面（Ｓ１０ａ）に設けられ、続いてこの構成体が焼結される。この少なくとも２つの他の金属層（２１０）の間に、電気絶縁層（３０）が設けられる。化学プロセスを用いて、それぞれのコンタクト層（２２０）がこれらの金属層（２１０）の上に設けられる。この際、この基板（１０）の材質は、基板（１０）の表面（Ｏ１０）から、最大で基板内部に設けられた金属層（４０）まで除去される。

【選択図】図１ｂ

Description

本発明は、たとえば静電気の放電に対する保護またはセンサに適用可能な電子デバイスの製造方法に関し、またこの方法によって製造された電子デバイスに関する。

一般的に低電圧の電源および信号電圧で駆動される電子回路は、たとえば電圧入力接続端子に静電気の過電圧が印加されると、破損する可能性がある。この繊細な回路部品をこのような過電圧から保護するために、静電気放電の保護のための保護素子が電圧入力接続端子に接続され、たとえば接地電位等の基準電位に対して高い静電気電圧をバイパスすることができる。

静電気放電の保護回路として、たとえばＳＭＤ（表面実装技術）によって多層バリスタ（Vielschichtvaristoren)を用いることができる。回路基板またはＬＥＤ（発光ダイオード）のハウジングへの組み込みには、できる限り薄いＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ−Ｄｉｓｃｈａｒｇｅ）保護素子を必要とする。しかしながら、構造部分高さすなわち層厚に関して、ＳＭＤ多層バリスタでは従来製造技術的な限界があった。

非常に小さな構造部分高さ（Bauteilhohe）を備えたデバイスを製造することができる電子デバイス製造方法を提供することが望まれている。さらにこの方法で製造されたデバイスを提供することが望まれている。

本発明による電子デバイスの製造方法は、表面とこの表面に対向した第１の基板面とを有するセラミック半導体基板を準備するステップを備え、この基板内には金属層が含まれている。この基板の基板面には、少なくとも２つの他の金属層が互いに別々に設けられている。この基板およびこれら他の金属層からなる構成体は焼結される。基板の第１の基板面の少なくとも２つの他の金属層の間に、保護層として電気絶縁層が設けられる。この少なくとも２つの他の金属層にはそれぞれ、化学プロセスを用いてコンタクト層が設けられる。この化学プロセスによって、この基板の材質は、基板の表面から、最大で基板内部に設けられた金属層まで除去される。

このようにして、この基板内に含まれる金属層の上に設けられた基板の材質が犠牲層となり、この犠牲層は、コンタクト層の取付けの化学プロセスの際には既に、この化学プロセスに含まれる酸／溶剤によってエッチング除去される。これと同時に、第１の基板面のパッシベーションの無い部分では、基板材質に溝がエッチングされる。この第１の基板面のパッシベーションの無い部分は、この第１の面に取付けられた金属層および電気絶縁層で覆われていない。コンタクト層を取付けるための化学プロセスとして、たとえば無電解メッキ（stromloses Galvanisieren）があり、たとえばＥＮＩＧ（無電解ニッケル浸漬金メッキ；electroless Nickel immersion plating）、ＥＮＥＰＩＧ（無電解ニッケル、無電解パラジウム浸漬金メッキ；electroless Nickel, electroless Palladium immersion gold）、または電解液がエッチングの酸と溶剤であるような電解メッキを用いることができる。

次のエッチングプロセスでは、デバイスを基板から分離するために、溝がさらにエッチングされ、基板内に設けられた金属層まで犠牲層が剥ぎ取られる。この基板内の金属層は、エッチング停止層として機能し、この下にある基板の材質はこれ以上エッチングされない。この基板の材質内に設けられた金属層は、基板の第１の基板面の近傍で基板の材質の中へ導入されることができるので、本方法は小さな高さのデバイスの製造を可能とする。

コンタクト間の電気絶縁層は保護層であり、この保護層は、デバイスの分離のための化学プロセスもしくはエッチングプロセスの際に、この電気絶縁層の下に設けられた基板材質がエッチングされることを阻止する。このコンタクト間に設けられる保護層は、たとえばガラス、窒化珪素（Ｓi₃Ｎ₄）、炭化珪素（ＳｉＣ）、酸化アルミニウム（Ａｌ₂Ｏ₃）またはポリマーなどの材質を含んでいる。コンタクト層は、個別の層として、たとえば銀で形成されてよい。代替として、このコンタクト層は、複数の部分層、たとえばニッケル、パラジウム、金または錫等を含む種々の金属類を含んでよい。

本発明による電子デバイスの製造方法の実施形態は、とりわけ、電極として機能する金属層と、１５０μｍより薄い特に略５０μｍのコンタクト層との間の部品高さのＥＳＤ保護デバイスまたはセラミックセンサを実現することを可能とする。この際、この電子デバイスは安価に製造でき、極めて薄い個々のチップやこれらのアレイの製造に用いることができる。

この方法で製造された電子デバイスは、第１の基板面を有するセラミック半導体基板を備え、この第１の基板面に少なくとも２つの互いに離間したコンタクトが設けられており、この第１の基板面に対向する第２の基板面は、金属層の上に設けられている。すべてのコンタクトはそれぞれ、基板の第１の基板面に設けられた、さらにもう１つの金属層と、このもう１つの金属層の上に設けられたコンタクト層とを備える。少なくとも２つのコンタクトの間には、電気絶縁層が設けられており、この少なくとも２つのコンタクトは、この電気絶縁層によって互いに電気的に絶縁されている。この電子デバイスは、金属層とそれぞれのコンタクトのコンタクト層との間で、最大１５０μｍの部品高さおよび好ましくは５０μｍの部品高さを有する。

電子デバイスの製造方法の実施形態およびこの方法によって製造可能な電子デバイスの実施形態が、以下に図を参照して例示的に説明される。
図１Ａは、電子デバイスの１つの実施形態の断面図を示す。 図１Ｂは、電子デバイスの上記の実施形態の平面図を示す。 図２Ａは、電子デバイスの製造方法の１つの製造ステップを示す。 図２Ｂは、電子デバイスの製造方法のさらにもう１つの製造ステップを示す。 図２Ｃは、電子デバイスの製造方法のさらにもう１つの製造ステップを示す。 図２Ｄは、電子デバイスの製造方法のさらにもう１つの製造ステップを示す。 図２Ｅは、電子デバイスの製造方法のさらにもう１つの製造ステップを示す。 図２Ｆは、電子デバイスの製造方法のさらにもう１つの製造ステップを示す。 図３Ａは、電子デバイスのさらにもう１つの実施形態の断面図を示す。 図３Ｂは、電子デバイスの上記のさらにもう１つの実施形態の平面図を示す。 図４Ａは、電子デバイスのさらにもう１つの実施形態の断面図を示す。 図４Ｂは、電子デバイスの上記のさらにもう１つの実施形態の平面図を示す。 図５Ａは、静電気放電保護用の電子デバイスあるいはセラミックセンサの実施形態を示す。 図５Ｂは、静電気放電保護用の電子デバイスの実施形態の等価回路を示す。 図５Ｃは、セラミックセンサである電子デバイスの実施形態の等価回路を示す。

図１Ａは電子デバイスの第１の実施形態を示し、この電子デバイスは、たとえば静電気保護用またはセンサとして使用可能である。この電子デバイスは、セラミック半導体基板１０を備える。この基板１０は、基板面Ｓ１０ａとこの基板面Ｓ１０ａに対向する基板面Ｓ１０ｂとを備える。基板の材質には、基板面Ｓ１０ａとＳ１０ｂとの間に金属層４０が設けられている。この金属層４０は、たとえば銀を含んでよい。基板面Ｓ１０ａには、少なくとも２つの互いに離間したコンタクト２１および２２が設けられている。これらののコンタクト２１および２２はそれぞれ、金属層２１０とコンタクト層２２０とを備える。これらのコンタクト２１および２２の金属層２１０はそれぞれ、基板１０の基板面Ｓ１０ａに設けられている。これらのコンタクト２１および２２のコンタクト層２２０はそれぞれ、金属層２１０の上に設けられている。

これらのコンタクト２１および２２の金属層２１０は、たとえば銀を含んでよい。コンタクト層２２０は、たとえばニッケルおよび／または金からなる材質を備えてよい。たとえば、コンタクト２１および２２のそれぞれのコンタクト層２２０は、部分層２２１と部分層２２２とを備えてよい。部分層２２１は金属層２１０の上に設けられてよく、部分層２２２はこの部分層２２１の上に設けられてよい。部分層２２１は、たとえばニッケルからなる材質を備えてよく、部分層２２２は、たとえば金からなる材質を備えてよい。

これらのコンタクト２１および２２の間には、基板１０の基板面Ｓ１０ａに電気絶縁層３０が設けられている。この電気絶縁層３０は、コンタクト端子２１および２２の金属層２１０とを互いに分離し、これら２つのコンタクト２１および２２のコンタクト層２２０を互いに分離するように形成されている。この層３０によって２つのコンタクト２１および２２は、電気的に互いに絶縁されている。この電気絶縁層３０は、たとえばガラスからなる材質を含んでよい。

図１Ｂは、図１Ａに示す電子デバイスの第１の実施形態の平面図を示す。コンタクト２１および２２、特にこれらのコンタクト２１および２２のそれぞれのコンタクト層２２０が示されているが、これらは電気絶縁層３０によって互いに分離され、これにより電気的に互いに絶縁されている。
図１Ａおよび１Ｂに示す第１の実施形態では、金属層４０とコンタクト面２２０との間の電子デバイスの構造部分高さ（Bauteilhohe）Ｈは、５０μｍとなっている。デバイスの幅Ｂは、たとえば１００μｍであり、長さＬは２５０μｍであってよい。この際、これらのコンタクト層２２０はそれぞれ、長さＬ１が５０μｍであってよく、電気絶縁層３０は、長さＬ２が１５０μｍであってよい。

図２Ａ〜２Ｆは、電子デバイスの製造方法の１つの実施形態を示す。この電子デバイスは静電気放電の保護用かまたはセンサとして使用可能である。表面Ｏ１０およびこの表面Ｏ１０に対向する基板面Ｓ１０ａを有するセラミック半導体基板１０が準備され、この基板内に金属層４０が含まれている。この基板１０内に設けられた金属層４０は、少なくとも２つの部位Ｕ１，Ｕ２で分断されている。これらの部位Ｕ１，Ｕ２の外側に設けられた金属層４０の断片は、他のデバイスに属している。この金属層４０は、表面Ｏ１０もしくは基板の基板面Ｓ１０ａにほぼ平行に、基板内部に設けられている。この内部に金属層４０を含む基板１０は、ウェーハとして形成されることができる。図２Ａに示す本発明の製造方法の第１の製造ステップでは、基板１０の積層、積み重ねおよび押圧が行われる。

さらに次の図２Ｂに示す製造ステップでは、このウェーハもしくは基板１０は、基板面Ｓ１０ａで、少なくとも２つの金属層２１０のパターンが設けられており、これらは電子デバイスのコンタクト２１および２２の一部を形成している。ここでこれらの金属層２１０は、互いに距離を置いて基板面Ｓ１０ａに設けられている。これに加えて、たとえば銀からなる材質の薄い層を、基板面Ｓ１０ａの互いに離間した断片の上に設けてよい。これらの少なくとも２つの金属層２１０は、基板１０の基板面Ｓ１０ａに設けられ、基板１０の基板面Ｓ１０ａの領域Ｂ１および領域Ｂ２は、この少なくとも２つの他の金属層によって覆われていない。これらの領域Ｂ１およびＢ２は、投影して見ると部位Ｕ１およびＵ２の下に配置されている。領域Ｂ１およびＢ２の隣に、他のデバイスに属する金属層２１０が設けられている。これらの金属層２１０は、この下にある基板の材質の保護層を形成している。

さらに次の図２Ｃに示す製造ステップでは、この基板１０の構成体が、これに設けられた金属層パターン２１０と共に焼結される。

図２Ｄは、さらに次の製造ステップを示す。このステップは、金属層２１０の間の基板面Ｓ１０ａの部分に保護層を取付ける。保護層としては、コンタクト２１および２２の金属層２１０の間に、たとえばガラスからなる材質の電気絶縁層３０が付けられる。この電気絶縁層３０は、上記の離間した金属層２１０の間で、基板１０の基板面Ｓ１０ａの部分に直接設けられてよい。この際、この保護層３０は、金属層２１０の断片の一部の上にも取付けられてよい。これらの領域Ｂ１およびＢ２は、この後も保護層で覆われないままとなる。

図２Ｅに示すさらに次のステップでは、コンタクト２１および２２が完成され、ここでそれぞれの金属層２１０の上にコンタクト層２２０が取付けられる。さらに加えて、この金属層２１０の上に、たとえばニッケルおよび／または金からなる材質を取付けてもよい。たとえば、全ての金属層２１０のそれぞれの上に、まずニッケルを含む部分層が取付けられ、この部分層２２１の上に、続いて金を含む部分層２２２が取付けられてよい。金属層２１０へのコンタクト層２２０の取付けは、化学プロセスによって電流を用いずに行うことができる。

コンタクト層２２０を取付けるための、酸もしくは溶剤が関与する化学プロセスによって、このコンタクト層２２０の取り付けの際に、保護層の無い領域Ｂ１およびＢ２で、基板の材質がエッチングされる。この際、基板の基板面Ｓ１０ａで、上記の保護層の無い領域Ｂ１，Ｂ２から溝Ｇが基板にエッチングされる。このエッチングは、たとえば異方性で行われる。コンタクト層２１０を取付ける化学プロセスによって、基板の材質は、溝の表面ＯＧまで除去される。基板１０の材質は、領域Ｂ１およびＢ２において、この溝の表面が金属層２１０と金属層４０との間に位置するようになるまで除去されてよい。基板面Ｓ１０ａの領域Ｂ０は、保護層として機能する金属層２１０および電気絶縁層３０で覆われており、この領域Ｂ０の下では基板の材質のエッチングが阻止される。

さらに基板の材質は、保護層の無い表面Ｏ１０でも金属層４０に向かってエッチングされる。表面Ｏ１０および金属層４０の間にある基板の材質は、犠牲層となり、コンタクト層の取り付けのための化学プロセスの際にに、表面Ｏ１０から表面Ｏ１０'まで除去される、最初の表面Ｏ１０および金属層４０の間の領域を当初の犠牲層の厚さとすると、この犠牲層の表面Ｏ１０'は、コンタクト面２２０の取り付けのための化学プロセスの作用の後、この犠牲層の最初の表面Ｏ１０と金属層４０との間に位置されてよい。このようにしてコンタクト層２２０の取り付けのための化学プロセスの際に、金属層４０より上の基板の層厚が除去される。

図２Ｆは、ウェーハ１０から電子デバイス１を分離する、さらに次の製造ステップを示す。ここでさらに次の、たとえば異方性のエッチングプロセスで、既にコンタクト面２２０の取り付けの化学プロセスで形成された領域Ｂ１およびＢ２の溝がさらにエッチングされ、金属層４０の分断部Ｕ１およびＵ２の下の基板までが完全に除去される。ここで、化学プロセスの際にプリエッチングされた溝の表面ＯＧから少なくとも金属層４０までの基板の材質が除去されてよい。さらに、金属層４０の上側にまだ存在する、犠牲層を形成するセラミック半導体の基板の材質は、金属層４０までエッチング除去されてよい。この金属層４０は、エッチング停止層として機能し、この下にある基板の材質はこれ以上エッチングされない。このようにして、ウェーハ集合体からデバイスが分離される。この分離は、エッチングの他に代替として、個々のデバイスをウェーハ集合体からチッピング（Ausbrechen）によって行われてよい。

図３Aは電子デバイスのさらなる第２の実施形態の断面図を示し、この電子デバイスは、たとえば静電気保護用またはセンサとして使用可能である。この静電気用のデバイスは、セラミック半導体基板１０を備える。このセラミック半導体基板１０は、表面O10とこの表面O10に対向した基板面Ｓ１０ａとを備える。このセラミック半導体基板１０の材質の内部には、金属層４０が設けられている。この金属層４０は、たとえば銀からなる材質を含んでよい。セラミック半導体基板１０の基板面Ｓ１０ａには、互いに離間した少なくとも２つのコンタクト２１および２２が設けられている。これらのコンタクト２１および２２はともにそれぞれ、金属層２１０とコンタクト層２２０とを備える。それぞれのコンタクトの金属層２１０は、基板の基板面Ｓ１０ａに直接設けられ、たとえば銀からなる材質を含んでよい。

すべてのコンタクトのそれぞれのコンタクト層２２０は、それぞれの金属層２１０の上に設けられている。コンタクト層２２０は、たとえばニッケルおよび／または金からなる材質を備えてよい。このコンタクト層２２０は、たとえばそれぞれのコンタクトの金属層２１０の上に設けられた部分層２２１を備える。コンタクト層２２０のもう１つの部分層２２２は、この部分層２２１の上に設けられてよい。部分層２２１は、たとえばニッケルからなる材質を含んでよく、部分層２２２は、金からなる材質を含んでよい。

コンタクト２１および２２の間には、図１Ａおよび１Ｂに示す電子デバイスの変形例のように、電気絶縁層３０は、保護層として設けられる。この電気絶縁層３０は、上記の金属層２１０の間で、基板面Ｓ１０ａの部分に設けられてよい。この保護層３０は、それぞれのコンタクト２１および２２の金属層２１０とコンタクト層２２０とを互いに電気的に絶縁するように形成されている。

図３Ｂは、図３Ａに示す電子デバイスの第２の実施形態の平面図を示す。電子デバイスの下面には、コンタクト２１および２２が設けられ、詳細にはそれぞれのコンタクト２１および２２のコンタクト層２２０が設けられている。これらは、電気絶縁層３０によって互いに電気的に絶縁されている。

図３Ａおよび３Ｂに示す電子デバイス２は、たとえば表面Ｏ１０とコンタクト層２２０との間で測った構造部分高さＨが５０μｍで作製される。デバイスの幅Ｂは、１００μｍであり、長さＬは２５０μｍであってよい。この際、コンタクト２１および２２はそれぞれ、長さＬ１が５０μｍであってよく、電気絶縁層３０は、長さＬ２が１５０μｍであってよい。この第２の実施形態によるデバイスは、たとえば、最後の図２Ｅの製造ステップで、金属層４０の上に設けられた基板１０の犠牲層が金属層４０まで完全に除去されずに製造されてよい。

図４Ａは電子デバイスのさらなる第３の実施形態の断面図を示し、この電子デバイスは、たとえば静電気保護用またはセンサとして使用可能である。図１に示す実施形態と同様に、この電子デバイスはセラミック半導体基板１０を備える。基板１０の基板面Ｓ１０ａには、互いに離間した少なくとも２つのコンタクトが設けられている。図４Ａに示す実施形態例では、電子デバイスは２つ以上のコンタクトのアレイを有して形成されている。このデバイスは、たとえば４つのコンタクト２１，２２，２３および２４を備えてよい。図４Ａに示す断面図では、コンタクト２１および２２のみが見えている。

コンタクト２１および２２はともにそれぞれ、たとえば銀からなる層である金属層をそなえ、これらは基板面Ｓ１０ａで互いに離間して設けられている。さらにこれらのコンタクトは、それぞれコンタクト層２２０を備え、このコンタクト層は、それぞれのコンタクトの金属層２１０の上に設けられている。コンタクト層２２０は、ニッケルおよび／または金からなる材質を備えてよい。コンタクト層２２０は、たとえば部分層２２１および部分層２２２を備えてよい。この部分層２２１は、それぞれのコンタクトの金属層２１０の上に直接設けられている。部分層２２２は、それぞれのコンタクトの部分層２２１の上に設けられている。部分層２２１は、たとえばニッケルからなる材質を含んでよく、部分層２２２は、金からなる材質を含んでよい。

これら２つのコンタクト２１および２２の間には、電気絶縁層３０が設けられ、これによりコンタクト２１と２２とが、そしてそれぞれの金属層２１０とそれぞれのコンタクト層２２０とが電気的に互いに絶縁されている。この電気絶縁層３０は、たとえば上記の金属層２１０の間で、基板１０の基板面Ｓ１０ａの部分に直接設けられてよい。この電気絶縁層は、保護層となり、たとえばガラスからなる材質を備えてよい。

図４Ｂは、図４Ａに示す電子デバイスの第３の実施形態を平面図で示し、ここでコンタクト２１，２２，２３および２４と電気絶縁層３０が示されている。図４Ｂに示すように、これらのコンタクト２１，２２，２３，および２４は、これらの間に設けられた電気絶縁層３０によって、互いに高抵抗で分離され、すなわち互いに電気的に絶縁されている。

図４Ａおよび４Ｂに示す第３の実施形態では、金属層４０とコンタクト面２２０との間の電子デバイス３の構造部分高さＨは、５０μｍとなっている。電子デバイスの第１および第２の実施形態と異なり、この電子デバイスの第３の実施形態は、正方形の設置面を備える。この電子デバイスは、たとえば幅Ｂおよび長さＬが２５０μｍであってよい。この際、コンタクトはそれぞれ、幅Ｂ１が１００μｍであってよく、電気絶縁層は、幅Ｂ２が５０μｍであってよい。このコンタクトはそれぞれ、長さＬ１が５０μｍであってよく、電気絶縁層は、長さＬ２が１５０μｍであってよい。

図５Ａは、電子デバイスの第１の実施形態を保護層付きのセラミックチップの形態で示したものであり、このチップは、基板１０、コンタクト２１および２２、これらの間に設けられた電気絶縁層３０、およびさらなる金属層４０を備える。このような構造によって、たとえば多層バリスタを有するデバイス、もしくはセンサとして使用可能な、多層ＮＴＣ（負温度係数、Negative Temparature Coefficient）抵抗を有するデバイスを実現することができる。

図５Ｂは、デバイスをバリスタとして実現したものを示すが、このデバイスは、たとえばＥＳＤ保護デバイスとして使用可能である。多層バリスタとしての実施形態では、デバイスの基板１０は、たとえば酸化亜鉛およびプラセオジムからなる材質、たとえばＺｎＯ（Ｐｒ）を含む。たとえば、基板１０の材質として、プラセオジムがドープされた酸化亜鉛が用いられてよい。代替として、酸化亜鉛およびビスマスからなる材質、たとえばＺｎＯ（Ｂｉ）が用いられてもよい。コンタクト２１および２２はそれぞれ、基準電位、たとえば接地電位の印加のための接続端子を形成する。金属層４０は、製造の際のエッチング停止層としての機能の他に、後にこのデバイスが動作する時に電流を輸送する電極としての機能を有する。この電流輸送電極４０とコンタクト２１との間に、セラミック半導体基板は電圧依存抵抗Ｒ１を形成する。金属層の形態の電流輸送電極４０およびコンタクト２２の間に、セラミック半導体基板１０は、さらにもう１つの電圧依存抵抗Ｒ２を形成する。

図５は、基板の材質として負の温度係数を有する材質、たとえばＮＴＣ材料が用いられた場合の、デバイスの等価回路を示す。この場合、このデバイスはセラミックセンサとしてして使用することができる。基板１０は、コンタクト２１および２２と金属層４０との間に、それぞれ温度依存抵抗Ｒ３およびＲ４を形成する。これらのコンタクト２１および２２はそれぞれ、基準電位、たとえば接地電位の印加のための接続端子として用いることができる。金属層４０は、このデバイスの動作の際に電流輸送電極として機能する。この金属層４０とコンタクト２１との間に、セラミック半導体基板１０は温度依存抵抗Ｒ３を形成する。この金属層４０とコンタクト２２との間に、セラミック半導体基板１０はさらなる温度依存抵抗Ｒ４を形成する。

１，２，３ 本発明によるデバイスの実施形態
１０ セラミック半導体基板
２１，２２ コンタクト
３０ 電気絶縁層
４０ 金属層
２１０ 金属層
２２０ コンタクト層
２２１，２２２ コンタクト層の部分層
Ｒ１，Ｒ２ 電圧依存抵抗
Ｒ３，Ｒ４ 温度依存抵抗

Claims (15)

1. 電子デバイスの製造方法であって、
   表面（Ｏ１０）とこの表面（Ｏ１０）に対向する第１の基板面（Ｓ１０ａ）とを有し、その内部に金属層（４０）が含まれているセラミック半導体基板（１０）を準備するステップと、
   前記基板の前記基板面（Ｓ１０ａ）に、互いに分離された少なくとも２つの他の金属層（２１０）を設けるステップと、
   前記基板（１０）と前記他の金属層（２１０）とからなる構成体を焼結するステップと、
   前記基板面（Ｓ１０ａ）に、前記少なくとも２つの他の金属層（２１０）の間に、電気絶縁層（３０）を設けるステップと、
   化学プロセスを用いて前記少なくとも２つの他の金属層（２１０）の上にそれぞれコンタクト層（２２０）を設けるステップであって、前記化学プロセスによって前記基板（１０）の材質が、前記表面（Ｏ１０）から、最大で基板内に設けられた金属層（４０）まで除去されるステップと、
   を備えることを特徴とする方法。
2. 請求項１に記載の方法において、
   前記基板（１０）内に設けられた金属層（４０）は、少なくとも２つの部位（Ｕ１，Ｕ２）で分断され、
   前記少なくとも２つの他の金属層（２１０）は、基板（１０）の第１の基板面（Ｓ１０ａ）に設けられ、前記基板の前記第１の基板面（Ｓ１０ａ）の第１の領域（Ｂ１）および第２の領域（Ｂ２）は、前記少なくとも２つの他の金属層（２１０）によって覆われておらず、
   前記化学プロセスによって、前記基板（１０）の材質が、前記基板（１０）の前記第１の基板面（Ｓ１０ａ）の領域（Ｂ１，Ｂ２）でエッチングされることを特徴とする方法。
3. 請求項２に記載の方法において、
   前記電子デバイス（１，２，３）の前記基板（１０）の材質からの分離は、前記化学プロセスの後のエッチングプロセスで行われることを特徴とする方法。
4. 請求項１乃至３のいずれか1項に記載の方法において、
   前記基板（１０）の、前記少なくとも２つの他の金属層（２１０）と前記電気絶縁層（３０）とで覆われた領域（Ｂ０）での前記基板の材質のエッチングが阻止されることを特徴とする方法。
5. 請求項４に記載の方法において、
   前記基板内の前記金属層（４０）は、前記電子デバイス（１，２，３）が、前記基板（１０）内に設けられた金属層（４０）と前記コンタクト層（２２０）との間に最大１５０μｍの厚さであって好ましくは５０μｍの厚さのコンタクト層（２２０）を備えることを特徴とする方法。
6. 請求項１乃至５のいずれか１項に記載の方法において、
   前記セラミック半導体基板（１０）は、酸化亜鉛およびプラセオジムからなる材質または負の温度係数を有する材質を含むことを特徴とする方法。
7. 請求項１乃至６のいずれか１項に記載の方法において、
   前記絶縁層（３０）は、ガラスまたは窒化珪素または炭化珪素または酸化アルミニウムまたはポリマーからなる材質を含み、前記金属層（４０）および前記他の金属層（２１０）は、銀からなる材質を含むことを特徴とする方法。
8. 請求項１乃至７のいずれか１項に記載の方法において、
   前記コンタクト層（２２０）は、ニッケルおよび／または金，および／またはパラジウム，および／または錫，および／または銀からなる材質を含むことを特徴とする方法。
9. 電子デバイスであって、
   少なくとも２つの互いに離間したコンタクト（２１，２２）が設けられた、第１の基板面（Ｓ１０ａ）を有するセラミック半導体基板（１０）と、前記第１の基板面（Ｓ１０ａ）に対向し、金属層（４０）が設けられた第２の基板面（Ｓ１０ｂ）と、を備え、
   前記コンタクト（２１，２２）はともにそれぞれ、前記基板の前記第１の基板面（Ｓ１０ａ）に設けられた、もう１つの金属層（２１０）と、当該もう１つの金属層（２１０）の上に設けられたコンタクト層（２２０）とを備え、
   前記少なくとも２つのコンタクト（２１，２２）の間には、電気絶縁層（３０）が設けられ、当該電気絶縁層によって前記少なくとも２つのコンタクト（２１，２２）が互いに電気的に絶縁され、
   前記電子デバイスは、前記金属層（４０）と前記コンタクト（２１，２２）のそれぞれの前記コンタクト層（２１０）との間で、最大１５０μｍの構造部分高さ（Ｈ）および好ましくは５０μｍの構造部分高さ（Ｈ）を備えることを特徴とする電子デバイス。
10. 電子デバイスであって、
    表面（Ｏ１０）と当該表面（Ｏ１０）に対向する第１の基板面（Ｓ１０ａ）とを有し、当該第１の基板面に少なくとも２つの互いに離間したコンタクト（２１，２２）が設けられているセラミック半導体基板（１０）を備え、
    前記基板（１０）内に、金属層（４０）が設けられ、
    前記コンタクト（２１，２２）はともにそれぞれ、前記基板の前記第１の基板面（Ｓ１０ａ）に設けられた、もう１つの金属層（２１０）と、当該もう１つの金属層（２１０）の上に設けられたコンタクト層（２２０）とを備え、
    前記少なくとも２つのコンタクト（２１，２２）の間には、電気絶縁層（３０）が設けられ、当該電気絶縁層によって前記少なくとも２つのコンタクト（２１，２２）が互いに電気的に絶縁され、
    前記電子デバイスは、前記表面（Ｏ１０）と前記コンタクト（２１，２２）のそれぞれのコンタクト層（２１０）との間で、最大１５０μｍの部品高さおよび好ましくは５０μｍの部品高さを備えることを特徴とする電子デバイス。
11. 請求項９または１０に記載の電子デバイスにおいて、
    前記セラミック半導体基板（１０）は、酸化亜鉛およびプラセオジムからなる材質または負の温度係数を有する材質を含むことを特徴とする電子デバイス。
12. 請求項９乃至１１のいずれか１項に記載の電子デバイスにおいて、
    前記電気絶縁層（３０）は、前記基板（１０）の前記第１の基板面（Ｓ１０ａ）に設けられていることを特徴とする電子デバイス。
13. 請求項９乃至１２のいずれか１項に記載の電子デバイスにおいて、
    前記電気絶縁層（３０）は、ガラスまたは窒化珪素または炭化珪素または酸化アルミニウムまたはポリマーを含むことを特徴とする電子デバイス。
14. 請求項９乃至１３のいずれか１項に記載の電子デバイスにおいて、
    前記金属層（４０）および前記もう１つの金属層（２１０）のいずれか１つは、銀からなる材質を含むことを特徴とする電子デバイス。
15. 請求項９乃至１４のいずれか１項に記載の電子デバイスにおいて、
    前記コンタクト層（２２０）は、ニッケルおよび／または金，および／またはパラジウム，および／または錫，および／または銀からなる材質を含むことを特徴とする電子デバイス。

Images