JP2004128084A - フレーク型サーミスタ及びその製造方法 - Google Patents

フレーク型サーミスタ及びその製造方法 Download PDF

Info

Publication number
JP2004128084A
JP2004128084A JP2002287740A JP2002287740A JP2004128084A JP 2004128084 A JP2004128084 A JP 2004128084A JP 2002287740 A JP2002287740 A JP 2002287740A JP 2002287740 A JP2002287740 A JP 2002287740A JP 2004128084 A JP2004128084 A JP 2004128084A
Authority
JP
Japan
Prior art keywords
plate
thermistor
flake
type thermistor
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002287740A
Other languages
English (en)
Other versions
JP4165169B2 (ja
Inventor
Kenji Yamamoto
山本 憲治
Koji Oi
大井 幸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2002287740A priority Critical patent/JP4165169B2/ja
Publication of JP2004128084A publication Critical patent/JP2004128084A/ja
Application granted granted Critical
Publication of JP4165169B2 publication Critical patent/JP4165169B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】フレーク型サーミスタ及びその製造方法において、耐候性、耐マイグレーション性を向上させ、また電極剥離やクラックの発生を抑制すること。
【解決手段】板状サーミスタ素体2の上下面にそれぞれ電極層3が形成され、板状サーミスタ素体の全側面がガラス層4で覆われている。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、光通信分野、家電、自動車等の電子機器やプリント回路基板等で用いられるフレーク型サーミスタ及びその製造方法に関する。
【0002】
【従来の技術】
従来、フレーク型と呼ばれるサーミスタは、セラミックス材料からなるウェーハ状サーミスタ素体の上下面に電極を形成した後、所望のサイズにダイシングしたものが知られている。
このようなフレーク型サーミスタは、例えば下記特許文献1に記載されている。
【特許文献1】
実開昭56−89189号公報
【0003】
このフレーク型サーミスタは、光通信分野において下面をダイボンディングするとともに上面をワイヤボンディングして用いられ、また温度センサとしては、上下面電極にリード線をそれぞれ半田付けして引き出し、サーミスタ部分を各種樹脂材料でモールドして用いられている。また、用途によっては、さらに金属ケースや樹脂ケース等に挿入されて使用される場合もある。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来のフレーク型サーミスタ技術では、以下の課題が残されている。すなわち、近年、耐候性や耐マイグレーション性等の信頼性の向上が要求されている。特にLD(半導体レーザ)モジュール等に関しては、窒素を充填してハーメチックシールされた状態であり、抵抗値の経時変化が大きいという不都合があった。
また、電極を形成後にダイシングしてフレーク型としているため、ダイシング時に電極周端面の剥離等が生じ、剥離部分から半田喰われ現象が発生する場合もあった。
さらに、家電や自動車等の分野で用いられる温度センサとして使用する場合は、高温多湿下で用いられることがあるため、樹脂の吸湿及び熱硬化性樹脂の場合には樹脂の固化が起こり、その中にモールドされたサーミスタに応力が加わって、電極剥離やクラックが発生する場合があった。
【0005】
本発明は、前述の課題に鑑みてなされたもので、耐候性、耐マイグレーション性を向上させ、また電極剥離やクラックの発生を抑制することができるフレーク型サーミスタ及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のフレーク型サーミスタは、板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われていることを特徴とする。
【0007】
このフレーク型サーミスタでは、板状サーミスタ素体の全側面がガラス層で覆われているので、サーミスタ素体が露出しておらず、耐候性及び耐マイグレーション性等が向上する。特に、窒素が充填封止された場合でも、サーミスタ素体と窒素との反応をガラス層が防ぐため、抵抗値の経時変化を抑制することができる。
【0008】
また、本発明のフレーク型サーミスタは、前記ガラス層が、前記電極層の周端面も覆うように形成されている技術が採用される。すなわち、このフレーク型サーミスタは、ガラス層が電極層の周端面も覆うように形成されているので、電極層の周端面がガラス層で押さえられ剥離を防ぐことができる。
【0009】
本発明のフレーク型サーミスタの製造方法は、板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われているフレーク型サーミスタを製造する方法であって、全側面にガラス層が形成されたサーミスタ素体の角柱状体を形成する角柱状体形成工程と、該角柱状体を中心軸の直交方向に切断して複数の板状体にする板状体形成工程と、これらの板状体の上下面に電極層を形成する電極層形成工程とを有することを特徴とする。
【0010】
このフレーク型サーミスタの製造方法では、全側面にガラス層が形成されたサーミスタ素体の角柱状体を予め形成し、これを切断して複数の板状体にし、さらにこの板状体の上下面に電極層を形成するので、ダイシング後に電極層を形成することにより、従来のようなダイシングによる電極層の剥離が生じない。
【0011】
また、本発明のフレーク型サーミスタの製造方法は、前記角柱状体形成工程において、サーミスタ素体の基板の上下面にそれぞれガラス層を形成する第1のガラス層形成工程と、該ガラス層形成後の前記基板を切断して複数の角柱素体とする角柱切断工程と、互いのガラス層を重ねて前記角柱素体を並べた状態でガラス層の形成されていない両側面にもガラス層を形成して前記角柱状体とする第2のガラス層形成工程とを備えている技術が採用される。
【0012】
すなわち、このフレーク型サーミスタの製造方法では、サーミスタ素体の基板の上下面にそれぞれガラス層を形成した後、切断により角柱素体を形成し、互いのガラス層を重ねて角柱素体を並べた状態でガラス層の形成されていない両側面にもガラス層を形成して角柱状体とするので、ガラス層が全側面に形成された角柱状体を多数にかつ効率的に作製することができる。
【0013】
また、本発明のフレーク型サーミスタの製造方法は、前記電極層形成工程において、治具の上面に前記板状体に合わせて形成された複数の凹部内に板状体を配し、この状態で前記凹部内に導電性ペーストを塗布して熱処理し板状体表面又は裏面に電極層を形成する技術が採用される。
【0014】
すなわち、このフレーク型サーミスタの製造方法では、治具の上面に板状体に合わせて形成された複数の凹部内に板状体を配し、この状態で凹部内に導電性ペーストを塗布して熱処理し板状体表面又は裏面に電極層を形成するので、多数の板状体に電極層を同時にかつ効率的に形成することができ、製造コストの低減を図ることができる。
【0015】
本発明のフレーク型サーミスタの製造方法は、板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われているフレーク型サーミスタを製造する方法であって、上下面にそれぞれ電極層を形成したセラミックス素体の基板を粘着シートに貼り付けた状態で格子状に切断して複数の板状体とするシート上切断工程と、前記粘着シートを放射方向に引き延ばして複数の前記板状体の間に間隙を形成する間隙形成工程と、前記間隙内をガラスペーストで埋めて硬化させた後に間隙の中央部で格子状に切断し、分離された板状体を熱処理して全側面に前記ガラス層を形成するガラス層形成工程とを有することを特徴とする。
【0016】
このフレーク型サーミスタの製造方法では、引き延ばした粘着シート上における板状体の間隙内をガラスペーストで埋めて硬化させた後に、間隙の中央部で格子状に切断し分離された板状体を熱処理して、全側面にガラス層を形成するので、多数の板状体の4側面全てにガラス層を同時にかつ効率的に形成することができる。
【0017】
【発明の実施の形態】
以下、本発明に係るフレーク型サーミスタ及びその製造方法の一実施形態を、図1から図5を参照しながら説明する。
【0018】
本実施形態のフレーク型サーミスタ1は、図1に示すように、板状サーミスタ素体2の上下面2aにそれぞれ電極層3が形成され、板状サーミスタ素体2の全側面2bがガラス層4で覆われている。このフレーク型サーミスタ1は、例えば光通信分野等では、図2に示すように、回路基板5上に一方の電極層3をAu/Sn等の導電性融着材料6により接着されると共に、他方の電極層3上に金線7によるワイヤーボンディングで回路基板5上の他の電極パッド等に電気的に接続される。また、他の例として、家電、自動車等の分野等では、温度センサとして、図3に示すように、フレーク型サーミスタ1の両電極層3にリード線8が半田9により接着されると共に、さらにフレーク型サーミスタ1の全体が樹脂10で封止される。なお、さらに全体を覆うようにケースを設ける場合もある。
【0019】
次に、このフレーク型サーミスタ1の製造方法を、図4及び図5を参照して説明する。
【0020】
まず、セラミックスからなる四角平板状サーミスタ素体2における上下面に、図4の(a)に示すように、それぞれガラスペーストをスクリーン印刷等で塗布して焼き付けることによりガラス層4を形成する。次に、これらガラス層4形成後のサーミスタ素体2を、図4の(b)に示すように、短冊状にダイシング(切断)して複数の角柱素体11とする。さらに、これらの角柱素体11を、図4の(c)に示すように、互いのガラス層4を重ねて並べた状態でガラス層4の形成されていない両側面にもガラス層4を形成して角柱状体12とする。
【0021】
次に、全側面にガラス層4が形成されたサーミスタ素体の角柱状体12を、図5の(a)に示すように、中心軸の直交方向に切断して複数の板状体13にする。さらに、図5の(b)に示すように、上面に板状体13に合わせて形成された複数の凹部14aを有する治具14を用意し、凹部14a内に板状体13を配する。この状態で凹部14a内にAuやAgペースト等の導電性ペースト15をスクリーン印刷等で塗布して焼き付け(熱処理)し、板状体13表面に電極層3を形成する。また、同様にして、板状体13の裏面にも電極層3を形成する。
このようにして本実施形態のフレーク型サーミスタ1が作製される。
【0022】
本実施形態では、板状サーミスタ素体2の全側面がガラス層4で覆われているので、サーミスタ素体材料自体が露出しておらず、耐候性(耐熱、耐寒、耐湿性等)、耐マイグレーション性、電極の接合強度(ワイヤボンディング性)、耐メッキ液性及び素体強度等が向上し、さらに半田喰われが減少する。
特に、窒素充填封止された場合でも、サーミスタ素体材料と窒素との反応をガラス層4が防ぐため、抵抗値の経時変化を抑制することができる。
また、基板SUBの上下面にガラス層4を形成した後、切断により角柱素体11を形成し、互いのガラス層4を重ねて角柱素体11を並べた状態で別の側面にもガラス層4を形成して角柱状体12とするので、ガラス層4が全側面に形成された角柱状体12を多数にかつ効率的に作製することができる。
【0023】
さらに、治具14の凹部14a内に板状体13を配し、この状態で凹部14a内に導電性ペースト15を塗布して熱処理し板状体13表面又は裏面に電極層3を形成するので、多数の板状体13に電極層3を同時にかつ効率的に形成することができ、製造コストの低減を図ることができる。
【0024】
次に、本発明に係る第2実施形態を、図6〜図8を参照しながら説明する。
【0025】
第2実施形態のフレーク型サーミスタ21の構造をその製造プロセスと合わせて説明すると、まず、図6の(a)に示すように、上下面にそれぞれ電極層3をスクリーン印刷等で形成したセラミックス素体の基板SUBを作製し、これを粘着シート22に貼り付けた状態で格子状にダイシング(切断)して複数の板状体13とする。
【0026】
次に、図6の(b)に示すように、粘着シート22を放射方向にエキスパンド(引き延ばし)して複数の板状体13の間に所定の間隙Dを形成する。
さらに、図7の(a)に示すように、間隙D内をガラスペースト25で埋め、該ガラスペースト25をある程度硬化させる。
次に、図7の(b)に示すように、その後に間隙Dの中央部で格子状に切断し、分離された板状体13を熱処理して全側面にガラス層4を形成することにより、図8に示すように、フレーク型サーミスタ21が作製される。
なお、このフレーク型サーミスタ21は、上記製造方法により ガラス層4が電極層3の周端面3aも覆うように形成される。
【0027】
本実施形態では、引き延ばした粘着シート22上における板状体13の間隙D内をガラスペースト25で埋めて硬化させた後に、間隙Dの中央部で格子状に切断し分離された板状体13を熱処理して、全側面にガラス層4を形成するので、多数の板状体13の4側面全てにガラス層4を同時にかつ効率的に形成することができる。したがって、効率的にかつ低製造コストでフレーク型サーミスタ21を形成することができる。
また、このフレーク型サーミスタ21では、ガラス層4が電極層3の周端面も覆うように形成されるので、電極層3の周端面がガラス層4で押さえられ剥離を防ぐことができる。
【0028】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【0029】
例えば、上記実施形態では、外部電極のみを有するサーミスタであるのに対し、内部電極を印刷したセラミックスグリーンシートと内部電極を形成していないセラミックスグリーンシートとを複数枚積層して圧着し、焼成して形成した板状サーミスタ素体の基板を用いて、内部電極も有するサーミスタに適用しても構わない。
【0030】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明のフレーク型サーミスタによれば、板状サーミスタ素体の全側面がガラス層で覆われているので、サーミスタ素体が露出しておらず、耐候性及び耐マイグレーション性等を向上させることができ、光通信分野用の高信頼性フレーク型サーミスタや家電・自動車等の分野での高信頼性温度センサを得ることができる。
【0031】
本発明のフレーク型サーミスタの製造方法によれば、全側面にガラス層が形成されたサーミスタ素体の角柱状体を予め形成し、これを切断して複数の板状体にし、さらにこの板状体の上下面に電極層を形成するので、ダイシング後に電極層を形成することにより、ダイシングによる電極層の剥離やクラックが生じず、高歩留まりで高い信頼性を有するフレーク型サーミスタが得られる。
また、本発明のフレーク型サーミスタの製造方法によれば、引き延ばした粘着シート上における板状体の間隙内をガラスペーストで埋めて硬化させた後に、間隙の中央部で格子状に切断し分離された板状体を熱処理して、全側面にガラス層を形成するので、多数の板状体の4側面全てにガラス層を同時に形成することができ、高歩留まりで高い信頼性を有するフレーク型サーミスタが得られる。
【図面の簡単な説明】
【図1】本発明に係る第1実施形態のフレーク型サーミスタを示す斜視図である。
【図2】本発明に係る第1実施形態のフレーク型サーミスタを光通信分野において実装状態を示す断面図である。
【図3】本発明に係る第1実施形態のフレーク型サーミスタを家電・自動等の分野において温度センサとして樹脂モールドした状態を示す断面図である。
【図4】本発明に係る第1実施形態において、フレーク型サーミスタの製造方法を工程順(ガラス層形成まで)に示す斜視図である。
【図5】本発明に係る第1実施形態において、フレーク型サーミスタの製造方法を工程順(電極層形成まで)に示す斜視図である。
【図6】本発明に係る第2実施形態において、フレーク型サーミスタの製造方法を工程順(間隙形成まで)に示す斜視図である。
【図7】本発明に係る第2実施形態において、フレーク型サーミスタの製造方法を工程順(ガラス層切断まで)に示す斜視図である。
【図8】本発明に係る第2実施形態のフレーク型サーミスタを示す斜視図である。
【符号の説明】
1、21 フレーク型サーミスタ
2 板状サーミスタ素体
3 電極層
3a 電極層の周端面
4 ガラス層
11 角柱素体
12 角柱状体
13 板状体
14 治具
14a 治具の凹部
15 導電性ペースト
22 粘着シート
25 ガラスペースト
D 板状体の間隙

Claims (7)

  1. 板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われていることを特徴とするフレーク型サーミスタ。
  2. 請求項1に記載のフレーク型サーミスタにおいて、
    前記ガラス層は、前記電極層の周端面も覆うように形成されていることを特徴とするフレーク型サーミスタ。
  3. 板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われているフレーク型サーミスタを製造する方法であって、
    全側面にガラス層が形成されたサーミスタ素体の角柱状体を形成する角柱状体形成工程と、
    該角柱状体を中心軸の直交方向に切断して複数の板状体にする板状体形成工程と、
    これらの板状体の上下面に電極層を形成する電極層形成工程とを有することを特徴とするフレーク型サーミスタの製造方法。
  4. 請求項3に記載のフレーク型サーミスタの製造方法において、
    前記角柱状体形成工程は、サーミスタ素体の基板の上下面にそれぞれガラス層を形成する第1のガラス層形成工程と、
    該ガラス層形成後の前記基板を切断して複数の角柱素体とする角柱切断工程と、
    互いのガラス層を重ねて前記角柱素体を並べた状態でガラス層の形成されていない両側面にもガラス層を形成して前記角柱状体とする第2のガラス層形成工程とを備えていることを特徴とするフレーク型サーミスタの製造方法。
  5. 請求項3又は4に記載のフレーク型サーミスタの製造方法において、
    前記電極層形成工程は、治具の上面に前記板状体に合わせて形成された複数の凹部内に板状体を配し、この状態で前記凹部内に導電性ペーストを塗布して熱処理し板状体表面又は裏面に電極層を形成することを特徴とするフレーク型サーミスタの製造方法。
  6. 板状サーミスタ素体の上下面にそれぞれ電極層が形成され、板状サーミスタ素体の全側面がガラス層で覆われているフレーク型サーミスタを製造する方法であって、
    上下面にそれぞれ電極層を形成したセラミックス素体の基板を粘着シートに貼り付けた状態で格子状に切断して複数の板状体とするシート上切断工程と、
    前記粘着シートを放射方向に引き延ばして複数の前記板状体の間に間隙を形成する間隙形成工程と、
    前記間隙内をガラスペーストで埋めて硬化させた後に間隙の中央部で格子状に切断し、分離された板状体を熱処理して全側面に前記ガラス層を形成するガラス層形成工程とを有することを特徴とするフレーク型サーミスタの製造方法。
  7. 請求項3から6のいずれかに記載のフレーク型サーミスタの製造方法により作製されたことを特徴とするフレーク型サーミスタ。
JP2002287740A 2002-09-30 2002-09-30 フレーク型サーミスタの製造方法 Expired - Fee Related JP4165169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002287740A JP4165169B2 (ja) 2002-09-30 2002-09-30 フレーク型サーミスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002287740A JP4165169B2 (ja) 2002-09-30 2002-09-30 フレーク型サーミスタの製造方法

Publications (2)

Publication Number Publication Date
JP2004128084A true JP2004128084A (ja) 2004-04-22
JP4165169B2 JP4165169B2 (ja) 2008-10-15

Family

ID=32280437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002287740A Expired - Fee Related JP4165169B2 (ja) 2002-09-30 2002-09-30 フレーク型サーミスタの製造方法

Country Status (1)

Country Link
JP (1) JP4165169B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192845A (ja) * 2009-02-20 2010-09-02 Tdk Corp サーミスタ素子
JP2011198818A (ja) * 2010-03-17 2011-10-06 Mitsubishi Materials Corp サーミスタ素子およびその製造方法
JP2020087947A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ薄膜、サーミスタ薄膜を有するサーミスタ素子およびその製造方法
JP2020087949A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法
JP2020087948A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法
JP2020087951A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia 積層構造体、積層構造体を有するサーミスタ素子およびその製造方法
JP2020087950A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61219124A (ja) * 1985-03-25 1986-09-29 関西日本電気株式会社 セラミツク部品の製造方法
JPH03250603A (ja) * 1989-12-28 1991-11-08 Mitsubishi Materials Corp サーミスタ
JPH08124811A (ja) * 1994-10-26 1996-05-17 Taiyo Yuden Co Ltd 端子電極用導電性ペーストの塗布方法
JPH09213504A (ja) * 1996-02-06 1997-08-15 Murata Mfg Co Ltd 正特性サーミスタ
JP2002170749A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61219124A (ja) * 1985-03-25 1986-09-29 関西日本電気株式会社 セラミツク部品の製造方法
JPH03250603A (ja) * 1989-12-28 1991-11-08 Mitsubishi Materials Corp サーミスタ
JPH08124811A (ja) * 1994-10-26 1996-05-17 Taiyo Yuden Co Ltd 端子電極用導電性ペーストの塗布方法
JPH09213504A (ja) * 1996-02-06 1997-08-15 Murata Mfg Co Ltd 正特性サーミスタ
JP2002170749A (ja) * 2000-11-29 2002-06-14 Murata Mfg Co Ltd 電子部品の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192845A (ja) * 2009-02-20 2010-09-02 Tdk Corp サーミスタ素子
JP2011198818A (ja) * 2010-03-17 2011-10-06 Mitsubishi Materials Corp サーミスタ素子およびその製造方法
JP2020087947A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ薄膜、サーミスタ薄膜を有するサーミスタ素子およびその製造方法
JP2020087949A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法
JP2020087948A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法
JP2020087951A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia 積層構造体、積層構造体を有するサーミスタ素子およびその製造方法
JP2020087950A (ja) * 2018-11-14 2020-06-04 株式会社Flosfia サーミスタ膜、サーミスタ膜を有するサーミスタ素子およびその製造方法

Also Published As

Publication number Publication date
JP4165169B2 (ja) 2008-10-15

Similar Documents

Publication Publication Date Title
EP3198640B1 (en) Method of forming a semiconductor package
US6879034B1 (en) Semiconductor package including low temperature co-fired ceramic substrate
JP2005150718A (ja) 超薄型半導体パッケージ及びその製造方法
US6794762B2 (en) Electronic component and fabrication method thereof
CN100380653C (zh) 半导体器件及其制造方法
US20100252921A1 (en) Semiconductor device and manufacturing method of the same
JP2004128084A (ja) フレーク型サーミスタ及びその製造方法
US7948059B2 (en) Dividable semiconductor device having ceramic substrate and surface mount components collectively sealed on principle surface of ceramic substrate
KR101304748B1 (ko) 발광 다이오드용 패키지, 발광 다이오드, 및 발광 다이오드용 패키지의 제조 방법
US9408301B2 (en) Substrate structures and methods of manufacture
JP4458974B2 (ja) 多数個取り配線基板
JP4458999B2 (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP2000286375A (ja) 半導体装置
JP4057960B2 (ja) 多数個取り配線基板
JP2004281470A (ja) 配線基板
JPH0922960A (ja) マルチチップモジュール装置とその製造方法
JP2006270170A (ja) 弾性表面波素子及び弾性表面波素子の製造方法
TW200802745A (en) Method and structure for fabricating circuit board via wafer
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2004281471A (ja) 配線基板
CN116830259A (zh) 电子元件安装用基板
JP2007158319A (ja) 半導体パッケージ
JP3911477B2 (ja) 多数個取り配線基板
JP2003273287A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees