JPH09213504A - 正特性サーミスタ - Google Patents

Abstract

(57)【要約】 【課題】 素体の破損が抑えられ、素体の特性劣化を
防止した正特性サーミスタを提供する。 【解決手段】 正特性サーミスタ１０は、板状のセラミ
ックからなる正特性サーミスタ素体１と、素体１の両主
面に設けた電極２，３と、素体１の側面を被覆したコー
ティング膜４とから構成されている。電極２，３は、銀
を主成分とする導電ペーストを、印刷などの方法により
塗布した後、焼成することによって形成される。また、
コーティング膜４はシリコーン樹脂を素体１の側面に端
部５が被覆されるように塗布して形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信分野における
過電流保護回路などに用いられる、正特性サーミスタに
関するものである。

【０００２】

【従来の技術および課題】従来の正特性サーミスタとし
ては、図６に示すようなものが知られている。図６に示
す正特性サーミスタ５０は、セラミックからなる正特性
サーミスタ素体５１の一方主面及び他方主面に、銀を主
成分とする導電ペーストを焼き付けて電極５２および５
３がそれぞれ形成されている。

【０００３】この正特性サーミスタ５０の実装構造を図
７（ａ），（ｂ）に示す。正特性サーミスタ５０は、例
えばセラミックからなる基板５５に実装される。基板５
５は、電極５２および５３にそれぞれ電気的に接続され
る導電部材を有している。導電部材は、基板５５上に形
成される配線パターン５６、および、配線パターン５６
にハンダ５７を介して接続される接続端子５８から構成
され、配線パターン５６と電極５３をハンダ５７を介し
て接続し、接続端子５８と電極５２をハンダ５７を介し
て接続する。また、配線パターン５６に電気的に接続さ
れるように、リード端子５９が基板５５に取り付けら
れ、製品となる。

【０００４】しかしながら、上記の正特性サーミスタ５
０を過電流保護回路に用いる場合、この正特性サーミス
タ５０に、正特性サーミスタ５０の耐圧以上の過電圧や
過電流が印加されると、素体５１が破損するおそれがあ
り、正特性サーミスタ５０を過電流保護回路に用いるに
は不適であった。

【０００５】また、他の従来の正特性サーミスタとし
て、図８に示すようなものが知られている。図８に示す
正特性サーミスタ６０は、セラミックからなる正特性サ
ーミスタ素体６１の一方主面及び他方主面に、銀を主成
分とする導電ペーストを焼き付けて電極６２および６３
がそれぞれ形成されており、さらに、電極６２，６３を
含めた素体６１全面を被覆するように、シリコーン樹脂
からなるコーティング膜６４が形成される。

【０００６】この正特性サーミスタ６０の実装構造を図
９（ａ），（ｂ）に示す。正特性サーミスタ６０は、例
えばセラミックからなる基板６５に実装される。基板６
５は、電極６２および６３にそれぞれ電気的に接続され
る導電部材を有している。導電部材は、基板６５上に形
成される配線パターン６６、および、配線パターン６６
にハンダ６７を介して接続される接続端子６８から構成
され、配線パターン６６と電極６３をハンダ６７を介し
て接続し、接続端子６８と電極６２をハンダ６７を介し
て接続する。また、配線パターン６６に電気的に接続さ
れるように、リード端子６９が基板６５に取り付けられ
ており、接続端子６８、ハンダ６７、および、電極６
２，６３を被覆するように素子正特性サーミスタ素子６
１の全面に、シリコーン樹脂を塗布して、コーティング
膜６４を形成し、製品とする。

【０００７】しかし、上記の正特性サーミスタ６０の場
合、正特性サーミスタ素体６１の表面全面をコーティン
グしているもので、素体６１の破損は抑えられるが、正
特性サーミスタ６０の過電流に対する耐圧が劣化するこ
とがある。これは、正特性サーミスタ６０に印加される
電気エネルギーを熱エネルギーに変換した際、この熱エ
ネルギーが、電極６２，６３、ハンダ６７、接続端子６
８、および、コーティング膜６４を通じて熱放射され、
特に、全面にコーティングされたコーティング膜６４は
熱放射されやすく、熱放射のバランスが崩れるためであ
る。このため、過電流保護回路用に正特性サーミスタ６
０を用いることは不適であった。

【０００８】したがって、本発明の目的は、素体の破損
が抑えられ、耐圧劣化を防止した正特性サーミスタを提
供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の正特性サーミスタにおいては、板状の正特
性サーミスタ素体と、該素体の両主面に設けた電極と、
少なくとも前記素体の端部を含む前記素体表面の一部を
被覆したコーティング膜と、からなることを特徴として
いる。

【００１０】上記構成によれば、正特性サーミスタ素体
表面の一部がコーティング膜に被覆されるため、特に、
破損しやすい端部にコーティング膜を被覆することによ
り、素体の破損が全く起こらなくなり、かつ、コーティ
ング膜を素体表面の一部に被覆するため、素体の温度分
布が均一となり、素体の過電流に対する耐圧が向上す
る。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態の図面
を用いて詳細に説明する。 ［実施例１］ 図１において、正特性サーミスタ１０
は、板状のセラミックからなる正特性サーミスタ素体１
と、素体１の両主面に設けた電極２，３と、素体１の側
面を被覆したコーティング膜４とから構成されている。
このとき、コーティング膜４は、正特性サーミスタ素体
１の端部５を被覆するように側面に設けられている。端
部５とは、素体１の側面部と表面部の境界であるエッジ
とその周辺である。

【００１２】電極２，３は、銀を主成分とする導電ペー
ストを、印刷などの方法により塗布した後、焼成するこ
とによって形成される。また、コーティング膜４はシリ
コーン樹脂を素体１の側面に塗布して形成される。

【００１３】［実施例２］ 次に、図２において、正特
性サーミスタ１１は、板状のセラミックからなる正特性
サーミスタ素体１と、素体１の両主面に設けた電極２，
３と、素体１の両主面を被覆したコーティング膜４とか
ら構成されている。このとき、素体１の両主面に形成さ
れるコーティング膜４は、電極２，３が形成された後に
電極２，３の上から端部５を被覆するように形成され
る。ただし、正特性サーミスタ１１を、図示しない回路
基板に実装する際、電極２，３と接続端子（図示せず）
を予めハンダ接続し、その後、電極２，３、接続端子、
ハンダを含む素子１の主面をコーティング膜４で被覆す
る。

【００１４】電極２，３は、銀を主成分とする導電ペー
ストを、印刷などの方法により塗布した後、焼成するこ
とによって形成される。また、コーティング膜４はシリ
コーン樹脂を素体１の両主面に塗布して形成される。

【００１５】［実施例３］ 次に、図３において、正特
性サーミスタ１２は、板状のセラミックからなる正特性
サーミスタ素体１と、素体１の両主面に設けた電極２，
３と、素体１の端部５の全面を被覆したコーティング膜
４とから構成されている。

【００１６】電極２，３は、銀を主成分とする導電ペー
ストを、印刷などの方法により塗布した後、焼成するこ
とによって形成される。また、コーティング膜４は、ガ
ラスペーストを素体１の端部５に塗布し、焼成して形成
される。

【００１７】［実施例４］ 次に、図４において、正特
性サーミスタ１３は、板状のセラミックからなる正特性
サーミスタ素体１と、素体１の両主面に設けた電極２，
３と、素体１の両主面部および素体１の端部５の全面を
被覆したコーティング膜４とから構成されている。ただ
し、正特性サーミスタ１３を、図示しない回路基板に実
装する際、電極２，３と接続端子（図示せず）を予めハ
ンダ接続し、その後、電極２，３、接続端子、ハンダを
含む素子１の主面および端部５をコーティングする。

【００１８】電極２，３は、銀を主成分とする導電ペー
ストを、印刷などの方法により塗布した後、焼成するこ
とによって形成される。また、コーティング膜４は、シ
リコーン樹脂を素体１の両主面、および、端部５に塗布
して形成される。

【００１９】［実施例５］ 次に、図５において、正特
性サーミスタ１４は、板状のセラミックからなる正特性
サーミスタ素体１と、素体１の両主面に設けた電極２，
３と、素体１の側面部および素体１の端部５の全面を被
覆したコーティング膜４とから構成されている。

【００２０】電極２，３は、銀を主成分とする導電ペー
ストを、印刷などの方法により塗布した後、焼成するこ
とによって形成される。また、コーティング膜４は、ガ
ラスペーストを素体１の側面部および端部５に印刷し、
焼成して形成される。

【００２１】以上の実施例１〜５における正特性サーミ
スタ１０〜１４、および、コーティング膜が形成されて
いない従来の正特性サーミスタ５０について、過電圧を
印加して、素体の破損の発生数を確認した。正特性サー
ミスタ素体１および５０は、過電流に対する耐圧が５３
０Ｖのものを用い、印加した電圧は７００Ｖ，印加時間
は５秒で、サンプル数ｎは２０である。また、過電流に
対する耐圧の値も確認した。耐圧の測定方法は、正特性
サーミスタにある一定の電圧を一定時間印加し、印加
後、素体が定常状態にもどるまで放置してから、一定電
圧印加前と印加後における正特性サーミスタの抵抗値の
変化を測定する。そして、抵抗値変化が小さければ、印
加する一定電圧を上昇して、同様の測定を行い、抵抗値
変化が大きくなるまで繰り返す。そして、抵抗値変化が
大きくなれば、その直前の抵抗値変化が小さかった印加
電圧を耐圧とする。

【００２２】確認の結果、従来の正特性サーミスタ５０
は、２０個のサンプル中、２つのサンプルが破損した
が、本実施の形態の正特性サーミスタ１０〜１４につい
ては、２０個のサンプル中、一つも破損しなかった。

【００２３】また、耐圧は、端部５を含む側面にコーテ
ィング膜を形成した、実施例１で示した正特性サーミス
タ１０が最も向上する（従来：５３０Ｖ→本発明品：６
００Ｖ）。また、本発明の他の実施例２〜５で示した正
特性サーミスタ１１，１２，１３，１４については、耐
圧が向上したのは実施例５の正特性サーミスタ１４であ
り、ほぼ変化がなかったのは、実施例２〜４で示した正
特性サーミスタ１１，１２，１３であった。これは、実
施例１および５で示した正特性サーミスタ１０，１４
は、側面に設けたコーティング膜４が、素体１内部にお
ける温度差を低下させるためと考えられる。また、実施
例３で示した正特性サーミスタ１３は、端部５全面のみ
のコーティングであったため、素体１の温度分布に大き
な影響を与えなかったためと考えられる。また、実施例
２，４で示した正特性サーミスタ素体１１，１３は、素
体１の両主面にコーティング膜４が形成されているが、
電極２，３と重なっている部分などもあり、コーティン
グ膜４による素体１内の温度差減少の効果を有しても、
結果的に正特性サーミスタの熱エネルギーの放射バラン
スを保てず、耐圧は向上しないと考えられる。

【００２４】上記実施の形態では、コーティング膜４の
種類として、シリコーン樹脂、または、ガラスペースト
を焼成し形成されたガラス膜が示されており、素体１の
端部５を含む側面にのみコーティング膜４が形成されて
いる正特性サーミスタ１１（実施例１）については、シ
リコーン樹脂を例示しているが、特に、シリコーン樹脂
に限定する必要はなく、例えば、熱収縮性チューブを用
いてもよく、また、ガラス膜などの他の材料を使用して
もよい。他の実施例２〜５の場合でも、コーティング膜
４の材料として例示しているものは、それぞれ材料が実
施例記載のものに限定されるものではなく、他の材料を
使用してもよい。

【００２５】

【発明の効果】以上のように、本発明による正特性サー
ミスタでは、正特性サーミスタ素体の表面に一部がコー
ティング膜に被覆されるため、素体の破損が防止され、
特に、従来、破損が起こりやすい素体の端部にコーティ
ング膜を被覆することにより、素体の破損が全く起こら
なくなり、かつ、素体側面または素体主面にコーティン
グ膜を被覆するため、素体の温度分布が均一となり、素
体の耐圧が向上する。

【図面の簡単な説明】

【図１】本発明の一つの実施形態に係る正特性サーミス
タの構造を示す、（ａ）平面図であり、（ｂ）Ａ−Ａ線
断面図である。

【図２】本発明の他の実施形態に係る正特性サーミスタ
の構造を示す、（ａ）平面図であり、（ｂ）Ｂ−Ｂ線断
面図である。

【図３】本発明のさらに他の実施形態に係る正特性サー
ミスタの構造を示す、（ａ）平面図であり、（ｂ）Ｃ−
Ｃ線断面図である。

【図４】本発明のさらに他の実施形態に係る正特性サー
ミスタの構造を示す、（ａ）平面図であり、（ｂ）Ｄ−
Ｄ線断面図である。

【図５】本発明のさらに他の実施形態に係る正特性サー
ミスタの構造を示す、（ａ）平面図であり、（ｂ）Ｅ−
Ｅ線断面図である。

【図６】従来の正特性サーミスタの構造を示す、（ａ）
平面図であり、（ｂ）Ｆ−Ｆ線断面図である。

【図７】従来の正特性サーミスタの実装構造を示す、
（ａ）平面図であり、（ｂ）Ｘ−Ｘ線断面図である。

【図８】従来の正特性サーミスタの構造を示す、（ａ）
平面図であり、（ｂ）Ｇ−Ｇ線断面図である。

【図９】従来の他の正特性サーミスタの実装構造を示
す、（ａ）平面図であり、（ｂ）Ｙ−Ｙ線断面図であ
る。

【符号の説明】

１ 正特性サーミスタ素体 ２、３ 電極 ４ コーティング膜 ５ 端部 １０、１１、１２、１３、１４ 正特性サーミスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 板状の正特性サーミスタ素体と、該素体
   の両主面に設けた電極と、少なくとも前記素体の端部を
   含む前記素体表面の一部を被覆したコーティング膜と、
   からなることを特徴とする正特性サーミスタ。