KR960011154B1 - SiC 박막더어미스터 및 그 제조방법 - Google Patents

SiC 박막더어미스터 및 그 제조방법 Download PDF

Info

Publication number
KR960011154B1
KR960011154B1 KR1019910012766A KR910012766A KR960011154B1 KR 960011154 B1 KR960011154 B1 KR 960011154B1 KR 1019910012766 A KR1019910012766 A KR 1019910012766A KR 910012766 A KR910012766 A KR 910012766A KR 960011154 B1 KR960011154 B1 KR 960011154B1
Authority
KR
South Korea
Prior art keywords
pair
film
insulating substrate
firing
thin film
Prior art date
Application number
KR1019910012766A
Other languages
English (en)
Other versions
KR920003339A (ko
Inventor
타케시 나가이
슈지 이또
쿠니히로 쯔루다
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2197247A external-priority patent/JPH0483301A/ja
Priority claimed from JP3058648A external-priority patent/JP2701565B2/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR920003339A publication Critical patent/KR920003339A/ko
Application granted granted Critical
Publication of KR960011154B1 publication Critical patent/KR960011154B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음.

Description

SiC 박막더어미스터 및 그 제조방법
제1도는 본 발명의 바람직한 실시예에 의한 더어미스터소자를 도시한 분해사시도.
제2도는 본 발명의 바람직한 다른 실시예에 의한 더어미스터소자를 도시한 분해사시도.
제3도는 제1도와 제2도의 실시예에서 각각 사용될 수 있는 내부리드선과 관통도전막 사이의 접속을 도시한 분해사시도.
제4도는 제1도와 제2도의 실시예에서 각각 사용될 수 있는 외부리드선과 관통도전막 사이의 접속을 도시한 분해사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 알루미나기판 1a : 제1표면
1b : 제2표면 1h, 1'h, 3h, 3'h, 4h, 4'h : 관통구멍
2, 2' : 관통도전막 2a, 2'a : 링형상단부
2b, 2'b, 7, 7' : 소성도전체 3, 3' : 전극막
3a, 3'a : 빗살형상부 3b, 3'b : 본체부
4 : SiC막 5, 5' :내부리드선
6, 6' : 외부리드선
본발명은 온도감지저항체로서 SiC스퍼터막(sputtered SiC film)을 사용한 SiC 박막더어미스터 및 그 제조방법에 관한 것으로서, 특히 용접기술을 사용하지 않고 리드선을 접속할 수 있는 타입의 SiC 박막더어미스터 및 그 제조방법에 관한 것이다.
금속, 금속산화물, 그밖의 재료로 이루어진 대부분의 온도센서가 상품화되어 사용되고 있다. 이들 대부분은 온도센서중에서, SiC 박막더어미스터는, 고감도이며, 0℃~500℃의 넓은 온도영역을 검출할 수 있으므로, 조리기용 온도센서로서 적합하다. 이것은 미국특허공고 제 4,359,372, 제 4,424,507호, 제 4,968,964호에 공지되어 있다.
상기 SiC 박막더어미스터는 더어미스터소자와 상기 더어미스터소자를 내장한 패키지로 구성된다. 더어미스터소자는 알루미나기판상에 형성된 SiC 스퍼터막을 포함한다. 패키지는 절연체에 고정된 1쌍의 외부리드선을 포함한다. 그러나, 이 더어미스터구성은, 복잡한 구성과 복잡한 제조공정을 필요로 한다는 결점이 있다. 대표적인 결점에 대하여 이하에 설명한다.
더어미스터소자는 다음과 같이 해서 형성된다. 최초에 스퍼터링하기 전에 1쌍의 두꺼운 전극막이 미리 알루미나기판의 한쪽표면에 소성에 의해 형성된다. 각각의 전극막은 서로 접속된 본체부와 빗살형상부를 가진다. 전극막의 빗살형상부는 주로 더어미스터저항을 결정한다. 또한, 본체부는 0.25~1㎟의 표면적을 가지고, 그위에 내부리드선의 후공정의 용접에 의해 접속된다.
다음에 SiC막이 상기 알루미나기판의 제1표면에 고주파스퍼터링법에 의해 증착된다. 이때 내부리드선은 SiC막의 위에서 용접할 수 없으므로, 스퍼터링 하는 동안 SiC막이 퇴적되지 않도록, 상기 전극막의 상기 본체부는 마이크되어야한다. 스퍼터링하는 동안 알루미나기판은 600℃ 이상의 고온으로 유지되므로, 전극막의 본체부를 마스크하기 위해 사용되는 재료도 또 이와 같은 고온에서 견딜 수 있는 특성을 가져야 한다. 또한, 1회의 스퍼터링처리에 의해, 많은 알루미나기판이 평평한 기판홀더위에 규칙적으로 2차원적으로 배열되고, 1000~1500개의 더어미스터소자가 형성되므로, 동시에 이들 다수의 전극막의 본체부가 덮혀야 한다. 고온마스크재료로서 알루미나판은 가장 우수한 재료중의 하나이지만 알루미나판은 매우 단단해서 취약하므로, 동시에 다수의 본체부를 덮는 1개의 마스크를 형성하는 것이 어렵다. 이때문에, 실제의 생산에서는 각각의 가늘고 긴 다수의 알루미나판을 1개씩 수작업으로 규칙적으로 2차원적으로 배열하여야한다. 이 마스크작업은 매우 복잡하고 많은 시간을 필요로 한다. 또한 동시에 본체부의 전체 면적을 덮을 수 있는 1개의 금속마스크를 용이하게 형성할 수 있으나, 금속마스크는 열변형의 크크로 600℃ 이상의 고온에서는 사용할 수 없다.
더어미스터소자를 형성한 후, 1쌍의 내부리드선의 단부가 1쌍의 전극막의 본체부에 용접된다. 예를들면, 직경 약 0.1mm의 백금선이 내부리드선으로 사용된다. 내부리드선은 물리적으로 약하므로, 1쌍의 내부리드선의 다른쪽 단부는 실제의 사용에 충분한 강도를 가짐과 동시에 절연체에 고정되어 있는 1쌍의 외부리드선에 용접된다. 예를들면 폭 1~2mm, 두께 0.3~0.6mm의 가늘고 긴 Fe-Cr 합금스트립이 상기 외부리드선으로 사용된다. 그러나 금속스트립의 용접은 1개씩 수작업에 의해서 행해지므로, 이 접속공정은 많은 시간을 필요로 한다는 결점이 있다.
본 발명의 목적은 마스크작업을 필요로하지 않는 개선된 박막더어미스터소자를 제공하는데 있다.
본 발명의 다른 목적은 내부리드선을 사용하지 않고 전극막과 외부리드선을 직접 접속하는 타입의 개선된 박막더어미스터소자를 제공하는데 있다.
본 발명에 의하면, 절연성기판의 두께방향으로 관통되어 주위벽면에 의해 경계면이 정해지는 한쌍의 관통구멍 및 서로 대향하는 제1, 제2표면을 가진 절연성 기판을 구비한 박막더어미스터가 제공된다. 비교적 넓은 표면적을 가진 본체부 및 상기 본체부로부터 외부방향으로 연장된 빗살형상부를 각각 가진 한쌍의 전극막은, 알루미나기판의 관통구멍을 둘러싸도록 전극막의 본체부가 위치결정된 상태에서, 알루미나기판위에 형성된다. 각각의 관통구멍은 각각의 관통도전막이 형성되는 주위벽을 가지고, 이 관통도전막은, 그 단부가 전극막의 본체부와 전기적으로 접속된 상태에서 관통형성의 박막도체의 형태로 될 수 있다.
종래의 더어미스터소자에서는 1쌍의 내부리드선이 알루미나기판의 한쪽표면에 형성된 전극막의 본체부에 각각 용접되어 있는 반면에, 본 발명의 박막더어미스터소자에서는, 알루미나기판의 다른쪽 표면에 형성된 소성도전체를 사용하여 관통도전막에 1쌍의 외부리드선을 직접 접속하도록 되어 있다. 따라서, 마스크작업의 필요성과 내부리드선의 필요성을 실질적으로 배제할 수 있다.
이하, 본 발명의 실시예를 도면을 참조하면서 설명한다.
제1도는 본 발명에 의한 더어미스터소자의 분해사시도를 도시한다. 서로 대향하는 제1, 제2표면(1a), (1b)과, 제1표면(1a)으로부터 제2표면(1b)으로 관통하는 1쌍의 관통구멍(1h), (1h')을 가진 알루미나기판(1)을 준비한다. 알루미나기판(1)은, 표면거칠기가 2~3㎛이고, 순도가 약 95%이다. 알루미나기판(1)은 폭이 약 1.8mm이고, 길이가 약 6.5mm이고, 두께가 약 0.5mm이다. 관통구멍(1h), (1h')은 알루미나기판(1)의 크기를 고려하면 0.2~1.0mm가 바람직하다.
각각의 관통구멍(1h), (1h')의 주위벽면에 의해 경계면이 정해지는 소성된 관통도전막(2), (2')이 다음 설명하는 소성공정에 의해서 형성된다. 도전성 페이스트가 알루미나기판(1)의 제1표면(1a)에 인쇄마스크의 개구부를 통해서 인쇄된다. 그결과, 도전성 페이스트를 상기 내표면상에 인쇄한다. 인쇄된 페이스트를 소성하여 관통도전막(2), (2')을 얻는다. 인쇄마스크의 개구부의 중심이 관통구멍(1h),(1h')의 중심과 가능한한 일치하도록 배치된다. 개구부의 크기는 관통구멍(1h), (h')의 직경보다 0.1mm이상 큰 것이 바람직하다. 이 경우, 제2도에 도시한 바와 같이 관통도전막(2), (2')은, 알루미나기판(1)의 제1표면(1a)에 형성된 링형상단부(2a), (2'a)를 가진다. 링형상단부(2a), (2'a)를, 알루미나기판(1)의 제1표면(1a)에 형성하는 대신에, 알루미나기판(1)의 제2표면(1b)쪽에서부터 도전성 페이스트를 인쇄하여 제2표면(1b)에 형성하여도 됨은 물론이다. At페이스트, Pt페이스트, Au-Pt페이스트, Ag-Pd페이스트등의 일반적인 도전막 페이스트가 관통도전성 페이스트로서 사용된다.
1쌍의 관통도전막(2), (2')을 형성한 후, 1쌍의 전극막(3), (3')을 알루미나기판(1)의 제1표면(1a)에 소성에 의해 형성된다. 전극막(3), (3')의 각각은 서로 접속된 2개의 부분으로 이루어진다. 하나는 빗살형상부(3a), (3'a)이고, 다른 것은 본체부 (3b),(3'b)이다. SiC막(4)이 증착된후, 빗살형상부(3a), (3'a)사이의 저항이 주로 더어미스터저항을 결정한다. 본체부(3b), (3')는 각각 관통도전막(2), (2')에 전기적으로 접속된다. 본체부(3b), (3'b)에도 관통구멍(3h), (3'h)이 형성된다. 미국특허공고 제 4,968,964호에 개시된 바와 같이, 일반적인 다수의 도전성 페이스트중에서 소성온도 900~1000℃의 Au-Pt 페이스트가 바람직하다.
SiC막(4)이 고주파스퍼터리법에 의해 알루미나기판(1)의 제1표면(1a)에 증착된다. SiC막(4)은 후술하는 이유에 의해, 알루미나기판(1)의 제1표면(1a)전체면에 걸쳐서 증착되어도 된다. 스퍼터링조건은 미국특허공고 제 4,359,372호에 상세하게 설명되어 있다. SiC막(4)에도 관통구멍(4h), (4'h)이 형성된다. 또한 제1도, 제2도에서는 평면이고 평활한 SiC막(4)이 도시되어 있지만, 실제의 SiC막(4)은 전극막(3), (3')에 대응하여 오목볼록한 막으로 되어 있다. 리드선을 본체부(3b), (3'b)에 접속하는 경우 바람직한 2종류의 구성을 생각할 수 있다.
제1구성으로서는, 제3도에 도시된 바와 같이, 알루미나기판(1)의 제2표면(1b)위에 소성도전체(2b), (2'b)가 각각 형성되고, 내부리드선(5), (5')이 용접된다. 제3도는 알루미나기판(1)의 제2표면(1b)으로부터 관찰한 개략도이다. 알루미나기판(1)의 제1표면(1a)에 전극판(3), (3a)과 SiC막(4) (제3도에 도시되어 있지 않음)은 제1도, 제2도와 동일한 구성으로 형성된다.
상기한 바와 같이, 도전성 페이스트는 알루미나기판(1)의 제2표면(1b)쪽에서부터 인쇄할 수 있으므로, 소성도전체(2b), (2'b)는 알루미나가핀(1)의 제2표면(1b)에 용이하게 형성할 수 있다.
내부리드선(5), (5')은 각각의 소성도전체(2b), (2'b)에 용접된다. 이와 같이 내부 리드선(5), (5')은 본체부(3b), (3'b)에 용접되는 대신에 각각의 소성도전체(2b), (2'b)에 용접되므로, 본 구성에서는 SiC막(4)은 미리 전극막(3), (3')이 형성된 알루미나기판(1)의 제1표면(1a)의 전체면에 걸쳐서 증착할 수 있다. 따라서, 복잡한 마스크작업이 필요하지 않다.
제2구성으로서는, 제4도에 도시한 바와 같이, 외부리드선(6), (6')이 관통도전막(2), (2')에 소성도전체(7), (7')에 의해 직접 접속된다. 제4도는 관통도전막(2), (2')과 외부리드선(6), (6')의 접속부를 도시한 분해사시도이다. 동도면에 있어서, 전극막(3), (3')과 SiC막(4)은 도시되어 있지 않다. 관통도전막(2), (2')은 각각 소성도전체(7), (7')와 전기적으로 접속되고, 소성도전체(7)(7')는 각각 외부리드선(6), (6')에 전기적으로 접속된다. 외부리드선(6), (6')은 두께 0.1~0.5mm의 박판형사이 바람직하다. 소성도전체(7), (7')는 다음과 같이 형성된다. 외부리드선(6), (6')상에 각각 소량의 도전성 페이스트를 적하한다. 다음에, 알루미나기판(1)의 제2표면(1b)이 외부리드선(6), (6')과 대면하고, 또한 관통도전막(2), (2')을 외부리드선(6),(6')상에서 상기 도전성 페이스트와 접촉하도록 해서 더어마스터소자를 외부리드선(6), (6')상에 놓고 서로 가볍게 압접한다. 이와 같은 조립뭉치를 소성함으로써, 외부리드선(6), (6')은 소성도전체(7), (7')에 의해 관통도전막(2), (2')과 전기적으로 접속된다. 본 구성에서는 마스크작업뿐만 아니라 내부리드선(5), (5')도 불필요하다. 상기한 도전성 페이스트가 소성도전체(7), (7')의 도전성 페이스트로서 사용된다. Fe-Cr 합금판, Ti 이나 Pt 금속판은 알루미나기판(1)과 유사한 열팽창을 가지므로, 외부리드선(6), (6')의 재료로서 적합하다.
더어미스터소자를 실제로 사용할 경우, 예를들면, 조리기의 온도센서로서 사용할 경우, 소자를 주위환경중의 습도, 먼지등으로부터 보호하기 위하여, 제3도, 제4도에 도시한 소자를 유리로 형성된 보호패키지에 매입하는 것이 바람직하다. 상기 보호패키지는 유리페이스트를 소성함으로써 용이하게 형성할수 있다. 소성된 보호패키지는 알루미나기판(1)과 유사한 열팽창특성을 가진 것이 바람직하다.
상기한 더어미스터구성은, 감온저항체막으로서 역할하는 SiC막(4)은 고주파스퍼터링법을 사용하여 형성된 것에 대해 설명되었다. 그러나 SiC막(4)이외의 다른 감온저항체막도 사용할 수 있다는 것이 명백하다. 예를들면 Pt후막 혹은 Pt박막을 다른 감온저항체막으로서 이용할 수 있다. 어느경우에도, 본 발명은, 감온저항체막의 전극막을 덮도록 절연성기판(1)상에 형성된다는 조건하에서 만족스럽게 실행될 수 있다.
이제부터는, 고주파스퍼터링법에 의해 SiC막(4)을 형성한 박막더어미스터의 제조방법에 대하여 상세히 설명한다.
상기한 바와 같이, 통상의 도전성후막이 관통도전막(2), (2')으로서 사용되고, 또 900~1000℃에서 소성된 Au-Pt막이 전극막(3), (3')으로서 사용되는 것이 바람직하다. 전극막(3), (3')과 관통도전막(2), (2')의 처리순서는 1개의 순서에 한정되지 않는다. 그러나, 관통도전막(2), (2')이 소성된후에 전극막(3), (3')이 소성될 경우, 전극막(3), (3')의 소성온도는 관통도전막(2), (2')의 소성온도보다 낮은 쪽이 바람직하다. 이와 같이 전극막(3), (3')과 관통도전막(2), (2')의 소성온도가 다를 경우, 2회의 소성공정이 필요하게 된다.
이 경우, 염가의 Ag-Pd 도전막을 관통도전막(2), (2')으로서 사용하는 것이 재료가격면에서 유리하다. 그러나, 통상의 Ag-Pd 막은 850℃에서 소성되므로 전극막(3), (3')이 소성된 후에 Ag-Pd 관통도전막(2), (2')이 소성되지 않으면 안된다. 한편, 관통도전막(2), (2')의 소성온도가 Au-Pt 전극막(3), (3')의 소성온도와 동일하도록 선택되는 것은 처리시간면에서 유리하다. 양자 모두 1회의 소성공정으로 동시에 소성할 수 있기 때문이다. 이 경우 여러 가지 통상의 도전막중에서도 Au막, Pt막, Au-Pt 막은 900~1000℃에서 용이하게 소성할 수 있다는 점에서 바람직하다. 또, 이들의 막은 고가이나, 이들의 우수한 열적, 화학적 안정성 때문에 신뢰성이 높다는 점에서도 유리하다. SiC 박막더어미스터가 조리기용 온도센서로서 사용될 경우, 최고 사용온도는 300~500℃이다. 고온에서의 우수한 열적안정성 및 소성시간에 있어서의 이점을 고려하면 90~1000℃의 고온에서 소성할 수 있는 Au막, Pt막, Au-Pt막이 관통도전막(2), (2')으로서 바람직하다.
전극막(3), (3')과 관통도전막(2), (2')을 형성한 후, SiC막(4)을 고주파스퍼터링에 의해 중착한다.
다음에, 소성도전체(7), (7')를 통하여 관통도전막(2), (2')과 외부리드선(6), (6')이 전기적으로 접속된다. 다음에 더어미스터소자가 유리로 형성된 보호패키지에 매입된다.
SiC막(4)도 이들 소성공정의 소성온도에서 처리되므로, SiC막(4)의 저항온도 특성은 변화한다. 소성온도가 높아질수록, 또한 소성회수가 많아질수록, 저항 변화율과 B상수변화율이 모두 커진다. B상수는 더어미스터의 상수이고,n[R1/R2)/(1/T1-1/T2)]의 방정식으로 정의된다. 여기서 R1및 R2는 각각 온도 T1(K), T2(K)에서의 저항치이다. 양산공정에서는 이들 소성공정전후에서의 저항치변화율 및 B상수변화율은, 각각 ±5%, ±1% 이하에서 안정되도록 요구된다. 따라서, 소성온도 및 소성회수는 각각 700℃이하, 2회이하인 것이 바람직하다.
한편, 보호패키지를 형성하는 소성유리의 전이온도는 SiC 박막더어미스터의 동작온도보다 높은 것이 바람직하다. 그러나, 전이온도가 높아질수록, 소성온도도 높아진다. 따라서, 최고동작온도가 300~500℃인 것을 고려하면, 소성온도는 650℃이상이 요구된다.
상기 설명으로부터 소성도전체(7), (7')와 보호패키지의 소성온도는 650~700℃인 것이 바람직하다. 양자의 소성온도는 반드시 동일한 필요는 없으나, 전극막(3), (3')과 관통도전막(2), (2')의 소성공정에서 상기한 바와 같이 동일한 이유에 의해 양자의 소성온도는 동일한 것이 바람직하다. 또, 여러 가지 통상의 도전체후막중에서도, 소성온도가 650~700℃인 Au막, Au-Pt막도 동일공정에서 상기한 이유에 의해 소성도전체(7),(7)로서 바람직하다.
또한, 제4도에 도시한 제2구성에서는, 외부리드선(6), (6')과 소성도전체(7),(7')사이의 접촉저항이 부가적으로 문제가 된다. 제3도에 표시한 제1구성에서는, 내부리드선(5), (5')과 다른 큰면적부(2b),(2b')는 용접에 의해 접속되므로 이들 사이의 접촉저항은 0.1Ω 이하이며, 더어미스터저항에 비해서 무시할 수 있을 정도로 작다. 그러나, 제2구성에서는 외부리드선(6), (6')의 표면이 소성공정에 산화될 가능성이 있으므로, 그 접촉저항은 제1구성에 비해서 커진다고 생각된다.
제2구성에서 접촉저항을 확인하기 위하여, Fe-Cr 합금판의 외부리드선(6), (6')과 700℃, 10분에서 소성된 Au 소성도전체(7),(7')사이의 V-I 특성을 측정하였다. 그결과, 직류측정전류 1~200μA의 범위에서, V-I특성은 직선적 이었다. 이것은 접촉저항이 일정하고 전압, 전류에 의존하지 않는다는 것을 나타낸다. 접촉저항는 20~400℃의 온도범위에서도 측정되었다. 접촉저항은 온도상승과 함께 감소하였다. 대표적 접촉저항치는 20℃에서 2~6Ω이었고, 400℃에서 0.5~1.5Ω이었다. 상기 접촉저항치는 모두 더어미스터저항치의 0.15%이하이다(대표적 더어미스터저항치는 20℃에서 400~600KΩ, 400℃에서 2~4KΩ).
이들 실험결과로부터, 제2구성의 접촉저항은 제1구성에 비해서 크지만, SiC막(4)의 저항치에 비해서 무시할 수 있을 정도로 작다는 것을 알 수 있으므로, 실제의 사용에 지장없다.

Claims (10)

  1. 절연성기판의 두께방향으로 관통되어 관통구멍의 주위벽면에 의해, 경계면이 정해지는 한쌍의 관통구멍 및 서로 대향하는 제1, 제2표면을 가진 절연성기판과, 넓은 표면적을 가진 본체부 및 상기 본체부로부터 외부방향으로 연장된 빗살형상부를 각각 포함하고, 한쪽의 전극막의 빗살형상부와 다른쪽의 전극막의 빗살형상부가 서로 대면상 상태에서 상기 절연성기판의 제1표면위에 형성된 한쌍의 전극막과, 상기 한쌍의 전극막의 본체부의 각각에 전기적으로 접속되고, 상기 절연성 기판의 상기 관통구멍의 각각의 주위벽면에 형성된 한쌍의 관통도전막과, 상기 절연성기판의 제1표면위에 형성되어 상기 전극막을 덮는 감온저항체막과, 상기 절연성기판의 제2표면위에 형성되어 상기 한쌍의 관통도전막의 각각에 전기적으로 접속된 한쌍의 소성도전체와, 상기 절연성기판의 제2표면위에 부분적으로 배치되고, 상기 한쌍의 소성도전체의 각각의 전기적으로 접속된 한쌍의 금속스트립을 포함한 것을 특징으로 하는 박막더어미스터.
  2. 제1항에 있어서, 상기 금속스트립의 각각은 0.1mm 내지 0.5mm의 범위내의 두께를 가진 것을 특징으로 하는 박막더어미스터.
  3. 제1항 또는 제2항에 있어서, 상기 금속스트립의 각각은 Fe-Cr 합금으로 이루어진 것을 특징으로 하는 박막더어미스터.
  4. 제1항에 또는 제2항에 있어서, 상기 더어미스터를 매입하고, 또한 소성유지로 형성된 보호패키지를 부가하여 포함한 것을 특징으로 하는 박막더어미스터.
  5. 절연성기판의 두께방향으로 관통되어 주위벽면에 의해 경계면이 정해지는 한쌍의 관통구멍 및 서로 대향하는 제1, 제2표면을 가진 절연성기판을 준비하는 공정과, 넓은 표면적을 가진 본체부 및 상기 본체부로부터 외부방향으로 연장된 빗살형상부를 각각 포함하고, 한쪽의 전극막의 빗살형상부와 다른쪽의 전극막의 빗살형상부가 서로 대면하도록 위치하는 한쌍의 전극막을 제1소성처리에 의해 상기 절연성기판의 제1표면에 형성하는 공정과, 상기 한쌍의 전극막의 본체부의 각각에 전기적으로 접속되도록 절연성 기판의 상기 관통구멍의 각각의 주위벽면에 관통도전막을 제2소성처리에 의해 형성하는 공정과, 상기 전극막을 덮도록 상기 절연성기판의 제1표면위에 고주파스퍼터링처리에 의해 SiC막을 증착하는 공정을 포함하는 것을 특징으로 하는 SiC박막더어미스터소자의 제조방법.
  6. 제5항에 있어서, 상기 전극막을 형성하기 위해 제1소성처리를 행하는 소성온도는, 상기 관통도전막을 형성하기 위해 제1소성처리를 행하는 소성온도와 동일한 것을 특징으로 하는 SiC박막더어미스터소자의 제조방법.
  7. 제5항에 있어서, 0.1mm 내지 0.5mm의 범위내의 두께를 각각 가진 한쌍의 금속스트립을 준비하는 공정과, 상기 한쌍의 금속스트립과 한쌍의 관통도전막을 각각의 소성도전체에 의해 접속하는 공정과, 소성유리로 형성된 보호패키지에 더어미스터소자를 매입하는 공정을 부가하여 포함한 것을 특징으로 하는 SiC 박막더어미스터소자의 제조방법.
  8. 제7항에 있어서, 상기 소성도전체를 소성하는 온도는, 상기 보호패키지를 형성하기 위해 유리를 소성하는 온도와 동일한 것을 특징으로 하는 SiC 박막더어미스터소자의 제조방법.
  9. 제8항에 있어서, 상기 소성온도는 650℃ 내지 700℃의 범위내에 있는 것을 특징으로 하는 SiC 박막더어미스터소자의 제조방법.
  10. 제3항에 있어서, 더어미스터를 매입하고, 또한 소성유리로 형성된 보호패키지를 부가하여 포함한 것을 특징으로 하는 박막더어미스터.
KR1019910012766A 1990-07-25 1991-07-25 SiC 박막더어미스터 및 그 제조방법 KR960011154B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP90-197247 1990-07-25
JP2197247A JPH0483301A (ja) 1990-07-25 1990-07-25 薄膜サーミスタ
JP2-197247 1990-07-25
JP91-53648 1991-03-22
JP3-58648 1991-03-22
JP3058648A JP2701565B2 (ja) 1991-03-22 1991-03-22 薄膜サーミスタおよびその製造方法

Publications (2)

Publication Number Publication Date
KR920003339A KR920003339A (ko) 1992-02-29
KR960011154B1 true KR960011154B1 (ko) 1996-08-21

Family

ID=26399675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012766A KR960011154B1 (ko) 1990-07-25 1991-07-25 SiC 박막더어미스터 및 그 제조방법

Country Status (6)

Country Link
US (1) US5216404A (ko)
EP (1) EP0468429B1 (ko)
KR (1) KR960011154B1 (ko)
AU (1) AU627663B2 (ko)
CA (1) CA2047639C (ko)
DE (1) DE69117374T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157635A1 (ko) 2008-06-27 2009-12-30 지엠비코리아 주식회사 워터펌프의 전자클러치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
DE4339551C1 (de) * 1993-11-19 1994-10-13 Heusler Isabellenhuette Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand
JPH10500255A (ja) 1994-05-16 1998-01-06 レイケム・コーポレイション Ｐｔｃ抵抗素子を含む電気デバイス
US6172590B1 (en) 1996-01-22 2001-01-09 Surgx Corporation Over-voltage protection device and method for making same
DE69734571T2 (de) * 1996-01-22 2006-08-10 Surgx Corp., Fremont Überspannungsschutzanordnung und herstellungsverfahren
US6034411A (en) * 1997-10-29 2000-03-07 Intersil Corporation Inverted thin film resistor
DE19750123C2 (de) * 1997-11-13 2000-09-07 Heraeus Electro Nite Int Verfahren zur Herstellung einer Sensoranordnung für die Temperaturmessung
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
US5977863A (en) * 1998-08-10 1999-11-02 Cts Corporation Low cross talk ball grid array resistor network
US6326677B1 (en) 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
AU6273699A (en) * 1998-10-06 2000-04-26 Bourns, Inc. Conductive polymer ptc battery protection device and method of making same
US6097277A (en) * 1998-11-05 2000-08-01 Cts Resistor network with solder sphere connector
US6005777A (en) * 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor
US6194979B1 (en) 1999-03-18 2001-02-27 Cts Corporation Ball grid array R-C network with high density
US6640420B1 (en) 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6854176B2 (en) * 1999-09-14 2005-02-15 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6373719B1 (en) 2000-04-13 2002-04-16 Surgx Corporation Over-voltage protection for electronic circuits
US6246312B1 (en) 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US7180186B2 (en) * 2003-07-31 2007-02-20 Cts Corporation Ball grid array package
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
US7880580B2 (en) * 2005-12-07 2011-02-01 General Electric Company Thermistor having doped and undoped layers of material
US7835001B2 (en) * 2006-05-24 2010-11-16 Samsung Mobile Display Co., Ltd. Method of aligning a substrate, mask to be aligned with the same, and flat panel display apparatus using the same
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
JP6256690B2 (ja) * 2014-02-26 2018-01-10 三菱マテリアル株式会社 非接触温度センサ
JP2018146403A (ja) * 2017-03-06 2018-09-20 Koa株式会社 温度センサ素子
CN115287589B (zh) * 2022-01-12 2024-01-30 青岛大学 一种基于卷曲硅纳米膜的气体传感器制备方法及应用

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1549394A (en) * 1923-01-20 1925-08-11 Columbia Phonograph Co Inc Resistance conductor and manufacturing process and material therefor
GB933470A (en) * 1959-11-14 1963-08-08 Barr & Stroud Ltd Improvements relating to glass sandwiches primarily for windows of optical instruments
US3775725A (en) * 1970-04-30 1973-11-27 Hokuriku Elect Ind Printed resistor
US3659245A (en) * 1971-03-29 1972-04-25 Bourns Inc Variable resistor pin terminal and method
US3845443A (en) * 1972-06-14 1974-10-29 Bailey Meter Co Thin film resistance thermometer
US4086559A (en) * 1973-09-14 1978-04-25 U.S. Philips Corporation Electric resistor based on silicon carbide having a negative temperature coefficient
JPS5623281B2 (ko) * 1974-02-28 1981-05-30
US4208449A (en) * 1974-09-11 1980-06-17 U.S. Philips Corporation Method of making an electric resistor having a resistance body consisting of silicon carbide having a negative temperature coefficient
GB1546091A (en) * 1975-02-28 1979-05-16 Johnson Matthey Co Ltd Thermometers
AU524439B2 (en) * 1979-10-11 1982-09-16 Matsushita Electric Industrial Co., Ltd. Sputtered thin film thermistor
US4424507A (en) * 1981-04-10 1984-01-03 Matsushita Electric Industrial Co., Ltd. Thin film thermistor
GB2162686B (en) * 1984-08-02 1988-05-11 Stc Plc Thermistors
JPS62262385A (ja) * 1986-05-07 1987-11-14 日本碍子株式会社 発熱抵抗体
US4777718A (en) * 1986-06-30 1988-10-18 Motorola, Inc. Method of forming and connecting a resistive layer on a pc board
JPH0616442B2 (ja) * 1988-04-06 1994-03-02 株式会社村田製作所 有機正特性サーミスタ
JPH0810645B2 (ja) * 1988-04-21 1996-01-31 松下電器産業株式会社 薄膜サーミスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157635A1 (ko) 2008-06-27 2009-12-30 지엠비코리아 주식회사 워터펌프의 전자클러치

Also Published As

Publication number Publication date
US5216404A (en) 1993-06-01
AU8129291A (en) 1992-01-30
EP0468429B1 (en) 1996-02-28
AU627663B2 (en) 1992-08-27
DE69117374D1 (de) 1996-04-04
KR920003339A (ko) 1992-02-29
EP0468429A2 (en) 1992-01-29
DE69117374T2 (de) 1996-08-01
EP0468429A3 (en) 1992-12-09
CA2047639A1 (en) 1992-01-26
CA2047639C (en) 1997-09-30

Similar Documents

Publication Publication Date Title
KR960011154B1 (ko) SiC 박막더어미스터 및 그 제조방법
US6151771A (en) Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US4901051A (en) Platinum temperature sensor
US6762671B2 (en) Temperature sensor and method of making and using the same
EP0017359B1 (en) Ceramic type sensor device
JPH07190863A (ja) 温度センサ
US4085398A (en) Thin film resistance temperature detector
JP2605297B2 (ja) 白金温度センサおよびその製造方法
US6368734B1 (en) NTC thermistors and NTC thermistor chips
JP3365013B2 (ja) プルアップ抵抗内蔵型サーミスタ
JP3924460B2 (ja) 白金薄膜素子
JP2661718B2 (ja) 薄膜の抵抗温度係数測定用基板
JP2645153B2 (ja) 薄膜温度センサー素子
JP2567550Y2 (ja) 測温マッチング抵抗体
JPS58166249A (ja) 感湿感温感ガス素子
JP2753494B2 (ja) サーミスタ素子の製造方法
JP2984095B2 (ja) ガスセンサの製造方法
JP3003957B2 (ja) 酸素センサ
JPH0562806A (ja) サーミスタ及びその製造方法
JPH05135908A (ja) 接触型薄膜サーミスタ
JPH0555006A (ja) サーミスタ及びその製造方法
JPH07220903A (ja) サーミスタ式温度センサ
JPH035902Y2 (ko)
JPH0483301A (ja) 薄膜サーミスタ
JPH04293201A (ja) 薄膜サーミスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010816

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee