JP2018041929A - 複合電子部品および抵抗素子 - Google Patents

複合電子部品および抵抗素子 Download PDF

Info

Publication number
JP2018041929A
JP2018041929A JP2016176991A JP2016176991A JP2018041929A JP 2018041929 A JP2018041929 A JP 2018041929A JP 2016176991 A JP2016176991 A JP 2016176991A JP 2016176991 A JP2016176991 A JP 2016176991A JP 2018041929 A JP2018041929 A JP 2018041929A
Authority
JP
Japan
Prior art keywords
conductor
base
surface conductor
electronic component
composite electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016176991A
Other languages
English (en)
Other versions
JP6743602B2 (ja
Inventor
服部　和生
Kazuo Hattori
和生 服部
力 藤本
Tsutomu Fujimoto
力 藤本
慎一郎 黒岩
Shinichiro Kuroiwa
慎一郎 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016176991A priority Critical patent/JP6743602B2/ja
Priority to KR1020170113249A priority patent/KR102021296B1/ko
Priority to CN201710804744.2A priority patent/CN107808726B/zh
Priority to US15/697,509 priority patent/US10418183B2/en
Publication of JP2018041929A publication Critical patent/JP2018041929A/ja
Application granted granted Critical
Publication of JP6743602B2 publication Critical patent/JP6743602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】容易に所望の電気的な特性を有する抵抗要素とコンデンサ要素とを組み合わせることができ、これにより設計自由度が高められた複合電子部品を提供する。【解決手段】複合電子部品１Ａは、高さ方向Ｈにおいて重ねられたコンデンサ素子１０および抵抗素子２０Ａを備える。コンデンサ素子１０は、コンデンサ本体１１と、第１および第２外部電極１４Ａ，１４Ｂとを含む。抵抗素子２０Ａは、基部２１と、抵抗体２２と、第１および第２上面導体２４Ａ，２４Ｂ、第１および第２下面導体２５Ａ，２５Ｂ、第１接続導体２６Ａ、および、第２接続導体２６Ｂを含む。抵抗素子２０Ａの基部２１の上面２１ａは、コンデンサ素子１０のコンデンサ本体１１の下面１１ａと対向し、第１上面導体２４Ａと第１外部電極１４Ａとが電気的に接続され、第２上面導体２４Ｂと第２外部電極１４Ｂとが電気的に接続される。【選択図】図２

Description

本発明は、抵抗素子とコンデンサ素子とを備えた複合電子部品およびこれに具備される複合電子部品用の抵抗素子に関する。
従来、配線基板に対する電子部品の高集積化の観点から、抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを併せ備えた複合電子部品として、各種のものが提案されている。
たとえば、特開２００１−３３８８３８号公報(特許文献１)には、チップ型コンデンサのコンデンサ本体の外表面に抵抗体を設け、当該抵抗体をコンデンサ本体の外表面に設けられた一対の外部電極に接続することにより、抵抗要素とコンデンサ要素とが電気的に接続された複合電子部品が開示されている。
また、特開平６−２８３３０１号公報(特許文献２)には、チップ型抵抗、チップ型サーミスタ、チップ型コンデンサおよびチップ型バリスタ等の群から選ばれた２種以上の同形かつ同寸法の直方体形状のチップ型素子をこれらの厚み方向において互いに重ね合わせ、これらに設けられた端子電極をさらに一括してリードフレームで覆うことで一体化してなる複合電子部品が開示されている。
特開２００１−３３８８３８号公報 特開平６−２８３３０１号公報
しかしながら、上記特許文献１に開示された複合電子部品は、コンデンサ本体の表面に直接的に抵抗体を形成するものであるため、製造の際の加工の難易度が高いばかりでなく、抵抗体の電気的な特性が、コンデンサ本体の大きさやコンデンサ本体に設けられる一対の外部電極の形状や大きさ等の制約を受けることになり、複合電子部品としての設計自由度が極端に低いものとなってしまう問題がある。
また、上記特許文献２に開示された複合電子部品は、複合化する各種のチップ型素子を同形かつ同寸法の直方体形状に製作することが必要であるため、個々のチップ型素子の電気的な特性がやはりこれに基づいて相当程度に制約を受けることになり、複合電子部品としての設計自由度が低いものとなってしまう問題がある。
また、上記特許文献１および２に開示された複合電子部品は、いずれもその構造上、抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とが電気的に並列に接続された構成に限定されてしまうものであるため、回路設計の観点においてもその設計自由度が大きく制限されてしまうこととなり、これら複合電子部品の利用は、必然的に特定の回路に限られてしまうことになる。
したがって、本発明は、上述した問題に鑑みてなされたものであり、容易に所望の電気的な特性を有する抵抗要素とコンデンサ要素とを組み合わせることができ、これにより設計自由度が高められた複合電子部品およびこれに具備される抵抗素子を提供することを目的とする。
本発明に基づく複合電子部品は、抵抗素子と、高さ方向において上記抵抗素子に実装されたコンデンサ素子とを備えている。上記抵抗素子は、上記高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体とを含んでいる。上記コンデンサ素子は、上記高さ方向と交差する下面を有するコンデンサ本体と、上記コンデンサ本体の外表面に設けられ、上記長さ方向において互いに離隔する第１外部電極および第２外部電極とを含んでいる。上記本発明に基づく複合電子部品にあっては、上記基部の上記上面と上記コンデンサ本体の上記下面とが上記高さ方向において対向し、かつ、上記第１上面導体と上記第１外部電極とが電気的に接続されているとともに、上記第２上面導体と上記第２外部電極とが電気的に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記本発明に基づく複合電子部品の第１態様にあっては、上記抵抗体が、上記基部の上記上面に設けられているとともに、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置している。その場合、上記抵抗素子が、さらに、上記基部の上記上面に設けられ、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置しかつ互いに離隔する第３上面導体および第４上面導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とを含んでいるとともに、上記第３上面導体および上記第４上面導体が、上記抵抗体に接続されていてもよい。第３接続導体および第４接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記第１態様においては、上記第３上面導体および上記第４上面導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
上記第１態様においては、上記第３上面導体および上記第４上面導体が、上記長さ方向において互いに離隔していてもよい。
上記第１態様においては、上記第３接続導体および上記第４接続導体の少なくとも一方が、上記基部の内部において上記高さ方向と直交する方向に延びる内部接続導体と、上記内部接続導体に接続し、上記基部の上記上面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる上側ビア導体と、上記内部接続導体に接続し、上記基部の上記下面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる下側ビア導体と、を有していてもよく、その場合には、上記高さ方向に沿って見て、上記上側ビア導体と上記下側ビア導体とが、少なくとも一部において重なっていなくてもよい。
上記本発明に基づく複合電子部品の第２態様にあっては、上記抵抗体が、上記基部の上記上面に設けられている。その場合、上記抵抗素子は、さらに、上記基部の上記上面に設けられ、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置する第３上面導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置する第３下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体とを含んでいるとともに、上記第１上面導体および上記第３上面導体が、上記抵抗体に接続されていてもよい。第３接続導体は、基部の内部に位置する導体のみで構成されている。
上記第２態様においては、上記第３接続導体が、上記基部の内部において上記高さ方向と直交する方向に延びる内部接続導体と、上記内部接続導体に接続し、上記基部の上記上面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる上側ビア導体と、上記内部接続導体に接続し、上記基部の上記下面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる下側ビア導体と、を有していてもよく、その場合には、上記高さ方向に沿って見て、上記上側ビア導体と上記下側ビア導体とが、少なくとも一部において重なっていなくてもよい。
上記本発明に基づく複合電子部品の第３態様にあっては、上記抵抗体が、上記基部の上記上面に設けられている。その場合、上記第１上面導体および上記第２上面導体が、上記抵抗体に接続されていてもよい。
上記第１ないし第３態様においては、上記抵抗素子が、さらに、上記抵抗体を覆う保護膜を含んでいることが好ましい。
上記第１ないし第３態様においては、上記基部の上記上面を基準として、上記保護膜の最大高さが、上記第１上面導体および上記第２上面導体の最大高さのいずれよりも大きくてもよい。
上記本発明に基づく複合電子部品の第４態様にあっては、上記抵抗体が、上記基部の上記下面に設けられているとともに、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置している。その場合、上記抵抗素子は、さらに、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体を含んでいるとともに、上記第３下面導体および上記第４下面導体が、上記抵抗体に接続されていてもよい。
上記第４態様においては、上記第３下面導体および上記第４下面導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
上記本発明に基づく複合電子部品の第５態様にあっては、上記抵抗体が、上記基部の上記下面に設けられている。その場合、上記抵抗素子が、さらに、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置する第３下面導体を含んでいるとともに、上記第１下面導体および上記第３下面導体が、上記抵抗体に接続されていてもよい。
上記本発明に基づく複合電子部品の第６態様にあっては、上記抵抗体が、上記基部の上記下面に設けられている。その場合、上記第１下面導体および上記第２下面導体が、上記抵抗体に接続されていてもよい。
上記第４ないし第６態様においては、上記抵抗素子が、さらに、上記抵抗体を覆う保護膜を含んでいることが好ましい。
上記本発明に基づく複合電子部品の第７態様にあっては、上記抵抗体が、上記基部の内部に埋設されているとともに、上記長さ方向において上記第１接続導体と上記第２接続導体との間に位置している。その場合、上記抵抗素子が、さらに、上記基部の内部に埋設され、上記長さ方向において上記第１接続導体と上記第２接続導体との間に位置しかつ互いに離隔する第１内部導体および第２内部導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、上記第１内部導体および上記第３下面導体を接続する第３接続導体と、上記第２内部導体および上記第４下面導体を接続する第４接続導体とを含んでいるとともに、上記第１内部導体および上記第２内部導体が、上記抵抗体に接続されていてもよい。第３接続導体および第４接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記第７態様においては、上記第１内部導体および上記第２内部導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
上記第７態様においては、上記第１内部導体および上記第２内部導体が、上記長さ方向において互いに離隔していてもよい。
本発明の一形態においては、コンデンサ本体は、積層された複数の内部電極層を含む。複数の内部電極層において、互いに隣接する１対の内部電極層のうちの一方は、第１外部電極および第２外部電極のうちの一方に電気的に接続されている。上記１対の内部電極層のうちの他方は、第１外部電極および第２外部電極のうちの他方に電気的に接続されている。複数の内部電極層の積層方向は、上記高さ方向と直交している。
本発明の一形態においては、コンデンサ素子は、上記長さ方向から見て、複数の内部電極層の上記積層方向と交差する面が、外側に凸状に湾曲している。
本発明の一形態においては、コンデンサ素子は、上記長さ方向から見て、複数の内部電極層の上記積層方向に沿う面が、中央が凹むように湾曲している。
本発明の一形態においては、第１上面導体と第１外部電極とは、第１接合部を介して互いに接続されている。第２上面導体と第２外部電極とは、第２接合部を介して互いに接続されている。
本発明の一形態においては、第１接合部および第２接合部の各々は、導電性接合材で構成されている。
本発明の一形態においては、導電性接合材は、主成分がＳｎ(錫)である。
本発明の一形態においては、導電性接合材は、Ｓｂ(アンチモン)またはＡｕ(金)を含む。
本発明の一形態においては、導電性接合材は、Ａｇ(銀)およびＣｕ(銅)を含まない。
本発明の一形態においては、導電性接合材の融点が、２３７℃以上である。
本発明の一形態においては、コンデンサ素子および抵抗素子に亘って設けられた樹脂膜が、第１接合部および第２接合部の各々の表面の少なくとも一部を覆っている。
本発明の一形態においては、樹脂膜が、第１接合部および第２接合部の各々の表面全体を覆っている。
本発明の一形態においては、第１外部電極および第２外部電極の各々は、Ｓｎ(錫)めっき層およびＳｎめっき層に覆われ、ＳｎとＮｉ(ニッケル)との金属間化合物を含有するＳｎ−Ｎｉ層を含む。第１外部電極および第２外部電極の各々の少なくとも一部において、Ｓｎ−Ｎｉ層が露出している。
本発明の一形態においては、第１外部電極および第２外部電極の各々の角部および稜部において、Ｓｎ−Ｎｉ層が露出している。
本発明の一形態においては、第１外部電極および第２外部電極の各々の幅は、コンデンサ本体の幅より狭い。
本発明の一形態においては、抵抗素子の幅は、コンデンサ素子の幅より広い。
本発明の一形態においては、抵抗素子の長さは、コンデンサ素子の長さより長い。
本発明の一形態においては、基部の下面の幅は、基部の上面の幅より狭い。
本発明の一形態においては、基部の下面の長さは、基部の上面の長さより短い。
本発明の第１の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体と、上記基部の上記上面に設けられ、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置しかつ互いに離隔する第３上面導体および第４上面導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とを備えている。上記抵抗体は、上記基部の上記上面に設けられているとともに、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置している。上記本発明の第１の局面に基づく抵抗素子にあっては、上記第３上面導体および上記第４上面導体が、上記抵抗体に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。第３接続導体および第４接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記本発明の第１の局面に基づく抵抗素子にあっては、上記第３上面導体および上記第４上面導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
上記本発明の第１の局面に基づく抵抗素子にあっては、上記第３上面導体および上記第４上面導体が、上記長さ方向において互いに離隔していてもよい。
上記本発明の第１の局面に基づく抵抗素子にあっては、上記第３接続導体および上記第４接続導体の少なくとも一方が、上記基部の内部において上記高さ方向と直交する方向に延びる内部接続導体と、上記内部接続導体に接続し、上記基部の上記上面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる上側ビア導体と、上記内部接続導体に接続し、上記基部の上記下面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる下側ビア導体と、を有していてもよく、その場合には、上記高さ方向に沿って見て、上記上側ビア導体と上記下側ビア導体とが、少なくとも一部において重なっていなくてもよい。
本発明の第２の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体と、上記基部の上記上面に設けられ、上記長さ方向において上記第１上面導体と上記第２上面導体との間に位置する第３上面導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置する第３下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体とを備えている。上記抵抗体は、上記基部の上記上面に設けられている。上記本発明の第２の局面に基づく抵抗素子にあっては、上記第１上面導体および上記第３上面導体が、上記抵抗体に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。第３接続導体は、基部の内部に位置する導体のみで構成されている。
上記本発明の第２の局面に基づく抵抗素子にあっては、上記第３接続導体が、上記基部の内部において上記高さ方向と直交する方向に延びる内部接続導体と、上記内部接続導体に接続し、上記基部の上記上面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる上側ビア導体と、上記内部接続導体に接続し、上記基部の上記下面と上記内部接続導体との間に位置しかつ上記高さ方向に延びる下側ビア導体と、を有していてもよく、その場合には、上記高さ方向に沿って見て、上記上側ビア導体と上記下側ビア導体とが、少なくとも一部において重なっていなくてもよい。
上記本発明の第１および第２の局面に基づく抵抗素子は、上記抵抗体を覆う保護膜をさらに備えていることが好ましい。
上記本発明の第１および第２の局面に基づく抵抗素子にあっては、上記基部の上記上面を基準として、上記保護膜の最大高さが、上記第１上面導体および上記第２上面導体の最大高さのいずれよりも大きくてもよい。
本発明の第３の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体とを備えている。上記抵抗体は、上記基部の上記下面に設けられているとともに、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置している。上記本発明の第３の局面に基づく抵抗素子にあっては、上記第３下面導体および上記第４下面導体が、上記抵抗体に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記本発明の第３の局面に基づく抵抗素子にあっては、上記第３下面導体および上記第４下面導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
本発明の第４の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置する第３下面導体とを備えている。上記抵抗体は、上記基部の上記下面に設けられている。上記本発明の第４の局面に基づく抵抗素子にあっては、上記第１下面導体および上記第３下面導体が、上記抵抗体に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記本発明の第３および第４の局面に基づく抵抗素子は、上記抵抗体を覆う保護膜をさらに備えていることが好ましい。
本発明の第５の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部に設けられた抵抗体と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体と、上記基部の内部に埋設され、上記長さ方向において上記第１接続導体と上記第２接続導体との間に位置しかつ互いに離隔する第１内部導体および第２内部導体と、上記基部の上記下面に設けられ、上記長さ方向において上記第１下面導体と上記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、上記第１内部導体および上記第３下面導体を接続する第３接続導体と、上記第２内部導体および上記第４下面導体を接続する第４接続導体とを備えている。上記抵抗体は、上記基部の内部に埋設されているとともに、上記長さ方向において上記第１接続導体と上記第２接続導体との間に位置している。上記本発明の第５の局面に基づく抵抗素子にあっては、上記第１内部導体および上記第２内部導体が、上記抵抗体に接続されている。第１接続導体および第２接続導体の各々は、基部の内部に位置する導体のみで構成されている。第３接続導体および第４接続導体の各々は、基部の内部に位置する導体のみで構成されている。
上記本発明の第５の局面に基づく抵抗素子にあっては、上記第１内部導体および上記第２内部導体が、上記高さ方向および上記長さ方向に直交する幅方向において互いに離隔していてもよい。
上記本発明の第５の局面に基づく抵抗素子にあっては、上記第１内部導体および上記第２内部導体が、上記長さ方向において互いに離隔していてもよい。
本発明によれば、容易に所望の電気的な特性を有する抵抗要素とコンデンサ要素とを組み合わせることができ、これにより設計自由度が高められた複合電子部品およびこれに具備される抵抗素子とすることができる。
本発明の実施の形態１における複合電子部品の概略斜視図である。 図１中に示すＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿った模式断面図である。 図１中に示す抵抗素子の上面図および下面図である。 図１に示す複合電子部品の等価回路を示す図である。 図１に示す複合電子部品の配線基板への実装方法を示す概略斜視図である。 図１に示す複合電子部品を含む実装構造体の模式断面図である。 図１に示す複合電子部品の要部拡大断面図および本発明の実施の形態１に基づいた他の構成例に係る複合電子部品の要部拡大断面図である。 第１変形例に係る抵抗素子の上面図、断面図および下面図である。 図８中に示すＩＸＡ−ＩＸＡ線およびＩＸＢ−ＩＸＢ線に沿った模式断面図である。 第２変形例に係る複合電子部品の模式断面図である。 第３変形例に係る複合電子部品の模式断面図である。 本発明の実施の形態２における複合電子部品の概略斜視図である。 図１２中に示すＸＩＩＩＡ−ＸＩＩＩＡ線およびＸＩＩＩＢ−ＸＩＩＩＢ線に沿った模式断面図である。 図１２中に示す抵抗素子の上面図、断面図および下面図である。 図１２に示す複合電子部品の等価回路を示す図である。 本発明の実施の形態３における複合電子部品の概略斜視図である。 図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ線およびＸＶＩＩＢ−ＸＶＩＩＢ線に沿った模式断面図である。 図１６中に示す抵抗素子の上面図および下面図である。 図１６に示す複合電子部品の等価回路を示す図である。 本発明の実施の形態４における複合電子部品の側面図である。 図２０の複合電子部品を矢印ＸＸＩ方向から見た図である。 図２０の複合電子部品を矢印ＸＸＩＩ方向から見た図である。 図２１の複合電子部品をＸＸＩＩＩ−ＸＸＩＩＩ線矢印方向から見た断面図である。 図２１の複合電子部品をＸＸＩＶ−ＸＸＩＶ線矢印方向から見た断面図である。 図２０の複合電子部品をＸＸＶ−ＸＸＶ線矢印方向から見た断面図である。 図２０の複合電子部品をＸＸＶＩ−ＸＸＶＩ線矢印方向から見た断面図である。 図２０の複合電子部品をＸＸＶＩＩ−ＸＸＶＩＩ線矢印方向から見た断面図である。 本発明の実施の形態４の複合電子部品の抵抗素子の作製方法について説明する図である。 内部電極層の積層方向が高さ方向と平行である複合電子部品をマウンターのノズルで吸着している状態を示す断面図である。 内部電極層の積層方向が高さ方向と直交している本実施の形態における複合電子部品をマウンターのノズルで吸着している状態を示す断面図である。 本発明の実施の形態５における複合電子部品の側面図である。 図３１の複合電子部品を矢印ＸＸＸＩＩ方向から見た図である。 図３１の複合電子部品を矢印ＸＸＸＩＩＩ方向から見た図である。 本発明の実施の形態６における複合電子部品の側面図である。 図３４の複合電子部品を矢印ＸＸＸＶ方向から見た図である。 図３４の複合電子部品を矢印ＸＸＸＶＩ方向から見た図である。 抵抗素子の幅がコンデンサ素子の幅より広く、かつ、抵抗素子の長さがコンデンサ素子の長さより長い状態の複合電子部品を示す斜視図である。 抵抗素子の幅がコンデンサ素子の幅より狭く、かつ、抵抗素子の長さがコンデンサ素子の長さより長い状態の複合電子部品を示す斜視図である。 抵抗素子の幅がコンデンサ素子の幅より広く、かつ、抵抗素子の長さがコンデンサ素子の長さより短い状態の複合電子部品を示す斜視図である。 抵抗素子の幅がコンデンサ素子の幅と等しい複合電子部品が配線基板に傾いて実装された状態を示す側面図である。 抵抗素子の幅がコンデンサ素子の幅より広い複合電子部品が配線基板に傾いて実装された状態を示す側面図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
(実施の形態１)
図１は、本発明の実施の形態１における複合電子部品の概略斜視図である。図２(Ａ)および図２(Ｂ)は、図１中に示すＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿った模式断面図である。図３(Ａ)および図３(Ｂ)は、図１中に示す抵抗素子の上面図および下面図である。また、図４は、図１に示す複合電子部品の等価回路を示す図である。まず、これら図１ないし図４を参照して、本実施の形態における複合電子部品１Ａについて説明する。
図１に示すように、本実施の形態における複合電子部品１Ａは、コンデンサ素子１０と、抵抗素子２０Ａとを備えており、全体として略直方体形状を有している。
コンデンサ素子１０は、直方体形状を有し、後述する長さ方向Ｌの寸法が後述する幅方向Ｗの寸法よりも大きく構成されている。ここで言う直方体形状には、コンデンサ素子１０の角部および稜部に丸みが付けられたものや、コンデンサ素子１０の外表面に段差や凹凸が設けられたもの等が含まれる。
抵抗素子２０Ａは、細長の平板形状を有し、後述する長さ方向Ｌの寸法が後述する幅方向Ｗの寸法よりも大きく構成されている。ここで言う平板形状には、抵抗素子２０Ａの角部および稜部に丸みが付けられたものや、抵抗素子２０Ａの外表面に段差や凹凸が設けられたもの等が含まれる。
コンデンサ素子１０は、抵抗素子２０Ａ上に配置されており、たとえば半田接合材や導電性接着剤等の導電性接合材である第１および第２接合部３１，３２を介して抵抗素子２０Ａに接合されている。なお、コンデンサ素子１０と抵抗素子２０Ａとを接合する方法としては、上述した導電性接合材を用いた接合方法に限られず、他の接合方法を利用することとしてもよい。
ここで、複合電子部品１Ａの向きを表わす用語として、コンデンサ素子１０と抵抗素子２０Ａとが並ぶ方向を高さ方向Ｈとして定義し、当該高さ方向Ｈと直交する方向のうち、後述するコンデンサ素子１０の第１および第２外部電極１４Ａ，１４Ｂが並ぶ方向を長さ方向Ｌとして定義し、上記高さ方向Ｈおよび上記長さ方向Ｌのいずれにも直交する方向を幅方向Ｗとして定義し、以下の説明においては、これら用語を使用する。
図１および図２に示すように、コンデンサ素子１０は、たとえば積層セラミックコンデンサであり、コンデンサ本体１１と、第１および第２外部電極１４Ａ，１４Ｂとを有している。コンデンサ本体１１は、直方体形状を有しており、その外表面に膜状に形成された第１および第２外部電極１４Ａ，１４Ｂは、互いに離隔している。
コンデンサ本体１１は、交互に積層された複数の誘電体層１２および複数の内部電極層１３にて構成されている。本実施の形態においては、複数の誘電体層１２および複数の内部電極層１３の積層方向が、高さ方向Ｈに合致している。ただし、当該積層方向は、幅方向Ｗに合致していてもよい。
誘電体層１２は、たとえばチタン酸バリウム(ＢａＴｉＯ３)、チタン酸カルシウム(ＣａＴｉＯ３)、チタン酸ストロンチウム(ＳｒＴｉＯ３)、ジルコン酸カルシウム(ＣａＺｒＯ３)等を主成分とするセラミック材料にて形成されている。また、誘電体層１２は、副成分としてのＭｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、希土類等を含んでいてもよい。一方、内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の金属材料にて形成されている。
第１および第２外部電極１４Ａ，１４Ｂは、いずれも導電膜にて構成されており、たとえば焼結金属層とめっき層の積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等のペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、第１および第２外部電極１４Ａ，１４Ｂは、めっき層のみによって構成されていてもよいし、金属成分と樹脂成分とを含む導電性樹脂ペーストを硬化させたものにて構成されていてもよい。
コンデンサ本体１１は、長さ方向Ｌにおいて相対する一対の端面と、幅方向Ｗにおいて相対する一対の側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。このうち、高さ方向Ｈにおいて相対する一対の主面のうちの一方である下面１１ａが、抵抗素子２０Ａに対向している。
また、第１外部電極１４Ａは、コンデンサ本体１１の一方の端面と、上記一対の側面および上記一対の主面のそれぞれ一部とに連なって設けられており、第２外部電極１４Ｂは、コンデンサ本体１１の他方の端面と、上記一対の側面および上記一対の主面のそれぞれ一部とに連なって設けられている。これにより、コンデンサ本体１１の下面１１ａは、長さ方向Ｌにおいて互いに離隔する第１および第２外部電極１４Ａ，１４Ｂによって覆われており、これら第１および第２外部電極１４Ａ，１４Ｂの間においてコンデンサ本体１１の下面１１ａが露出している。
図２に示すように、高さ方向Ｈに沿って誘電体層１２を挟んで隣り合う一対の内部電極層１３のうちの一方は、コンデンサ素子１０の内部において第１および第２外部電極１４Ａ，１４Ｂのうちの一方に電気的に接続されており、他方の内部電極層１３は、コンデンサ素子１０の内部において第１および第２外部電極１４Ａ，１４Ｂのうちの他方に電気的に接続されている。これにより、第１および第２外部電極１４Ａ，１４Ｂ間は、複数のコンデンサ要素(Ｃ)が電気的に並列に接続された状態となっている。
上述したコンデンサ素子１０は、たとえば、誘電体層１２となるセラミックシート(いわゆるグリーンシート)の表面に内部電極層１３となる導電性ペーストが印刷された素材シートを複数準備し、これら複数の素材シートを積層して圧着および焼成することでコンデンサ本体１１を製作し、さらにその後、コンデンサ本体１１の外表面に第１および第２外部電極１４Ａ，１４Ｂを形成することによって製作される。なお、複数のコンデンサ本体１１が一体化された集合体を予め製造し、当該集合体を切り離すことで複数のコンデンサ本体１１を一括して製作し、その後、個々のコンデンサ本体１１に第１および第２外部電極１４Ａ，１４Ｂを形成することとしてもよい。
図１ないし図３に示すように、抵抗素子２０Ａは、絶縁性の基部２１と、抵抗体２２と、保護膜２３と、第１ないし第４上面導体２４Ａ〜２４Ｄと、第１ないし第４下面導体２５Ａ〜２５Ｄと、第１ないし第４接続導体としての第１ないし第４ビア導体２６Ａ〜２６Ｄとを有している。すなわち、第１接続導体および第２接続導体の各々は、基部２１の内部において高さ方向Ｈに延びるビア導体のみで構成されている。第３接続導体および第４接続導体の各々は、基部２１の内部に位置する導体のみで構成されている。
基部２１は、平板形状を有しており、たとえばエポキシ樹脂等の樹脂材料やアルミナ等のセラミック材料、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等にて構成される。好適には、アルミナ基板や、低温同時焼成セラミック(ＬＴＣＣ)基板を含むセラミック基板が、基部２１として利用される。
基部２１は、長さ方向Ｌにおいて相対する一対の長さ方向側面と、幅方向Ｗにおいて相対する一対の幅方向側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。このうち、一対の主面のうちの一方である上面２１ａが、コンデンサ素子１０に対向しており、一対の主面のうちの他方である下面２１ｂが、複合電子部品１Ａが実装される配線基板と対向する実装面となる。
図２および図３に示すように、抵抗体２２は、基部２１の上面２１ａの所定位置に設けられており、たとえば、基部２１の上面２１ａに垂直な方向から見た場合に矩形の膜形状を有している。抵抗体２２としては、たとえば金属皮膜、酸化金属皮膜、酸化金属皮膜とガラスとの混合物であるメタルグレーズ被膜等が利用できる。
保護膜２３は、基部２１の上面２１ａ上において抵抗体２２の少なくとも一部を覆っており、たとえばガラス材料や樹脂材料等からなる絶縁性の膜にて構成されている。ここで、保護膜２３は、抵抗体２２が外部に向けて露出することがないように抵抗体２２を完全に覆っていることが好ましい。
第１および第２上面導体２４Ａ，２４Ｂは、基部２１の上面２１ａに設けられており、矩形状の導電膜にて構成されている。第１および第２上面導体２４Ａ，２４Ｂは、長さ方向Ｌにおいて互いに離隔しており、基部２１の上面２１ａの長さ方向Ｌにおける両端部に配置されている。
第３および第４上面導体２４Ｃ，２４Ｄは、基部２１の上面２１ａに設けられており、矩形状の導電膜にて構成されている。第３および第４上面導体２４Ｃ，２４Ｄは、長さ方向Ｌにおいて第１上面導体２４Ａと第２上面導体２４Ｂとの間に位置している。また、第３および第４上面導体２４Ｃ，２４Ｄは、幅方向Ｗにおいて互いに離隔しており、基部２１の上面２１ａの幅方向Ｗにおける両端部に配置されている。
第１ないし第４上面導体２４Ａ〜２４Ｄを基部２１から剥がれ難くするためには、第１ないし第４上面導体２４Ａ〜２４Ｄのそれぞれの少なくとも一部を基部２１に埋設することが好ましい。特に、コンデンサ素子１０が接合される際の接合力によって第１および第２上面導体２４Ａ，２４Ｂが基部２１から剥がれないようにするためには、当該第１および第２上面導体２４Ａ，２４Ｂのそれぞれの少なくとも一部を基部２１に埋設することが好ましい。
第１および第２下面導体２５Ａ，２５Ｂは、基部２１の下面２１ｂに設けられており、矩形状の導電膜にて構成されている。第１および第２下面導体２５Ａ，２５Ｂは、長さ方向Ｌにおいて互いに離隔しており、基部２１の下面２１ｂの長さ方向Ｌにおける両端部に配置されている。
第３および第４下面導体２５Ｃ，２５Ｄは、基部２１の下面２１ｂに設けられており、矩形状の導電膜にて構成されている。第３および第４下面導体２５Ｃ，２５Ｄは、長さ方向Ｌにおいて第１下面導体２５Ａと第２下面導体２５Ｂとの間に位置している。また、第３および第４下面導体２５Ｃ，２５Ｄは、幅方向Ｗにおいて互いに離隔しており、基部２１の下面２１ｂの幅方向Ｗにおける両端部に配置されている。
第１および第２ビア導体２６Ａ，２６Ｂは、基部２１を高さ方向Ｈに沿って貫通しており、基部２１の上面２１ａに垂直な方向から見て、円形状を有している。第１ビア導体２６Ａは、基部２１の上面２１ａに垂直な方向から見て、第１上面導体２４Ａおよび第１下面導体２５Ａに重なっており、第１上面導体２４Ａと第１下面導体２５Ａとを接続している。第２ビア導体２６Ｂは、基部２１の上面２１ａに垂直な方向から見て、第２上面導体２４Ｂおよび第２下面導体２５Ｂに重なっており、第２上面導体２４Ｂと第２下面導体２５Ｂとを接続している。
第３および第４ビア導体２６Ｃ，２６Ｄは、基部２１を高さ方向Ｈに沿って貫通しており、基部２１の上面２１ａに垂直な方向から見て、円形状を有している。第３ビア導体２６Ｃは、基部２１の上面２１ａに垂直な方向から見て、第３上面導体２４Ｃおよび第３下面導体２５Ｃに重なっており、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続している。第４ビア導体２６Ｄは、基部２１の上面２１ａに垂直な方向から見て、第４上面導体２４Ｄおよび第４下面導体２５Ｄに重なっており、第４上面導体２４Ｄと第４下面導体２５Ｄとを接続している。
なお、第１ないし第４上面導体２４Ａ〜２４Ｄ、第１ないし第４下面導体２５Ａ〜２５Ｄ、および、第１ないし第４ビア導体２６Ａ〜２６Ｄは、各種の導電材料を用いて形成することができるが、好適にはＣｕ、Ｎｉ、Ｓｎ等の金属材料にて構成でき、めっき処理、導電性ペーストの焼き付けまたは硬化、スパッタ等にてこれを形成することができる。
ここで、上述した抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａと第２上面導体２４Ｂとの間に位置しており、その幅方向Ｗにおける一端が第３上面導体２４Ｃの一部を覆っているとともに他端が第４上面導体２４Ｄの一部を覆っている。これにより、第３および第４上面導体２４Ｃ，２４Ｄが、抵抗体２２に接続されることになる。
抵抗素子２０Ａとコンデンサ素子１０とが物理的に干渉することを防止するためには、抵抗体２２の長さ方向Ｌにおける寸法を、コンデンサ素子１０の第１外部電極１４Ａと第２外部電極１４Ｂとの間隔よりも小さくすることが好ましい。
また、他の導電性部材との接触を防ぐためには、上述した保護膜２３は、抵抗体２２のみならず、第３および第４上面導体２４Ｃ，２４Ｄをも覆うことが好ましい。ただし、第３および第４上面導体２４Ｃ，２４Ｄが保護膜２３によって覆われている必要は必ずしもなく、その一部のみが覆われていてもよいし、その全体が覆われていなくてもよい。
上述した抵抗素子２０Ａは、たとえば以下に示す手順に従ってその製作を行なうことができる。
まず、絶縁性の基部２１を準備し、当該基部２１に貫通孔を設け、当該貫通孔を閉塞するように導電性ペーストを塗布してこれを硬化させることで第１ないし第４ビア導体２６Ａ〜２６Ｄを形成する。
次に、基部２１の上面２１ａおよび下面２１ｂに導電性ペーストを印刷してこれを焼き付けたり、あるいは基部２１の上面２１ａおよび下面２１ｂに金属材料をスパッタによって成膜したりすること等により、第１ないし第４上面導体２４Ａ〜２４Ｄおよび第１ないし第４下面導体２５Ａ〜２５Ｄを形成する。
次に、基部２１の上面２１ａに抵抗体２２となる材料を印刷等によって形成することにより、第３および第４上面導体２４Ｃ，２４Ｄに抵抗体２２を接続する。
その後、基部２１の上面２１ａに抵抗体２２を覆うようにガラス材料や樹脂材料等をたとえば印刷等によって塗布し、これにより保護膜２３を形成する。
以上により、上述した抵抗素子２０Ａが製作される。なお、上述した手順はあくまで一例であり、上述した手順における各工程の順序を一部入れ替えたり(たとえば、先に第１ないし第４上面導体２４Ａ〜２４Ｄおよび第１ないし第４下面導体２５Ａ〜２５Ｄを形成し、その後第１ないし第４ビア導体２６Ａ〜２６Ｄを形成してもよい)、上述した手法以外の手法を用いて各部の形成を行なったりすることも当然に可能である。また、複数の抵抗素子２０Ａが一体化された集合体を予め製造し、当該集合体を切り離すことで複数の抵抗素子２０Ａを一括して製作することとしてもよい。
ここで、図１および図２に示すように、本実施の形態における複合電子部品１Ａにあっては、上述したようにコンデンサ素子１０と抵抗素子２０Ａとが第１および第２接合部３１，３２を介して接合されている。
より詳細には、コンデンサ素子１０が、高さ方向Ｈにおいて抵抗素子２０Ａの上面２１ａ側に実装されることにより、コンデンサ本体１１の下面１１ａと基部２１の上面２１ａとが、高さ方向Ｈにおいて対向し、かつ、コンデンサ素子１０の第１および第２外部電極１４Ａ，１４Ｂと抵抗素子２０Ａの第１および第２上面導体２４Ａ，２４Ｂとが、それぞれ対応付けて第１および第２接合部３１，３２を介して接合されている。
これにより、第１および第２外部電極１４Ａ，１４Ｂと第１および第２上面導体２４Ａ，２４Ｂとが、それぞれ電気的に接続されることになり、当該第１および第２上面導体２４Ａ，２４Ｂおよびこれらのそれぞれに接続された第１および第２ビア導体２６Ａ，２６Ｂが、コンデンサ素子１０の中継導体として機能することになり、第１および第２外部電極１４Ａ，１４Ｂと第１および第２下面導体２５Ａ，２５Ｂとが、それぞれ電気的に接続された状態とされている。
したがって、抵抗素子２０Ａに設けられた第１および第２下面導体２５Ａ，２５Ｂが、コンデンサ素子１０の配線基板への接続端子である端子導体として機能することになる。
一方、抵抗素子２０Ａに設けられた抵抗体２２は、上述したように抵抗素子２０Ａの第３および第４上面導体２４Ｃ，２４Ｄに電気的に接続されているため、当該第３および第４上面導体２４Ｃ，２４Ｄのそれぞれに接続された第３および第４ビア導体２６Ｃ，２６Ｄが、抵抗体２２の中継導体として機能することになり、第３および第４上面導体２４Ｃ，２４Ｄと第３および第４下面導体２５Ｃ，２５Ｄとが、それぞれ電気的に接続された状態となっている。
したがって、抵抗素子２０Ａに設けられた第３および第４下面導体２５Ｃ，２５Ｄが、抵抗素子２０Ａの配線基板への接続端子である端子導体として機能することになる。
これにより、本実施の形態における複合電子部品１Ａは、配線基板への接続端子である端子導体を４つ有したものとなり、図４に示す如くの等価回路を有することになる。
上記構成の複合電子部品１Ａとすることにより、コンデンサ本体の表面に直接的に抵抗体を形成する必要がないため、製造の際の加工が容易になるばかりでなく、抵抗体の電気的な特性が、コンデンサ本体の大きさやコンデンサ本体に設けられる一対の外部電極の形状や大きさ等の制約を受けることもない。したがって、複合電子部品としての設計自由度が大幅に高められることになる。
また、上記構成の複合電子部品１Ａとすることにより、複合化するコンデンサ素子１０および抵抗素子２０Ａを同形かつ同寸法の直方体形状に製作する必要もなく、コンデンサ素子１０および抵抗素子２０Ａの電気的な特性がこの意味において制約を受けることもない。したがって、この点においても、複合電子部品としての設計自由度が大幅に高められることになる。
さらには、上記構成の複合電子部品１Ａとすることにより、抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とが当該複合電子部品１Ａの内部において電気的に並列に接続された状態とはならないため、回路設計の観点においてもその設計自由度が非常に高いものとなる。すなわち、当該複合電子部品１Ａが実装される配線基板側においてこれら抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを電気的に接続することでこれらを直列にも並列にも接続することが可能であるし、場合によっては、別々の回路にこれらをそれぞれ接続することも可能である。したがって、様々な回路に対して適用が可能な複合電子部品とすることができる。
加えて、上記構成の複合電子部品１Ａとすることにより、コンデンサ素子１０と抵抗素子２０Ａとを複合化することで得られる実装面積の削減(配線基板に対する電子部品の高集積化)の効果も当然に得られることになる。
ここで、実装面積を削減する観点からは、抵抗素子２０Ａの長さ方向Ｌにおける寸法よりもコンデンサ素子１０の長さ方向Ｌにおける寸法が大きいことが好ましく、また抵抗素子２０Ａの幅方向Ｗにおける寸法よりもコンデンサ素子１０の幅方向Ｗにおける寸法が大きいことが好ましい。また、コンデンサ素子１０の大容量化の観点からは、抵抗素子２０Ａの高さ方向Ｈにおける寸法よりもコンデンサ素子１０の高さ方向Ｈにおける寸法が大きいことが好ましい。
以上において説明したように、本実施の形態における複合電子部品１Ａおよびこれに具備される抵抗素子２０Ａにおいては、容易に所望の電気的な特性を有する抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを組み合わせることが可能になり、これによって複合電子部品自体の設計自由度が高くなるばかりでなく、当該複合電子部品が実装される配線基板における回路設計の設計自由度も高くすることが可能になる。
ここで、予め、複合化するコンデンサ素子１０として電気的な特性が異なる複数の種類のものを準備しておくとともに、複合化する抵抗素子２０Ａとして電気的な特性が異なる複数の種類のものを準備しておくこととすれば、これらを選択して適宜組み合わせることにより、所望の電気的な特性を有する抵抗要素(Ｒ)およびコンデンサ要素(Ｃ)を併せ備えた複合電子部品を容易に製造することができる。その際、複数種のコンデンサ素子間および複数種の抵抗素子間のそれぞれにおいて、これらを同形かつ同寸法に構成する必要性は必ずしもなく、選択した種類のコンデンサ素子と選択した種類の抵抗素子とを重ね合わせてこれらを複合化することができる限りにおいては、複数種のコンデンサ素子間および複数種の抵抗素子間のそれぞれにおいて、異形でかつ異寸法にこれらを構成することも可能である。
また、上述した本実施の形態においては、抵抗体２２が接続された第３上面導体２４Ｃおよび第４上面導体２４Ｄが、コンデンサ素子１０の中継導体として機能する第１上面導体２４Ａおよび第２上面導体２４Ｂが並ぶ方向である長さ方向Ｌと直交する幅方向Ｗにおいて互いに離隔して配置されている。このように構成することにより、第１ないし第４上面導体２４Ａ〜２４Ｄ間の相互の距離を大きくしつつ、基部２１の上面２１ａ上において抵抗体２２が形成できる面積をより大きくすることが可能になり、第１ないし第４上面導体２４Ａ〜２４Ｄ間の絶縁性の確保と抵抗体２２の電気的な特性の調整の自由度の確保とが両立できることになる。
図５は、図１に示す複合電子部品の配線基板への実装方法を示す概略斜視図であり、図６(Ａ)および図６(Ｂ)は、図１に示す複合電子部品を含む実装構造体の模式断面図である。次に、これら図５および図６を参照して、本実施の形態における複合電子部品１Ａの配線基板１００への実装構造について説明する。
図５に示すように、複合電子部品１Ａの配線基板１００への実装に際しては、抵抗素子２０Ａの基部２１の下面２１ｂが配線基板１００の主面１００ａと対向するように複合電子部品１Ａが配置され、半田接合材や導電性接着剤等の導電性接合材を用いての実装が行なわれる。
図５および図６に示すように、配線基板１００は、主面１００ａに導電パターンが形成された絶縁性の基板であり、配線基板１００の材質としては、エポキシ樹脂等の樹脂材料やアルミナ等のセラミックス材料、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等を用いることができる。一般的には、配線基板１００としては、エポキシ樹脂からなる基材にガラス製の織布が添加されたガラスエポキシ基板が好適に利用される。
配線基板１００の主面１００ａには、複合電子部品１Ａに対応して４つの第１ないし第４ランド１０１Ａ〜１０１Ｄが設けられる。これら４つの第１ないし第４ランド１０１Ａ〜１０１Ｄは、いずれも上述した導電パターンの一部に該当し、互いに離隔して配設されている。
また、これら４つの第１ないし第４ランド１０１Ａ〜１０１Ｄの各々は、複合電子部品１Ａが有する４つの第１ないし第４下面導体２５Ａ〜２５Ｄに対応した大きさに形成されており、対応する第１ないし第４下面導体２５Ａ〜２５Ｄに対して、配線基板１００の主面１００ａの法線方向に沿って対向する部分を含んでいる。なお、第１ないし第４ランド１０１Ａ〜１０１Ｄの材質としては、各種の導電材料が利用できるが、一般的にはＣｕ等の金属材料が好適に利用される。
複合電子部品１Ａが有する４つの第１ないし第４下面導体２５Ａ〜２５Ｄと、配線基板１００に設けられた４つの第１ないし第４ランド１０１Ａ〜１０１Ｄとは、それぞれ導電性接合材からなる実装用第１ないし第４接合部１１１〜１１４によって接合されている。
ここで、上述した第１ないし第４ランド１０１Ａ〜１０１Ｄのうちの所定のランドを相互に電気的に接続しておくこととすれば、複合電子部品１Ａに含まれるコンデンサ素子１０と抵抗素子２０Ａとを配線基板１００側において直列にも並列にも接続することが可能になる。
図７(Ａ)は、本実施の形態における複合電子部品の要部拡大断面図である。また、図７(Ｂ)は、本実施の形態に基づいた他の構成例に係る複合電子部品の要部拡大断面図である。
図７(Ａ)に示すように、本実施の形態における複合電子部品１Ａにあっては、抵抗素子２０Ａの基部２１の上面２１ａに設けられた第１および第２上面導体２４Ａ，２４Ｂと、コンデンサ素子１０のコンデンサ本体１１の下面１１ａに設けられた第１および第２外部電極１４Ａ，１４Ｂとの間に、それぞれ第１および第２接合部３１，３２が位置している。
そのため、第１および第２上面導体２４Ａ，２４Ｂの各々の高さ方向Ｈにおける厚みと、当該第１および第２上面導体２４Ａ，２４Ｂに対向する部分の第１および第２外部電極１４Ａ，１４Ｂの各々の高さ方向Ｈにおける厚みと、第１および第２接合部３１，３２の高さ方向Ｈにおける厚みとの総和が、基部２１の上面２１ａとコンデンサ本体１１の下面１１ａとの間の高さ方向Ｈにおける距離となる。
ここで、基部２１の上面２１ａに設けられた抵抗体２２および保護膜２３は、コンデンサ本体１１の下面１１ａのうちのコンデンサ本体１１が露出した部分に対向して配置されている。
したがって、本実施の形態における複合電子部品１Ａとすることにより、基部２１の上面２１ａを基準とした第１および第２上面導体２４Ａ，２４Ｂの最大高さＨ１と保護膜２３の最大高さＨ２とが、Ｈ１＜Ｈ２となる条件を満たしている場合であっても、上記最大高さＨ２が基部２１の上面２１ａとコンデンサ本体１１の下面１１ａとの間の高さ方向Ｈにおける距離よりも小さい限りにおいては、保護膜２３および抵抗体２２がコンデンサ素子１０に物理的に干渉することがなくなり、複合電子部品１Ａの高さ方向Ｈにおける外形寸法が大型化することを抑制することができる。好ましくは、最大高さＨ２を、最大高さＨ１とコンデンサ素子１０Ａの下面１１ａ側に位置する第１および第２外部電極１４Ａ，１４Ｂの厚みとの和よりも小さくする。
また、図７(Ｂ)に示すように、本実施の形態に基づいた他の構成例に係る複合電子部品１Ａ’においては、抵抗体２２を保護膜で覆うことなく基部２１の上面２１ａ上において露出させる構成としている。
(第１変形例)
図８(Ａ)ないし図８(Ｃ)は、第１変形例に係る抵抗素子の上面図、断面図および下面図である。また、図９(Ａ)および図９(Ｂ)は、図８中に示すＩＸＡ−ＩＸＡ線およびＩＸＢ−ＩＸＢ線に沿った模式断面図である。以下、これら図８および図９を参照して、本実施の形態に基づいた第１変形例に係る抵抗素子２０Ａ１について説明する。
図８および図９に示すように、第１変形例に係る抵抗素子２０Ａ１は、上述した抵抗素子２０Ａと比較した場合に、基部２１の上面２１ａと基部２１の下面２１ｂとにおける各部のレイアウトが相違しており、これに伴って第１ないし第４接続導体の構成も異なるものとなっている。
具体的には、第３および第４上面導体２４Ｃ，２４Ｄは、長さ方向Ｌにおいて第１上面導体２４Ａと第２上面導体２４Ｂとの間に位置しているとともに、長さ方向Ｌにおいて互いに離隔している。ここで、第３および第４上面導体２４Ｃ，２４Ｄは、いずれも基部２１の上面２１ａに垂直な方向から見て、矩形状に構成されており、幅方向Ｗに沿って長く延びている。なお、第３および第４上面導体２４Ｃ，２４Ｄの幅方向Ｗにおける寸法は、第１および第２上面導体２４Ａ，２４Ｂと同じでもよいし、小さくてもよい。
抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａと第２上面導体２４Ｂとの間に位置しており、その長さ方向Ｌにおける一端が第３上面導体２４Ｃを覆っているとともにその長さ方向Ｌにおける他端が第４上面導体２４Ｄを覆っている。これにより、第３，第４上面導体２４Ｃ，２４Ｄが、抵抗体２２に接続されることになる。
ここで、本第１変形例においては、上述した本実施の形態の場合に比べて、基部２１の上面２１ａに垂直な方向から見た場合の抵抗体２２の面積をより大きく確保できるため、抵抗体２２の電気的な特性の調整の自由度がより高まることになる。
一方、第３および第４下面導体２５Ｃ，２５Ｄは、長さ方向Ｌにおいて第１下面導体２５Ａと第２下面導体２５Ｂとの間に位置しているとともに、幅方向Ｗにおいて互いに離隔している。
この場合、基部２１の上面２１ａに垂直な方向から見て、第３上面導体２４Ｃと第３下面導体２５Ｃとが必ずしも重なるとは限らず、また、第４上面導体２４Ｄと第４下面導体２５Ｄとが必ずしも重なるとは限らない。特に、上述したように、抵抗体２２の面積をより大きくするために、第３上面導体２４Ｃと第４上面導体２４Ｄとを長さ方向Ｌにおいて互いにより離れるように構成した場合には、これらのいずれもが基部２１の上面２１ａに垂直な方向から見た場合に重ならないレイアウトとなってしまう。
そのため、本第１変形例に係る抵抗素子２０Ａ１にあっては、第３および第４接続導体である第３および第４ビア導体２６Ｃ，２６Ｄを、それぞれ複数に分割してこれらを相互に接続することにより、上記レイアウトを実現可能にしている。
すなわち、本第１変形例に係る抵抗素子２０Ａ１にあっては、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続する第３ビア導体２６Ｃを、基部２１の内部において高さ方向Ｈと直交する方向に延びる内部接続導体２６Ｃ３と、内部接続導体２６Ｃ３に接続し、基部２１の上面２１ａと内部接続導体２６Ｃ３との間に位置しかつ高さ方向Ｈに延びる上側ビア導体２６Ｃ１と、内部接続導体２６Ｃ３に接続し、基部２１の下面２１ｂと内部接続導体２６Ｃ３との間に位置しかつ高さ方向Ｈに延びる下側ビア導体２６Ｃ２とによって構成している。ここで、基部２１の上面２１ａに垂直な方向から見て、上側ビア導体２６Ｃ１と下側ビア導体２６Ｃ２とは、少なくとも一部において重なっていないことになる。
このように構成することにより、基部２１の上面２１ａに垂直な方向から見て、第３上面導体２４Ｃと第３下面導体２５Ｃとが重ならないレイアウトである場合にも、これら第３上面導体２４Ｃと第３下面導体２５Ｃとを、上側ビア導体２６Ｃ１、下側ビア導体２６Ｃ２および内部接続導体２６Ｃ３を介して接続することが可能になる。
また、本第１変形例に係る抵抗素子２０Ａ１にあっては、第４上面導体２４Ｄと第４下面導体２５Ｄとを接続する第４ビア導体２６Ｄを、基部２１の内部において高さ方向Ｈと直交する方向に延びる内部接続導体２６Ｄ３と、内部接続導体２６Ｄ３に接続し、基部２１の上面２１ａと内部接続導体２６Ｄ３との間に位置しかつ高さ方向Ｈに延びる上側ビア導体２６Ｄ１と、内部接続導体２６Ｄ３に接続し、基部２１の下面２１ｂと内部接続導体２６Ｄ３との間に位置しかつ高さ方向Ｈに延びる下側ビア導体２６Ｄ２とによって構成している。ここで、基部２１の上面２１ａに垂直な方向から見て、上側ビア導体２６Ｄ１と下側ビア導体２６Ｄ２とは、少なくとも一部において重なっていないことになる。
このように構成することにより、基部２１の上面２１ａに垂直な方向から見て、第４上面導体２４Ｄと第４下面導体２５Ｄとが重ならないレイアウトである場合にも、これら第４上面導体２４Ｄと第４下面導体２５Ｄとを、上側ビア導体２６Ｄ１、下側ビア導体２６Ｄ２および内部接続導体２６Ｄ３を介して接続することが可能になる。
したがって、上記構成を採用することにより、第３および第４上面導体２４Ｃ，２４Ｄが並ぶ方向と、第３および第４下面導体２５Ｃ，２５Ｄが並ぶ方向とを容易に異ならせることが可能になる。
ただし、設計が許す限りにおいては、実装安定性の観点およびショート不良の発生の防止の観点から、基部の上面または下面に到達しかつ抵抗素子の外表面に露出することになるビア導体は、上面導体および下面導体と完全に重ならせることが好ましい。
なお、本第１変形例に係る抵抗素子２０Ａ１においても、第１ないし第４接続導体が、いずれも第１ないし第４ビア導体２６Ａ〜２６Ｄのみによって構成されている。
ここで、加工の容易化の観点から、基部２１に設ける第１ないし第４ビア導体２６Ａ〜２６Ｄは、基部２１の一対の長さ方向側面および一対の幅方向側面よりも所定距離(たとえば５０μｍ以上)離れていることが好ましく、また、第１ないし第４ビア導体２６Ａ〜２６Ｄの直径は、ある程度大きい(たとえば８０μｍ以上)であることが好ましい。その場合、本第１変形例の如くの構成を採用することにより、抵抗素子の大型化を最大限抑制することができる。
なお、上記においては、内部接続導体を用いて上側ビア導体と下側ビア導体とを接続した場合を例示したが、基部２１の上面２１ａに垂直な方向から見た場合に上側ビア導体と下側ビア導体とが重なるように配置できる場合には、内部接続導体を形成せずに上側ビア導体と下側ビア導体とを直接接続することとしてもよい。
(第２変形例)
図１０(Ａ)および図１０(Ｂ)は、第２変形例に係る複合電子部品の模式断面図である。以下、この図１０を参照して、本実施の形態に基づいた第２変形例に係る複合電子部品１Ａ１について説明する。
図１０に示すように、第２変形例に係る複合電子部品１Ａ１は、上述した複合電子部品１Ａと比較した場合に、異なる構成の抵抗素子２０Ａ２を備えている。抵抗素子２０Ａ２は、上述した抵抗素子２０Ａと比較した場合に、基部２１に設けられた抵抗体２２の位置が主として相違している。具体的には、抵抗体２２は、基部２１の下面に設けられており、長さ方向Ｌにおいて第１下面導体２５Ａと第２下面導体２５Ｂとの間に位置している。
ここで、上述した抵抗体２２は、その幅方向Ｗにおける一端が第３下面導体２５Ｃの一部を覆っているとともにその幅方向Ｗにおける他端が第４下面導体２５Ｄの一部を覆っている。これにより、第３および第４下面導体２５Ｃ，２５Ｄが、抵抗体２２に接続されることになる。
なお、本第２変形例に係る抵抗素子２０Ａ２には、上述した抵抗素子２０Ａが具備していた第３および第４上面導体２４Ｃ，２４Ｄならびに第３および第４ビア導体２６Ｃ，２６Ｄは設けられていないが、これが設けられていても特段問題はない。
このように構成した場合にも、上述した本実施の形態において説明した効果に準じた効果が得られることになり、低コストにかつ容易に所望の電気的な特性を有する抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを組み合わせることが可能になり、これによって複合電子部品自体の設計自由度が高くなるばかりでなく、当該複合電子部品が実装される配線基板における回路設計の設計自由度も高くすることが可能になる。
(第３変形例)
図１１(Ａ)および図１１(Ｂ)は、第３変形例に係る複合電子部品の模式断面図である。以下、この図１１を参照して、本実施の形態に基づいた第３変形例に係る複合電子部品１Ａ２について説明する。
図１１に示すように、第３変形例に係る複合電子部品１Ａ２は、上述した複合電子部品１Ａと比較した場合に、異なる構成の抵抗素子２０Ａ３を備えている。抵抗素子２０Ａ３は、上述した抵抗素子２０Ａと比較した場合に、基部２１に設けられた抵抗体２２の位置が主として相違している。具体的には、抵抗体２２は、基部２１の内部に埋設されており、長さ方向Ｌにおいて第１ビア導体２６Ａと第２ビア導体２６Ｂとの間に位置している。
これに伴い、基部２１の内部には、長さ方向において第１ビア導体２６Ａと第２ビア導体２６Ｂとの間に位置しかつ幅方向Ｗに沿って互いに離隔する第１および第２内部導体２８Ｃ，２８Ｄが設けられている。当該第１および第２内部導体２８Ｃ，２８Ｄは、基部２１の幅方向Ｗにおける両端部に配置されている。
ここで、上述した抵抗体２２は、その幅方向Ｗにおける一端が第１内部導体２８Ｃの一部を覆っているとともにその幅方向Ｗにおける他端が第２内部導体２８Ｄの一部を覆っている。これにより、第１および第２内部導体２８Ｃ，２８Ｄが、抵抗体２２に接続されることになる。
また、第３ビア導体２６Ｃは、基部２１の上面２１ａに垂直な方向から見て、第１内部導体２８Ｃおよび第３下面導体２５Ｃに重なっており、第１内部導体２８Ｃと第３下面導体２５Ｃとを接続している。第４ビア導体２６Ｄは、基部２１の上面２１ａに垂直な方向から見て、第２内部導体２８Ｄおよび第４下面導体２５Ｄに重なっており、第２内部導体２８Ｄと第４下面導体２５Ｄとを接続している。
なお、図１１に示すように、本第３変形例に係る抵抗素子２０Ａ３においては、上述した抵抗素子２０Ａが具備していた第３および第４上面導体２４Ｃ，２４Ｄが設けられる必要はない。
このように構成した場合にも、上述した本実施の形態において説明した効果に準じた効果が得られることになり、低コストにかつ容易に所望の電気的な特性を有する抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを組み合わせることが可能になり、これによって複合電子部品自体の設計自由度が高くなるばかりでなく、当該複合電子部品が実装される配線基板における回路設計の設計自由度も高くすることが可能になる。
(実施の形態２)
図１２は、本発明の実施の形態２における複合電子部品の概略斜視図である。図１３(Ａ)および図１３(Ｂ)は、図１２中に示すＸＩＩＩＡ−ＸＩＩＩＡ線およびＸＩＩＩＢ−ＸＩＩＩＢ線に沿った模式断面図である。図１４(Ａ)ないし図１４(Ｃ)は、図１２中に示す抵抗素子の上面図、断面図および下面図である。また、図１５は、図１２に示す複合電子部品の等価回路を示す図である。以下、これら図１２ないし図１５を参照して、本実施の形態における複合電子部品１Ｂについて説明する。
図１２ないし図１４に示すように、本実施の形態における複合電子部品１Ｂは、上述した複合電子部品１Ａと比較した場合に、異なる構成の抵抗素子２０Ｂを備えている。抵抗素子２０Ｂは、上述した抵抗素子２０Ａと比較した場合に、第４上面導体２４Ｄ、第４下面導体２５Ｄおよび第４ビア導体２６Ｄを具備していない点において主として相違している。本実施の形態においても、第１接続導体および第２接続導体の各々は、基部２１の内部に位置する導体のみで構成されている。第３接続導体は、基部２１の内部に位置する導体のみで構成されている。
具体的には、図１３および図１４に示すように、抵抗素子２０Ｂは、基部２１の上面２１ａのうちの長さ方向Ｌにおいて第１および第２上面導体２４Ａ，２４Ｂに挟まれた部分に、第３上面導体２４Ｃのみを有している。当該第３上面導体２４Ｃは、基部２１の上面２１ａに垂直な方向から見て、矩形状に構成されており、幅方向Ｗに沿って長く延びている。なお、第３上面導体２４Ｃの幅方向Ｗにおける寸法は、第１および第２上面導体２４Ａ，２４Ｂと同じでもよいし、小さくてもよい。
抵抗体２２は、長さ方向Ｌにおける一端が第１上面導体２４Ａの一部を覆っているとともに、その長さ方向Ｌにおける他端が第３上面導体２４Ｃの一部を覆っている。これにより、第１および第３上面導体２４Ａ，２４Ｃが、抵抗体２２に接続されることになる。
ここで、第３上面導体２４Ｃは、第１上面導体２４Ａよりも第２上面導体２４Ｂにより近い位置に設けられる。このように構成することにより、基部２１の上面２１ａに垂直な方向から見た場合の抵抗体２２の面積をより大きく確保できるため、抵抗体２２の電気的な特性の調整の自由度がより高まることになる。
一方、第３ビア導体２６Ｃは、長さ方向Ｌにおいて第１ビア導体２６Ａと第２ビア導体２６Ｂとの間に位置しており、第３下面導体２５Ｃは、長さ方向Ｌにおいて第１下面導体２５Ａと第２下面導体２５Ｂとの間に位置している。
ここで、本実施の形態においても、基部２１の上面２１ａに垂直な方向から見て、第３上面導体２４Ｃと第３下面導体２５Ｃとが必ずしも重なるとは限らない。特に、上述したように、抵抗体２２の面積をより大きくするために、第３上面導体２４Ｃを第２上面導体２４Ｂ側に寄せて配置させた場合には、第３上面導体２４Ｃと第３下面導体２５Ｃとが基部２１の上面２１ａに垂直な方向から見た場合に重ならないレイアウトとなってしまう。
そのため、本実施の形態における抵抗素子２０Ｂにおいては、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続する第３ビア導体２６Ｃを、相互に接続された上側ビア導体２６Ｃ１、下側ビア導体２６Ｃ２および内部接続導体２６Ｃ３によって構成している。このように構成することにより、第３上面導体２４Ｃと第３下面導体２５Ｃとが重ならないレイアウトである場合にも、これら第３上面導体２４Ｃと第３下面導体２５Ｃとを接続することが可能になる。
以上のように構成した場合には、抵抗素子２０Ｂに設けられた抵抗体２２は、抵抗素子２０Ｂの第１および第３上面導体２４Ａ，２４Ｃに電気的に接続されているため、当該第１および第３上面導体２４Ａ，２４Ｃのそれぞれに接続された第１および第３ビア導体２６Ａ，２６Ｃが、抵抗体２２の中継導体として機能することになり、第１および第３上面導体２４Ａ，２４Ｃと第１および第３下面導体２５Ａ，２５Ｃとが、それぞれ電気的に接続された状態となる。
したがって、抵抗素子２０Ａに設けられた第１および第３下面導体２５Ａ，２５Ｃが、抵抗素子２０Ｂの配線基板への接続端子である端子導体として機能することになる。
なお、この場合、第１上面導体２４Ａおよび第１ビア導体２６Ａは、コンデンサ素子１０の第１外部電極１４Ａの中継導体としても機能することになり、また、第１下面導体２５Ａは、コンデンサ素子１０の配線基板への接続端子である端子導体としても機能することになる。
これにより、本実施の形態における複合電子部品１Ｂは、配線基板への接続端子である端子導体を３つ有したものとなり、図１５に示す如くの等価回路を有することになる。
このように構成した場合にも、上述した実施の形態１において説明した効果に準じた効果が得られることになり、容易に所望の電気的な特性を有する抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを組み合わせることが可能になり、これによって複合電子部品自体の設計自由度が高くなるばかりでなく、当該複合電子部品が実装される配線基板における回路設計の設計自由度も高くすることが可能になる。
ここで、上記構成の複合電子部品１Ｂとした場合には、抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とが当該複合電子部品１Ｂの内部において電気的に並列に接続された状態とはならないため、回路設計の観点においてもその設計自由度が非常に高いものとなる。すなわち、当該複合電子部品１Ｂが実装される配線基板側においてこれら抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを電気的に接続することでこれらを直列にも並列にも接続することが可能である。したがって、様々な回路に対して適用が可能な複合電子部品とすることができる。
(実施の形態３)
図１６は、本発明の実施の形態３における複合電子部品の概略斜視図である。図１７(Ａ)および図１７(Ｂ)は、図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ線およびＸＶＩＩＢ−ＸＶＩＩＢ線に沿った模式断面図である。図１８(Ａ)および図１８(Ｂ)は、図１６中に示す抵抗素子の上面図および下面図である。また、図１９は、図１６に示す複合電子部品の等価回路を示す図である。以下、これら図１６ないし図１９を参照して、本実施の形態における複合電子部品１Ｃについて説明する。
図１６ないし図１８に示すように、本実施の形態における複合電子部品１Ｃは、上述した複合電子部品１Ａと比較した場合に、異なる構成の抵抗素子２０Ｃを備えている。抵抗素子２０Ｃは、上述した抵抗素子２０Ａと比較した場合に、第３および第４上面導体２４Ｃ，２４Ｄ、第３および第４下面導体２５Ｃ，２５Ｄ、および、第３および第４ビア導体２６Ｃ，２６Ｄを具備していない点において主として相違している。本実施の形態においても、第１接続導体および第２接続導体の各々は、基部２１の内部に位置する導体のみで構成されている。
具体的には、図１７および図１８に示すように、抵抗素子２０Ｃは、基部２１の上面２１ａのうちの長さ方向Ｌにおいて第１および第２上面導体２４Ａ，２４Ｂに挟まれた部分に、特に他の導体を有していない。また、抵抗素子２０Ｃは、基部２１の下面２１ｂのうちの長さ方向Ｌにおいて第１および第２下面導体２５Ａ，２５Ｂに挟まれた部分にも、特に他の導体を有していない。
抵抗体２２は、長さ方向Ｌにおける一端が第１上面導体２４Ａの一部を覆っているとともに、その長さ方向Ｌにおける他端が第２上面導体２４Ｂの一部を覆っている。これにより、第１および第２上面導体２４Ａ，２４Ｂが、抵抗体２２に接続されることになる。
このように構成した場合には、抵抗素子２０Ｃに設けられた抵抗体２２は、抵抗素子２０Ｃの第１および第２上面導体２４Ａ，２４Ｂに電気的に接続されているため、当該第１および第２上面導体２４Ａ，２４Ｂのそれぞれに接続された第１および第２ビア導体２６Ａ，２６Ｂが、抵抗体２２の中継導体として機能することになり、第１および第２上面導体２４Ａ，２４Ｂと第１および第２下面導体２５Ａ，２５Ｂとが、それぞれ電気的に接続された状態となる。
したがって、抵抗素子２０Ｃに設けられた第１および第２下面導体２５Ａ，２５Ｂが、抵抗素子２０Ｃの配線基板への接続端子である端子導体として機能することになる。
なお、この場合、第１および第２上面導体２４Ａ，２４Ｂ、ならびに、第１および第２ビア導体２６Ａ，２６Ｂは、コンデンサ素子１０の中継導体としても機能することになり、また、第１および第２下面導体２５Ａ，２５Ｂは、コンデンサ素子１０の配線基板への接続端子である端子導体としても機能することになる。
これにより、本実施の形態における複合電子部品１Ｃは、配線基板への接続端子である端子導体を２つ有したものとなり、図１９に示す如くの等価回路を有することになる。
このように構成した場合にも、上述した実施の形態１において説明した効果に準じた効果が得られることになり、容易に所望の電気的な特性を有する抵抗要素(Ｒ)とコンデンサ要素(Ｃ)とを組み合わせることが可能になり、これによって複合電子部品自体の設計自由度を高くすることが可能になる。
（実施の形態４）
図２０は、本発明の実施の形態４における複合電子部品の側面図である。図２１は、図２０の複合電子部品を矢印ＸＸＩ方向から見た図である。図２２は、図２０の複合電子部品を矢印ＸＸＩＩ方向から見た図である。図２３は、図２１の複合電子部品をＸＸＩＩＩ−ＸＸＩＩＩ線矢印方向から見た断面図である。図２４は、図２１の複合電子部品をＸＸＩＶ−ＸＸＩＶ線矢印方向から見た断面図である。図２５は、図２０の複合電子部品をＸＸＶ−ＸＸＶ線矢印方向から見た断面図である。図２６は、図２０の複合電子部品をＸＸＶＩ−ＸＸＶＩ線矢印方向から見た断面図である。図２７は、図２０の複合電子部品をＸＸＶＩＩ−ＸＸＶＩＩ線矢印方向から見た断面図である。
図２０〜２７に示すように、本発明の実施の形態４における複合電子部品１Ｄは、コンデンサ素子１０Ａと、抵抗素子２０Ｄとを備えている。本実施の形態においても、第１接続導体および第２接続導体の各々は、基部２１の内部に位置する導体のみで構成されている。第３接続導体および第４接続導体の各々は、基部２１の内部に位置する導体のみで構成されている。
コンデンサ素子１０Ａのコンデンサ本体１１は、積層された複数の内部電極層１３を含む。複数の内部電極層１３において、互いに隣接する１対の内部電極層１３のうちの一方は、第１外部電極１４Ａおよび第２外部電極１４Ｂのうちの一方に電気的に接続されている。上記１対の内部電極層１３のうちの他方は、第１外部電極１４Ａおよび第２外部電極１４Ｂのうちの他方に電気的に接続されている。複数の内部電極層１３の積層方向は、高さ方向Ｈと直交しており、幅方向Ｗと平行である。
上記のように、コンデンサ本体１１を製作する際には、導電性ペーストが印刷された複数のセラミックグリーンシートが積層され、この積層方向にプレスされる。プレスされて形成された積層体においては、内部電極層１３が位置する部分と内部電極層１３が位置しない部分とにおいて厚さが異なる。具体的には、内部電極層１３が位置する部分が、内部電極層１３が位置しない部分より厚くなる。
その結果、コンデンサ素子１０ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向と交差する面が、外側に凸状に湾曲している。すなわち、コンデンサ本体１１の一対の側面の各々は、高さ方向Ｈの中央部が端部より幅方向Ｗの外側に突出するように湾曲している。
本実施の形態においては、コンデンサ素子１０ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向に沿う面が、中央が凹むように湾曲している。すなわち、コンデンサ本体１１の一対の主面の各々は、幅方向Ｗの端部が中央部より高さ方向Ｈの外側に突出するように湾曲している。この凹みの深さは、５μｍ以下であることが好ましい。なお、コンデンサ素子１０ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向に沿う面が、平坦面であることがより好ましい。
複合電子部品１Ｄにおいては、第１上面導体２４Ａと第１外部電極１４Ａとは、第１接合部３１を介して互いに接続されている。第２上面導体２４Ｂと第２外部電極１４Ｂとは、第２接合部３２を介して互いに接続されている。すなわち、第１上面導体２４Ａと第１外部電極１４Ａとは、互いに直接接触していない。第２上面導体２４Ｂと第２外部電極１４Ｂとは、互いに直接接触していない。
第１接合部３１および第２接合部３２の各々の厚さは、１０μｍ以上であることが好ましい。コンデンサ本体１１の下面１１ａと抵抗素子２０Ｄとの間の高さ方向Ｈにおける最短距離が、２０μｍ以上であることが好ましい。
本実施の形態においては、第１接合部３１および第２接合部３２の各々は、導電性接合材で構成されている。導電性接合材は、主成分がＳｎ(錫)である。導電性接合材は、Ｓｂ(アンチモン)またはＡｕ(金)を含んでいてもよい。導電性接合材は、Ａｇ(銀)およびＣｕ(銅)を含まない。導電性接合材の融点は、２３７℃以上である。ただし、導電性接合材が用いられずに、第１接合部３１および第２接合部３２の各々が、第１および第２上面導体２４Ａ，２４Ｂまたは第１および第２外部電極１４Ａ，１４Ｂの表面に設けられたＳｎめっきの再溶融により形成されてもよい。
本実施の形態においては、基部２１の外周面と下面２１ｂとの間の稜部に、面取りが施されている。一方、基部２１の外周面と上面２１ａとの間の稜部には、面取りは施されていない。よって、基部２１の下面２１ｂの外周に、切欠部２１ｂｃが設けられている。図２０に示すように、基部２１の下面２１ｂの長さＬ２は、基部２１の上面２１ａの長さＬ１より短い。図２１に示すように、基部２１の下面２１ｂの幅Ｗ２は、基部２１の上面２１ａの幅Ｗ１より狭い。
基部２１の下面２１ｂ上において、第１下面導体２５Ａと第２下面導体２５Ｂと第３下面導体２５Ｃと第４下面導体２５Ｄとの互いの間を仕切るように、保護膜２９が設けられている。保護膜２９は、たとえばガラス材料や樹脂材料等からなる絶縁性の膜にて構成されている。
ここで、本実施の形態の抵抗素子２０Ｄの作製方法について説明する。図２８(Ａ)は、抵抗素子の各構成が形成された状態の基板を示す側面図である。図２８(Ｂ)は、レーザスクライブにより基板の一方の表面に溝を形成した状態を示す側面図である。図２８(Ｃ)は、基板を撓ませて溝から亀裂を伸展させて割断した状態を示す側面図である。
図２８(Ａ)に示すように、基部２１となる基板に、抵抗素子２０Ｄの基部２１以外の構成を設けることにより、複数の抵抗素子２０Ｄが一体化された集合体を作製する。次に、図２８(Ｂ)に示すように、基板の下面にのみレーザスクライブにより格子状に溝を形成する。この溝が、切欠部２１ｂｃとなる。次に、格子状の溝のうちの一方向に延びる複数の溝の各々に沿って基板を割断することにより、短冊状に基板を分割する。
次に、図２８(Ｃ)に示すように、格子状の溝のうちの他方向に延びる複数の溝の各々に沿って短冊状の基板を割断することにより、個片化する。上記のように抵抗素子２０Ｄを作製することにより、図２０〜２７に示すように、基部２１の下面２１ｂの外周にのみ切欠部２１ｂｃが設けられた複合電子部品１Ｄが得られる。
複合電子部品１Ｄにおいては、切欠部２１ｂｃが設けられていることにより、複合電子部品１Ｄの搬送中に複合電子部品１Ｄの基部２１が他の物品と接触または衝突した際に、基部２１に割れまたは欠けなどの損傷が生ずることを抑制できる。
基部２１の上面にはコンデンサ素子１０Ａが配置されているため、基部２１の上面の外周部は、複合電子部品１Ｄの搬送中に他の物品と接触または衝突しにくい。そのため、基部２１の上面の外周部に切欠部が設けられていなくてよく、これにより、切欠部２１ｂｃを基部２１の上面および下面２１ｂの両方の外周部に設ける場合に比較して、抵抗素子２０Ｄの製造コストを削減できる。なお、基部２１の上面の外周部が複合電子部品１Ｄの搬送中に他の物品と接触または衝突しにくくする観点から、抵抗素子２０Ｄの長さは、コンデンサ素子１０Ａの長さ以下であることが好ましく、抵抗素子２０Ｄの幅は、コンデンサ素子１０Ａの幅以下であることが好ましい。
また、レーザスクライブにより溝を形成することにより、第１ないし第４下面導体２５Ａ〜２５Ｄに対する基部２１の外形の位置精度を高くすることができる。これにより、複合電子部品１Ｄを配線基板に実装する際に、基部２１の下面２１ｂを認識して抵抗素子２０Ｄを配線基板上に搭載することによって、配線基板のランドに対して第１ないし第４下面導体２５Ａ〜２５Ｄを高精度に配置することができる。その結果、複合電子部品１Ｄの寸法を小さくすることが可能となる。
ここで、複合電子部品をマウンターにより吸着して配線基板上に搭載する工程について説明する。図２９は、内部電極層の積層方向が高さ方向と平行である複合電子部品をマウンターのノズルで吸着している状態を示す断面図である。図３０は、内部電極層の積層方向が高さ方向と直交している本実施の形態における複合電子部品をマウンターのノズルで吸着している状態を示す断面図である。
図２９に示すように、コンデンサ素子１０の複数の内部電極層１３の積層方向が高さ方向Ｈと平行であることにより、コンデンサ本体１１の一対の主面の各々が、幅方向Ｗの中央部が端部より高さ方向Ｈの外側に突出するように湾曲している場合、マウンターのノズル９０の先端とコンデンサ本体１１の主面との間に隙間が生じやすい。この隙間を、矢印９１で示すように空気が通り抜けることにより、マウンターの吸着力が低下する。この状態でマウンターが移動した場合、マウンターの動作から受ける加速度によって複合電子部品が振られて、図２９に示すように、複合電子部品が傾いた状態でマウンターに保持されることがある。このように保持された複合電子部品が配線基板上に搭載された場合、配線基板に対する複合電子部品の配置精度が低下するとともに、配線基板に対して複合電子部品が斜めに傾いて搭載される。
上記の現象は、コンデンサ素子１０を抵抗素子２０Ｄ上に搭載する際にも起こり得る。上記の現象がコンデンサ素子１０を抵抗素子２０Ｄ上に搭載する際に起きた場合、抵抗素子２０Ｄに対するコンデンサ素子１０の配置精度が低下するとともに、抵抗素子２０Ｄに対してコンデンサ素子１０が斜めに傾いて搭載される。
本実施の形態における複合電子部品１Ｄにおいては、図３０に示すように、コンデンサ素子１０Ａの複数の内部電極層１３の積層方向が高さ方向Ｈと直交していることにより、コンデンサ本体１１の一対の主面の各々は、幅方向Ｗの端部が中央部より高さ方向Ｈの外側に突出するように湾曲している。この場合、マウンターのノズル９０の先端とコンデンサ本体１１の主面とが密着しやすい。そのため、マウンターの吸着力が高く安定するとともに、複合電子部品を傾かせずに安定した姿勢で保持することができる。このように保持された複合電子部品１Ｄが配線基板上に搭載された場合、配線基板に対して複合電子部品１Ｄを高精度に配置できるとともに、配線基板に対して複合電子部品１Ｄを傾かせずに安定した姿勢で搭載することができる。
同様に、本実施の形態における複合電子部品１Ｄにおいては、コンデンサ素子１０Ａを抵抗素子２０Ｄ上に搭載する際、抵抗素子２０Ｄに対してコンデンサ素子１０Ａを高精度に配置できるとともに、抵抗素子２０Ｄに対してコンデンサ素子１０Ａを傾かせずに安定した姿勢で搭載することができる。
本実施の形態における複合電子部品１Ｄにおいては、抵抗素子２０Ｄの基部２１の外周面に導体が設けられていない。そのため、複合電子部品１Ｄを半田により配線基板に実装する際に、半田が基部２１の外周面上を流動することを抑制できる。その結果、複合電子部品１Ｄに隣接配置される電子部品と複合電子部品１Ｄとが、複合電子部品１Ｄを配線基板に実装するための半田によって短絡することを抑制できる。また、配線基板に実装される電子部品同士の間隔を狭くすることができ、ひいては、配線基板を小型化できる。
本実施の形態における複合電子部品１Ｄにおいては、第１接合部３１および第２接合部３２の各々を構成する導電性接合材の融点は、複合電子部品１Ｄを配線基板に実装するための半田の融点より高い。そのため、複合電子部品１Ｄを配線基板に実装する際に、第１接合部３１および第２接合部３２の各々は再溶融しにくい。その結果、抵抗素子２０Ｄとコンデンサ素子１０Ａとの位置ずれが生じにくく、複合電子部品１Ｄに隣接配置される電子部品と複合電子部品１Ｄとが、短絡することを抑制できる。また、半田フラッシュの発生を抑制できる。
半田フラッシュとは、半田によって互いに接合されている部品同士が樹脂により封止されている場合に、半田が溶融温度以上に再度加熱された際に溶融して膨張し、樹脂と部品との界面を半田が破壊しつつ進展する現象である。
本実施の形態における複合電子部品１Ｄにおいては、第１上面導体２４Ａと第１外部電極１４Ａとは、互いに直接接触しておらず、第２上面導体２４Ｂと第２外部電極１４Ｂとは、互いに直接接触していない。そのため、第１接合部３１および第２接合部３２の各々の厚さを確保することができる。その結果、第１接合部３１および第２接合部３２の各々において、導電性接合材のボイドの発生を抑制することができ、抵抗素子２０Ｄとコンデンサ素子１０Ａとの接合強度を安定して確保することができる。
また、コンデンサ本体１１の下面１１ａと抵抗素子２０Ｄとの間に、高さ方向Ｈの隙間を確保することができる。これにより、コンデンサ本体１１の下面１１ａと抵抗素子２０Ｄとの間の隙間に、洗浄液が入り込み易くなるため、フラックスの残渣を確実に除去することができる。また、抵抗素子２０Ｄとコンデンサ素子１０Ａとの接合を外観検査する際に、コンデンサ本体１１の下面１１ａと抵抗素子２０Ｄとの間に高さ方向Ｈの隙間があることにより、第１上面導体２４Ａと第１外部電極１４Ａとの接合、および、第２上面導体２４Ｂと第２外部電極１４Ｂとの接合を、容易に視認して判別することができる。
（実施の形態５）
以下、本発明の実施の形態５における複合電子部品について説明する。本実施の形態に係る複合電子部品１Ｅは、第１および第２外部電極の構成、並びに、第１および第２接合部の表面に樹脂膜が設けられている点が、実施の形態４における複合電子部品１Ｄと異なるため、実施の形態４における複合電子部品１Ｄと同様の構成については説明を繰り返さない。
図３１は、本発明の実施の形態５における複合電子部品の側面図である。図３２は、図３１の複合電子部品を矢印ＸＸＸＩＩ方向から見た図である。図３３は、図３１の複合電子部品を矢印ＸＸＸＩＩＩ方向から見た図である。
図３１〜３３に示すように、本発明の実施の形態５における複合電子部品１Ｅは、コンデンサ素子１０Ｂと、抵抗素子２０Ｄとを備えている。コンデンサ素子１０Ｂの第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々は、Ｓｎ(錫)めっき層１４１およびＳｎめっき層１４１に覆われ、ＳｎとＮｉ(ニッケル)との金属間化合物を含有するＳｎ−Ｎｉ層１４２を含む。
具体的には、第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々は、外側から順に、Ｓｎめっき層１４１、Ｓｎ−Ｎｉ層１４２および図示しないＮｉめっき層を含んでいる。Ｓｎ−Ｎｉ層１４２は、Ｓｎめっき層１４１のＳｎと、Ｎｉめっき層のＮｉとが合金化して形成されている。
第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々の少なくとも一部において、Ｓｎ−Ｎｉ層１４２が露出している。本実施の形態においては、第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々の角部および稜部において、Ｓｎ−Ｎｉ層１４２が露出している。露出したＳｎ−Ｎｉ層１４２の表面には、大気に触れることにより酸化被膜が形成されている。Ｓｎ−Ｎｉ層１４２の酸化被膜は、第１接合部３１および第２接合部３２を構成する材料が付着しにくい性質および電気絶縁性を有している。
Ｓｎ−Ｎｉ層１４２を露出させる方法としては、第１外部電極１４Ａ１および第２外部電極１４Ｂ１において、Ｓｎ−Ｎｉ層１４２を露出させない部分にマスキングする。マスキングされたコンデンサ素子１０Ｂを剥離液に浸漬する。剥離液としては、Ｓｎを選択的に溶解させるエンストリップ(登録商標)を用いることができる。
第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々において、Ｓｎ−Ｎｉ層１４２を露出させる部分は、角部および稜部に限られず、たとえば、コンデンサ本体１１の側面および上面を覆っている部分の全体でＳｎ−Ｎｉ層１４２が露出していてもよい。この場合、第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々において、コンデンサ本体１１の下面１１ａを覆っている部分の表面のみにＳｎめっき層１４１が位置している。
本発明の実施の形態５における複合電子部品１Ｅにおいては、第１接合部３１および第２接合部３２の各々において、コンデンサ素子１０Ｂおよび抵抗素子２０Ｄに亘って設けられた樹脂膜３１ｃ，３２ｃが表面の少なくとも一部を覆っている。本実施の形態においては、樹脂膜３１ｃは、第１接合部３１の表面全体を覆っている。樹脂膜３２ｃは、第２接合部３２の表面全体を覆っている。なお、樹脂膜３１ｃ，３２ｃが、コンデンサ素子１０Ｂと抵抗素子２０Ｄとの間の隙間を埋めていてもよい。
樹脂膜３１ｃ，３２ｃは、たとえば、硬化剤や無機フィラーなどを含有する、エポキシ樹脂やウレタン樹脂などで構成されている。樹脂膜３１ｃ，３２ｃの耐熱温度は、第１接合部３１および第２接合部３２を構成している材料の融点より高い。
コンデンサ素子１０Ｂと抵抗素子２０Ｄとを接合する際、Ｓｎめっき層１４１から溶融したＳｎが表面張力によってコンデンサ本体１１の端面上に流れ、コンデンサ素子１０Ｂの長さが長くなる現象が起きる。本発明の実施の形態５における複合電子部品１Ｅでは、第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々において、Ｓｎめっき層１４１の一部が除去されているため、上記のコンデンサ素子１０Ｂの長さが長くなる現象を生じにくくすることができる。
また、第１外部電極１４Ａ１および第２外部電極１４Ｂ１の各々の角部および稜部において、Ｓｎ−Ｎｉ層１４２が露出しているため、仮に、複合電子部品１Ｅの第１外部電極１４Ａ１および第２外部電極１４Ｂ１の少なくとも一方が、Ｓｎ−Ｎｉ層１４２が露出している位置で、隣接している電子部品と接触した場合に、この電子部品と複合電子部品１Ｅとが短絡することをＳｎ−Ｎｉ層１４２の電気絶縁性により抑制できる。
本発明の実施の形態５における複合電子部品１Ｅは、上記のように、コンデンサ素子１０Ｂの長さが長くなる現象を生じにくくすることができるとともに、隣接配置された電子部品との短絡の発生を抑制できるため、配線基板に電子部品を高密度実装することを可能とする。
本発明の実施の形態５における複合電子部品１Ｅにおいては、第１接合部３１および第２接合部３２の各々において、コンデンサ素子１０Ｂおよび抵抗素子２０Ｄに亘って樹脂膜３１ｃ，３２ｃが設けられている。これにより、コンデンサ素子１０Ｂと抵抗素子２０Ｄとの接合面積が大きくなり、その結果、コンデンサ素子１０Ｂと抵抗素子２０Ｄとの接合強度を高くすることができる。
また、樹脂膜３１ｃ，３２ｃの耐熱温度が、第１接合部３１および第２接合部３２を構成している材料の融点より高いため、複合電子部品１Ｅを配線基板に実装する際に、第１接合部３１および第２接合部３２の各々が再溶融した場合に、抵抗素子２０Ｄとコンデンサ素子１０Ｂとの位置ずれが生じにくくすることができる。
本実施の形態においては、樹脂膜３１ｃが第１接合部３１の表面全体を覆い、樹脂膜３２ｃが第２接合部３２の表面全体を覆っているため、第１接合部３１および第２接合部３２の各々が半田で構成されている場合には、再溶融した半田の流動を樹脂膜３１ｃ，３２ｃによって妨げることができ、半田フラッシュの発生を抑制できる。
（実施の形態６）
以下、本発明の実施の形態６における複合電子部品について説明する。本実施の形態に係る複合電子部品１Ｆは、第１および第２外部電極の幅がコンデンサ本体の幅より狭い点が、実施の形態４における複合電子部品１Ｄと異なるため、実施の形態４における複合電子部品１Ｄと同様の構成については説明を繰り返さない。
図３４は、本発明の実施の形態６における複合電子部品の側面図である。図３５は、図３４の複合電子部品を矢印ＸＸＸＶ方向から見た図である。図３６は、図３４の複合電子部品を矢印ＸＸＸＶＩ方向から見た図である。
図３４〜３６に示すように、本発明の実施の形態６における複合電子部品１Ｆは、コンデンサ素子１０Ｃと、抵抗素子２０Ｄとを備えている。コンデンサ素子１０Ｃの第１外部電極１４Ａ２および第２外部電極１４Ｂ２の各々の幅は、コンデンサ本体１１の幅より狭い。
第１外部電極１４Ａ２は、コンデンサ本体１１の一方の端面と、一対の主面のそれぞれ一部とに連なって設けられている。第２外部電極１４Ｂ２は、コンデンサ本体１１の他方の端面と、一対の主面のそれぞれ一部とに連なって設けられている。ただし、第１外部電極１４Ａ２および第２外部電極１４Ｂ２の配置は、上記に限られない。第１外部電極１４Ａ２は、コンデンサ本体１１の一方の端面と下面１１ａの一部とに連なって設けられていてもよいし、下面１１ａの一部のみに設けられていてもよい。第２外部電極１４Ｂ２は、コンデンサ本体１１の他方の端面と下面１１ａの一部とに連なって設けられていてもよいし、下面１１ａの一部のみに設けられていてもよい。
本発明の実施の形態６における複合電子部品１Ｆにおいては、第１外部電極１４Ａ２および第２外部電極１４Ｂ２の各々の幅が、コンデンサ本体１１の幅より狭いため、仮に、複合電子部品１Ｆが、コンデンサ素子１０Ｃにおいて第１外部電極１４Ａ２および第２外部電極１４Ｂ２が設けられていないコンデンサ本体１１の側面の位置で、隣接している電子部品と接触した場合に、この電子部品と複合電子部品１Ｆとが短絡することを抑制できる。
上記の実施の形態１〜６における複合電子部品１Ａ〜１Ｆにおいて、抵抗素子の幅を、コンデンサ素子の幅より広くしてもよい。また、抵抗素子の長さを、コンデンサ素子の長さより長くしてもよい。
図３７は、抵抗素子の幅がコンデンサ素子の幅より広く、かつ、抵抗素子の長さがコンデンサ素子の長さより長い状態の複合電子部品を示す斜視図である。図３８は、抵抗素子の幅がコンデンサ素子の幅より狭く、かつ、抵抗素子の長さがコンデンサ素子の長さより長い状態の複合電子部品を示す斜視図である。図３９は、抵抗素子の幅がコンデンサ素子の幅より広く、かつ、抵抗素子の長さがコンデンサ素子の長さより短い状態の複合電子部品を示す斜視図である。
上記の実施の形態１〜６における複合電子部品１Ａ〜１Ｆは、図３７に示すように、抵抗素子２０の幅Ｗｒがコンデンサ素子１０の幅Ｗｃより広く、かつ、抵抗素子２０の長さＬｒがコンデンサ素子１０の長さＬｃより長くてもよい。または、複合電子部品１Ａ〜１Ｆは、図３８に示すように、抵抗素子２０の幅Ｗｒがコンデンサ素子１０の幅Ｗｃより狭く、かつ、抵抗素子２０の長さＬｒがコンデンサ素子１０の長さＬｃより長くてもよい。または、複合電子部品１Ａ〜１Ｆは、図３９に示すように抵抗素子２０の幅Ｗｒがコンデンサ素子１０の幅Ｗｃより広く、かつ、抵抗素子２０の長さＬｒがコンデンサ素子１０の長さＬｃより短くてもよい。
図４０は、抵抗素子の幅がコンデンサ素子の幅と等しい複合電子部品が配線基板に傾いて実装された状態を示す側面図である。図４１は、抵抗素子の幅がコンデンサ素子の幅より広い複合電子部品が配線基板に傾いて実装された状態を示す側面図である。
図４０に示すように、抵抗素子２０の幅Ｗｒがコンデンサ素子１０の幅Ｗｃ以下である場合、長さ方向Ｌから見て、複合電子部品が配線基板１００に傾いて実装された状態において、コンデンサ素子１０が抵抗素子２０が幅方向Ｗにて位置している領域からはみ出るため、隣接配置された電子部品とコンデンサ素子１０とが接触して短絡する可能性がある。
図４１に示すように、抵抗素子２０の幅Ｗｒがコンデンサ素子１０の幅Ｗｃより広い場合、長さ方向Ｌから見て、複合電子部品が配線基板１００に傾いて実装された状態においても、コンデンサ素子１０が抵抗素子２０が幅方向Ｗにて位置している領域からはみ出しにくくなるため、隣接配置された電子部品とコンデンサ素子１０とが接触して短絡する可能性を低減できる。
同様に、抵抗素子２０の長さＬｒがコンデンサ素子１０の長さＬｃ以下である場合、幅方向Ｗから見て、複合電子部品が配線基板１００に傾いて実装された状態において、コンデンサ素子１０が抵抗素子２０が長さ方向Ｌにて位置している領域からはみ出るため、隣接配置された電子部品とコンデンサ素子１０とが接触して短絡する可能性がある。
抵抗素子２０の長さＬｒがコンデンサ素子１０の長さＬｃより長い場合、幅方向Ｗから見て、複合電子部品が配線基板１００に傾いて実装された状態においても、コンデンサ素子１０が抵抗素子２０が長さ方向Ｌにて位置している領域からはみ出しにくくなるため、隣接配置された電子部品とコンデンサ素子１０とが接触して短絡する可能性を低減できる。
よって、抵抗素子２０の幅Ｗｒをコンデンサ素子１０の幅Ｗｃより広くする、または、抵抗素子２０の長さＬｒをコンデンサ素子１０の長さＬｃより長くすることにより、配線基板１００に実装される電子部品同士の間隔を狭くすることができ、ひいては、配線基板１００を小型化できる。
また、上述した本発明の実施の形態およびその変形例においては、複合電子部品に組み込むコンデンサ素子として、積層セラミックコンデンサを用いた場合を例示して説明を行なったが、積層セラミックコンデンサに代えて他の種類のコンデンサ素子を複合電子部品に組み込むこととしてもよい。
また、上述した本発明の実施の形態およびその変形例においては、抵抗素子に実装される電子部品として積層セラミックコンデンサを例示して説明を行なったが、抵抗素子に実装される電子部品としては、積層セラミックコンデンサ以外のコンデンサ素子であってもよし、インダクタ素子、サーミスタ素子、圧電素子等、他の電子部品であってもよい。ここで、インダクタ素子は、上述した積層セラミックコンデンサと比較した場合に、コイル状の導体層が内部電極層に代えて本体に備えられているとともに、当該コイル状の導体層の一対の外部端子が一対の外部電極に代えて本体の表面に設けられてなるものである。
さらには、上述した本発明の実施の形態およびその変形例において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて、当然に相互にその組み合わせが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１Ａ，１Ａ’，１Ａ１，１Ａ２，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 複合電子部品、１０，１０Ａ，１０Ｂ，１０Ｃ コンデンサ素子、１１ コンデンサ本体、１１ａ 下面、１２ 誘電体層、１３ 内部電極層、１４Ａ，１４Ａ１，１４Ａ２ 第１外部電極、１４Ｂ，１４Ｂ１，１４Ｂ２ 第２外部電極、２０Ａ，２０Ａ’，２０Ａ１〜２０Ａ３，２０Ｂ，２０Ｃ，２０Ｄ 抵抗素子、２１ 基部、２１ａ 上面、２１ｂ 下面、２１ｂｃ 切欠部、２２ 抵抗体、２３，２９ 保護膜、２４Ａ 第１上面導体、２４Ｂ 第２上面導体、２４Ｃ 第３上面導体、２４Ｄ 第４上面導体、２５Ａ 第１下面導体、２５Ｂ 第２下面導体、２５Ｃ 第３下面導体、２５Ｄ 第４下面導体、２６Ａ 第１ビア導体、２６Ｂ 第２ビア導体、２６Ｃ 第３ビア導体、２６Ｃ１ 上側ビア導体、２６Ｃ２ 下側ビア導体、２６Ｃ３ 内部接続導体、２６Ｄ 第４ビア導体、２６Ｄ１ 上側ビア導体、２６Ｄ２ 下側ビア導体、２６Ｄ３ 内部接続導体、２８Ｃ 第１内部導体、２８Ｄ 第２内部導体、３１ 第１接合部、３２ 第２接合部、３１ｃ，３２ｃ 樹脂膜、９０ ノズル、１００ 配線基板、１００ａ 主面、１０１Ａ 第１ランド、１０１Ｂ 第２ランド、１０１Ｃ 第３ランド、１０１Ｄ 第４ランド、１１１ 実装用第１接合部、１１２ 実装用第２接合部、１１３ 実装用第３接合部、１１４ 実装用第４接合部、１４１ Ｓｎめっき層、１４２ Ｓｎ−Ｎｉ層。
したがって、本実施の形態における複合電子部品１Ａとすることにより、基部２１の上面２１ａを基準とした第１および第２上面導体２４Ａ，２４Ｂの最大高さＨ１と保護膜２３の最大高さＨ２とが、Ｈ１＜Ｈ２となる条件を満たしている場合であっても、上記最大高さＨ２が基部２１の上面２１ａとコンデンサ本体１１の下面１１ａとの間の高さ方向Ｈにおける距離よりも小さい限りにおいては、保護膜２３および抵抗体２２がコンデンサ素子１０に物理的に干渉することがなくなり、複合電子部品１Ａの高さ方向Ｈにおける外形寸法が大型化することを抑制することができる。好ましくは、最大高さＨ２を、最大高さＨ１とコンデンサ素子１０の下面１１ａ側に位置する第１および第２外部電極１４Ａ，１４Ｂの厚みとの和よりも小さくする。
その結果、コンデンサ素子１０Ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向と交差する面が、外側に凸状に湾曲している。すなわち、コンデンサ本体１１の一対の側面の各々は、高さ方向Ｈの中央部が端部より幅方向Ｗの外側に突出するように湾曲している。
本実施の形態においては、コンデンサ素子１０Ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向に沿う面が、中央が凹むように湾曲している。すなわち、コンデンサ本体１１の一対の主面の各々は、幅方向Ｗの端部が中央部より高さ方向Ｈの外側に突出するように湾曲している。この凹みの深さは、５μｍ以下であることが好ましい。なお、コンデンサ素子１０Ａは、長さ方向Ｌから見て、複数の内部電極層１３の積層方向に沿う面が、平坦面であることがより好ましい。

Claims (43)

  1. 抵抗素子と、
    高さ方向において前記抵抗素子に実装されたコンデンサ素子と、を備え、
    前記抵抗素子は、
    前記高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部に設けられた抵抗体と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、を含み、
    前記コンデンサ素子は、
    前記高さ方向と交差する下面を有するコンデンサ本体と、
    前記コンデンサ本体の外表面に設けられ、前記長さ方向において互いに離隔する第１外部電極および第２外部電極と、を含み、
    前記基部の前記上面と前記コンデンサ本体の前記下面とが前記高さ方向において対向し、かつ、前記第１上面導体と前記第１外部電極とが電気的に接続されているとともに、前記第２上面導体と前記第２外部電極とが電気的に接続されており、
    前記第１接続導体および前記第２接続導体の各々は、前記基部の内部に位置する導体のみで構成されている、複合電子部品。
  2. 前記抵抗体は、前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置し、
    前記抵抗素子は、さらに、
    前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置しかつ互いに離隔する第３上面導体および第４上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、を含み、
    前記第３上面導体および前記第４上面導体が、前記抵抗体に接続されており、
    前記第３接続導体および前記第４接続導体の各々は、前記基部の内部に位置する導体のみで構成されている、請求項１に記載の複合電子部品。
  3. 前記第３上面導体および前記第４上面導体が、前記高さ方向および前記長さ方向に直交する幅方向において互いに離隔している、請求項２に記載の複合電子部品。
  4. 前記第３上面導体および前記第４上面導体が、前記長さ方向において互いに離隔している、請求項２に記載の複合電子部品。
  5. 前記第３接続導体および前記第４接続導体の少なくとも一方が、前記基部の内部において前記高さ方向と直交する方向に延びる内部接続導体と、前記内部接続導体に接続し、前記基部の前記上面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる上側ビア導体と、前記内部接続導体に接続し、前記基部の前記下面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる下側ビア導体と、を有し、
    前記高さ方向に沿って見て、前記上側ビア導体と前記下側ビア導体とが、少なくとも一部において重なっていない、請求項２から４のいずれかに記載の複合電子部品。
  6. 前記抵抗体は、前記基部の前記上面に設けられ、
    前記抵抗素子は、さらに、
    前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置する第３上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、を含み、
    前記第１上面導体および前記第３上面導体が、前記抵抗体に接続されており、
    前記第３接続導体は、前記基部の内部に位置する導体のみで構成されている、請求項１に記載の複合電子部品。
  7. 前記第３接続導体が、前記基部の内部において前記高さ方向と直交する方向に延びる内部接続導体と、前記内部接続導体に接続し、前記基部の前記上面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる上側ビア導体と、前記内部接続導体に接続し、前記基部の前記下面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる下側ビア導体と、を有し、
    前記高さ方向に沿って見て、前記上側ビア導体と前記下側ビア導体とが、少なくとも一部において重なっていない、請求項６に記載の複合電子部品。
  8. 前記抵抗体は、前記基部の前記上面に設けられ、
    前記第１上面導体および前記第２上面導体が、前記抵抗体に接続されている、請求項１に記載の複合電子部品。
  9. 前記抵抗素子は、さらに、前記抵抗体を覆う保護膜を含んでいる、請求項２から８のいずれかに記載の複合電子部品。
  10. 前記基部の前記上面を基準として、前記保護膜の最大高さが、前記第１上面導体および前記第２上面導体の最大高さのいずれよりも大きい、請求項９に記載の複合電子部品。
  11. 前記抵抗体は、前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置し、
    前記抵抗素子は、さらに、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体を含み、
    前記第３下面導体および前記第４下面導体が、前記抵抗体に接続されている、請求項１に記載の複合電子部品。
  12. 前記第３下面導体および前記第４下面導体が、前記高さ方向および前記長さ方向に直交する幅方向において互いに離隔している、請求項１１に記載の複合電子部品。
  13. 前記抵抗体は、前記基部の前記下面に設けられ、
    前記抵抗素子は、さらに、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置する第３下面導体を含み、
    前記第１下面導体および前記第３下面導体が、前記抵抗体に接続されている、請求項１に記載の複合電子部品。
  14. 前記抵抗体は、前記基部の前記下面に設けられ、
    前記第１下面導体および前記第２下面導体が、前記抵抗体に接続されている、請求項１に記載の複合電子部品。
  15. 前記抵抗素子は、さらに、前記抵抗体を覆う保護膜を含んでいる、請求項１１から１４のいずれかに記載の複合電子部品。
  16. 前記コンデンサ本体は、積層された複数の内部電極層を含み、
    前記複数の内部電極層において、互いに隣接する１対の内部電極層のうちの一方は、前記第１外部電極および前記第２外部電極のうちの一方に電気的に接続されており、前記１対の内部電極層のうちの他方は、前記第１外部電極および前記第２外部電極のうちの他方に電気的に接続されており、
    前記複数の内部電極層の積層方向は、前記高さ方向と直交している、請求項１から１５のいずれかに記載の複合電子部品。
  17. 前記第１上面導体と前記第１外部電極とは、第１接合部を介して互いに接続され、
    前記第２上面導体と前記第２外部電極とは、第２接合部を介して互いに接続され、
    前記第１接合部および前記第２接合部の各々は、導電性接合材で構成されている、請求項１から１６のいずれかに記載の複合電子部品。
  18. 前記導電性接合材は、Ｓｎ(錫)およびＳｂ(アンチモン)、または、Ｓｎ(錫)およびＡｕ(金)を含む、請求項１７に記載の複合電子部品。
  19. 前記導電性接合材は、Ａｇ(銀)およびＣｕ(銅)を含まない、請求項１７または１８に記載の複合電子部品。
  20. 前記導電性接合材の融点が、２３７℃以上である、請求項１７から１９のいずれかに記載の複合電子部品。
  21. 前記コンデンサ素子および前記抵抗素子に亘って設けられた樹脂膜が、前記第１接合部および前記第２接合部の各々の表面の少なくとも一部を覆っている、請求項１７から２０のいずれかに記載の複合電子部品。
  22. 前記樹脂膜が、前記第１接合部および前記第２接合部の各々の表面全体を覆っている、請求項２１に記載の複合電子部品。
  23. 前記第１外部電極および前記第２外部電極の各々は、Ｓｎ(錫)めっき層および該Ｓｎめっき層に覆われ、ＳｎとＮｉ(ニッケル)との金属間化合物を含有するＳｎ−Ｎｉ層を含み、
    前記第１外部電極および前記第２外部電極の各々の少なくとも一部において、前記Ｓｎ−Ｎｉ層が露出している、請求項１から２２のいずれかに記載の複合電子部品。
  24. 前記第１外部電極および前記第２外部電極の各々の角部および稜部において、前記Ｓｎ−Ｎｉ層が露出している、請求項２３に記載の複合電子部品。
  25. 前記第１外部電極および前記第２外部電極の各々の幅は、前記コンデンサ本体の幅より狭い、請求項１から２４のいずれかに記載の複合電子部品。
  26. 前記抵抗素子の幅は、前記コンデンサ素子の幅より広い、請求項１から２５のいずれかに記載の複合電子部品。
  27. 前記抵抗素子の長さは、前記コンデンサ素子の長さより長い、請求項１から２６のいずれかに記載の複合電子部品。
  28. 前記基部の前記下面の幅は、前記基部の前記上面の幅より狭い、請求項１から２７のいずれかに記載の複合電子部品。
  29. 前記基部の前記下面の長さは、前記基部の前記上面の長さより短い、請求項１から２８のいずれかに記載の複合電子部品。
  30. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部に設けられた抵抗体と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、
    前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置しかつ互いに離隔する第３上面導体および第４上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、を備え、
    前記抵抗体は、前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置し、
    前記第３上面導体および前記第４上面導体が、前記抵抗体に接続されており、
    前記第１接続導体および前記第２接続導体の各々は、前記基部の内部に位置する導体のみで構成されており、
    前記第３接続導体および前記第４接続導体の各々は、前記基部の内部に位置する導体のみで構成されている、抵抗素子。
  31. 前記第３上面導体および前記第４上面導体が、前記高さ方向および前記長さ方向に直交する幅方向において互いに離隔している、請求項３０に記載の抵抗素子。
  32. 前記第３上面導体および前記第４上面導体が、前記長さ方向において互いに離隔している、請求項３０に記載の抵抗素子。
  33. 前記第３接続導体および前記第４接続導体の少なくとも一方が、前記基部の内部において前記高さ方向と直交する方向に延びる内部接続導体と、前記内部接続導体に接続し、前記基部の前記上面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる上側ビア導体と、前記内部接続導体に接続し、前記基部の前記下面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる下側ビア導体と、を有し、
    前記高さ方向に沿って見て、前記上側ビア導体と前記下側ビア導体とが、少なくとも一部において重なっていない、請求項３０から３２のいずれかに記載の抵抗素子。
  34. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部に設けられた抵抗体と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、
    前記基部の前記上面に設けられ、前記長さ方向において前記第１上面導体と前記第２上面導体との間に位置する第３上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、を備え、
    前記抵抗体は、前記基部の前記上面に設けられ、
    前記第１上面導体および前記第３上面導体が、前記抵抗体に接続されており、
    前記第１接続導体および前記第２接続導体の各々は、前記基部の内部に位置する構成されており、
    前記第３接続導体は、前記基部の内部に位置する導体のみで構成されている、抵抗素子。
  35. 前記第３接続導体が、前記基部の内部において前記高さ方向と直交する方向に延びる内部接続導体と、前記内部接続導体に接続し、前記基部の前記上面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる上側ビア導体と、前記内部接続導体に接続し、前記基部の前記下面と前記内部接続導体との間に位置しかつ前記高さ方向に延びる下側ビア導体と、を有し、
    前記高さ方向に沿って見て、前記上側ビア導体と前記下側ビア導体とが、少なくとも一部において重なっていない、請求項３４に記載の抵抗素子。
  36. 前記抵抗体を覆う保護膜をさらに備えた、請求項３０から３５のいずれかに記載の抵抗素子。
  37. 前記基部の前記上面を基準として、前記保護膜の最大高さが、前記第１上面導体および前記第２上面導体の最大高さのいずれよりも大きい、請求項３６に記載の抵抗素子。
  38. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部に設けられた抵抗体と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置しかつ互いに離隔する第３下面導体および第４下面導体と、を備え、
    前記抵抗体は、前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置し、
    前記第３下面導体および前記第４下面導体が、前記抵抗体に接続されており、
    前記第１接続導体および前記第２接続導体の各々は、前記基部の内部に位置する導体のみで構成されている、抵抗素子。
  39. 前記第３下面導体および前記第４下面導体が、前記高さ方向および前記長さ方向に直交する幅方向において互いに離隔している、請求項３８に記載の抵抗素子。
  40. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部に設けられた抵抗体と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、
    前記基部の前記下面に設けられ、前記長さ方向において前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、を備え、
    前記抵抗体は、前記基部の前記下面に設けられ、
    前記第１下面導体および前記第３下面導体が、前記抵抗体に接続されており、
    前記第１接続導体および前記第２接続導体の各々は、前記基部の内部に位置する導体のみで構成されている、抵抗素子。
  41. 前記抵抗体を覆う保護膜をさらに備えた、請求項３８から４０のいずれかに記載の抵抗素子。
  42. 前記基部の前記下面の幅は、前記基部の前記上面の幅より狭い、請求項３０から４１のいずれかに記載の抵抗素子。
  43. 前記基部の前記下面の長さは、前記基部の前記上面の長さより短い、請求項３０から４２のいずれかに記載の抵抗素子。
JP2016176991A 2016-09-09 2016-09-09 複合電子部品および抵抗素子 Active JP6743602B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016176991A JP6743602B2 (ja) 2016-09-09 2016-09-09 複合電子部品および抵抗素子
KR1020170113249A KR102021296B1 (ko) 2016-09-09 2017-09-05 복합 전자부품 및 저항 소자
CN201710804744.2A CN107808726B (zh) 2016-09-09 2017-09-07 复合电子部件以及电阻元件
US15/697,509 US10418183B2 (en) 2016-09-09 2017-09-07 Composite electronic component and resistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016176991A JP6743602B2 (ja) 2016-09-09 2016-09-09 複合電子部品および抵抗素子

Publications (2)

Publication Number Publication Date
JP2018041929A true JP2018041929A (ja) 2018-03-15
JP6743602B2 JP6743602B2 (ja) 2020-08-19

Family

ID=61560874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016176991A Active JP6743602B2 (ja) 2016-09-09 2016-09-09 複合電子部品および抵抗素子

Country Status (4)

Country Link
US (1) US10418183B2 (ja)
JP (1) JP6743602B2 (ja)
KR (1) KR102021296B1 (ja)
CN (1) CN107808726B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
JP6747202B2 (ja) * 2016-09-09 2020-08-26 株式会社村田製作所 複合電子部品
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102319605B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
JP2021174863A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
FR3110284B1 (fr) * 2020-05-14 2023-01-13 Commissariat Energie Atomique Dispositif de détection utilisant une transduction piézorésistive
KR20220084658A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 전자 부품
US11837415B2 (en) 2021-01-15 2023-12-05 KYOCERA AVX Components Corpration Solid electrolytic capacitor
JP2022183971A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220492A (ja) * 1982-06-16 1983-12-22 松下電器産業株式会社 複合回路装置
JP2003051424A (ja) * 2001-08-06 2003-02-21 Tdk Corp 積層チップ型電子部品
JP2004193429A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 熱電モジュールの製造方法
JP2014187315A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品
JP3201107U (ja) * 2015-06-02 2015-11-19 國巨股▲ふん▼有限公司 積層型受動素子パッケージ
WO2016006392A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
WO2016098702A1 (ja) * 2014-12-19 2016-06-23 京セラ株式会社 積層型コンデンサおよび実装構造体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283301A (ja) * 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
JP3671436B2 (ja) * 1994-08-22 2005-07-13 ソニー株式会社 角形チップ部品
JP3341534B2 (ja) * 1995-05-31 2002-11-05 松下電器産業株式会社 チップ型電子部品およびその製造方法
JP2000164456A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 電子部品
JP2001338838A (ja) 2000-05-26 2001-12-07 Sharp Corp 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器
KR20100048044A (ko) * 2008-10-30 2010-05-11 조인셋 주식회사 표면 실장 가능한 복합 세라믹 칩 부품
JP5664574B2 (ja) * 2011-03-18 2015-02-04 株式会社村田製作所 積層セラミックコンデンサ
EP2578628A1 (en) * 2011-10-07 2013-04-10 Basell Poliolefine Italia S.r.l. Propylene Polymer Compositions
JP6172789B2 (ja) * 2013-03-08 2017-08-02 国立大学法人京都大学 レーザ装置
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
KR102070233B1 (ko) 2014-11-10 2020-01-28 삼성전기주식회사 복합 전자부품, 그 실장 기판 및 포장체
KR102139763B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP6503943B2 (ja) 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220492A (ja) * 1982-06-16 1983-12-22 松下電器産業株式会社 複合回路装置
JP2003051424A (ja) * 2001-08-06 2003-02-21 Tdk Corp 積層チップ型電子部品
JP2004193429A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 熱電モジュールの製造方法
JP2014187315A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品
WO2016006392A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
WO2016098702A1 (ja) * 2014-12-19 2016-06-23 京セラ株式会社 積層型コンデンサおよび実装構造体
JP3201107U (ja) * 2015-06-02 2015-11-19 國巨股▲ふん▼有限公司 積層型受動素子パッケージ

Also Published As

Publication number Publication date
KR102021296B1 (ko) 2019-09-16
US10418183B2 (en) 2019-09-17
CN107808726A (zh) 2018-03-16
CN107808726B (zh) 2020-03-24
JP6743602B2 (ja) 2020-08-19
KR20180028941A (ko) 2018-03-19
US20180075975A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
JP6743602B2 (ja) 複合電子部品および抵抗素子
JP6554833B2 (ja) 複合電子部品および抵抗素子
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
KR101900375B1 (ko) 복합 전자 부품
KR101911310B1 (ko) 복합 전자부품 및 저항 소자
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
JP6696121B2 (ja) 複合電子部品および抵抗素子
KR102041097B1 (ko) 복합 전자부품 및 저항 소자
US9967980B2 (en) Electronic component, mounted electronic component, and method for mounting electronic component
JP6503943B2 (ja) 複合電子部品および抵抗素子
KR101815442B1 (ko) 복합 전자 부품 및 저항 소자
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
KR101973368B1 (ko) 저항 소자용 집합 기판
JP6984688B2 (ja) 複合電子部品
JP2018041931A (ja) 複合電子部品
JP2016195236A (ja) コンデンサ素子、およびそれを含む複合電子部品
JP6728697B2 (ja) 複合電子部品およびこれを備えた実装体
JP2005285993A (ja) 表面実装型多連コンデンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200713

R150 Certificate of patent or registration of utility model

Ref document number: 6743602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150