KR102021296B1 - 복합 전자부품 및 저항 소자 - Google Patents

복합 전자부품 및 저항 소자 Download PDF

Info

Publication number
KR102021296B1
KR102021296B1 KR1020170113249A KR20170113249A KR102021296B1 KR 102021296 B1 KR102021296 B1 KR 102021296B1 KR 1020170113249 A KR1020170113249 A KR 1020170113249A KR 20170113249 A KR20170113249 A KR 20170113249A KR 102021296 B1 KR102021296 B1 KR 102021296B1
Authority
KR
South Korea
Prior art keywords
conductor
base portion
resistor
electronic component
longitudinal direction
Prior art date
Application number
KR1020170113249A
Other languages
English (en)
Other versions
KR20180028941A (ko
Inventor
카즈오 핫토리
이사무 후지모토
신이치로 쿠로이와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180028941A publication Critical patent/KR20180028941A/ko
Application granted granted Critical
Publication of KR102021296B1 publication Critical patent/KR102021296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

복합 전자부품은, 높이 방향에서 겹쳐진 콘덴서 소자 및 저항 소자를 포함한다. 콘덴서 소자는, 콘덴서 본체와 제1 및 제2 외부전극을 포함한다. 저항 소자는, 베이스부와 저항체와 제1 및 제2 상면 도체, 제1 및 제2 하면 도체, 제1 접속 도체, 및 제2 접속 도체를 포함한다. 저항 소자의 베이스부의 상면은, 콘덴서 소자의 콘덴서 본체의 하면과 대향하고, 제1 상면 도체와 제1 외부전극이 전기적으로 접속되며, 제2 상면 도체와 제2 외부전극이 전기적으로 접속된다.

Description

복합 전자부품 및 저항 소자{COMPOSITE ELECTRONIC COMPONENT AND RESISTOR DEVICE}
본 발명은, 저항 소자와 콘덴서 소자를 포함한 복합 전자부품 및 이것에 구비되는 복합 전자부품용 저항 소자에 관한 것이다.
종래, 배선 기판에 대한 전자부품의 고집적화의 관점에서, 저항 요소(R)와 콘덴서 요소(C)를 함께 포함한 복합 전자부품으로서, 각종의 것이 제안되고 있다.
예를 들면, 일본 공개특허공보 2001-338838호에는, 칩형 콘덴서의 콘덴서 본체의 외표면에 저항체를 마련하고, 해당 저항체를 콘덴서 본체의 외표면에 마련된 한 쌍의 외부전극에 접속함으로써, 저항 요소와 콘덴서 요소가 전기적으로 접속된 복합 전자부품이 개시되어 있다.
또한, 일본 공개특허공보 평6-283301호에는, 칩형 저항, 칩형 서미스터, 칩형 콘덴서 및 칩형 배리스터 등의 군으로부터 선택된 2종 이상의 동일한 형태이면서 동일한 치수의 직방체 형상의 칩형 소자를 이들의 두께 방향에서 서로 겹치고, 이들에 마련된 단자전극을 또한 일괄하여 리드 프레임으로 덮음으로써 일체화하여 이루어지는 복합 전자부품이 개시되어 있다.
그러나, 상기 특허문헌 1에 개시된 복합 전자부품은, 콘덴서 본체의 표면에 직접적으로 저항체를 형성하는 것이기 때문에, 제조 시의 가공의 난이도가 높을 뿐만 아니라, 저항체의 전기적인 특성이, 콘덴서 본체의 크기나 콘덴서 본체에 마련되는 한 쌍의 외부전극의 형상이나 크기 등의 제약을 받게 되어, 복합 전자부품으로서의 설계 자유도가 극단적으로 낮아지는 문제가 있다.
또한, 상기 특허문헌 2에 개시된 복합 전자부품은, 복합화하는 각종의 칩형 소자를 동일한 형태이면서 동일한 치수의 직방체 형상으로 제작하는 것이 필요하기 때문에, 각각의 칩형 소자의 전기적인 특성이 역시 이것에 기초하여 상당한 정도로 제약을 받게 되어, 복합 전자부품으로서의 설계 자유도가 낮아지게 되는 문제가 있다.
또한, 상기 특허문헌 1 및 2에 개시된 복합 전자부품은, 모두 그 구조상, 저항 요소(R)와 콘덴서 요소(C)가 전기적으로 병렬로 접속된 구성으로 한정되는 것이기 때문에, 회로 설계의 관점에서도 그 설계 자유도가 크게 제한되게 되어, 이들 복합 전자부품의 이용은, 필연적으로 특정의 회로에 한정되게 된다.
본 발명의 주된 목적은, 용이하게 원하는 전기적인 특성을 가지는 저항 요소와 콘덴서 요소를 조합할 수 있고, 이로써 설계 자유도가 높아진 복합 전자부품 및 이것에 구비되는 저항 소자를 제공하는 것이다.
본 발명에 기초하는 복합 전자부품은, 저항 소자와, 높이 방향에서 상기 저항 소자에 실장된 콘덴서 소자를 포함하고 있다. 상기 저항 소자는, 상기 높이 방향에서 마주 보는 상면(上面) 및 하면(下面)을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체를 포함하고 있다. 상기 콘덴서 소자는, 상기 높이 방향과 교차하는 하면을 가지는 콘덴서 본체와, 상기 콘덴서 본체의 외표면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 외부전극 및 제2 외부전극을 포함하고 있다. 상기 본 발명에 기초하는 복합 전자부품에서는, 상기 베이스부의 상기 상면과 상기 콘덴서 본체의 상기 하면이 상기 높이 방향에서 대향하면서, 상기 제1 상면 도체와 상기 제1 외부전극이 전기적으로 접속되어 있고, 또한, 상기 제2 상면 도체와 상기 제2 외부전극이 전기적으로 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명에 기초하는 복합 전자부품의 제1 양태에서는, 상기 저항체가 상기 베이스부의 상기 상면에 마련되어 있음과 함께, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하고 있다. 그 경우, 상기 저항 소자가, 또한, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하면서 서로 이격되는 제3 상면 도체 및 제4 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고 있음과 함께, 상기 제3 상면 도체 및 상기 제4 상면 도체가 상기 저항체에 접속되어 있어도 된다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 제1 양태에서는, 상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
상기 제1 양태에서는, 상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 길이 방향에서 서로 이격되어 있어도 된다.
상기 제1 양태에서는, 상기 제3 접속 도체 및 상기 제4 접속 도체의 적어도 한쪽이, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측(上側) 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측(下側) 비아 도체를 가지고 있어도 되고, 그 경우에는, 상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가 적어도 일부에서 겹쳐 있지 않아도 된다.
상기 본 발명에 기초하는 복합 전자부품의 제2 양태에서는, 상기 저항체가 상기 베이스부의 상기 상면에 마련되어 있다. 그 경우, 상기 저항 소자는, 또한, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 제3 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 포함하고 있음과 함께, 상기 제1 상면 도체 및 상기 제3 상면 도체가 상기 저항체에 접속되어 있어도 된다. 제3 접속 도체는 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 제2 양태에서는, 상기 제3 접속 도체가, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고 있어도 되고, 그 경우에는, 상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가 적어도 일부에서 겹쳐 있지 않아도 된다.
상기 본 발명에 기초하는 복합 전자부품의 제3 양태에서는, 상기 저항체가 상기 베이스부의 상기 상면에 마련되어 있다. 그 경우, 상기 제1 상면 도체 및 상기 제2 상면 도체가 상기 저항체에 접속되어 있어도 된다.
상기 제1 내지 제3 양태에서는, 상기 저항 소자가, 또한, 상기 저항체를 덮는 보호막을 포함하고 있는 것이 바람직하다.
상기 제1 내지 제3 양태에서는, 상기 베이스부의 상기 상면을 기준으로 하여, 상기 보호막의 최대 높이가, 상기 제1 상면 도체 및 상기 제2 상면 도체의 최대 높이의 어느 것보다도 커도 된다.
상기 본 발명에 기초하는 복합 전자부품의 제4 양태에서는, 상기 저항체가, 상기 베이스부의 상기 하면에 마련되어 있음과 함께, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하고 있다. 그 경우, 상기 저항 소자는, 또한, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체를 포함하고 있음과 함께, 상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 저항체에 접속되어 있어도 된다.
상기 제4 양태에서는, 상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
상기 본 발명에 기초하는 복합 전자부품의 제5 양태에서는, 상기 저항체가 상기 베이스부의 상기 하면에 마련되어 있다. 그 경우, 상기 저항 소자가, 또한, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체를 포함하고 있음과 함께, 상기 제1 하면 도체 및 상기 제3 하면 도체가 상기 저항체에 접속되어 있어도 된다.
상기 본 발명에 기초하는 복합 전자부품의 제6 양태에서는, 상기 저항체가 상기 베이스부의 상기 하면에 마련되어 있다. 그 경우, 상기 제1 하면 도체 및 상기 제2 하면 도체가 상기 저항체에 접속되어 있어도 된다.
상기 제4 내지 제6 양태에서는, 상기 저항 소자가, 또한, 상기 저항체를 덮는 보호막을 포함하고 있는 것이 바람직하다.
상기 본 발명에 기초하는 복합 전자부품의 제7 양태에서는, 상기 저항체가, 상기 베이스부의 내부에 매설되어 있음과 함께, 상기 길이 방향에서 상기 제1 접속 도체와 상기 제2 접속 도체 사이에 위치하고 있다. 그 경우, 상기 저항 소자가, 또한, 상기 베이스부의 내부에 매설되고, 상기 길이 방향에서 상기 제1 접속 도체와 상기 제2 접속 도체 사이에 위치하면서 서로 이격되는 제1 내부 도체 및 제2 내부 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와, 상기 제1 내부 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제2 내부 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고 있음과 함께, 상기 제1 내부 도체 및 상기 제2 내부 도체가 상기 저항체에 접속되어 있어도 된다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 제7 양태에서는, 상기 제1 내부 도체 및 상기 제2 내부 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
상기 제7 양태에서는, 상기 제1 내부 도체 및 상기 제2 내부 도체가, 상기 길이 방향에서 서로 이격되어 있어도 된다.
본 발명의 한 형태에서는, 콘덴서 본체는, 적층된 복수의 내부전극층을 포함한다. 복수의 내부전극층에서, 서로 인접하는 한 쌍의 내부전극층 중 한쪽은 제1 외부전극 및 제2 외부전극 중 한쪽에 전기적으로 접속되어 있다. 상기 한 쌍의 내부전극층 중 다른 쪽은 제1 외부전극 및 제2 외부전극 중 다른 쪽에 전기적으로 접속되어 있다. 복수의 내부전극층의 적층 방향은, 상기 높이 방향과 직교하고 있다.
본 발명의 한 형태에서는, 콘덴서 소자는, 상기 길이 방향에서 보아, 복수의 내부전극층의 상기 적층 방향과 교차하는 면이 외측으로 볼록 형상으로 만곡(灣曲)되어 있다.
본 발명의 한 형태에서는, 콘덴서 소자는, 상기 길이 방향에서 보아, 복수의 내부전극층의 상기 적층 방향을 따르는 면이 중앙이 오목하게 들어가도록 만곡되어 있다.
본 발명의 한 형태에서는, 제1 상면 도체와 제1 외부전극은 제1 접합부를 통해 서로 접속되어 있다. 제2 상면 도체와 제2 외부전극은 제2 접합부를 통해 서로 접속되어 있다.
본 발명의 한 형태에서는, 제1 접합부 및 제2 접합부의 각각은 도전성 접합재로 구성되어 있다.
본 발명의 한 형태에서는, 도전성 접합재는 주성분이 Sn(주석)이다.
본 발명의 한 형태에서는, 도전성 접합재는 Sb(안티몬) 또는 Au(금)를 포함한다.
본 발명의 한 형태에서는, 도전성 접합재는 Ag(은) 및 Cu(구리)를 포함하지 않는다.
본 발명의 한 형태에서는, 도전성 접합재의 융점이 237℃ 이상이다.
본 발명의 한 형태에서는, 콘덴서 소자 및 저항 소자에 걸쳐 마련된 수지막이, 제1 접합부 및 제2 접합부의 각각의 표면의 적어도 일부를 덮고 있다.
본 발명의 한 형태에서는, 수지막이, 제1 접합부 및 제2 접합부의 각각의 표면 전체를 덮고 있다.
본 발명의 한 형태에서는, 제1 외부전극 및 제2 외부전극의 각각은 Sn(주석)도금층 및 Sn도금층으로 덮이고 Sn과 Ni(니켈)의 금속간 화합물을 함유하는 Sn-Ni층을 포함한다. 제1 외부전극 및 제2 외부전극의 각각의 적어도 일부에서 Sn-Ni층이 노출되어 있다.
본 발명의 한 형태에서는, 제1 외부전극 및 제2 외부전극의 각각의 모서리부 및 능선부에서 Sn-Ni층이 노출되어 있다.
본 발명의 한 형태에서는, 제1 외부전극 및 제2 외부전극의 각각의 폭은 콘덴서 본체의 폭보다 좁다.
본 발명의 한 형태에서는, 저항 소자의 폭은 콘덴서 소자의 폭보다 넓다.
본 발명의 한 형태에서는, 저항 소자의 길이는 콘덴서 소자의 길이보다 길다.
본 발명의 한 형태에서는, 베이스부의 하면의 폭은 베이스부의 상면의 폭보다 좁다.
본 발명의 한 형태에서는, 베이스부의 하면의 길이는 베이스부의 상면의 길이보다 짧다.
본 발명의 제1 국면에 기초하는 저항 소자는, 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하면서 서로 이격되는 제3 상면 도체 및 제4 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고 있다. 상기 저항체는, 상기 베이스부의 상기 상면에 마련되어 있음과 함께, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하고 있다. 상기 본 발명의 제1 국면에 기초하는 저항 소자에서는, 상기 제3 상면 도체 및 상기 제4 상면 도체가 상기 저항체에 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명의 제1 국면에 기초하는 저항 소자에서는, 상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
상기 본 발명의 제1 국면에 기초하는 저항 소자에서는, 상기 제3 상면 도체 및 상기 제4 상면 도체가 상기 길이 방향에서 서로 이격되어 있어도 된다.
상기 본 발명의 제1 국면에 기초하는 저항 소자에서는, 상기 제3 접속 도체 및 상기 제4 접속 도체의 적어도 한쪽이, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고 있어도 되고, 그 경우에는, 상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가, 적어도 일부에서 겹쳐 있지 않아도 된다.
본 발명의 제2 국면에 기초하는 저항 소자는, 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 제3 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와, 상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 포함하고 있다. 상기 저항체는 상기 베이스부의 상기 상면에 마련되어 있다. 상기 본 발명의 제2 국면에 기초하는 저항 소자에서는, 상기 제1 상면 도체 및 상기 제3 상면 도체가 상기 저항체에 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다. 제3 접속 도체는 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명의 제2 국면에 기초하는 저항 소자에서는, 상기 제3 접속 도체가, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고 있어도 되고, 그 경우에는, 상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가 적어도 일부에서 겹쳐 있지 않아도 된다.
상기 본 발명의 제1 및 제2 국면에 기초하는 저항 소자는, 상기 저항체를 덮는 보호막을 더 포함하고 있는 것이 바람직하다.
상기 본 발명의 제1 및 제2 국면에 기초하는 저항 소자에서는, 상기 베이스부의 상기 상면을 기준으로 하여, 상기 보호막의 최대 높이가, 상기 제1 상면 도체 및 상기 제2 상면 도체의 최대 높이의 어느 것보다도 커도 된다.
본 발명의 제3 국면에 기초하는 저항 소자는, 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체를 포함하고 있다. 상기 저항체는, 상기 베이스부의 상기 하면에 마련되어 있음과 함께, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하고 있다. 상기 본 발명의 제3 국면에 기초하는 저항 소자에서는, 상기 제3 하면 도체 및 상기 제4 하면 도체가 상기 저항체에 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명의 제3 국면에 기초하는 저항 소자에서는, 상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
본 발명의 제4 국면에 기초하는 저항 소자는, 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체를 포함하고 있다. 상기 저항체는 상기 베이스부의 상기 하면에 마련되어 있다. 상기 본 발명의 제4 국면에 기초하는 저항 소자에서는, 상기 제1 하면 도체 및 상기 제3 하면 도체가 상기 저항체에 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명의 제3 및 제4 국면에 기초하는 저항 소자는, 상기 저항체를 덮는 보호막을 더 포함하고 있는 것이 바람직하다.
본 발명의 제5 국면에 기초하는 저항 소자는, 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와, 상기 베이스부에 마련된 저항체와, 상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와, 상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와, 상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와, 상기 베이스부의 내부에 매설되고, 상기 길이 방향에서 상기 제1 접속 도체와 상기 제2 접속 도체 사이에 위치하면서 서로 이격되는 제1 내부 도체 및 제2 내부 도체와, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와, 상기 제1 내부 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와, 상기 제2 내부 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고 있다. 상기 저항체는, 상기 베이스부의 내부에 매설되어 있음과 함께, 상기 길이 방향에서 상기 제1 접속 도체와 상기 제2 접속 도체 사이에 위치하고 있다. 상기 본 발명의 제5 국면에 기초하는 저항 소자에서는, 상기 제1 내부 도체 및 상기 제2 내부 도체가 상기 저항체에 접속되어 있다. 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부의 내부에 위치하는 도체만으로 구성되어 있다.
상기 본 발명의 제5 국면에 기초하는 저항 소자에서는, 상기 제1 내부 도체 및 상기 제2 내부 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있어도 된다.
상기 본 발명의 제5 국면에 기초하는 저항 소자에서는, 상기 제1 내부 도체 및 상기 제2 내부 도체가 상기 길이 방향에서 서로 이격되어 있어도 된다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부된 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은, 본 발명의 실시형태 1에서의 복합 전자부품의 개략 사시도이다.
도 2a는, 도 1 중에 나타내는 IIA-IIA선을 따른 모식 단면도이다.
도 2b는, 도 1 중에 나타내는 IIB-IIB선을 따른 모식 단면도이다.
도 3a는, 도 1 중에 나타내는 저항 소자의 상면도 및 하면도이다.
도 3b는, 도 1 중에 나타내는 저항 소자의 상면도 및 하면도이다.
도 4는, 도 1에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다.
도 5는, 도 1에 나타내는 복합 전자부품의 배선 기판에 대한 실장방법을 나타내는 개략 사시도이다.
도 6a는, 도 1에 나타내는 복합 전자부품을 포함하는 실장구조체의 종단면도이다.
도 6b는, 도 1에 나타내는 복합 전자부품을 포함하는 실장구조체의 횡단면도이다.
도 7a는, 도 1에 나타내는 복합 전자부품의 주요부 확대 단면도이다.
도 7b는, 본 발명의 실시형태 1에 기초한 다른 구성예에 따른 복합 전자부품의 주요부 확대 단면도이다.
도 8a는, 제1 변형예에 따른 저항 소자의 상면도이다.
도 8b는, 제1 변형예에 따른 저항 소자의 단면도이다.
도 8c는, 제1 변형예에 따른 저항 소자의 하면도이다.
도 9a는, 도 8 중에 나타내는 IXA-IXA선을 따른 모식 단면도이다.
도 9b는, 도 8 중에 나타내는 IXB-IXB선을 따른 모식 단면도이다.
도 10a는, 제2 변형예에 따른 복합 전자부품의 종단면도이다.
도 10b는, 제2 변형예에 따른 복합 전자부품의 횡단면도이다.
도 11a는, 제3 변형예에 따른 복합 전자부품의 종단면도이다.
도 11b는, 제3 변형예에 따른 복합 전자부품의 횡단면도이다.
도 12는, 본 발명의 실시형태 2에서의 복합 전자부품의 개략 사시도이다.
도 13a는, 도 12 중에 나타내는 XIIIA-XIIIA선을 따른 모식 단면도이다.
도 13b는, 도 12 중에 나타내는 XIIIB-XIIIB선을 따른 모식 단면도이다.
도 14a는, 도 12 중에 나타내는 저항 소자의 상면도이다.
도 14b는, 도 12 중에 나타내는 저항 소자의 단면도이다.
도 14c는, 도 12 중에 나타내는 저항 소자의 하면도이다.
도 15는, 도 12에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다.
도 16은, 본 발명의 실시형태 3에서의 복합 전자부품의 개략 사시도이다.
도 17a는, 도 16 중에 나타내는 XVIIA-XVIIA선을 따른 모식 단면도이다.
도 17b는, 도 16 중에 나타내는 XVIIB-XVIIB선을 따른 모식 단면도이다.
도 18a는, 도 16 중에 나타내는 저항 소자의 상면도이다.
도 18b는, 도 16 중에 나타내는 저항 소자의 하면도이다.
도 19는, 도 16에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다.
도 20은, 본 발명의 실시형태 4에서의 복합 전자부품의 측면도이다.
도 21은, 도 20의 복합 전자부품을 화살표(XXI) 방향에서 본 도면이다.
도 22는, 도 20의 복합 전자부품을 화살표(XXII) 방향에서 본 도면이다.
도 23은, 도 21의 복합 전자부품을 XXIII-XXIII선 화살표 방향에서 본 단면도이다.
도 24는, 도 21의 복합 전자부품을 XXIV-XXIV선 화살표 방향에서 본 단면도이다.
도 25는, 도 20의 복합 전자부품을 XXV-XXV선 화살표 방향에서 본 단면도이다.
도 26은, 도 20의 복합 전자부품을 XXVI-XXVI선 화살표 방향에서 본 단면도이다.
도 27은, 도 20의 복합 전자부품을 XXVII-XXVII선 화살표 방향에서 본 단면도이다.
도 28a는, 저항 소자의 각 구성이 형성된 상태의 기판을 나타내는 측면도이다.
도 28b는, 레이저 스크라이브(laser scribe)에 의해 기판의 한쪽의 표면에 홈을 형성한 상태를 나타내는 측면도이다.
도 28c는, 기판을 휘게 하여 홈으로부터 균열을 신전(伸展)시켜 할단(割斷)한 상태를 나타내는 측면도이다.
도 29는, 내부전극층의 적층 방향이 높이 방향과 평행한 복합 전자부품을 마운터의 노즐로 흡착하고 있는 상태를 나타내는 단면도이다.
도 30은, 내부전극층의 적층 방향이 높이 방향과 직교하고 있는 본 실시형태에서의 복합 전자부품을 마운터의 노즐로 흡착하고 있는 상태를 나타내는 단면도이다.
도 31은, 본 발명의 실시형태 5에서의 복합 전자부품의 측면도이다.
도 32는, 도 31의 복합 전자부품을 화살표(XXXII) 방향에서 본 도면이다.
도 33은, 도 31의 복합 전자부품을 화살표(XXXIII) 방향에서 본 도면이다.
도 34는, 본 발명의 실시형태 6에서의 복합 전자부품의 측면도이다.
도 35는, 도 34의 복합 전자부품을 화살표(XXXV) 방향에서 본 도면이다.
도 36은, 도 34의 복합 전자부품을 화살표(XXXVI) 방향에서 본 도면이다.
도 37은, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 긴 상태의 복합 전자부품을 나타내는 사시도이다.
도 38은, 저항 소자의 폭이 콘덴서 소자의 폭보다 좁으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 긴 상태의 복합 전자부품을 나타내는 사시도이다.
도 39는, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 짧은 상태의 복합 전자부품을 나타내는 사시도이다.
도 40은, 저항 소자의 폭이 콘덴서 소자의 폭과 동일한 복합 전자부품이 배선 기판에 기울어져 실장된 상태를 나타내는 측면도이다.
도 41은, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓은 복합 전자부품이 배선 기판에 기울어져 실장된 상태를 나타내는 측면도이다.
이하, 본 발명의 실시형태에 대해, 도면을 참조하여 상세하게 설명한다. 또한, 이하에 나타내는 실시형태에서는, 동일한 또는 공통되는 부분에 대해 도면 중 동일한 부호를 붙이고, 그 설명은 반복하지 않는다.
(실시형태 1)
도 1은, 본 발명의 실시형태 1에서의 복합 전자부품의 개략 사시도이다. 도 2a는, 도 1 중에 나타내는 IIA-IIA선을 따른 모식 단면도이다. 도 2b는, 도 1 중에 나타내는 IIB-IIB선을 따른 모식 단면도이다. 도 3a는, 도 1 중에 나타내는 저항 소자의 상면도 및 하면도이다. 도 3b는, 도 1 중에 나타내는 저항 소자의 상면도 및 하면도이다. 또한, 도 4는, 도 1에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다. 우선, 이들 도 1~도 4를 참조하여, 본 실시형태에서의 복합 전자부품(1A)에 대해 설명한다.
도 1에 나타내는 바와 같이, 본 실시형태에서의 복합 전자부품(1A)은, 콘덴서 소자(10)와 저항 소자(20A)를 포함하고 있고, 전체적으로 대략 직방체 형상을 가지고 있다.
콘덴서 소자(10)는, 직방체 형상을 가지고, 후술하는 길이 방향(L)의 치수가 후술하는 폭 방향(W)의 치수보다도 크게 구성되어 있다. 여기서 말하는 직방체 형상에는, 콘덴서 소자(10)의 모서리부 및 능선부에 둥그스름함이 형성된 것이나 콘덴서 소자(10)의 외표면에 단차(段差)나 요철이 마련된 것 등이 포함된다.
저항 소자(20A)는, 가늘고 긴 평판 형상을 가지고, 후술하는 길이 방향(L)의 치수가 후술하는 폭 방향(W)의 치수보다도 크게 구성되어 있다. 여기서 말하는 평판 형상에는, 저항 소자(20A)의 모서리부 및 능선부에 둥그스름함이 형성된 것이나 저항 소자(20A)의 외표면에 단차나 요철이 마련된 것 등이 포함된다.
콘덴서 소자(10)는, 저항 소자(20A) 상에 배치되어 있고, 예를 들면 솔더(solder) 접합재나 도전성 접착제 등의 도전성 접합재인 제1 및 제2 접합부(31, 32)를 통해 저항 소자(20A)에 접합되어 있다. 또한, 콘덴서 소자(10)와 저항 소자(20A)를 접합하는 방법으로는, 상술한 도전성 접합재를 이용한 접합 방법에 한정되지 않고, 다른 접합 방법을 이용하는 것으로 해도 된다.
여기서, 복합 전자부품(1A)의 방향을 나타내는 용어로서, 콘덴서 소자(10)와 저항 소자(20A)가 늘어선 방향을 높이 방향(H)으로 정의하고, 해당 높이 방향(H)과 직교하는 방향 중, 후술하는 콘덴서 소자(10)의 제1 및 제2 외부전극(14A, 14B)이 늘어선 방향을 길이 방향(L)으로 정의하며, 상기 높이 방향(H) 및 상기 길이 방향(L) 중 어느 것에도 직교하는 방향을 폭 방향(W)으로 정의하여, 이하의 설명에서는 이들 용어를 사용한다.
도 1, 도 2a 및 도 2b에 나타내는 바와 같이, 콘덴서 소자(10)는, 예를 들면 적층 세라믹 콘덴서이며, 콘덴서 본체(11)와 제1 및 제2 외부전극(14A, 14B)을 가지고 있다. 콘덴서 본체(11)는 직방체 형상을 가지고 있고, 그 외표면에 막 형상으로 형성된 제1 및 제2 외부전극(14A, 14B)은 서로 이격되어 있다.
콘덴서 본체(11)는, 교대로 적층된 복수의 유전체층(12) 및 복수의 내부전극층(13)으로 구성되어 있다. 본 실시형태에서는, 복수의 유전체층(12) 및 복수의 내부전극층(13)의 적층 방향이 높이 방향(H)과 일치하고 있다. 단, 해당 적층 방향은 폭 방향(W)과 일치하고 있어도 된다.
유전체층(12)은, 예를 들면 티탄산바륨(BaTiO3), 티탄산칼슘(CaTiO3), 티탄산스트론튬(SrTiO3), 지르콘산칼슘(CaZrO3) 등을 주성분으로 하는 세라믹 재료로 형성되어 있다. 또한, 유전체층(12)은, 부성분으로서의 Mn, Mg, Si, Co, Ni, 희토류 등을 포함하고 있어도 된다. 한편, 내부전극층(13)은, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd합금, Au 등의 금속 재료로 형성되어 있다.
제1 및 제2 외부전극(14A, 14B)은, 모두 도전막으로 구성되어 있고, 예를 들면 소결 금속층과 도금층의 적층막으로 구성된다. 소결 금속층은, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd합금, Au 등의 페이스트를 베이킹함으로써 형성된다. 도금층은, 예를 들면 Ni도금층과 이것을 덮는 Sn도금층에 의해 구성된다. 도금층은, 이것을 대신하여 Cu도금층이나 Au도금층이어도 된다. 또한, 제1 및 제2 외부전극(14A, 14B)은, 도금층에 의해서만 구성되어 있어도 되고, 금속성분과 수지성분을 포함하는 도전성 수지 페이스트를 경화시킨 것으로 구성되어 있어도 된다.
콘덴서 본체(11)는, 길이 방향(L)에서 마주 보는 한 쌍의 단면(端面)과, 폭 방향(W)에서 마주 보는 한 쌍의 측면과, 높이 방향(H)에서 마주 보는 한 쌍의 주면(主面)을 가지고 있다. 이 중, 높이 방향(H)에서 마주 보는 한 쌍의 주면 중 한쪽인 하면(11a)이 저항 소자(20A)에 대향하고 있다.
또한, 제1 외부전극(14A)은, 콘덴서 본체(11)의 한쪽의 단면과, 상기 한 쌍의 측면 및 상기 한 쌍의 주면의 각각 일부에 이어져 마련되어 있고, 제2 외부전극(14B)은, 콘덴서 본체(11)의 다른 쪽의 단면과, 상기 한 쌍의 측면 및 상기 한 쌍의 주면의 각각 일부에 이어져 마련되어 있다. 이로써, 콘덴서 본체(11)의 하면(11a)은, 길이 방향(L)에서 서로 이격되는 제1 및 제2 외부전극(14A, 14B)에 의해 덮여 있고, 이들 제1 및 제2 외부전극(14A, 14B)의 사이에서 콘덴서 본체(11)의 하면(11a)이 노출되어 있다.
도 2a 및 도 2b에 나타내는 바와 같이, 높이 방향(H)을 따라 유전체층(12)을 끼우고 서로 이웃하는 한 쌍의 내부전극층(13) 중 한쪽은, 콘덴서 소자(10)의 내부에서 제1 및 제2 외부전극(14A, 14B) 중 한쪽에 전기적으로 접속되어 있고, 다른 쪽의 내부전극층(13)은, 콘덴서 소자(10)의 내부에서 제1 및 제2 외부전극(14A, 14B) 중 다른 쪽에 전기적으로 접속되어 있다. 이로써, 제1 및 제2 외부전극(14A, 14B) 사이는, 복수의 콘덴서 요소(C)가 전기적으로 병렬로 접속된 상태가 되어 있다.
상술한 콘덴서 소자(10)는, 예를 들면, 유전체층(12)이 되는 세라믹 시트(이른바 그린 시트)의 표면에 내부전극층(13)이 되는 도전성 페이스트가 인쇄된 소재 시트를 복수 준비하고, 이들 복수의 소재 시트를 적층하여 압착 및 소성함으로써 콘덴서 본체(11)를 제작하며, 또한 그 후, 콘덴서 본체(11)의 외표면에 제1 및 제2 외부전극(14A, 14B)을 형성함으로써 제작된다. 또한, 복수의 콘덴서 본체(11)가 일체화된 집합체를 미리 제조하고, 해당 집합체를 분리함으로써 복수의 콘덴서 본체(11)를 일괄하여 제작하며, 그 후, 각각의 콘덴서 본체(11)에 제1 및 제2 외부전극(14A, 14B)을 형성하는 것으로 해도 된다.
도 1~도 3b에 나타내는 바와 같이, 저항 소자(20A)는, 절연성의 베이스부(21)와 저항체(22)와 보호막(23)과 제1 내지 제4 상면 도체(24A~24D)와 제1 내지 제4 하면 도체(25A~25D)와 제1 내지 제4 접속 도체로서의 제1 내지 제4 비아 도체(26A~26D)를 가지고 있다. 즉, 제1 접속 도체 및 제2 접속 도체의 각각은, 베이스부(21)의 내부에서 높이 방향(H)으로 연장되는 비아 도체만으로 구성되어 있다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다.
베이스부(21)는, 평판 형상을 가지고 있고, 예를 들면 에폭시 수지 등의 수지 재료나 알루미나 등의 세라믹 재료, 혹은 이들에 무기 재료 또는 유기 재료로 이루어지는 필러나 직포 등이 첨가된 것 등으로 구성된다. 바람직하게는, 알루미나 기판이나 저온 동시 소성 세라믹(LTCC) 기판을 포함하는 세라믹 기판이, 베이스부(21)로서 이용된다.
베이스부(21)는, 길이 방향(L)에서 마주 보는 한 쌍의 길이 방향 측면과, 폭 방향(W)에서 마주 보는 한 쌍의 폭 방향 측면과, 높이 방향(H)에서 마주 보는 한 쌍의 주면을 가지고 있다. 이 중, 한 쌍의 주면 중 한쪽인 상면(21a)이 콘덴서 소자(10)에 대향하고 있고, 한 쌍의 주면 중 다른 쪽인 하면(21b)이 복합 전자부품(1A)이 실장되는 배선 기판과 대향하는 실장면이 된다.
도 2a~도 3b에 나타내는 바와 같이, 저항체(22)는, 베이스부(21)의 상면(21a)의 소정 위치에 마련되어 있고, 예를 들면, 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우에 직사각형의 막 형상을 가지고 있다. 저항체(22)로는, 예를 들면 금속피막, 산화 금속피막, 산화 금속피막과 유리의 혼합물인 메탈 글레이즈 피막 등을 이용할 수 있다.
보호막(23)은, 베이스부(21)의 상면(21a) 상에서 저항체(22)의 적어도 일부를 덮고 있고, 예를 들면 유리 재료나 수지 재료 등으로 이루어지는 절연성의 막으로 구성되어 있다. 여기서, 보호막(23)은, 저항체(22)가 외부를 향해 노출되는 일이 없도록 저항체(22)를 완전히 덮고 있는 것이 바람직하다.
제1 및 제2 상면 도체(24A, 24B)는, 베이스부(21)의 상면(21a)에 마련되어 있고, 직사각형 형상의 도전막으로 구성되어 있다. 제1 및 제2 상면 도체(24A, 24B)는, 길이 방향(L)에서 서로 이격되어 있고, 베이스부(21)의 상면(21a)의 길이 방향(L)에서의 양 단부(端部)에 배치되어 있다.
제3 및 제4 상면 도체(24C, 24D)는, 베이스부(21)의 상면(21a)에 마련되어 있고, 직사각형 형상의 도전막으로 구성되어 있다. 제3 및 제4 상면 도체(24C, 24D)는, 길이 방향(L)에서 제1 상면 도체(24A)와 제2 상면 도체(24B) 사이에 위치하고 있다. 또한, 제3 및 제4 상면 도체(24C, 24D)는, 폭 방향(W)에서 서로 이격되어 있고, 베이스부(21)의 상면(21a)의 폭 방향(W)에서의 양 단부에 배치되어 있다.
제1 내지 제4 상면 도체(24A~24D)를 베이스부(21)로부터 벗겨지기 어렵게 하기 위해서는, 제1 내지 제4 상면 도체(24A~24D)의 각각의 적어도 일부를 베이스부(21)에 매설하는 것이 바람직하다. 특히, 콘덴서 소자(10)가 접합될 때의 접합력에 의해 제1 및 제2 상면 도체(24A, 24B)가 베이스부(21)로부터 벗겨지지 않도록 하기 위해서는, 해당 제1 및 제2 상면 도체(24A, 24B)의 각각의 적어도 일부를 베이스부(21)에 매설하는 것이 바람직하다.
제1 및 제2 하면 도체(25A, 25B)는, 베이스부(21)의 하면(21b)에 마련되어 있고, 직사각형 형상의 도전막으로 구성되어 있다. 제1 및 제2 하면 도체(25A, 25B)는, 길이 방향(L)에서 서로 이격되어 있고, 베이스부(21)의 하면(21b)의 길이 방향(L)에서의 양 단부에 배치되어 있다.
제3 및 제4 하면 도체(25C, 25D)는, 베이스부(21)의 하면(21b)에 마련되어 있고, 직사각형 형상의 도전막으로 구성되어 있다. 제3 및 제4 하면 도체(25C, 25D)는, 길이 방향(L)에서 제1 하면 도체(25A)와 제2 하면 도체(25B) 사이에 위치하고 있다. 또한, 제3 및 제4 하면 도체(25C, 25D)는, 폭 방향(W)에서 서로 이격되어 있고, 베이스부(21)의 하면(21b)의 폭 방향(W)에서의 양 단부에 배치되어 있다.
제1 및 제2 비아 도체(26A, 26B)는, 베이스부(21)를 높이 방향(H)을 따라 관통하고 있고, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 원 형상을 가지고 있다. 제1 비아 도체(26A)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제1 상면 도체(24A) 및 제1 하면 도체(25A)에 겹쳐 있고, 제1 상면 도체(24A)와 제1 하면 도체(25A)를 접속하고 있다. 제2 비아 도체(26B)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제2 상면 도체(24B) 및 제2 하면 도체(25B)에 겹쳐 있고, 제2 상면 도체(24B)와 제2 하면 도체(25B)를 접속하고 있다.
제3 및 제4 비아 도체(26C, 26D)는, 베이스부(21)를 높이 방향(H)을 따라 관통하고 있고, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 원 형상을 가지고 있다. 제3 비아 도체(26C)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제3 상면 도체(24C) 및 제3 하면 도체(25C)에 겹쳐 있고, 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하고 있다. 제4 비아 도체(26D)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제4 상면 도체(24D) 및 제4 하면 도체(25D)에 겹쳐 있고, 제4 상면 도체(24D)와 제4 하면 도체(25D)를 접속하고 있다.
또한, 제1 내지 제4 상면 도체(24A~24D), 제1 내지 제4 하면 도체(25A~25D), 및 제1 내지 제4 비아 도체(26A~26D)는, 각종의 도전 재료를 이용하여 형성할 수 있지만, 바람직하게는 Cu, Ni, Sn 등의 금속 재료로 구성할 수 있고, 도금 처리, 도전성 페이스트의 베이킹 또는 경화, 스퍼터(sputter) 등으로 이것을 형성할 수 있다.
여기서, 상술한 저항체(22)는, 길이 방향(L)에서 제1 상면 도체(24A)와 제2 상면 도체(24B) 사이에 위치하고 있고, 그 폭 방향(W)에서의 일단(一端)이 제3 상면 도체(24C)의 일부를 덮고 있음과 함께 타단(他端)이 제4 상면 도체(24D)의 일부를 덮고 있다. 이로써, 제3 및 제4 상면 도체(24C, 24D)가 저항체(22)에 접속되게 된다.
저항 소자(20A)와 콘덴서 소자(10)가 물리적으로 간섭하는 것을 방지하기 위해서는, 저항체(22)의 길이 방향(L)에서의 치수를, 콘덴서 소자(10)의 제1 외부전극(14A)과 제2 외부전극(14B)의 간격보다도 작게 하는 것이 바람직하다.
또한, 다른 도전성 부재와의 접촉을 막기 위해서는, 상술한 보호막(23)은, 저항체(22)뿐만 아니라, 제3 및 제4 상면 도체(24C, 24D)도 덮는 것이 바람직하다. 단, 제3 및 제4 상면 도체(24C, 24D)가 보호막(23)에 의해 반드시 덮여 있을 필요는 없고, 그 일부만이 덮여 있어도 되며, 그 전체가 덮여 있지 않아도 된다.
상술한 저항 소자(20A)는, 예를 들면 이하에 나타내는 순서에 따라 그 제작을 실시할 수 있다.
우선, 절연성의 베이스부(21)를 준비하여, 해당 베이스부(21)에 관통 구멍을 마련하고, 해당 관통 구멍을 폐색하도록 도전성 페이스트를 도포하여 이것을 경화시킴으로써 제1 내지 제4 비아 도체(26A~26D)를 형성한다.
다음으로, 베이스부(21)의 상면(21a) 및 하면(21b)에 도전성 페이스트를 인쇄하여 이것을 베이킹하거나, 혹은 베이스부(21)의 상면(21a) 및 하면(21b)에 금속 재료를 스퍼터에 의해 성막하는 것 등에 의해, 제1 내지 제4 상면 도체(24A~24D) 및 제1 내지 제4 하면 도체(25A~25D)를 형성한다.
다음으로, 베이스부(21)의 상면(21a)에 저항체(22)가 되는 재료를 인쇄 등에 의해 형성함으로써, 제3 및 제4 상면 도체(24C, 24D)에 저항체(22)를 접속한다.
그 후, 베이스부(21)의 상면(21a)에 저항체(22)를 덮도록 유리 재료나 수지 재료 등을 예를 들면 인쇄 등에 의해 도포하고, 이로써 보호막(23)을 형성한다.
이상에 의해, 상술한 저항 소자(20A)가 제작된다. 또한, 상술한 순서는 어디까지나 일례이며, 상술한 순서에서의 각 공정의 순서를 일부 바꿔 넣거나(예를 들면, 먼저 제1 내지 제4 상면 도체(24A~24D) 및 제1 내지 제4 하면 도체(25A~25D)를 형성하고, 그 후 제1 내지 제4 비아 도체(26A~26D)를 형성해도 됨), 상술한 수법 이외의 수법을 이용하여 각 부의 형성을 실시하는 것도 당연히 가능하다. 또한, 복수의 저항 소자(20A)가 일체화된 집합체를 미리 제조하고, 해당 집합체를 분리함으로써 복수의 저항 소자(20A)를 일괄적으로 제작하는 것으로 해도 된다.
여기서, 도 1, 도 2a 및 도 2b에 나타내는 바와 같이, 본 실시형태에서의 복합 전자부품(1A)에서는, 상술한 바와 같이 콘덴서 소자(10)와 저항 소자(20A)가 제1 및 제2 접합부(31, 32)를 통해 접합되어 있다.
보다 상세하게는, 콘덴서 소자(10)가, 높이 방향(H)에서 저항 소자(20A)의 상면(21a) 측에 실장됨으로써, 콘덴서 본체(11)의 하면(11a)과 베이스부(21)의 상면(21a)이 높이 방향(H)에서 대향하면서, 콘덴서 소자(10)의 제1 및 제2 외부전극(14A, 14B)과 저항 소자(20A)의 제1 및 제2 상면 도체(24A, 24B)가 각각 대응지어 제1 및 제2 접합부(31, 32)를 통해 접합되어 있다.
이로써, 제1 및 제2 외부전극(14A, 14B)과 제1 및 제2 상면 도체(24A, 24B)가 각각 전기적으로 접속되게 되고, 해당 제1 및 제2 상면 도체(24A, 24B) 및 이들 각각에 접속된 제1 및 제2 비아 도체(26A, 26B)가 콘덴서 소자(10)의 중계 도체로서 기능하게 되며, 제1 및 제2 외부전극(14A, 14B)과 제1 및 제2 하면 도체(25A, 25B)가 각각 전기적으로 접속된 상태로 되어 있다.
따라서, 저항 소자(20A)에 마련된 제1 및 제2 하면 도체(25A, 25B)가, 콘덴서 소자(10)의 배선 기판에 대한 접속 단자인 단자 도체로서 기능하게 된다.
한편, 저항 소자(20A)에 마련된 저항체(22)는, 상술한 바와 같이 저항 소자(20A)의 제3 및 제4 상면 도체(24C, 24D)에 전기적으로 접속되어 있기 때문에, 해당 제3 및 제4 상면 도체(24C, 24D)의 각각에 접속된 제3 및 제4 비아 도체(26C, 26D)가 저항체(22)의 중계 도체로서 기능하게 되고, 제3 및 제4 상면 도체(24C, 24D)와 제3 및 제4 하면 도체(25C, 25D)가 각각 전기적으로 접속된 상태가 되어 있다.
따라서, 저항 소자(20A)에 마련된 제3 및 제4 하면 도체(25C, 25D)가 저항 소자(20A)의 배선 기판에 대한 접속 단자인 단자 도체로서 기능하게 된다.
이로써, 본 실시형태에서의 복합 전자부품(1A)은, 배선 기판에 대한 접속 단자인 단자 도체를 4개 가진 것이 되고, 도 4에 나타내는 바와 같은 등가회로를 가지게 된다.
상기 구성의 복합 전자부품(1A)으로 함으로써, 콘덴서 본체의 표면에 직접적으로 저항체를 형성할 필요가 없기 때문에, 제조 시의 가공이 용이해질 뿐만 아니라, 저항체의 전기적인 특성이 콘덴서 본체의 크기나 콘덴서 본체에 마련되는 한 쌍의 외부전극의 형상이나 크기 등의 제약을 받는 일도 없다. 따라서, 복합 전자부품으로서의 설계 자유도가 대폭적으로 높아지게 된다.
또한, 상기 구성의 복합 전자부품(1A)으로 함으로써, 복합화하는 콘덴서 소자(10) 및 저항 소자(20A)를 동일한 형태이면서 동일한 치수의 직방체 형상으로 제작할 필요도 없고, 콘덴서 소자(10) 및 저항 소자(20A)의 전기적인 특성이 이 의미에서 제약을 받는 일도 없다. 따라서, 이 점에서도 복합 전자부품으로서의 설계 자유도가 대폭적으로 높아지게 된다.
또한, 상기 구성의 복합 전자부품(1A)으로 함으로써, 저항 요소(R)와 콘덴서 요소(C)가 해당 복합 전자부품(1A)의 내부에서 전기적으로 병렬로 접속된 상태로는 되지 않기 때문에, 회로 설계의 관점에서도 그 설계 자유도가 매우 높은 것이 된다. 즉, 해당 복합 전자부품(1A)이 실장되는 배선 기판 측에서 이들 저항 요소(R)와 콘덴서 요소(C)를 전기적으로 접속함으로써 이들을 직렬로도 병렬로도 접속하는 것이 가능하고, 경우에 따라서는 각각의 회로에 이들을 각각 접속하는 것도 가능하다. 따라서, 다양한 회로에 대하여 적용이 가능한 복합 전자부품으로 할 수 있다.
또한, 상기 구성의 복합 전자부품(1A)으로 함으로써, 콘덴서 소자(10)와 저항 소자(20A)를 복합화함으로써 얻어지는 실장 면적의 삭감(배선 기판에 대한 전자부품의 고집적화)의 효과도 당연히 얻어지게 된다.
여기서, 실장 면적을 삭감하는 관점에서는, 저항 소자(20A)의 길이 방향(L)에서의 치수보다도 콘덴서 소자(10)의 길이 방향(L)에서의 치수가 큰 것이 바람직하고, 또한 저항 소자(20A)의 폭 방향(W)에서의 치수보다도 콘덴서 소자(10)의 폭 방향(W)에서의 치수가 큰 것이 바람직하다. 또한, 콘덴서 소자(10)의 대용량화의 관점에서는, 저항 소자(20A)의 높이 방향(H)에서의 치수보다도 콘덴서 소자(10)의 높이 방향(H)에서의 치수가 큰 것이 바람직하다.
이상에서 설명한 바와 같이, 본 실시형태에서의 복합 전자부품(1A) 및 이것에 구비되는 저항 소자(20A)에서는, 용이하게 원하는 전기적인 특성을 가지는 저항 요소(R)와 콘덴서 요소(C)를 조합하는 것이 가능해지고, 이로써 복합 전자부품 자체의 설계 자유도가 높아질 뿐만 아니라, 해당 복합 전자부품이 실장되는 배선 기판에서의 회로 설계의 설계 자유도도 높게 하는 것이 가능해진다.
여기서, 미리, 복합화하는 콘덴서 소자(10)로서 전기적인 특성이 다른 복수 종류의 것을 준비해 둠과 함께, 복합화하는 저항 소자(20A)로서 전기적인 특성이 다른 복수 종류의 것을 준비해 두는 것으로 하면, 이들을 선택하여 적절히 조합함으로써, 원하는 전기적인 특성을 가지는 저항 요소(R) 및 콘덴서 요소(C)를 함께 포함한 복합 전자부품을 용이하게 제조할 수 있다. 그 때, 복수 종류의 콘덴서 소자 간 및 복수 종류의 저항 소자 간의 각각에서, 이들을 동일한 형태이면서 동일한 치수로 반드시 구성할 필요성은 없고, 선택한 종류의 콘덴서 소자와 선택한 종류의 저항 소자를 서로 겹쳐 이들을 복합화할 수 있는 한에서는, 복수 종류의 콘덴서 소자 간 및 복수 종류의 저항 소자 간의 각각에서, 다른 형태이면서 다른 치수로 이들을 구성하는 것도 가능하다.
또한, 상술한 본 실시형태에서는, 저항체(22)가 접속된 제3 상면 도체(24C) 및 제4 상면 도체(24D)가 콘덴서 소자(10)의 중계 도체로서 기능하는 제1 상면 도체(24A) 및 제2 상면 도체(24B)가 늘어선 방향인 길이 방향(L)과 직교하는 폭 방향(W)에서 서로 이격하여 배치되어 있다. 이와 같이 구성함으로써, 제1 내지 제4 상면 도체(24A~24D) 간의 상호의 거리를 크게 하면서, 베이스부(21)의 상면(21a) 상에서 저항체(22)를 형성할 수 있는 면적을 보다 크게 하는 것이 가능해지고, 제1 내지 제4 상면 도체(24A~24D) 간의 절연성의 확보와 저항체(22)의 전기적인 특성의 조정의 자유도의 확보를 양립할 수 있게 된다.
도 5는, 도 1에 나타내는 복합 전자부품의 배선 기판에 대한 실장방법을 나타내는 개략 사시도이다. 도 6a는, 도 1에 나타내는 복합 전자부품을 포함하는 실장구조체의 종단면도이다. 도 6b는, 도 1에 나타내는 복합 전자부품을 포함하는 실장구조체의 횡단면도이다. 다음으로, 이들 도 5, 도 6a 및 도 6b를 참조하여, 본 실시형태에서의 복합 전자부품(1A)의 배선 기판(100)에 대한 실장구조에 대해 설명한다.
도 5에 나타내는 바와 같이, 복합 전자부품(1A)의 배선 기판(100)에 대한 실장 시에는, 저항 소자(20A)의 베이스부(21)의 하면(21b)이 배선 기판(100)의 주면(100a)과 대향하도록 복합 전자부품(1A)이 배치되고, 솔더 접합재나 도전성 접착제 등의 도전성 접합재를 이용한 실장이 실시된다.
도 5, 도 6a 및 도 6b에 나타내는 바와 같이, 배선 기판(100)은, 주면(100a)에 도전 패턴이 형성된 절연성의 기판이며, 배선 기판(100)의 재질로는, 에폭시 수지 등의 수지 재료나 알루미나 등의 세라믹스 재료, 혹은 이들에 무기 재료 또는 유기 재료로 이루어지는 필러나 직포 등이 첨가된 것 등을 이용할 수 있다. 일반적으로는, 배선 기판(100)으로는, 에폭시 수지로 이루어지는 기재(基材)에 유리제의 직포가 첨가된 유리 에폭시 기판이 바람직하게 이용된다.
배선 기판(100)의 주면(100a)에는, 복합 전자부품(1A)에 대응하여 4개의 제1 내지 제4 랜드(101A~101D)가 마련된다. 이들 4개의 제1 내지 제4 랜드(101A~101D)는 모두 상술한 도전 패턴의 일부에 해당하고, 서로 이격하여 배치되어 있다.
또한, 이들 4개의 제1 내지 제4 랜드(101A~101D)의 각각은, 복합 전자부품(1A)이 가지는 4개의 제1 내지 제4 하면 도체(25A~25D)에 대응한 크기로 형성되어 있고, 대응하는 제1 내지 제4 하면 도체(25A~25D)에 대하여, 배선 기판(100)의 주면(100a)의 법선 방향을 따라 대향하는 부분을 포함하고 있다. 또한, 제1 내지 제4 랜드(101A~101D)의 재질로는 각종의 도전 재료를 이용할 수 있지만, 일반적으로는 Cu 등의 금속 재료가 바람직하게 이용된다.
복합 전자부품(1A)이 가지는 4개의 제1 내지 제4 하면 도체(25A~25D)와, 배선 기판(100)에 마련된 4개의 제1 내지 제4 랜드(101A~101D)는, 각각 도전성 접합재로 이루어지는 실장용 제1 내지 제4 접합부(111~114)에 의해 접합되어 있다.
여기서, 상술한 제1 내지 제4 랜드(101A~101D) 중 소정 랜드를 서로 전기적으로 접속해 두는 것으로 하면, 복합 전자부품(1A)에 포함되는 콘덴서 소자(10)와 저항 소자(20A)를 배선 기판(100) 측에서 직렬로도 병렬로도 접속하는 것이 가능해진다.
도 7a는, 본 실시형태에서의 복합 전자부품의 주요부 확대 단면도이다. 또한, 도 7b는, 본 실시형태에 기초한 다른 구성예에 따른 복합 전자부품의 주요부 확대 단면도이다.
도 7a에 나타내는 바와 같이, 본 실시형태에서의 복합 전자부품(1A)에서는, 저항 소자(20A)의 베이스부(21)의 상면(21a)에 마련된 제1 및 제2 상면 도체(24A, 24B)와, 콘덴서 소자(10)의 콘덴서 본체(11)의 하면(11a)에 마련된 제1 및 제2 외부전극(14A, 14B) 사이에, 각각 제1 및 제2 접합부(31, 32)가 위치하고 있다.
그 때문에, 제1 및 제2 상면 도체(24A, 24B)의 각각의 높이 방향(H)에서의 두께와, 해당 제1 및 제2 상면 도체(24A, 24B)에 대향하는 부분의 제1 및 제2 외부전극(14A, 14B)의 각각의 높이 방향(H)에서의 두께와, 제1 및 제2 접합부(31, 32)의 높이 방향(H)에서의 두께의 총합이, 베이스부(21)의 상면(21a)과 콘덴서 본체(11)의 하면(11a) 사이의 높이 방향(H)에서의 거리가 된다.
여기서, 베이스부(21)의 상면(21a)에 마련된 저항체(22) 및 보호막(23)은, 콘덴서 본체(11)의 하면(11a) 중 콘덴서 본체(11)가 노출된 부분에 대향하여 배치되어 있다.
따라서, 본 실시형태에서의 복합 전자부품(1A)으로 함으로써, 베이스부(21)의 상면(21a)을 기준으로 한 제1 및 제2 상면 도체(24A, 24B)의 최대 높이(H1)와 보호막(23)의 최대 높이(H2)가, H1＜H2가 되는 조건을 만족하고 있는 경우여도, 상기 최대 높이(H2)가 베이스부(21)의 상면(21a)과 콘덴서 본체(11)의 하면(11a) 사이의 높이 방향(H)에서의 거리보다도 작은 한에서는, 보호막(23) 및 저항체(22)가 콘덴서 소자(10)에 물리적으로 간섭하는 일이 없어져, 복합 전자부품(1A)의 높이 방향(H)에서의 외형 치수가 대형화되는 것을 억제할 수 있다. 바람직하게는, 최대 높이(H2)를, 최대 높이(H1)와 콘덴서 소자(10A)의 하면(11a) 측에 위치하는 제1 및 제2 외부전극(14A, 14B)의 두께의 합보다도 작게 한다.
또한, 도 7b에 나타내는 바와 같이, 본 실시형태에 기초한 다른 구성예에 따른 복합 전자부품(1A')에서는, 저항체(22)를 보호막으로 덮지 않고 베이스부(21)의 상면(21a) 상에서 노출시키는 구성으로 하고 있다.
(제1 변형예)
도 8a는, 제1 변형예에 따른 저항 소자의 상면도이다. 도 8b는, 제1 변형예에 따른 저항 소자의 단면도이다. 도 8c는, 제1 변형예에 따른 저항 소자의 하면도이다. 도 9a는, 도 8 중에 나타내는 IXA-IXA선을 따른 모식 단면도이다. 도 9b는, 도 8 중에 나타내는 IXB-IXB선을 따른 모식 단면도이다. 이하, 이들 도 8a~도 9b를 참조하여, 본 실시형태에 기초한 제1 변형예에 따른 저항 소자(20A1)에 대해 설명한다.
도 8a~도 9b에 나타내는 바와 같이, 제1 변형예에 따른 저항 소자(20A1)는, 상술한 저항 소자(20A)와 비교한 경우에, 베이스부(21)의 상면(21a)과 베이스부(21)의 하면(21b)에서의 각 부의 레이아웃이 상이하여, 이에 따라 제1 내지 제4 접속 도체의 구성도 다른 것이 되어 있다.
구체적으로는, 제3 및 제4 상면 도체(24C, 24D)는, 길이 방향(L)에서 제1 상면 도체(24A)와 제2 상면 도체(24B) 사이에 위치하고 있음과 함께, 길이 방향(L)에서 서로 이격되어 있다. 여기서, 제3 및 제4 상면 도체(24C, 24D)는, 모두 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 직사각형 형상으로 구성되어 있고, 폭 방향(W)을 따라 길게 연장되어 있다. 또한, 제3 및 제4 상면 도체(24C, 24D)의 폭 방향(W)에서의 치수는, 제1 및 제2 상면 도체(24A, 24B)와 동일해도 되고, 작아도 된다.
저항체(22)는, 길이 방향(L)에서 제1 상면 도체(24A)와 제2 상면 도체(24B) 사이에 위치하고 있고, 그 길이 방향(L)에서의 일단이 제3 상면 도체(24C)를 덮고 있음과 함께 그 길이 방향(L)에서의 타단이 제4 상면 도체(24D)를 덮고 있다. 이로써, 제3, 제4 상면 도체(24C, 24D)가 저항체(22)에 접속되게 된다.
여기서, 본 제1 변형예에서는, 상술한 본 실시형태의 경우에 비하여, 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우의 저항체(22)의 면적을 보다 크게 확보할 수 있기 때문에, 저항체(22)의 전기적인 특성의 조정의 자유도가 보다 높아지게 된다.
한편, 제3 및 제4 하면 도체(25C, 25D)는, 길이 방향(L)에서 제1 하면 도체(25A)와 제2 하면 도체(25B) 사이에 위치하고 있음과 함께, 폭 방향(W)에서 서로 이격되어 있다.
이 경우, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 반드시 겹친다고는 할 수 없고, 또한, 제4 상면 도체(24D)와 제4 하면 도체(25D)가 반드시 겹친다고 할 수 없다. 특히, 상술한 바와 같이, 저항체(22)의 면적을 보다 크게 하기 위해, 제3 상면 도체(24C)와 제4 상면 도체(24D)를 길이 방향(L)에서 서로 보다 떨어지도록 구성한 경우에는, 이들 모두가 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우에 겹치지 않는 레이아웃이 된다.
그 때문에, 본 제1 변형예에 따른 저항 소자(20A1)에서는, 제3 및 제4 접속 도체인 제3 및 제4 비아 도체(26C, 26D)를, 각각 복수로 분할하여 이들을 서로 접속함으로써, 상기 레이아웃을 실현 가능하게 하고 있다.
즉, 본 제1 변형예에 따른 저항 소자(20A1)에서는, 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하는 제3 비아 도체(26C)를, 베이스부(21)의 내부에서 높이 방향(H)과 직교하는 방향으로 연장되는 내부 접속 도체(26C3)와, 내부 접속 도체(26C3)에 접속하고, 베이스부(21)의 상면(21a)과 내부 접속 도체(26C3) 사이에 위치하면서 높이 방향(H)으로 연장되는 상측 비아 도체(26C1)와, 내부 접속 도체(26C3)에 접속하고, 베이스부(21)의 하면(21b)과 내부 접속 도체(26C3) 사이에 위치하면서 높이 방향(H)으로 연장되는 하측 비아 도체(26C2)에 의해 구성하고 있다. 여기서, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 상측 비아 도체(26C1)와 하측 비아 도체(26C2)는, 적어도 일부에서 겹쳐 있지 않게 된다.
이와 같이 구성함으로써, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 겹치지 않는 레이아웃인 경우에도, 이들 제3 상면 도체(24C)와 제3 하면 도체(25C)를, 상측 비아 도체(26C1), 하측 비아 도체(26C2) 및 내부 접속 도체(26C3)를 통해 접속하는 것이 가능해진다.
또한, 본 제1 변형예에 따른 저항 소자(20A1)에서는, 제4 상면 도체(24D)와 제4 하면 도체(25D)를 접속하는 제4 비아 도체(26D)를, 베이스부(21)의 내부에서 높이 방향(H)과 직교하는 방향으로 연장되는 내부 접속 도체(26D3)와, 내부 접속 도체(26D3)에 접속하고, 베이스부(21)의 상면(21a)과 내부 접속 도체(26D3) 사이에 위치하면서 높이 방향(H)으로 연장되는 상측 비아 도체(26D1)와, 내부 접속 도체(26D3)에 접속하고, 베이스부(21)의 하면(21b)과 내부 접속 도체(26D3) 사이에 위치하면서 높이 방향(H)으로 연장되는 하측 비아 도체(26D2)에 의해 구성하고 있다. 여기서, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 상측 비아 도체(26D1)와 하측 비아 도체(26D2)는 적어도 일부에서 겹쳐 있지 않게 된다.
이와 같이 구성함으로써, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제4 상면 도체(24D)와 제4 하면 도체(25D)가 겹치지 않는 레이아웃인 경우에도, 이들 제4 상면 도체(24D)와 제4 하면 도체(25D)를, 상측 비아 도체(26D1), 하측 비아 도체(26D2) 및 내부 접속 도체(26D3)를 통해 접속하는 것이 가능해진다.
따라서, 상기 구성을 채용함으로써, 제3 및 제4 상면 도체(24C, 24D)가 늘어선 방향과, 제3 및 제4 하면 도체(25C, 25D)가 늘어선 방향을 용이하게 다르게 하는 것이 가능해진다.
단, 설계가 허용하는 한에서는, 실장 안정성의 관점 및 쇼트 불량 발생의 방지의 관점에서, 베이스부의 상면 또는 하면에 도달하면서 저항 소자의 외표면에 노출하게 되는 비아 도체는, 상면 도체 및 하면 도체와 완전히 겹치게 하는 것이 바람직하다.
또한, 본 제1 변형예에 따른 저항 소자(20A1)에서도, 제1 내지 제4 접속 도체가, 모두 제1 내지 제4 비아 도체(26A~26D)에 의해서만 구성되어 있다.
여기서, 가공의 용이화의 관점에서, 베이스부(21)에 마련하는 제1 내지 제4 비아 도체(26A~26D)는, 베이스부(21)의 한 쌍의 길이 방향 측면 및 한 쌍의 폭 방향 측면보다도 소정 거리(예를 들면 50㎛ 이상) 떨어져 있는 것이 바람직하고, 또한, 제1 내지 제4 비아 도체(26A~26D)의 직경은, 어느 정도 큰(예를 들면 80㎛ 이상) 것이 바람직하다. 그 경우, 본 제1변형예와 같은 구성을 채용함으로써, 저항 소자의 대형화를 최대한 억제할 수 있다.
또한, 상기에서는, 내부 접속 도체를 이용하여 상측 비아 도체와 하측 비아 도체를 접속한 경우를 예시했지만, 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우에 상측 비아 도체와 하측 비아 도체가 겹치도록 배치할 수 있는 경우에는, 내부 접속 도체를 형성하지 않고 상측 비아 도체와 하측 비아 도체를 직접 접속하는 것으로 해도 된다.
(제2 변형예)
도 10a는, 제2 변형예에 따른 복합 전자부품의 종단면도이다. 도 10b는, 제2 변형예에 따른 복합 전자부품의 횡단면도이다. 이하, 이 도 10a 및 도 10b를 참조하여, 본 실시형태에 기초한 제2 변형예에 따른 복합 전자부품(1A1)에 대해 설명한다.
도 10a 및 도 10b에 나타내는 바와 같이, 제2 변형예에 따른 복합 전자부품(1A1)은, 상술한 복합 전자부품(1A)과 비교한 경우에, 다른 구성의 저항 소자(20A2)를 포함하고 있다. 저항 소자(20A2)는, 상술한 저항 소자(20A)와 비교한 경우에 베이스부(21)에 마련된 저항체(22)의 위치가 주로 상이하다. 구체적으로는, 저항체(22)는, 베이스부(21)의 하면에 마련되어 있고, 길이 방향(L)에서 제1 하면 도체(25A)와 제2 하면 도체(25B) 사이에 위치하고 있다.
여기서, 상술한 저항체(22)는, 그 폭 방향(W)에서의 일단이 제3 하면 도체(25C)의 일부를 덮고 있음과 함께 그 폭 방향(W)에서의 타단이 제4 하면 도체(25D)의 일부를 덮고 있다. 이로써, 제3 및 제4 하면 도체(25C, 25D)가 저항체(22)에 접속되게 된다.
또한, 본 제2 변형예에 따른 저항 소자(20A2)에는, 상술한 저항 소자(20A)가 구비하고 있던 제3 및 제4 상면 도체(24C, 24D) 그리고 제3 및 제4 비아 도체(26C, 26D)는 마련되어 있지 않지만, 이것이 마련되어 있어도 특별히 문제는 없다.
이와 같이 구성한 경우에도 상술한 본 실시형태에서 설명한 효과에 준한 효과가 얻어지게 되어, 저비용이면서 용이하게 원하는 전기적인 특성을 가지는 저항 요소(R)와 콘덴서 요소(C)를 조합하는 것이 가능해지고, 이로써 복합 전자부품 자체의 설계 자유도가 높아질 뿐만 아니라, 해당 복합 전자부품이 실장되는 배선 기판에서의 회로 설계의 설계 자유도도 높게 하는 것이 가능해진다.
(제3 변형예)
도 11a는, 제3 변형예에 따른 복합 전자부품의 종단면도이다. 도 11b는, 제3 변형예에 따른 복합 전자부품의 횡단면도이다. 이하, 이 도 11a 및 도 11b를 참조하여, 본 실시형태에 기초한 제3 변형예에 따른 복합 전자부품(1A2)에 대해 설명한다.
도 11a 및 도 11b에 나타내는 바와 같이, 제3 변형예에 따른 복합 전자부품(1A2)은, 상술한 복합 전자부품(1A)과 비교한 경우에, 다른 구성의 저항 소자(20A3)를 포함하고 있다. 저항 소자(20A3)는, 상술한 저항 소자(20A)와 비교한 경우에, 베이스부(21)에 마련된 저항체(22)의 위치가 주로 상이하다. 구체적으로는, 저항체(22)는, 베이스부(21)의 내부에 매설되어 있고, 길이 방향(L)에서 제1 비아 도체(26A)와 제2 비아 도체(26B) 사이에 위치하고 있다.
이에 따라, 베이스부(21)의 내부에는, 길이 방향에서 제1 비아 도체(26A)와 제2 비아 도체(26B) 사이에 위치하면서 폭 방향(W)을 따라 서로 이격되는 제1 및 제2 내부 도체(28C, 28D)가 마련되어 있다. 해당 제1 및 제2 내부 도체(28C, 28D)는, 베이스부(21)의 폭 방향(W)에서의 양 단부에 배치되어 있다.
여기서, 상술한 저항체(22)는, 그 폭 방향(W)에서의 일단이 제1 내부 도체(28C)의 일부를 덮고 있음과 함께 그 폭 방향(W)에서의 타단이 제2 내부 도체(28D)의 일부를 덮고 있다. 이로써, 제1 및 제2 내부 도체(28C, 28D)가 저항체(22)에 접속되게 된다.
또한, 제3 비아 도체(26C)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제1 내부 도체(28C) 및 제3 하면 도체(25C)에 겹쳐 있고, 제1 내부 도체(28C)과 제3 하면 도체(25C)를 접속하고 있다. 제4 비아 도체(26D)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제2 내부 도체(28D) 및 제4 하면 도체(25D)에 겹쳐 있고, 제2 내부 도체(28D)와 제4 하면 도체(25D)를 접속하고 있다.
또한, 도 11a 및 도 11b에 나타내는 바와 같이, 본 제3 변형예에 따른 저항 소자(20A3)에서는, 상술한 저항 소자(20A)가 구비하고 있던 제3 및 제4 상면 도체(24C, 24D)가 마련될 필요는 없다.
이와 같이 구성한 경우에도 상술한 본 실시형태에서 설명한 효과에 준한 효과가 얻어지게 되어, 저비용이면서 동시에 용이하게 원하는 전기적인 특성을 가지는 저항 요소(R)와 콘덴서 요소(C)를 조합하는 것이 가능해지고, 이로써 복합 전자부품 자체의 설계 자유도가 높아질 뿐만 아니라, 해당 복합 전자부품이 실장되는 배선 기판에서의 회로 설계의 설계 자유도도 높게 하는 것이 가능해진다.
(실시형태 2)
도 12는, 본 발명의 실시형태 2에서의 복합 전자부품의 개략 사시도이다. 도 13a는, 도 12 중에 나타내는 XIIIA-XIIIA선을 따른 모식 단면도이다. 도 13b는, 도 12 중에 나타내는 XIIIB-XIIIB선을 따른 모식 단면도이다. 도 14a는, 도 12 중에 나타내는 저항 소자의 상면도이다. 도 14b는, 도 12 중에 나타내는 저항 소자의 단면도이다. 도 14c는, 도 12 중에 나타내는 저항 소자의 하면도이다. 또한, 도 15는, 도 12에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다. 이하, 이들 도 12~도 15를 참조하여, 본 실시형태에서의 복합 전자부품(1B)에 대해 설명한다.
도 12~도 14c에 나타내는 바와 같이, 본 실시형태에서의 복합 전자부품(1B)은, 상술한 복합 전자부품(1A)과 비교한 경우에, 다른 구성의 저항 소자(20B)를 포함하고 있다. 저항 소자(20B)는, 상술한 저항 소자(20A)와 비교한 경우에, 제4 상면 도체(24D), 제4 하면 도체(25D) 및 제4 비아 도체(26D)를 구비하고 있지 않은 점에서 주로 상이하다. 본 실시형태에서도, 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다. 제3 접속 도체는 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다.
구체적으로는, 도 13a~도 14c에 나타내는 바와 같이, 저항 소자(20B)는, 베이스부(21)의 상면(21a) 중 길이 방향(L)에서 제1 및 제2 상면 도체(24A, 24B)에 끼인 부분에 제3 상면 도체(24C)만을 가지고 있다. 해당 제3 상면 도체(24C)는, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 직사각형 형상으로 구성되어 있고, 폭 방향(W)을 따라 길게 연장되어 있다. 또한, 제3 상면 도체(24C)의 폭 방향(W)에서의 치수는 제1 및 제2 상면 도체(24A, 24B)와 동일해도 되고, 작아도 된다.
저항체(22)는, 길이 방향(L)에서의 일단이 제1 상면 도체(24A)의 일부를 덮고 있음과 함께, 그 길이 방향(L)에서의 타단이 제3 상면 도체(24C)의 일부를 덮고 있다. 이로써, 제1 및 제3 상면 도체(24A, 24C)가 저항체(22)에 접속되게 된다.
여기서, 제3 상면 도체(24C)는, 제1 상면 도체(24A)보다도 제2 상면 도체(24B)에 의해 가까운 위치에 마련된다. 이와 같이 구성함으로써, 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우의 저항체(22)의 면적을 보다 크게 확보할 수 있기 때문에, 저항체(22)의 전기적인 특성의 조정의 자유도가 보다 높아지게 된다.
한편, 제3 비아 도체(26C)는, 길이 방향(L)에서 제1 비아 도체(26A)와 제2 비아 도체(26B) 사이에 위치하고 있고, 제3 하면 도체(25C)는, 길이 방향(L)에서 제1 하면 도체(25A)와 제2 하면 도체(25B) 사이에 위치하고 있다.
여기서, 본 실시형태에서도, 베이스부(21)의 상면(21a)에 수직인 방향에서 보아, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 반드시 겹친다고는 할 수 없다. 특히, 상술한 바와 같이, 저항체(22)의 면적을 보다 크게 하기 위해, 제3 상면 도체(24C)를 제2 상면 도체(24B) 측으로 가까이 붙여 배치시킨 경우에는, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 베이스부(21)의 상면(21a)에 수직인 방향에서 본 경우에 겹치지 않는 레이아웃이 된다.
그 때문에, 본 실시형태에서의 저항 소자(20B)에서는, 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하는 제3 비아 도체(26C)를, 서로 접속된 상측 비아 도체(26C1), 하측 비아 도체(26C2) 및 내부 접속 도체(26C3)에 의해 구성하고 있다. 이와 같이 구성함으로써, 제3 상면 도체(24C)와 제3 하면 도체(25C)가 겹치지 않는 레이아웃인 경우에도, 이들 제3 상면 도체(24C)와 제3 하면 도체(25C)를 접속하는 것이 가능해진다.
이상과 같이 구성한 경우에는, 저항 소자(20B)에 마련된 저항체(22)는, 저항 소자(20B)의 제1 및 제3 상면 도체(24A, 24C)에 전기적으로 접속되어 있기 때문에, 해당 제1 및 제3 상면 도체(24A, 24C)의 각각에 접속된 제1 및 제3 비아 도체(26A, 26C)가 저항체(22)의 중계 도체로서 기능하게 되며, 제1 및 제3 상면 도체(24A, 24C)와 제1 및 제3 하면 도체(25A, 25C)가 각각 전기적으로 접속된 상태가 된다.
따라서, 저항 소자(20A)에 마련된 제1 및 제3 하면 도체(25A, 25C)가 저항 소자(20B)의 배선 기판에 대한 접속 단자인 단자 도체로서 기능하게 된다.
또한, 이 경우, 제1 상면 도체(24A) 및 제1 비아 도체(26A)는, 콘덴서 소자(10)의 제1 외부전극(14A)의 중계 도체로서도 기능하게 되고, 또한 제1 하면 도체(25A)는, 콘덴서 소자(10)의 배선 기판에 대한 접속 단자인 단자 도체로서도 기능하게 된다.
이로써, 본 실시형태에서의 복합 전자부품(1B)은, 배선 기판에 대한 접속 단자인 단자 도체를 3개 가진 것이 되고, 도 15에 나타내는 바와 같은 등가회로를 가지게 된다.
이와 같이 구성한 경우에도, 상술한 실시형태 1에서 설명한 효과에 준한 효과가 얻어지게 되어, 용이하게 원하는 전기적인 특성을 가지는 저항 요소(R)와 콘덴서 요소(C)를 조합하는 것이 가능해지고, 이로써 복합 전자부품 자체의 설계 자유도가 높아질 뿐만 아니라, 해당 복합 전자부품이 실장되는 배선 기판에서의 회로 설계의 설계 자유도도 높게 하는 것이 가능해진다.
여기서, 상기 구성의 복합 전자부품(1B)으로 한 경우에는, 저항 요소(R)와 콘덴서 요소(C)가 해당 복합 전자부품(1B)의 내부에서 전기적으로 병렬로 접속된 상태로는 되지 않기 때문에, 회로 설계의 관점에서도 그 설계 자유도가 매우 높은 것이 된다. 즉, 해당 복합 전자부품(1B)이 실장되는 배선 기판 측에서 이들 저항 요소(R)와 콘덴서 요소(C)를 전기적으로 접속함으로써 이들을 직렬로도 병렬로도 접속하는 것이 가능하다. 따라서, 다양한 회로에 대하여 적용이 가능한 복합 전자부품으로 할 수 있다.
(실시형태 3)
도 16은, 본 발명의 실시형태 3에서의 복합 전자부품의 개략 사시도이다. 도 17a는, 도 16 중에 나타내는 XVIIA-XVIIA선을 따른 모식 단면도이다. 도 17b는, 도 16 중에 나타내는 XVIIB-XVIIB선을 따른 모식 단면도이다. 도 18a는, 도 16 중에 나타내는 저항 소자의 상면도이다. 도 18b는, 도 16 중에 나타내는 저항 소자의 하면도이다. 또한, 도 19는, 도 16에 나타내는 복합 전자부품의 등가회로를 나타내는 도면이다. 이하, 이들 도 16~도 19를 참조하여, 본 실시형태에서의 복합 전자부품(1C)에 대해 설명한다.
도 16~도 18b에 나타내는 바와 같이, 본 실시형태에서의 복합 전자부품(1C)은, 상술한 복합 전자부품(1A)과 비교한 경우에, 다른 구성의 저항 소자(20C)를 포함하고 있다. 저항 소자(20C)는, 상술한 저항 소자(20A)와 비교한 경우에, 제3 및 제4 상면 도체(24C, 24D), 제3 및 제4 하면 도체(25C, 25D), 및 제3 및 제4 비아 도체(26C, 26D)를 구비하고 있지 않은 점에서 주로 상이하다. 본 실시형태에서도 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다.
구체적으로는, 도 17a~도 18b에 나타내는 바와 같이, 저항 소자(20C)는, 베이스부(21)의 상면(21a) 중 길이 방향(L)에서 제1 및 제2 상면 도체(24A, 24B)에 끼인 부분에 특별히 다른 도체를 가지고 있지 않다. 또한, 저항 소자(20C)는, 베이스부(21)의 하면(21b) 중 길이 방향(L)에서 제1 및 제2 하면 도체(25A, 25B)에 끼인 부분에도 특별히 다른 도체를 가지고 있지 않다.
저항체(22)는, 길이 방향(L)에서의 일단이 제1 상면 도체(24A)의 일부를 덮고 있음과 함께, 그 길이 방향(L)에서의 타단이 제2 상면 도체(24B)의 일부를 덮고 있다. 이로써, 제1 및 제2 상면 도체(24A, 24B)가 저항체(22)에 접속되게 된다.
이와 같이 구성한 경우에는, 저항 소자(20C)에 마련된 저항체(22)는 저항 소자(20C)의 제1 및 제2 상면 도체(24A, 24B)에 전기적으로 접속되어 있기 때문에, 해당 제1 및 제2 상면 도체(24A, 24B)의 각각에 접속된 제1 및 제2 비아 도체(26A, 26B)가 저항체(22)의 중계 도체로서 기능하게 되고, 제1 및 제2 상면 도체(24A, 24B)와 제1 및 제2 하면 도체(25A, 25B)가 각각 전기적으로 접속된 상태가 된다.
따라서, 저항 소자(20C)에 마련된 제1 및 제2 하면 도체(25A, 25B)가 저항 소자(20C)의 배선 기판에 대한 접속 단자인 단자 도체로서 기능하게 된다.
또한, 이 경우, 제1 및 제2 상면 도체(24A, 24B), 그리고 제1 및 제2 비아 도체(26A, 26B)는, 콘덴서 소자(10)의 중계 도체로서도 기능하게 되고, 또한 제1 및 제2 하면 도체(25A, 25B)는, 콘덴서 소자(10)의 배선 기판에 대한 접속 단자인 단자 도체로서도 기능하게 된다.
이로써, 본 실시형태에서의 복합 전자부품(1C)은, 배선 기판에 대한 접속 단자인 단자 도체를 2개 가진 것이 되고, 도 19에 나타내는 바와 같은 등가회로를 가지게 된다.
이와 같이 구성한 경우에도, 상술한 실시형태 1에서 설명한 효과에 준한 효과가 얻어지게 되어, 용이하게 원하는 전기적인 특성을 가지는 저항 요소(R)와 콘덴서 요소(C)를 조합하는 것이 가능해지고, 이로써 복합 전자부품 자체의 설계 자유도를 높게 하는 것이 가능해진다.
(실시형태 4)
도 20은, 본 발명의 실시형태 4에서의 복합 전자부품의 측면도이다. 도 21은, 도 20의 복합 전자부품을 화살표(XXI) 방향에서 본 도면이다. 도 22는, 도 20의 복합 전자부품을 화살표(XXII) 방향에서 본 도면이다. 도 23은, 도 21의 복합 전자부품을 XXIII-XXIII선 화살표 방향에서 본 단면도이다. 도 24는, 도 21의 복합 전자부품을 XXIV-XXIV선 화살표 방향에서 본 단면도이다. 도 25는, 도 20의 복합 전자부품을 XXV-XXV선 화살표 방향에서 본 단면도이다. 도 26은, 도 20의 복합 전자부품을 XXVI-XXVI선 화살표 방향에서 본 단면도이다. 도 27은, 도 20의 복합 전자부품을 XXVII-XXVII선 화살표 방향에서 본 단면도이다.
도 20~도 27에 나타내는 바와 같이, 본 발명의 실시형태 4에서의 복합 전자부품(1D)은, 콘덴서 소자(10A)와 저항 소자(20D)를 포함하고 있다. 본 실시형태에서도 제1 접속 도체 및 제2 접속 도체의 각각은 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다. 제3 접속 도체 및 제4 접속 도체의 각각은 베이스부(21)의 내부에 위치하는 도체만으로 구성되어 있다.
콘덴서 소자(10A)의 콘덴서 본체(11)는, 적층된 복수의 내부전극층(13)을 포함한다. 복수의 내부전극층(13)에서, 서로 인접하는 한 쌍의 내부전극층(13) 중 한쪽은 제1 외부전극(14A) 및 제2 외부전극(14B) 중 한쪽에 전기적으로 접속되어 있다. 상기 한 쌍의 내부전극층(13) 중 다른 쪽은 제1 외부전극(14A) 및 제2 외부전극(14B) 중 다른 쪽에 전기적으로 접속되어 있다. 복수의 내부전극층(13)의 적층 방향은, 높이 방향(H)과 직교하고 있고, 폭 방향(W)과 평행하다.
상기와 같이, 콘덴서 본체(11)를 제작할 때에는, 도전성 페이스트가 인쇄된 복수의 세라믹 그린 시트가 적층되고, 이 적층 방향으로 프레스 된다. 프레스되어 형성된 적층체에서는, 내부전극층(13)이 위치하는 부분과 내부전극층(13)이 위치하지 않는 부분에서 두께가 다르다. 구체적으로는, 내부전극층(13)이 위치하는 부분이 내부전극층(13)이 위치하지 않는 부분보다 두꺼워진다.
그 결과, 콘덴서 소자(10A)는, 길이 방향(L)에서 보아, 복수의 내부전극층(13)의 적층 방향과 교차하는 면이 외측으로 볼록 형상으로 만곡되어 있다. 즉, 콘덴서 본체(11)의 한 쌍의 측면의 각각은, 높이 방향(H)의 중앙부가 단부보다 폭 방향(W)의 외측으로 돌출하도록 만곡되어 있다.
본 실시형태에서는, 콘덴서 소자(10A)는, 길이 방향(L)에서 보아, 복수의 내부전극층(13)의 적층 방향을 따르는 면이 중앙이 오목하게 들어가도록 만곡되어 있다. 즉, 콘덴서 본체(11)의 한 쌍의 주면의 각각은, 폭 방향(W)의 단부가 중앙부보다 높이 방향(H)의 외측으로 돌출하도록 만곡되어 있다. 이 오목한 부분의 깊이는 5㎛ 이하인 것이 바람직하다. 또한, 콘덴서 소자(10A)는, 길이 방향(L)에서 보아, 복수의 내부전극층(13)의 적층 방향을 따르는 면이 평탄면인 것이 보다 바람직하다.
복합 전자부품(1D)에서는, 제1 상면 도체(24A)와 제1 외부전극(14A)은 제1 접합부(31)를 통해 서로 접속되어 있다. 제2 상면 도체(24B)와 제2 외부전극(14B)은 제2 접합부(32)를 통해 서로 접속되어 있다. 즉, 제1 상면 도체(24A)와 제1 외부전극(14A)은 서로 직접 접촉하고 있지 않다. 제2 상면 도체(24B)와 제2 외부전극(14B)은 서로 직접 접촉하고 있지 않다.
제1 접합부(31) 및 제2 접합부(32)의 각각의 두께는 10㎛ 이상인 것이 바람직하다. 콘덴서 본체(11)의 하면(11a)과 저항 소자(20D) 사이의 높이 방향(H)에서의 최단 거리가 20㎛ 이상인 것이 바람직하다.
본 실시형태에서는, 제1 접합부(31) 및 제2 접합부(32)의 각각은 도전성 접합재로 구성되어 있다. 도전성 접합재는 주성분이 Sn(주석)이다. 도전성 접합재는 Sb(안티몬) 또는 Au(금)를 포함하고 있어도 된다. 도전성 접합재는 Ag(은) 및 Cu(구리)를 포함하지 않는다. 도전성 접합재의 융점은 237℃ 이상이다. 단, 도전성 접합재가 이용되지 않고, 제1 접합부(31) 및 제2 접합부(32)의 각각이, 제1 및 제2 상면 도체(24A, 24B) 또는 제1 및 제2 외부전극(14A, 14B)의 표면에 마련된 Sn도금의 재용융(再溶融)에 의해 형성되어도 된다.
본 실시형태에서는, 베이스부(21)의 외주면(外周面)과 하면(21b) 사이의 능선부에 모따기가 실시되어 있다. 한편, 베이스부(21)의 외주면과 상면(21a) 사이의 능선부에는 모따기는 실시되어 있지 않다. 따라서, 베이스부(21)의 하면(21b)의 바깥둘레에 절결부(21bc)가 마련되어 있다. 도 20에 나타내는 바와 같이, 베이스부(21)의 하면(21b)의 길이(L2)는 베이스부(21)의 상면(21a)의 길이(L1)보다 짧다. 도 21에 나타내는 바와 같이, 베이스부(21)의 하면(21b)의 폭(W2)은 베이스부(21)의 상면(21a)의 폭(W1)보다 좁다.
베이스부(21)의 하면(21b) 상에서, 제1 하면 도체(25A)와 제2 하면 도체(25B)와 제3 하면 도체(25C)와 제4 하면 도체(25D)의 서로의 사이를 칸막이하도록 보호막(29)이 마련되어 있다. 보호막(29)은, 예를 들면 유리 재료나 수지 재료 등으로 이루어지는 절연성의 막으로 구성되어 있다.
여기서, 본 실시형태의 저항 소자(20D)의 제작 방법에 대해 설명한다. 도 28a는, 저항 소자의 각 구성이 형성된 상태의 기판을 나타내는 측면도이다. 도 28b는, 레이저 스크라이브에 의해 기판의 한쪽의 표면에 홈을 형성한 상태를 나타내는 측면도이다. 도 28c는, 기판을 휘게 하여 홈으로부터 균열을 신전시켜 할단한 상태를 나타내는 측면도이다.
도 28a에 나타내는 바와 같이, 베이스부(21)가 되는 기판에, 저항 소자(20D)의 베이스부(21) 이외의 구성을 마련함으로써, 복수의 저항 소자(20D)가 일체화된 집합체를 제작한다. 다음으로, 도 28b에 나타내는 바와 같이, 기판의 하면에만 레이저 스크라이브에 의해 격자 형상으로 홈을 형성한다. 이 홈이 절결부(21bc)가 된다. 다음으로, 격자 형상의 홈 중 한 방향으로 연장되는 복수의 홈의 각각을 따라 기판을 할단함으로써, 스트립(strip) 형상으로 기판을 분할한다.
다음으로, 도 28c에 나타내는 바와 같이, 격자 형상의 홈 중 다른 방향으로 연장되는 복수의 홈의 각각을 따라 스트립 형상의 기판을 할단함으로써 개편화(個片化)한다. 상기와 같이 저항 소자(20D)를 제작함으로써, 도 20~도 27에 나타내는 바와 같이, 베이스부(21)의 하면(21b)의 바깥둘레에만 절결부(21bc)가 마련된 복합 전자부품(1D)이 얻어진다.
복합 전자부품(1D)에서는, 절결부(21bc)가 마련되어 있음으로써, 복합 전자부품(1D)의 반송 중에 복합 전자부품(1D)의 베이스부(21)가 다른 물품과 접촉 또는 충돌했을 때에, 베이스부(21)에 갈라짐 또는 깨짐 등의 손상이 생기는 것을 억제할 수 있다.
베이스부(21)의 상면에는 콘덴서 소자(10A)가 배치되어 있기 때문에, 베이스부(21)의 상면의 바깥둘레부는, 복합 전자부품(1D)의 반송 중에 다른 물품과 접촉 또는 충돌하기 어렵다. 그 때문에, 베이스부(21)의 상면의 바깥둘레부에 절결부가 마련되어 있지 않아도 되고, 이로써, 절결부(21bc)를 베이스부(21)의 상면 및 하면(21b)의 양쪽의 바깥둘레부에 마련하는 경우와 비교하여 저항 소자(20D)의 제조 비용을 삭감할 수 있다. 또한, 베이스부(21)의 상면의 바깥둘레부가 복합 전자부품(1D)의 반송 중에 다른 물품과 접촉 또는 충돌하기 어렵게 하는 관점에서, 저항 소자(20D)의 길이는 콘덴서 소자(10A)의 길이 이하인 것이 바람직하고, 저항 소자(20D)의 폭은 콘덴서 소자(10A)의 폭 이하인 것이 바람직하다.
또한, 레이저 스크라이브에 의해 홈을 형성함으로써, 제1 내지 제4 하면 도체(25A~25D)에 대한 베이스부(21)의 외형의 위치 정밀도를 높게 할 수 있다. 이로써, 복합 전자부품(1D)을 배선 기판에 실장할 때에 베이스부(21)의 하면(21b)을 인식하여 저항 소자(20D)를 배선 기판 상에 탑재함으로써, 배선 기판의 랜드에 대하여 제1 내지 제4 하면 도체(25A~25D)를 고정밀도로 배치할 수 있다. 그 결과, 복합 전자부품(1D)의 치수를 작게 하는 것이 가능해진다.
여기서, 복합 전자부품을 마운터에 의해 흡착하여 배선 기판 상에 탑재하는 공정에 대해 설명한다. 도 29는, 내부전극층의 적층 방향이 높이 방향과 평행한 복합 전자부품을 마운터의 노즐로 흡착하고 있는 상태를 나타내는 단면도이다. 도 30은, 내부전극층의 적층 방향이 높이 방향과 직교하고 있는 본 실시형태에서의 복합 전자부품을 마운터의 노즐로 흡착하고 있는 상태를 나타내는 단면도이다.
도 29에 나타내는 바와 같이, 콘덴서 소자(10)의 복수의 내부전극층(13)의 적층 방향이 높이 방향(H)과 평행함으로써, 콘덴서 본체(11)의 한 쌍의 주면의 각각이, 폭 방향(W)의 중앙부가 단부보다 높이 방향(H)의 외측으로 돌출하도록 만곡되어 있는 경우, 마운터의 노즐(90)의 선단과 콘덴서 본체(11)의 주면 사이에 틈이 생기기 쉽다. 이 틈을, 화살표(91)로 나타내는 바와 같이 공기가 빠져 나감으로써, 마운터의 흡착력이 저하된다. 이 상태에서 마운터가 이동한 경우, 마운터의 동작으로부터 받는 가속도에 의해 복합 전자부품이 흔들려, 도 29에 나타내는 바와 같이, 복합 전자부품이 기운 상태로 마운터에 유지되는 경우가 있다. 이와 같이 유지된 복합 전자부품이 배선 기판 상에 탑재된 경우, 배선 기판에 대한 복합 전자부품의 배치 정밀도가 저하됨과 함께, 배선 기판에 대하여 복합 전자부품이 비스듬히 기울여져 탑재된다.
상기의 현상은, 콘덴서 소자(10)를 저항 소자(20D) 상에 탑재할 때에도 일어날 수 있다. 상기의 현상이 콘덴서 소자(10)를 저항 소자(20D) 상에 탑재할 때에 일어난 경우, 저항 소자(20D)에 대한 콘덴서 소자(10)의 배치 정밀도가 저하됨과 함께, 저항 소자(20D)에 대하여 콘덴서 소자(10)가 비스듬히 기울어져 탑재된다.
본 실시형태에서의 복합 전자부품(1D)에서는, 도 30에 나타내는 바와 같이, 콘덴서 소자(10A)의 복수의 내부전극층(13)의 적층 방향이 높이 방향(H)과 직교하고 있음으로써, 콘덴서 본체(11)의 한 쌍의 주면의 각각은, 폭 방향(W)의 단부가 중앙부보다 높이 방향(H)의 외측으로 돌출하도록 만곡되어 있다. 이 경우, 마운터의 노즐(90)의 선단과 콘덴서 본체(11)의 주면이 밀착되기 쉽다. 그 때문에, 마운터의 흡착력이 높게 안정됨과 함께, 복합 전자부품을 기울게 하지 않고 안정된 자세로 유지할 수 있다. 이와 같이 유지된 복합 전자부품(1D)이 배선 기판 상에 탑재된 경우, 배선 기판에 대하여 복합 전자부품(1D)을 고정밀도로 배치할 수 있음과 함께, 배선 기판에 대하여 복합 전자부품(1D)을 기울게 하지 않고 안정된 자세로 탑재할 수 있다.
마찬가지로, 본 실시형태에서의 복합 전자부품(1D)에서는, 콘덴서 소자(10A)를 저항 소자(20D) 상에 탑재할 때, 저항 소자(20D)에 대하여 콘덴서 소자(10A)를 고정밀도로 배치할 수 있음과 함께, 저항 소자(20D)에 대하여 콘덴서 소자(10A)를 기울게 하지 않고 안정된 자세로 탑재할 수 있다.
본 실시형태에서의 복합 전자부품(1D)에서는, 저항 소자(20D)의 베이스부(21)의 외주면에 도체가 마련되어 있지 않다. 그 때문에, 복합 전자부품(1D)을 솔더에 의해 배선 기판에 실장할 때에, 솔더가 베이스부(21)의 외주면 상을 유동하는 것을 억제할 수 있다. 그 결과, 복합 전자부품(1D)에 인접 배치되는 전자부품과 복합 전자부품(1D)가, 복합 전자부품(1D)을 배선 기판에 실장하기 위한 솔더에 의해 단락(短絡)되는 것을 억제할 수 있다. 또한, 배선 기판에 실장되는 전자부품끼리의 간격을 좁게 할 수 있고, 나아가서는 배선 기판을 소형화할 수 있다.
본 실시형태에서의 복합 전자부품(1D)에서는, 제1 접합부(31) 및 제2 접합부(32)의 각각을 구성하는 도전성 접합재의 융점은, 복합 전자부품(1D)을 배선 기판에 실장하기 위한 솔더의 융점보다 높다. 그 때문에, 복합 전자부품(1D)을 배선 기판에 실장할 때에 제1 접합부(31) 및 제2 접합부(32)의 각각은 재용융하기 어렵다. 그 결과, 저항 소자(20D)와 콘덴서 소자(10A)의 위치 어긋남이 생기기 어려워, 복합 전자부품(1D)에 인접 배치되는 전자부품과 복합 전자부품(1D)이 단락되는 것을 억제할 수 있다. 또한, 솔더 플래시(solder flash)의 발생을 억제할 수 있다.
솔더 플래시란, 솔더에 의해 서로 접합되어 있는 부품끼리가 수지에 의해 봉지(封止)되어 있는 경우에, 솔더가 용융 온도 이상으로 다시 가열되었을 때에 용융하고 팽창하여, 수지와 부품의 계면을 솔더가 파괴하면서 진전하는 현상이다.
본 실시형태에서의 복합 전자부품(1D)에서는, 제1 상면 도체(24A)와 제1 외부전극(14A)은 서로 직접 접촉하고 있지 않고, 제2 상면 도체(24B)와 제2 외부전극(14B)은 서로 직접 접촉하고 있지 않다. 그 때문에, 제1 접합부(31) 및 제2 접합부(32)의 각각의 두께를 확보할 수 있다. 그 결과, 제1 접합부(31) 및 제2 접합부(32)의 각각에서 도전성 접합재의 보이드의 발생을 억제할 수 있어 저항 소자(20D)와 콘덴서 소자(10A)의 접합 강도를 안정적으로 확보할 수 있다.
또한, 콘덴서 본체(11)의 하면(11a)과 저항 소자(20D) 사이에 높이 방향(H)의 틈을 확보할 수 있다. 이로써, 콘덴서 본체(11)의 하면(11a)과 저항 소자(20D) 사이의 틈에 세정액이 들어가기 쉬워지기 때문에, 플럭스(flux)의 잔사를 확실하게 제거할 수 있다. 또한, 저항 소자(20D)와 콘덴서 소자(10A)의 접합을 외관 검사할 때에, 콘덴서 본체(11)의 하면(11a)과 저항 소자(20D) 사이에 높이 방향(H)의 틈이 있음으로써, 제1 상면 도체(24A)와 제1 외부전극(14A)의 접합 및 제2 상면 도체(24B)와 제2 외부전극(14B)의 접합을, 용이하게 눈으로 확인하여 판별할 수 있다.
(실시형태 5)
이하, 본 발명의 실시형태 5에서의 복합 전자부품에 대해 설명한다. 본 실시형태에 따른 복합 전자부품(1E)은, 제1 및 제2 외부전극의 구성, 그리고 제1 및 제2 접합부의 표면에 수지막이 마련되어 있는 점이 실시형태 4에서의 복합 전자부품(1D)과 다르기 때문에, 실시형태 4에서의 복합 전자부품(1D)과 동일한 구성에 대해서는 설명을 반복하지 않는다.
도 31은, 본 발명의 실시형태 5에서의 복합 전자부품의 측면도이다. 도 32는, 도 31의 복합 전자부품을 화살표(XXXII) 방향에서 본 도면이다. 도 33은, 도 31의 복합 전자부품을 화살표(XXXIII) 방향에서 본 도면이다.
도 31~도 33에 나타내는 바와 같이, 본 발명의 실시형태 5에서의 복합 전자부품(1E)은, 콘덴서 소자(10B)와 저항 소자(20D)를 포함하고 있다. 콘덴서 소자(10B)의 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각은, Sn(주석)도금층(141) 및 Sn도금층(141)으로 덮이고 Sn과 Ni(니켈)의 금속간 화합물을 함유하는 Sn-Ni층(142)을 포함한다.
구체적으로는, 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각은, 외측으로부터 순서대로 Sn도금층(141), Sn-Ni층(142) 및 도시하지 않은 Ni도금층을 포함하고 있다. Sn-Ni층(142)은, Sn도금층(141)의 Sn과 Ni도금층의 Ni가 합금화하여 형성되어 있다.
제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각의 적어도 일부에서 Sn-Ni층(142)이 노출되어 있다. 본 실시형태에서는, 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각의 모서리부 및 능선부에서 Sn-Ni층(142)이 노출되어 있다. 노출된 Sn-Ni층(142)의 표면에는, 대기에 접촉함으로써 산화 피막이 형성되어 있다. Sn-Ni층(142)의 산화 피막은, 제1 접합부(31) 및 제2 접합부(32)를 구성하는 재료가 부착되기 어려운 성질 및 전기 절연성을 가지고 있다.
Sn-Ni층(142)을 노출시키는 방법으로는, 제1 외부전극(14A1) 및 제2 외부전극(14B1)에서 Sn-Ni층(142)을 노출시키지 않는 부분에 마스킹한다. 마스킹된 콘덴서 소자(10B)를 박리액에 침지한다. 박리액으로는, Sn을 선택적으로 용해시키는 엔스트립(ENSTRIP)(등록상표)을 이용할 수 있다.
제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각에서, Sn-Ni층(142)을 노출시키는 부분은 모서리부 및 능선부에 한정되지 않고, 예를 들면, 콘덴서 본체(11)의 측면 및 상면을 덮고 있는 부분의 전체에서 Sn-Ni층(142)이 노출되어 있어도 된다. 이 경우, 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각에서, 콘덴서 본체(11)의 하면(11a)을 덮고 있는 부분의 표면에만 Sn도금층(141)이 위치하고 있다.
본 발명의 실시형태 5에서의 복합 전자부품(1E)에서는, 제1 접합부(31) 및 제2 접합부(32)의 각각에서, 콘덴서 소자(10B) 및 저항 소자(20D)에 걸쳐 마련된 수지막(31c, 32c)이 표면의 적어도 일부를 덮고 있다. 본 실시형태에서는, 수지막(31c)은 제1 접합부(31)의 표면 전체를 덮고 있다. 수지막(32c)은 제2 접합부(32)의 표면 전체를 덮고 있다. 또한, 수지막(31c, 32c)이 콘덴서 소자(10B)와 저항 소자(20D) 사이의 틈을 메우고 있어도 된다.
수지막(31c, 32c)은, 예를 들면, 경화제나 무기 필러 등을 함유하는, 에폭시 수지나 우레탄 수지 등으로 구성되어 있다. 수지막(31c, 32c)의 내열 온도는, 제1 접합부(31) 및 제2 접합부(32)를 구성하고 있는 재료의 융점보다 높다.
콘덴서 소자(10B)와 저항 소자(20D)를 접합할 때, Sn도금층(141)으로부터 용융한 Sn이 표면장력에 의해 콘덴서 본체(11)의 단면 상으로 흘러, 콘덴서 소자(10B)의 길이가 길어지는 현상이 일어난다. 본 발명의 실시형태 5에서의 복합 전자부품(1E)에서는, 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각에서 Sn도금층(141)의 일부가 제거되어 있기 때문에, 상기의 콘덴서 소자(10B)의 길이가 길어지는 현상을 발생하기 어렵게 할 수 있다.
또한, 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 각각의 모서리부 및 능선부에서 Sn-Ni층(142)이 노출되어 있기 때문에, 만일, 복합 전자부품(1E)의 제1 외부전극(14A1) 및 제2 외부전극(14B1)의 적어도 한쪽이, Sn-Ni층(142)이 노출되어 있는 위치에서, 인접하고 있는 전자부품과 접촉한 경우에, 이 전자부품과 복합 전자부품(1E)이 단락되는 것을 Sn-Ni층(142)의 전기 절연성에 의해 억제할 수 있다.
본 발명의 실시형태 5에서의 복합 전자부품(1E)은, 상기와 같이, 콘덴서 소자(10B)의 길이가 길어지는 현상을 발생하기 어렵게 할 수 있음과 함께, 인접 배치된 전자부품과의 단락의 발생을 억제할 수 있기 때문에, 배선 기판에 전자부품을 고밀도 실장하는 것을 가능하게 한다.
본 발명의 실시형태 5에서의 복합 전자부품(1E)에서는, 제1 접합부(31) 및 제2 접합부(32)의 각각에서, 콘덴서 소자(10B) 및 저항 소자(20D)에 걸쳐 수지막(31c, 32c)이 마련되어 있다. 이로써, 콘덴서 소자(10B)와 저항 소자(20D)의 접합 면적이 커지고, 그 결과, 콘덴서 소자(10B)와 저항 소자(20D)의 접합 강도를 높게 할 수 있다.
또한, 수지막(31c, 32c)의 내열 온도가 제1 접합부(31) 및 제2 접합부(32)를 구성하고 있는 재료의 융점보다 높기 때문에, 복합 전자부품(1E)을 배선 기판에 실장할 때에, 제1 접합부(31) 및 제2 접합부(32)의 각각이 재용융한 경우에 저항 소자(20D)와 콘덴서 소자(10B)의 위치 어긋남이 생기기 어렵게 할 수 있다.
본 실시형태에서는, 수지막(31c)이 제1 접합부(31)의 표면 전체를 덮고, 수지막(32c)이 제2 접합부(32)의 표면 전체를 덮고 있기 때문에, 제1 접합부(31) 및 제2 접합부(32)의 각각이 솔더로 구성되어 있는 경우에는, 재용융한 솔더의 유동을 수지막(31c, 32c)에 의해 방해할 수 있어, 솔더 플래시의 발생을 억제할 수 있다.
(실시형태 6)
이하, 본 발명의 실시형태 6에서의 복합 전자부품에 대해 설명한다. 본 실시형태에 따른 복합 전자부품(1F)은, 제1 및 제2 외부전극의 폭이 콘덴서 본체의 폭보다 좁은 점이 실시형태 4에서의 복합 전자부품(1D)과 다르기 때문에, 실시형태 4에서의 복합 전자부품(1D)과 동일한 구성에 대해서는 설명을 반복하지 않는다.
도 34는, 본 발명의 실시형태 6에서의 복합 전자부품의 측면도이다. 도 35는, 도 34의 복합 전자부품을 화살표(XXXV) 방향에서 본 도면이다. 도 36은, 도 34의 복합 전자부품을 화살표(XXXVI) 방향에서 본 도면이다.
도 34~도 36에 나타내는 바와 같이, 본 발명의 실시형태 6에서의 복합 전자부품(1F)은, 콘덴서 소자(10C)와 저항 소자(20D)를 포함하고 있다. 콘덴서 소자(10C)의 제1 외부전극(14A2) 및 제2 외부전극(14B2)의 각각의 폭은 콘덴서 본체(11)의 폭보다 좁다.
제1 외부전극(14A2)은, 콘덴서 본체(11)의 한쪽의 단면과, 한 쌍의 주면의 각각 일부에 이어져 마련되어 있다. 제2 외부전극(14B2)은, 콘덴서 본체(11)의 다른 쪽의 단면과, 한 쌍의 주면의 각각 일부에 이어져 마련되어 있다. 단, 제1 외부전극(14A2) 및 제2 외부전극(14B2)의 배치는 상기에 한정되지 않는다. 제1 외부전극(14A2)은, 콘덴서 본체(11)의 한쪽의 단면과 하면(11a)의 일부에 이어져 마련되어 있어도 되고, 하면(11a)의 일부에만 마련되어 있어도 된다. 제2 외부전극(14B2)은, 콘덴서 본체(11)의 다른 쪽의 단면과 하면(11a)의 일부에 이어져 마련되어 있어도 되고, 하면(11a)의 일부에만 마련되어 있어도 된다.
본 발명의 실시형태 6에서의 복합 전자부품(1F)에서는, 제1 외부전극(14A2) 및 제2 외부전극(14B2)의 각각의 폭이 콘덴서 본체(11)의 폭보다 좁기 때문에, 만일, 복합 전자부품(1F)이, 콘덴서 소자(10C)에서 제1 외부전극(14A2) 및 제2 외부전극(14B2)이 마련되어 있지 않은 콘덴서 본체(11)의 측면의 위치에서, 인접하고 있는 전자부품과 접촉한 경우에 이 전자부품과 복합 전자부품(1F)이 단락되는 것을 억제할 수 있다.
상기의 실시형태 1~6에서의 복합 전자부품(1A~1F)에서, 저항 소자의 폭을 콘덴서 소자의 폭보다 넓게 해도 된다. 또한, 저항 소자의 길이를 콘덴서 소자의 길이보다 길게 해도 된다.
도 37은, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 긴 상태의 복합 전자부품을 나타내는 사시도이다. 도 38은, 저항 소자의 폭이 콘덴서 소자의 폭보다 좁으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 긴 상태의 복합 전자부품을 나타내는 사시도이다. 도 39는, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓으면서, 저항 소자의 길이가 콘덴서 소자의 길이보다 짧은 상태의 복합 전자부품을 나타내는 사시도이다.
상기의 실시형태 1~6에서의 복합 전자부품(1A~1F)은, 도 37에 나타내는 바와 같이, 저항 소자(20)의 폭(Wr)이 콘덴서 소자(10)의 폭(Wc)보다 넓으면서, 저항 소자(20)의 길이(Lr)가 콘덴서 소자(10)의 길이(Lc)보다 길어도 된다. 또는, 복합 전자부품(1A~1F)은, 도 38에 나타내는 바와 같이, 저항 소자(20)의 폭(Wr)이 콘덴서 소자(10)의 폭(Wc)보다 좁으면서, 저항 소자(20)의 길이(Lr)가 콘덴서 소자(10)의 길이(Lc)보다 길어도 된다. 또는, 복합 전자부품(1A~1F)은, 도 39에 나타내는 바와 같이, 저항 소자(20)의 폭(Wr)이 콘덴서 소자(10)의 폭(Wc)보다 넓으면서, 저항 소자(20)의 길이(Lr)가 콘덴서 소자(10)의 길이(Lc)보다 짧아도 된다.
도 40은, 저항 소자의 폭이 콘덴서 소자의 폭과 동일한 복합 전자부품이 배선 기판에 기울어져 실장된 상태를 나타내는 측면도이다. 도 41은, 저항 소자의 폭이 콘덴서 소자의 폭보다 넓은 복합 전자부품이 배선 기판에 기울어져 실장된 상태를 나타내는 측면도이다.
도 40에 나타내는 바와 같이, 저항 소자(20)의 폭(Wr)이 콘덴서 소자(10)의 폭(Wc) 이하인 경우, 길이 방향(L)에서 보아, 복합 전자부품이 배선 기판(100)에 기울어져 실장된 상태에서, 콘덴서 소자(10)가, 저항 소자(20)가 폭 방향(W)으로 위치하고 있는 영역으로부터 밀려 나오기 때문에, 인접 배치된 전자부품과 콘덴서 소자(10)가 접촉하여 단락될 가능성이 있다.
도 41에 나타내는 바와 같이, 저항 소자(20)의 폭(Wr)이 콘덴서 소자(10)의 폭(Wc)보다 넓은 경우, 길이 방향(L)에서 보아, 복합 전자부품이 배선 기판(100)에 기울어져 실장된 상태에서도, 콘덴서 소자(10)가, 저항 소자(20)가 폭 방향(W)으로 위치하고 있는 영역으로부터 밀려 나오기 어려워지기 때문에, 인접 배치된 전자부품과 콘덴서 소자(10)가 접촉하여 단락될 가능성을 저감할 수 있다.
마찬가지로, 저항 소자(20)의 길이(Lr)가 콘덴서 소자(10)의 길이(Lc) 이하인 경우, 폭 방향(W)에서 보아, 복합 전자부품이 배선 기판(100)에 기울어져 실장된 상태에서, 콘덴서 소자(10)가, 저항 소자(20)가 길이 방향(L)으로 위치하고 있는 영역으로부터 밀려 나오기 때문에, 인접 배치된 전자부품과 콘덴서 소자(10)가 접촉하여 단락될 가능성이 있다.
저항 소자(20)의 길이(Lr)가 콘덴서 소자(10)의 길이(Lc)보다 긴 경우, 폭 방향(W)에서 보아, 복합 전자부품이 배선 기판(100)에 기울어져 실장된 상태에서도, 콘덴서 소자(10)가, 저항 소자(20)가 길이 방향(L)으로 위치하고 있는 영역으로부터 밀려 나오기 어려워지기 때문에, 인접 배치된 전자부품과 콘덴서 소자(10)가 접촉하여 단락될 가능성을 저감할 수 있다.
따라서, 저항 소자(20)의 폭(Wr)을 콘덴서 소자(10)의 폭(Wc)보다 넓게 하거나, 저항 소자(20)의 길이(Lr)를 콘덴서 소자(10)의 길이(Lc)보다 길게 함으로써, 배선 기판(100)에 실장되는 전자부품끼리의 간격을 좁게 할 수 있고, 나아가서는 배선 기판(100)을 소형화할 수 있다.
또한, 상술한 본 발명의 실시형태 및 그 변형예에서는, 복합 전자부품에 삽입하는 콘덴서 소자로서 적층 세라믹 콘덴서를 이용한 경우를 예시하여 설명을 실시했지만, 적층 세라믹 콘덴서를 대신하여 다른 종류의 콘덴서 소자를 복합 전자부품에 삽입하는 것으로 해도 된다.
또한, 상술한 본 발명의 실시형태 및 그 변형예에서는, 저항 소자에 실장되는 전자부품으로서 적층 세라믹 콘덴서를 예시하여 설명을 실시했지만, 저항 소자에 실장되는 전자부품으로는, 적층 세라믹 콘덴서 이외의 콘덴서 소자여도 되고, 인덕터 소자, 서미스터 소자, 압전 소자 등, 다른 전자부품이어도 된다. 여기서, 인덕터 소자는, 상술한 적층 세라믹 콘덴서와 비교한 경우에, 코일 형상의 도체층이 내부전극층을 대신하여 본체에 포함되어 있음과 함께, 해당 코일 형상의 도체층의 한 쌍의 외부단자가 한 쌍의 외부전극을 대신하여 본체의 표면에 마련되어 이루어지는 것이다.
또한, 상술한 본 발명의 실시형태 및 그 변형예에서 나타낸 특징적인 구성은, 본 발명의 취지를 일탈하지 않는 한에서 당연히 서로 그 조합이 가능하다.
본 발명의 실시형태에 대해 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타나고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (43)

  1. 저항 소자와,
    높이 방향에서 상기 저항 소자에 실장된 콘덴서 소자를 포함하고,
    상기 저항 소자는,
    상기 높이 방향에서 마주 보는 상면(上面) 및 하면(下面)을 가지는 절연성의 베이스부와,
    상기 베이스부에 마련된 저항체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
    상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
    상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체를 포함하며,
    상기 콘덴서 소자는,
    상기 높이 방향과 교차하는 하면을 가지는 콘덴서 본체와,
    상기 콘덴서 본체의 외표면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 외부전극 및 제2 외부전극을 포함하고,
    상기 베이스부의 상기 상면과 상기 콘덴서 본체의 상기 하면이 상기 높이 방향에서 대향하면서, 상기 제1 상면 도체와 상기 제1 외부전극이 전기적으로 접속되고, 또한, 상기 제2 상면 도체와 상기 제2 외부전극이 전기적으로 접속되며,
    상기 제1 접속 도체 및 상기 제2 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 복합 전자부품.
  2. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하고,
    상기 저항 소자는,
    상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하면서 서로 이격되는 제3 상면 도체 및 제4 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와,
    상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와,
    상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 저항체에 접속되며,
    상기 제3 접속 도체 및 상기 제4 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 복합 전자부품.
  3. 제2항에 있어서,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있는 것을 특징으로 하는 복합 전자부품.
  4. 제2항에 있어서,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 길이 방향에서 서로 이격되어 있는 것을 특징으로 하는 복합 전자부품.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 접속 도체 및 상기 제4 접속 도체의 적어도 한쪽이, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측(上側) 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측(下側) 비아 도체를 가지고,
    상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가, 적어도 일부에서 겹쳐 있지 않은 것을 특징으로 하는 복합 전자부품.
  6. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 상면에 마련되고,
    상기 저항 소자는,
    상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 제3 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와,
    상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 포함하며,
    상기 제1 상면 도체 및 상기 제3 상면 도체가, 상기 저항체에 접속되고,
    상기 제3 접속 도체는, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 복합 전자부품.
  7. 제6항에 있어서,
    상기 제3 접속 도체가, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고,
    상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가 적어도 일부에서 겹쳐 있지 않은 것을 특징으로 하는 복합 전자부품.
  8. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 상면에 마련되고,
    상기 제1 상면 도체 및 상기 제2 상면 도체가, 상기 저항체에 접속되는 것을 특징으로 하는 복합 전자부품.
  9. 제2항 내지 제4항 및 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 저항 소자는, 상기 저항체를 덮는 보호막을 포함하는 것을 특징으로 하는 복합 전자부품.
  10. 제9항에 있어서,
    상기 베이스부의 상기 상면을 기준으로 하여, 상기 보호막의 최대 높이가, 상기 제1 상면 도체 및 상기 제2 상면 도체의 최대 높이의 어느 것보다도 큰 것을 특징으로 하는 복합 전자부품.
  11. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하고,
    상기 저항 소자는,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체를 포함하며,
    상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 저항체에 접속되는 것을 특징으로 하는 복합 전자부품.
  12. 제11항에 있어서,
    상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있는 것을 특징으로 하는 복합 전자부품.
  13. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 하면에 마련되고,
    상기 저항 소자는,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체를 포함하며,
    상기 제1 하면 도체 및 상기 제3 하면 도체가, 상기 저항체에 접속되는 것을 특징으로 하는 복합 전자부품.
  14. 제1항에 있어서,
    상기 저항체는, 상기 베이스부의 상기 하면에 마련되고,
    상기 제1 하면 도체 및 상기 제2 하면 도체가, 상기 저항체에 접속되는 것을 특징으로 하는 복합 전자부품.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 저항 소자는, 상기 저항체를 덮는 보호막을 포함하는 것을 특징으로 하는 복합 전자부품.
  16. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 콘덴서 본체는, 적층된 복수의 내부전극층을 포함하고,
    상기 복수의 내부전극층에서, 서로 인접하는 한 쌍의 내부전극층 중 한쪽은, 상기 제1 외부전극 및 상기 제2 외부전극 중 한쪽에 전기적으로 접속되고, 상기 한 쌍의 내부전극층 중 다른 쪽은, 상기 제1 외부전극 및 상기 제2 외부전극 중 다른 쪽에 전기적으로 접속되며,
    상기 복수의 내부전극층의 적층 방향은, 상기 높이 방향과 직교하는 것을 특징으로 하는 복합 전자부품.
  17. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 상면 도체와 상기 제1 외부전극은, 제1 접합부를 통해 서로 접속되고,
    상기 제2 상면 도체와 상기 제2 외부전극은, 제2 접합부를 통해 서로 접속되며,
    상기 제1 접합부 및 상기 제2 접합부의 각각은, 도전성 접합재로 구성되는 것을 특징으로 하는 복합 전자부품.
  18. 제17항에 있어서,
    상기 도전성 접합재는, Sn(주석) 및 Sb(안티몬), 또는 Sn(주석) 및 Au(금)를 포함하는 것을 특징으로 하는 복합 전자부품.
  19. 제17항에 있어서,
    상기 도전성 접합재는, Ag(은) 및 Cu(구리)를 포함하지 않는 것을 특징으로 하는 복합 전자부품.
  20. 제17항에 있어서,
    상기 도전성 접합재의 융점이 237℃ 이상인 것을 특징으로 하는 복합 전자부품.
  21. 제17항에 있어서,
    상기 콘덴서 소자 및 상기 저항 소자에 걸쳐 마련된 수지막이, 상기 제1 접합부 및 상기 제2 접합부의 각각의 표면의 적어도 일부를 덮는 것을 특징으로 하는 복합 전자부품.
  22. 제21항에 있어서,
    상기 수지막이, 상기 제1 접합부 및 상기 제2 접합부의 각각의 표면 전체를 덮는 것을 특징으로 하는 복합 전자부품.
  23. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 외부전극 및 상기 제2 외부전극의 각각은, Sn(주석)도금층 및 상기Sn도금층으로 덮이고 Sn과 Ni(니켈)의 금속간 화합물을 함유하는 Sn-Ni층을 포함하고,
    상기 제1 외부전극 및 상기 제2 외부전극의 각각의 적어도 일부에서 상기 Sn-Ni층이 노출되는 것을 특징으로 하는 복합 전자부품.
  24. 제23항에 있어서,
    상기 제1 외부전극 및 상기 제2 외부전극의 각각의 모서리부 및 능선부에서 상기 Sn-Ni층이 노출되는 것을 특징으로 하는 복합 전자부품.
  25. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 외부전극 및 상기 제2 외부전극의 각각의 폭은, 상기 콘덴서 본체의 폭보다 좁은 것을 특징으로 하는 복합 전자부품.
  26. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 저항 소자의 폭은, 상기 콘덴서 소자의 폭보다 넓은 것을 특징으로 하는 복합 전자부품.
  27. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 저항 소자의 길이는, 상기 콘덴서 소자의 길이보다 긴 것을 특징으로 하는 복합 전자부품.
  28. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 베이스부의 상기 하면의 폭은, 상기 베이스부의 상기 상면의 폭보다 좁은 것을 특징으로 하는 복합 전자부품.
  29. 제1항 내지 제4항, 제6항 내지 제8항, 및 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 베이스부의 상기 하면의 길이는, 상기 베이스부의 상기 상면의 길이보다 짧은 것을 특징으로 하는 복합 전자부품.
  30. 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와,
    상기 베이스부에 마련된 저항체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
    상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
    상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하면서 서로 이격되는 제3 상면 도체 및 제4 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체와,
    상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체와,
    상기 제4 상면 도체 및 상기 제4 하면 도체를 접속하는 제4 접속 도체를 포함하고,
    상기 저항체는, 상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하고,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 저항체에 접속되며,
    상기 제1 접속 도체 및 상기 제2 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되고,
    상기 제3 접속 도체 및 상기 제4 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 저항 소자.
  31. 제30항에 있어서,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있는 것을 특징으로 하는 저항 소자.
  32. 제30항에 있어서,
    상기 제3 상면 도체 및 상기 제4 상면 도체가, 상기 길이 방향에서 서로 이격되어 있는 것을 특징으로 하는 저항 소자.
  33. 제30항 내지 제32항 중 어느 한 항에 있어서,
    상기 제3 접속 도체 및 상기 제4 접속 도체의 적어도 한쪽이, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고,
    상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가, 적어도 일부에서 겹쳐 있지 않은 것을 특징으로 하는 저항 소자.
  34. 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와,
    상기 베이스부에 마련된 저항체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
    상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
    상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 길이 방향에서 상기 제1 상면 도체와 상기 제2 상면 도체 사이에 위치하는 제3 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체와,
    상기 제3 상면 도체 및 상기 제3 하면 도체를 접속하는 제3 접속 도체를 포함하고,
    상기 저항체는, 상기 베이스부의 상기 상면에 마련되고,
    상기 제1 상면 도체 및 상기 제3 상면 도체가, 상기 저항체에 접속되며,
    상기 제1 접속 도체 및 상기 제2 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되고,
    상기 제3 접속 도체는, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 저항 소자.
  35. 제34항에 있어서,
    상기 제3 접속 도체가, 상기 베이스부의 내부에서 상기 높이 방향과 직교하는 방향으로 연장되는 내부 접속 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 상면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 상측 비아 도체와, 상기 내부 접속 도체에 접속하고, 상기 베이스부의 상기 하면과 상기 내부 접속 도체 사이에 위치하면서 상기 높이 방향으로 연장되는 하측 비아 도체를 가지고,
    상기 높이 방향에서 보아, 상기 상측 비아 도체와 상기 하측 비아 도체가 적어도 일부에서 겹쳐 있지 않은 것을 특징으로 하는 저항 소자.
  36. 제30항 내지 제32항 및 제34항 내지 제35항 중 어느 한 항에 있어서,
    상기 저항체를 덮는 보호막을 더 포함한 것을 특징으로 하는 저항 소자.
  37. 제36항에 있어서,
    상기 베이스부의 상기 상면을 기준으로 하여, 상기 보호막의 최대 높이가, 상기 제1 상면 도체 및 상기 제2 상면 도체의 최대 높이의 어느 것보다도 큰 것을 특징으로 하는 저항 소자.
  38. 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와,
    상기 베이스부에 마련된 저항체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
    상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
    상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하면서 서로 이격되는 제3 하면 도체 및 제4 하면 도체를 포함하고,
    상기 저항체는, 상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하고,
    상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 저항체에 접속되며,
    상기 제1 접속 도체 및 상기 제2 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 저항 소자.
  39. 제38항에 있어서,
    상기 제3 하면 도체 및 상기 제4 하면 도체가, 상기 높이 방향 및 상기 길이 방향에 직교하는 폭 방향에서 서로 이격되어 있는 것을 특징으로 하는 저항 소자.
  40. 높이 방향에서 마주 보는 상면 및 하면을 가지는 절연성의 베이스부와,
    상기 베이스부에 마련된 저항체와,
    상기 베이스부의 상기 상면에 마련되고, 상기 높이 방향과 직교하는 길이 방향에서 서로 이격되는 제1 상면 도체 및 제2 상면 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 서로 이격되는 제1 하면 도체 및 제2 하면 도체와,
    상기 제1 상면 도체 및 상기 제1 하면 도체를 접속하는 제1 접속 도체와,
    상기 제2 상면 도체 및 상기 제2 하면 도체를 접속하는 제2 접속 도체와,
    상기 베이스부의 상기 하면에 마련되고, 상기 길이 방향에서 상기 제1 하면 도체와 상기 제2 하면 도체 사이에 위치하는 제3 하면 도체를 포함하고,
    상기 저항체는, 상기 베이스부의 상기 하면에 마련되고,
    상기 제1 하면 도체 및 상기 제3 하면 도체가, 상기 저항체에 접속되며,
    상기 제1 접속 도체 및 상기 제2 접속 도체의 각각은, 상기 베이스부의 내부에 위치하는 도체만으로 구성되는 것을 특징으로 하는 저항 소자.
  41. 제38항 내지 제40항 중 어느 한 항에 있어서,
    상기 저항체를 덮는 보호막을 더 포함한 것을 특징으로 하는 저항 소자.
  42. 제30항 내지 제32항, 제34항 내지 제35항, 및 제38항 내지 제40항 중 어느 한 항에 있어서,
    상기 베이스부의 상기 하면의 폭은, 상기 베이스부의 상기 상면의 폭보다 좁은 것을 특징으로 하는 저항 소자.
  43. 제30항 내지 제32항, 제34항 내지 제35항, 및 제38항 내지 제40항 중 어느 한 항에 있어서,
    상기 베이스부의 상기 하면의 길이는, 상기 베이스부의 상기 상면의 길이보다 짧은 것을 특징으로 하는 저항 소자.
KR1020170113249A 2016-09-09 2017-09-05 복합 전자부품 및 저항 소자 KR102021296B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-176991 2016-09-09
JP2016176991A JP6743602B2 (ja) 2016-09-09 2016-09-09 複合電子部品および抵抗素子

Publications (2)

Publication Number Publication Date
KR20180028941A KR20180028941A (ko) 2018-03-19
KR102021296B1 true KR102021296B1 (ko) 2019-09-16

Family

ID=61560874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170113249A KR102021296B1 (ko) 2016-09-09 2017-09-05 복합 전자부품 및 저항 소자

Country Status (4)

Country Link
US (1) US10418183B2 (ko)
JP (1) JP6743602B2 (ko)
KR (1) KR102021296B1 (ko)
CN (1) CN107808726B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
JP6747202B2 (ja) * 2016-09-09 2020-08-26 株式会社村田製作所 複合電子部品
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102319605B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174863A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
FR3110284B1 (fr) * 2020-05-14 2023-01-13 Commissariat Energie Atomique Dispositif de détection utilisant une transduction piézorésistive
KR20220084658A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 전자 부품
US11837415B2 (en) 2021-01-15 2023-12-05 KYOCERA AVX Components Corpration Solid electrolytic capacitor
JP2022183971A (ja) * 2021-05-31 2022-12-13 株式会社村田製作所 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164456A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 電子部品
JP2014187315A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58220492A (ja) * 1982-06-16 1983-12-22 松下電器産業株式会社 複合回路装置
JPH06283301A (ja) 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
JP3671436B2 (ja) * 1994-08-22 2005-07-13 ソニー株式会社 角形チップ部品
JP3341534B2 (ja) * 1995-05-31 2002-11-05 松下電器産業株式会社 チップ型電子部品およびその製造方法
JP2001338838A (ja) * 2000-05-26 2001-12-07 Sharp Corp 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器
JP3459945B2 (ja) * 2001-08-06 2003-10-27 Ｔｄｋ株式会社 積層チップ型電子部品
JP2004193429A (ja) * 2002-12-12 2004-07-08 Kyocera Corp 熱電モジュールの製造方法
KR20100048044A (ko) * 2008-10-30 2010-05-11 조인셋 주식회사 표면 실장 가능한 복합 세라믹 칩 부품
JP5664574B2 (ja) * 2011-03-18 2015-02-04 株式会社村田製作所 積層セラミックコンデンサ
EP2578628A1 (en) * 2011-10-07 2013-04-10 Basell Poliolefine Italia S.r.l. Propylene Polymer Compositions
JP6172789B2 (ja) * 2013-03-08 2017-08-02 国立大学法人京都大学 レーザ装置
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
WO2016006392A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
US9997295B2 (en) * 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
KR102070233B1 (ko) * 2014-11-10 2020-01-28 삼성전기주식회사 복합 전자부품, 그 실장 기판 및 포장체
US10079108B2 (en) * 2014-12-19 2018-09-18 Kyocera Corporation Multilayer capacitor and mounting structure
KR102139763B1 (ko) * 2015-01-08 2020-07-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
TWM509428U (zh) * 2015-06-02 2015-09-21 Yageo Corp 堆疊型被動元件整合裝置
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164456A (ja) * 1998-11-27 2000-06-16 Kyocera Corp 電子部品
JP2014187315A (ja) * 2013-03-25 2014-10-02 Murata Mfg Co Ltd 電子部品

Also Published As

Publication number Publication date
JP6743602B2 (ja) 2020-08-19
JP2018041929A (ja) 2018-03-15
CN107808726B (zh) 2020-03-24
US20180075975A1 (en) 2018-03-15
US10418183B2 (en) 2019-09-17
CN107808726A (zh) 2018-03-16
KR20180028941A (ko) 2018-03-19

Similar Documents

Publication Publication Date Title
KR102021296B1 (ko) 복합 전자부품 및 저항 소자
KR101786472B1 (ko) 복합 전자부품 및 저항 소자
KR101900375B1 (ko) 복합 전자 부품
KR101911310B1 (ko) 복합 전자부품 및 저항 소자
KR102041097B1 (ko) 복합 전자부품 및 저항 소자
JP6503943B2 (ja) 複合電子部品および抵抗素子
KR20070100780A (ko) 다층 세라믹 기판의 제조 방법
JP6696121B2 (ja) 複合電子部品および抵抗素子
KR101815442B1 (ko) 복합 전자 부품 및 저항 소자
KR101973368B1 (ko) 저항 소자용 집합 기판
JP6984688B2 (ja) 複合電子部品
JP2016195236A (ja) コンデンサ素子、およびそれを含む複合電子部品
JP4604656B2 (ja) 積層部品の実装構造
JP2018041931A (ja) 複合電子部品
JP2017126702A (ja) 複合電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant