JP2003051424A - 積層チップ型電子部品 - Google Patents
積層チップ型電子部品Info
- Publication number
- JP2003051424A JP2003051424A JP2001238181A JP2001238181A JP2003051424A JP 2003051424 A JP2003051424 A JP 2003051424A JP 2001238181 A JP2001238181 A JP 2001238181A JP 2001238181 A JP2001238181 A JP 2001238181A JP 2003051424 A JP2003051424 A JP 2003051424A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- exposed
- electronic component
- ceramic
- out portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 半田フィレットが端子電極の幅方向から両側
面にまで回り込み、幅方向両側に広がって外側にはみ出
るのを確実に防ぐ。 【解決手段】 引出し部分１０２を主要部分１０１より
狭幅に形成した内部電極１０ａ，１０ｂ…とセラミック
シート１１ａ，１１ｂ…とを交互に複数積層し、幅，厚
みの相等しい正方形の両端面を有し、内部電極１０ａ，
１０ｂ…の引出し部分１０２を各端面の外周縁より等距
離ずつ内側で、各端面の外周と相似形を呈する正方形の
領域内に露出したセラミック素体１を備え、その内部電
極１０ａ，１０ｂ…の引出し部分１０２が露出するセラ
ミック素体１の端面領域を覆う幅の狭い端子電極２，３
を設ける。
面にまで回り込み、幅方向両側に広がって外側にはみ出
るのを確実に防ぐ。 【解決手段】 引出し部分１０２を主要部分１０１より
狭幅に形成した内部電極１０ａ，１０ｂ…とセラミック
シート１１ａ，１１ｂ…とを交互に複数積層し、幅，厚
みの相等しい正方形の両端面を有し、内部電極１０ａ，
１０ｂ…の引出し部分１０２を各端面の外周縁より等距
離ずつ内側で、各端面の外周と相似形を呈する正方形の
領域内に露出したセラミック素体１を備え、その内部電
極１０ａ，１０ｂ…の引出し部分１０２が露出するセラ
ミック素体１の端面領域を覆う幅の狭い端子電極２，３
を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、チップコンデンサ
を代表例とする積層チップ型電子部品の改良に関するも
のである。
を代表例とする積層チップ型電子部品の改良に関するも
のである。
【０００２】
【従来の技術】積層チップ型電子部品としてチップコン
デンサを例示すると、それは静電容量を大きく取るた
め、内部電極の幅を広く形成すると共に、誘電体シート
を薄膜状に形成することにより積層数を多くすることが
望まれている。
デンサを例示すると、それは静電容量を大きく取るた
め、内部電極の幅を広く形成すると共に、誘電体シート
を薄膜状に形成することにより積層数を多くすることが
望まれている。
【０００３】従来のチップコンデンサは、図７で示すよ
うに主要部分１０１から引出し部分１０２まで同幅の広
幅な内部電極１０ａ，１０ｂ…と誘電体シート（符号な
し）とを交互に複数積層すると共に、内部電極１０ａ，
１０ｂ…の引出し部分１０２を両端面に露出させたセラ
ミック素体１を備え、内部電極１０ａ，１０ｂ…と引出
し部分１０２で電気的に導通する端子電極２，３をセラ
ミック素体１の両端部に設けることにより構成されてい
る。
うに主要部分１０１から引出し部分１０２まで同幅の広
幅な内部電極１０ａ，１０ｂ…と誘電体シート（符号な
し）とを交互に複数積層すると共に、内部電極１０ａ，
１０ｂ…の引出し部分１０２を両端面に露出させたセラ
ミック素体１を備え、内部電極１０ａ，１０ｂ…と引出
し部分１０２で電気的に導通する端子電極２，３をセラ
ミック素体１の両端部に設けることにより構成されてい
る。
【０００４】そのチップコンデンサには、内部電極１０
ａ，１０ｂ…の引出し部分１０２が露出するセラミック
素体１の端面全面を覆って外周縁から四方向各面の縁近
く面内に回り込む端子電極２，３が設けられている。
ａ，１０ｂ…の引出し部分１０２が露出するセラミック
素体１の端面全面を覆って外周縁から四方向各面の縁近
く面内に回り込む端子電極２，３が設けられている。
【０００５】そのチップコンデンサは、端子電極２，３
を導電パターンのランド部に印刷したクリーム半田で溶
融固着することにより回路基板に表面実装されるが、こ
の半田付けに伴っては、導電パターンのランド部から端
子電極の端面部分に亘る半田フィレットが端子電極の幅
方向から両側面にまで回り込むよう生ずる。また、溶融
半田の流動性とコンデンサの重みにより、溶融半田がコ
ンデンサの幅方向両側に広がって外側にはみ出るよう生
ずる。
を導電パターンのランド部に印刷したクリーム半田で溶
融固着することにより回路基板に表面実装されるが、こ
の半田付けに伴っては、導電パターンのランド部から端
子電極の端面部分に亘る半田フィレットが端子電極の幅
方向から両側面にまで回り込むよう生ずる。また、溶融
半田の流動性とコンデンサの重みにより、溶融半田がコ
ンデンサの幅方向両側に広がって外側にはみ出るよう生
ずる。
【０００６】そのチップコンデンサの表面実装による
と、半田フィレットや半田ボールにより相隣接する電子
部品と電気的に短絡するのを防ぐ必要から、絶縁間隔を
幅方向両側に広く取らなければならないため、高密度実
装を図るのに限界がある。
と、半田フィレットや半田ボールにより相隣接する電子
部品と電気的に短絡するのを防ぐ必要から、絶縁間隔を
幅方向両側に広く取らなければならないため、高密度実
装を図るのに限界がある。
【０００７】その実装密度の向上を図るべく、図８で示
すように引出し部分１０２を広幅な主要部分１０１より
狭幅に形成した内部電極１０ａ，１０ｂ…と誘電体シー
ト（符号なし）とを交互に複数積層させて幅方向を厚み
方向より大きく形成し、引出し部分１０２が長方形を呈
する端面に露出するセラミック素体１を備え、この引出
し部分１０２が露出するセラミック素体１の端面領域を
覆って外周縁から厚み方向の相対する両面の縁近く面内
に亘る端子電極を設けることが提案されている（特開平
１１−１８６０９２号）。
すように引出し部分１０２を広幅な主要部分１０１より
狭幅に形成した内部電極１０ａ，１０ｂ…と誘電体シー
ト（符号なし）とを交互に複数積層させて幅方向を厚み
方向より大きく形成し、引出し部分１０２が長方形を呈
する端面に露出するセラミック素体１を備え、この引出
し部分１０２が露出するセラミック素体１の端面領域を
覆って外周縁から厚み方向の相対する両面の縁近く面内
に亘る端子電極を設けることが提案されている（特開平
１１−１８６０９２号）。
【０００８】そのチップコンデンサでは、セラミック素
体の幅方向が厚み方向より大きく形成されているため、
これを安定よく半田付け固定するには端子電極と導電パ
ターンのランド部をある程度幅広に形成しなければなら
ず、半田フィレットが端子電極の幅方向から両側面にま
で回り込み、また、幅方向両側に広がって外側にはみ出
るのを確実に抑えられるよう端子電極とランド部の狭幅
に形成するのに限界がある。
体の幅方向が厚み方向より大きく形成されているため、
これを安定よく半田付け固定するには端子電極と導電パ
ターンのランド部をある程度幅広に形成しなければなら
ず、半田フィレットが端子電極の幅方向から両側面にま
で回り込み、また、幅方向両側に広がって外側にはみ出
るのを確実に抑えられるよう端子電極とランド部の狭幅
に形成するのに限界がある。
【０００９】
【発明が解決しようとする課題】本発明は、半田フィレ
ットが端子電極の幅方向から両側面にまで回り込み、ま
た、幅方向両側に広がって外側にはみ出るのを確実に防
げる積層チップ型電子部品を提供することを主たる目的
とする。
ットが端子電極の幅方向から両側面にまで回り込み、ま
た、幅方向両側に広がって外側にはみ出るのを確実に防
げる積層チップ型電子部品を提供することを主たる目的
とする。
【００１０】それに加えて、本発明は内部電極並びにセ
ラミックシートの積層方向如何に拘らず、セラミック素
体の端面から一方向の相対する両面の外周縁近く面内に
亘る端子電極を設けられる積層チップ型電子部品を提供
することを目的とする。
ラミックシートの積層方向如何に拘らず、セラミック素
体の端面から一方向の相対する両面の外周縁近く面内に
亘る端子電極を設けられる積層チップ型電子部品を提供
することを目的とする。
【００１１】
【課題を解決するための手段】本発明の請求項１に係る
積層チップ型電子部品においては、引出し部分を主要部
分より狭幅に形成した内部電極とセラミックシートとを
交互に複数積層すると共に、内部電極の引出し部分を両
端面に露出させたセラミック素体を備え、内部電極と引
出し部分で電気的に導通する端子電極をセラミック素体
の両端部に設けるもので、幅，厚みの相等しい正方形の
両端面を有し、内部電極の引出し部分を各端面の外周縁
より等距離ずつ内側で、各端面の外周と相似形を呈する
正方形の領域内に露出したセラミック素体を備え、その
内部電極の引出し部分が露出するセラミック素体の端面
領域を覆う幅の狭い端子電極をセラミック素体の両端部
に設けることにより構成されている。
積層チップ型電子部品においては、引出し部分を主要部
分より狭幅に形成した内部電極とセラミックシートとを
交互に複数積層すると共に、内部電極の引出し部分を両
端面に露出させたセラミック素体を備え、内部電極と引
出し部分で電気的に導通する端子電極をセラミック素体
の両端部に設けるもので、幅，厚みの相等しい正方形の
両端面を有し、内部電極の引出し部分を各端面の外周縁
より等距離ずつ内側で、各端面の外周と相似形を呈する
正方形の領域内に露出したセラミック素体を備え、その
内部電極の引出し部分が露出するセラミック素体の端面
領域を覆う幅の狭い端子電極をセラミック素体の両端部
に設けることにより構成されている。
【００１２】本発明の請求項２に係る積層チップ型電子
部品においては、内部電極の引出し部分が露出するセラ
ミック素体の端面領域を覆って外周縁から一方向の相対
する両面の縁近く面内に亘る帯状の端子電極をセラミッ
ク素体の両端部に設けることにより構成されている。
部品においては、内部電極の引出し部分が露出するセラ
ミック素体の端面領域を覆って外周縁から一方向の相対
する両面の縁近く面内に亘る帯状の端子電極をセラミッ
ク素体の両端部に設けることにより構成されている。
【００１３】
【発明の実施の形態】以下、図１〜図６を参照して説明
すると、図示実施の形態は二端子型のチップコンデンサ
を構成する場合を示し、図１で示すように端子電極とし
てはセラミック素体の端面から一方向の相対する両面の
外周縁近く面内に亘る帯状に設ける実施の形態を示す。
なお、図７並びに図８と共通の構成部は同じ符号を付
す。
すると、図示実施の形態は二端子型のチップコンデンサ
を構成する場合を示し、図１で示すように端子電極とし
てはセラミック素体の端面から一方向の相対する両面の
外周縁近く面内に亘る帯状に設ける実施の形態を示す。
なお、図７並びに図８と共通の構成部は同じ符号を付
す。
【００１４】図１のチップコンデンサに基づいて基本的
な形態を説明すると、図２で示すように内部電極１０
ａ，１０ｂ…と誘電体シート１１ａ，１１ｂ…とを交互
に複数積層させて形成したセラミック素体１を部品本体
として備える。このセラミック素体１を部品本体とし、
両端部には内部電極１０ａ，１０ｂ…と引出し部分１０
２で電気的に導通する端子電極２，３が設けられてい
る。
な形態を説明すると、図２で示すように内部電極１０
ａ，１０ｂ…と誘電体シート１１ａ，１１ｂ…とを交互
に複数積層させて形成したセラミック素体１を部品本体
として備える。このセラミック素体１を部品本体とし、
両端部には内部電極１０ａ，１０ｂ…と引出し部分１０
２で電気的に導通する端子電極２，３が設けられてい
る。
【００１５】そのセラミック素体１は、両端面が幅，厚
みの相等しい正方形を呈する直方体に形成されている。
内部電極１０ａ，１０ｂ…としては、図３で示すように
静電容量を大きく取ることから主要部分１０１を広幅Ｗ
１に形成すると共に、主要部分１０１より導出する引出
し部分１０２を狭幅Ｗ２に形成したものが積層されてい
る。この内部電極１０ａ，１０ｂ…は、引出し部分１０
２を積層毎交互にセラミック素体１の異方向の端面に露
出するよう設けられている。
みの相等しい正方形を呈する直方体に形成されている。
内部電極１０ａ，１０ｂ…としては、図３で示すように
静電容量を大きく取ることから主要部分１０１を広幅Ｗ
１に形成すると共に、主要部分１０１より導出する引出
し部分１０２を狭幅Ｗ２に形成したものが積層されてい
る。この内部電極１０ａ，１０ｂ…は、引出し部分１０
２を積層毎交互にセラミック素体１の異方向の端面に露
出するよう設けられている。
【００１６】その内部電極１０ａ，１０ｂ…の引出し部
分１０２は、セラミック素体１の端面縁より等距離Ｌず
つ内側で、正方形を呈する各端面の外周と相似形を呈す
る正方形（図２の点線参照）の領域内に露出するよう設
けられている。これにより、内部電極１０ａ，１０ｂ…
の引出し部分１０２はセラミック素体１の各端面に対す
る面積比で小さい領域内に露出させるよう適宜設定でき
る。なお、引出し部分１０２の高さは誘電体シートの積
層厚みで調整できる。
分１０２は、セラミック素体１の端面縁より等距離Ｌず
つ内側で、正方形を呈する各端面の外周と相似形を呈す
る正方形（図２の点線参照）の領域内に露出するよう設
けられている。これにより、内部電極１０ａ，１０ｂ…
の引出し部分１０２はセラミック素体１の各端面に対す
る面積比で小さい領域内に露出させるよう適宜設定でき
る。なお、引出し部分１０２の高さは誘電体シートの積
層厚みで調整できる。
【００１７】そのセラミック素体１に対し、端子電極
２，３は、図４で示すように内部電極１０ａ，１０ｂ…
の引出し部分１０２が露出する領域の全面を覆ってセラ
ミック素体１の外周縁から一方向の相対する両面の縁近
く面内に亘る幅の狭い帯状に形成されている。
２，３は、図４で示すように内部電極１０ａ，１０ｂ…
の引出し部分１０２が露出する領域の全面を覆ってセラ
ミック素体１の外周縁から一方向の相対する両面の縁近
く面内に亘る幅の狭い帯状に形成されている。
【００１８】このように構成するチップコンデンサで
は、端子電極２，３が幅の狭い帯状のものに形成されて
いるから、図５で示すようにセラミック素体１並びに端
子電極２，３の幅とのバランスを保って小さい面積のラ
ンド部ｒを回路基板の導電パターンに設けることにより
半田付け固定できる。その半田付けでは、半田フィレッ
トｆがセラミック素体１の両側面にまで回り込まず、ま
た、幅方向両側に広がって外側にはみ出るのを確実に防
げて安定よく表面実装できる。
は、端子電極２，３が幅の狭い帯状のものに形成されて
いるから、図５で示すようにセラミック素体１並びに端
子電極２，３の幅とのバランスを保って小さい面積のラ
ンド部ｒを回路基板の導電パターンに設けることにより
半田付け固定できる。その半田付けでは、半田フィレッ
トｆがセラミック素体１の両側面にまで回り込まず、ま
た、幅方向両側に広がって外側にはみ出るのを確実に防
げて安定よく表面実装できる。
【００１９】それに加えて、セラミック素体１の端面が
正方形を呈し、且つ、内部電極１０ａ，１０ｂ…の引出
し部分１０２がセラミック素体１の端面縁より等距離Ｌ
ずつ内側で正方形を呈する各端面の外周と相似形を呈す
る正方形の領域内に露出するから、図４並びに図６で示
すように積層方向と直交方向または並行方向のいずれに
でも端子電極２，３を帯状に形成できる。このため、端
子電極２，３を形成する際、積層方向を基準に、チップ
部品の向きを一定向きに揃える作業を省ける。
正方形を呈し、且つ、内部電極１０ａ，１０ｂ…の引出
し部分１０２がセラミック素体１の端面縁より等距離Ｌ
ずつ内側で正方形を呈する各端面の外周と相似形を呈す
る正方形の領域内に露出するから、図４並びに図６で示
すように積層方向と直交方向または並行方向のいずれに
でも端子電極２，３を帯状に形成できる。このため、端
子電極２，３を形成する際、積層方向を基準に、チップ
部品の向きを一定向きに揃える作業を省ける。
【００２０】上述した実施の形態はチップコンデンサに
基づいて説明したが、この他に、バリスタ，インダク
タ，サーミスタ，抵抗等の積層チップ型電子部品を構成
するのにも適用できる。
基づいて説明したが、この他に、バリスタ，インダク
タ，サーミスタ，抵抗等の積層チップ型電子部品を構成
するのにも適用できる。
【００２１】
【発明の効果】以上の如く、本発明の請求項１に係る積
層チップ型電子部品に依れば、幅，厚みの相等しい正方
形の両端面を有し、内部電極の引出し部分を各端面の外
周縁より等距離ずつ内側で、各端面の外周と相似形を呈
する正方形の領域内に露出したセラミック素体を備え、
その内部電極の引出し部分が露出するセラミック素体の
端面領域を覆う幅の狭い端子電極をセラミック素体の両
端部に設けることから、内部電極の引出し部分をセラミ
ック素体の各端面に対する面積比で小さい領域内に露出
させるよう適宜設定でき、半田フィレットがセラミック
素体の両側面にまで回り込まず、また、幅方向両側に広
がって外側にはみ出るのを確実に防げて安定よく表面実
装できるため、電子部品の高密度実装を図れる。
層チップ型電子部品に依れば、幅，厚みの相等しい正方
形の両端面を有し、内部電極の引出し部分を各端面の外
周縁より等距離ずつ内側で、各端面の外周と相似形を呈
する正方形の領域内に露出したセラミック素体を備え、
その内部電極の引出し部分が露出するセラミック素体の
端面領域を覆う幅の狭い端子電極をセラミック素体の両
端部に設けることから、内部電極の引出し部分をセラミ
ック素体の各端面に対する面積比で小さい領域内に露出
させるよう適宜設定でき、半田フィレットがセラミック
素体の両側面にまで回り込まず、また、幅方向両側に広
がって外側にはみ出るのを確実に防げて安定よく表面実
装できるため、電子部品の高密度実装を図れる。
【００２２】本発明の請求項２に係る積層チップ型電子
部品に依れば、内部電極の引出し部分が露出するセラミ
ック素体の端面領域を覆って外周縁から一方向の相対す
る両面の縁近く面内に亘る帯状の端子電極をセラミック
素体の両端部に設けることにより、半田フィレットがセ
ラミック素体の両側面にまで回り込まず、また、幅方向
両側に広がって外側にはみ出るのを確実に防げて安定よ
く表面実装できると共に、内部電極並びにセラミックシ
ートの積層方向如何に拘らず、帯状の端子電極を方向自
在に設けられる。
部品に依れば、内部電極の引出し部分が露出するセラミ
ック素体の端面領域を覆って外周縁から一方向の相対す
る両面の縁近く面内に亘る帯状の端子電極をセラミック
素体の両端部に設けることにより、半田フィレットがセ
ラミック素体の両側面にまで回り込まず、また、幅方向
両側に広がって外側にはみ出るのを確実に防げて安定よ
く表面実装できると共に、内部電極並びにセラミックシ
ートの積層方向如何に拘らず、帯状の端子電極を方向自
在に設けられる。
【図１】本発明の実施の形態に係る積層チップ型電子部
品を示す俯角斜視図である。
品を示す俯角斜視図である。
【図２】図１の積層チップ型電子部品を構成するセラミ
ック素体を示す側端面図である。
ック素体を示す側端面図である。
【図３】図２のセラミック素体を示す平面図である。
【図４】図１の積層チップ型電子部品を示す側端面図で
ある。
ある。
【図５】図１と方向の異なる端子電極を設けた積層チッ
プ型電子部品を示す側端面図である。
プ型電子部品を示す側端面図である。
【図６】図１の積層チップ型電子部品を半田付け状態で
示す平面図である。
示す平面図である。
【図７】従来の一例に係る積層チップ型電子部品を示す
俯角斜視図である。
俯角斜視図である。
【図８】従来の別の例に係る積層チップ型電子部品を示
す俯角斜視図である。
す俯角斜視図である。
【符号の説明】
１ セラミック素体
１０ａ，１０ｂ… 内部電極
１０１ 内部電極の主要部分
１０２ 内部電極の引出し部分
１１ａ，１１ｂ… セラミックシート
２，３ 帯状の端子電極
Claims (2)
- 【請求項１】 引出し部分を主要部分より狭幅に形成し
た内部電極とセラミックシートとを交互に複数積層する
と共に、内部電極の引出し部分を両端面に露出させたセ
ラミック素体を備え、内部電極と引出し部分で電気的に
導通する端子電極をセラミック素体の両端部に設ける積
層チップ型電子部品において、 幅，厚みの相等しい正方形の両端面を有し、内部電極の
引出し部分を各端面の外周縁より等距離ずつ内側で、各
端面の外周と相似形を呈する正方形の領域内に露出した
セラミック素体を備え、その内部電極の引出し部分が露
出するセラミック素体の端面領域を覆う幅の狭い端子電
極をセラミック素体の両端部に設けてなることを特徴と
する積層チップ型電子部品。 - 【請求項２】 内部電極の引出し部分が露出するセラミ
ック素体の端面領域を覆って外周縁から一方向の相対す
る両面の縁近く面内に亘る帯状の端子電極をセラミック
素体の両端部に設けてなることを特徴とする請求項１に
記載の積層チップ型電子部品。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238181A JP3459945B2 (ja) | 2001-08-06 | 2001-08-06 | 積層チップ型電子部品 |
| TW91117577A TW583696B (en) | 2001-08-06 | 2002-08-05 | Chip-type electronic component |
| CNB021276536A CN1320569C (zh) | 2001-08-06 | 2002-08-06 | 芯片型电子部件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001238181A JP3459945B2 (ja) | 2001-08-06 | 2001-08-06 | 積層チップ型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051424A true JP2003051424A (ja) | 2003-02-21 |
| JP3459945B2 JP3459945B2 (ja) | 2003-10-27 |
Family
ID=19069143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001238181A Expired - Lifetime JP3459945B2 (ja) | 2001-08-06 | 2001-08-06 | 積層チップ型電子部品 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3459945B2 (ja) |
| CN (1) | CN1320569C (ja) |
| TW (1) | TW583696B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295102A (ja) * | 2004-03-31 | 2005-10-20 | Otowa Denki Kogyo Kk | フィルタ |
| JP2013098525A (ja) * | 2011-11-02 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2014036169A (ja) * | 2012-08-10 | 2014-02-24 | Murata Mfg Co Ltd | 積層コンデンサおよび回路基板の振動音低減方法 |
| JP2014236215A (ja) * | 2013-05-31 | 2014-12-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 |
| KR20150128554A (ko) * | 2014-05-09 | 2015-11-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| JP2015228482A (ja) * | 2014-05-09 | 2015-12-17 | 株式会社村田製作所 | 積層セラミック電子部品の実装構造体 |
| US9374901B2 (en) | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
| JP2018041929A (ja) * | 2016-09-09 | 2018-03-15 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2018041930A (ja) * | 2016-09-09 | 2018-03-15 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701010B (zh) * | 2015-03-16 | 2018-04-20 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222478A (ja) * | 1995-02-16 | 1996-08-30 | Murata Mfg Co Ltd | チップ型電子部品 |
| JPH11186092A (ja) * | 1997-12-25 | 1999-07-09 | Tdk Corp | チップ状電子部品 |
| JP2000277382A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 多連型積層セラミックコンデンサ及びその製造方法 |
-
2001
- 2001-08-06 JP JP2001238181A patent/JP3459945B2/ja not_active Expired - Lifetime
-
2002
- 2002-08-05 TW TW91117577A patent/TW583696B/zh not_active IP Right Cessation
- 2002-08-06 CN CNB021276536A patent/CN1320569C/zh not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295102A (ja) * | 2004-03-31 | 2005-10-20 | Otowa Denki Kogyo Kk | フィルタ |
| JP2013098525A (ja) * | 2011-11-02 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2014036169A (ja) * | 2012-08-10 | 2014-02-24 | Murata Mfg Co Ltd | 積層コンデンサおよび回路基板の振動音低減方法 |
| US9374901B2 (en) | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
| JP2014236215A (ja) * | 2013-05-31 | 2014-12-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 |
| JP2015228482A (ja) * | 2014-05-09 | 2015-12-17 | 株式会社村田製作所 | 積層セラミック電子部品の実装構造体 |
| JP2015228481A (ja) * | 2014-05-09 | 2015-12-17 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR20150128554A (ko) * | 2014-05-09 | 2015-11-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| KR101693188B1 (ko) * | 2014-05-09 | 2017-01-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품 |
| KR101746601B1 (ko) * | 2014-05-09 | 2017-06-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품의 실장 구조체 |
| US9805866B2 (en) | 2014-05-09 | 2017-10-31 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| US9953765B2 (en) | 2014-05-09 | 2018-04-24 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component mounting structure |
| JP2018041929A (ja) * | 2016-09-09 | 2018-03-15 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2018041930A (ja) * | 2016-09-09 | 2018-03-15 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW583696B (en) | 2004-04-11 |
| CN1320569C (zh) | 2007-06-06 |
| CN1405806A (zh) | 2003-03-26 |
| JP3459945B2 (ja) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8107217B2 (en) | Multilayer capacitor | |
| JP2001167969A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| KR101911310B1 (ko) | 복합 전자부품 및 저항 소자 | |
| US9646767B2 (en) | Ceramic electronic component and ceramic electronic apparatus including a split inner electrode | |
| JP2009016746A (ja) | 積層コンデンサ | |
| JP2009021512A (ja) | 積層コンデンサ | |
| JP3459945B2 (ja) | 積層チップ型電子部品 | |
| JP2009130219A (ja) | 積層コンデンサ | |
| JP2005191191A (ja) | 積層型チップインダクタ | |
| CN109427478B (zh) | 电子部件 | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JP2001093770A (ja) | 面実装型電子部品 | |
| JP6497127B2 (ja) | 積層コンデンサ | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JP2012204475A (ja) | 積層電子部品 | |
| EP1605477B1 (en) | Multilayer ceramic capacitor for three-dimensional mounting | |
| JP3531861B2 (ja) | 三端子型積層セラミックコンデンサの三次元搭載構造 | |
| JP3683721B2 (ja) | チップ電子部品及びチップインダクタ | |
| JP2000049037A (ja) | 積層セラミックコンデンサ | |
| JP7206768B2 (ja) | 電子部品 | |
| JP2001155954A (ja) | 三次元搭載用貫通型積層セラミックコンデンサ | |
| US12033802B2 (en) | Multilayer capacitor having sintered electrode layer with wraparound portion | |
| JP2022114628A (ja) | 積層コンデンサ | |
| JP6537766B2 (ja) | チップ型電子部品 | |
| JP2600543Y2 (ja) | 外部電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3459945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |