KR101137405B1 - 무수축 바리스터 기판 및 그 제조 방법 - Google Patents

무수축 바리스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101137405B1
KR101137405B1 KR1020100127824A KR20100127824A KR101137405B1 KR 101137405 B1 KR101137405 B1 KR 101137405B1 KR 1020100127824 A KR1020100127824 A KR 1020100127824A KR 20100127824 A KR20100127824 A KR 20100127824A KR 101137405 B1 KR101137405 B1 KR 101137405B1
Authority
KR
South Korea
Prior art keywords
layer
varistor
substrate
reinforcement
shrink
Prior art date
Application number
KR1020100127824A
Other languages
English (en)
Inventor
우경환
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020100127824A priority Critical patent/KR101137405B1/ko
Priority to PCT/KR2011/007459 priority patent/WO2012081815A1/ko
Application granted granted Critical
Publication of KR101137405B1 publication Critical patent/KR101137405B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

소성 시 수축율이 적고, 기계적인 굴곡 강도가 높은 바리스터 기판 및 그 제조 방법을 제공한다. 본 발명의 실시 예에 따른 무수축 바리스터 기판은, 내부 전극 및 외부 전극이 형성된 ZnO 계열의 바리스터 기판이고, 내부 전극이 형성된 바리스터층과 반사층의 사이에 강화층을 포함한다. 강화층은, 바리스터 층과 다른 재질을 포함하며, 이를 통해 수축율을 감소하는 한편, 강화층과 바리스터 층 사이의 표면 및 내부에 반응면이 형성되어, 굴곡 강도가 증가하는 효과가 있다.

Description

무수축 바리스터 기판 및 그 제조 방법{NON-SHRINKAGE VARISTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 무수축 바리스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 정전기 방지 기능이 내장되어 있고, 수축율이 적으며, 기계적 강도가 높은 바리스터 기판 및 그 제조 방법에 대한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 저전력, 고효율, 고휘도 및 장수명 등의 장점을 갖고 있어 전자부품에 패키지 형태로 많이 채택되고 있다. 한편, 발광 다이오드는 정전기 또는 역전압에 위약하다는 단점이 이다.
이에 따라서, LED를 활용 시, LED 칩과 병렬로 제너 다이오드 또는 바리스터를 연결하여 정전기 및 역전압 대체용으로 사용하고 있다.
그러나 제너 다이오드 또는 바리스터를 일체로 LED 칩과 패키징 하는 방법은 추가되는 공정에 따른 공간의 제약, 공정수의 증가 및 추가 실장에 따른 사이즈의 증가, 제조 비용 증가 등의 문제가 있다.
또한, LED 칩과 동일한 평면에 놓은 제너 다이오드 또는 바리스터에 의해 엘이디 칩에서 생성된 빛이 산란 및 굴절되어 빛의 지향각 등의 효율적인 제어에 제약을 받아왔다. 따라서, 제너 다이오드 도는 바리스터를 기판에 임베드하는 방법이 사용되어 왔다.
바리스터 소자를 포함하는 기판에는 내부 전극과 외부 전극이 사용되며, 내부 전극은 적층되는 기판의 시트 사이에 인쇄되어 소결된다. 외부 전극은 내부 전극과 연결된다.
바리스터 소자를 포함하는 기판의 상면에는 절연층과 반사층이 각각 형성되어 열에 대한 저항을 높이고, LED 로부터 방출되는 빛을 효과적으로 반사하게 된다.
그러나, 종래의 바리스터 기판의 경우, 바리스터 기판의 재질 등에 의해 기판의 소성 시 수축 변형이 일어나게 되고, 수축율 역시 일정하지 않아 정밀한 치수 규격에 만족하는 바리스터 기판을 제조하기 어려웠다. 또한, 수축율을 줄이기 위한 경우 공정이 복잡하여 생산성이 떨어지는 한편, 바리스터 기판에 대한 기계적인 강도를 향상시키지 못하여 기판에 대한 활용도가 떨어지는 문제점이 지적되어 왔다.
이에 본 발명은, 정전기 방지 기능을 갖는 바리스터 기판에 있어서, 간단한 공정을 통하여, 소성에 따른 수축율이 적고, 동시에 기계적인 강도가 향상된 바리스터 기판을 공급하는 데 그 목적이 있다. 또한 반사율 역시 향상시켜 활용도가 높은 바리스터 기판을 공급하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 무수축 바리스터 기판은, 내부에 바리스터 기능을 위한 내부 전극, 내부 전극과 외부의 전기적 연결을 위해 전도성 물질이 채워진 비아홀이 형성된 바리스터층; 바리스터층과 다른 재질을 포함하고, 바리스터층의 상면에 소정 두께로 형성된 강화층; 강화층의 상면에 인쇄되는 반사층; 및 반사층 상면 및 바리스터층 하면에 형성된 외부 전극을 포함하는 것을 특징으로 한다.
이때 강화층은, Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하는 바리스터층과 다른 재질의 층이다. 이때, 강화층은 강화층 전체에 대한 중량비가 3 내지 8wt%인 MgO, 9 내지 15%인 CaO, 1 내지 3 wt%인 Co3O4, 1 내지 3 wt%인 Nd2O3, 2 내지 6 wt%인 Pr6O11 및 3wt% 이상인 ZnO를 포함하여 제조될 수 있다.
강화층은 또한 저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함할 수 있다. 강화층이 저온 동시소성 세라믹인 경우에는 바리스터층을 소성한 후, 강화층 및 반사층을 형성하게 된다.
반사층은, Ni 또는 Ag을 포함하거나, 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질일 수 있다. 세라믹 분말이 첨가된 재질인 경우, 반사층은 강화층이 형성된 바리스터층을 소성한 후 형성될 수 있다.
외부 전극은 Au를 포함할 수 있다.
본 발명의 실시 예에 따른 무수축 바리스터 기판의 제조 방법은, 일부에 내부 전극이 인쇄된 복수개의 그린 시트를 적층하면서 그린 시트에 형성된 비아홀에 전도성 물질을 충진하여 바리스터층을 형성하는 단계; 바리스터층의 상면에 바리스터층과 다른 재질을 포함하는 소정 두께의 강화층을 형성하는 단계; 강화층의 상면에 반사층을 인쇄하고 소성하는 단계; 및 반사층 상면 및 바리스터 기판 하면에 외부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
강화층은, Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하여 제조될 수 있으며, 특히 강화층 전체에 대한 중량비가 3 내지 8wt%인 MgO, 9 내지 15%인 CaO, 1 내지 3 wt%인 Co3O4, 1 내지 3 wt%인 Nd2O3, 2 내지 6 wt%인 Pr6O11 및 3wt% 이상인 ZnO를 포함하여 제조될 수 있다.
한편 강화층은, 저온 동시소성 세라믹(LTCC) 또는 고온 동시소성 세라믹(HTCC)을 포함하는 세라믹 재질을 포함하여 제조될 수도 있으며, 이때 강화층이 저온 동시소성 세라믹일 경우, 바리스터층을 형성하는 단계와 강화층을 형성하는 단계 사이에 바리스터 층을 소성하는 단계를 더 포함하게 된다.
반사층은, Ni 또는 Ag을 포함하거나 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질일 수 있다. 반사층이 세라믹 분말을 포함하는 재료일 경우, 강화층을 형성하는 단계와 인쇄하고 소성하는 단계 사이에 강화층이 형성된 바리스터층을 소성하는 단계를 더 포함하게 된다.
외부 전극은 Ag 또는 Au를 포함한다.
본 발명에 의하면, 이종의 세라믹 재질을 갖는 강화층을 사용하여 바리스터 기판을 제조하게 된다. 이에 따라서, 표면의 강화층에 의해 수축율이 적은 바리스터 기판을 제조할 수 있으며, 이종의 바리스터 또는 세라믹을 강화층으로 사용하기 때문에 표면 또는 내부에서 반응층을 형성하여 기판 강도를 강화하는 효과를 얻을 수 있다.
또한 표면의 반사층을 세라믹 재질의 반사층으로 형성하기 때문에, 반사율이 높은 한편 고착력이 좋은 반사층을 형성할 수 있어, 반사율이 높고 생산성이 좋은 바리스터 기판을 제조할 수 있는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 무수축 바리스터 기판의 측단면도이다.
도 2는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 사시단면도이다.
도 3은 강화층, 반사층 및 외부 전극의 적층 구도를 도식화한 것이다.
도 4는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 구성 예를 도시한 것이다.
도 5는 강화층에 각기 다른 재료를 사용했을 때의 강도를 비교한 그래프이다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 무수축 바리스터 기판 및 그 제조방법에 대하여 설명하기로 한다. 이하의 설명에서, 동일한 참조부호는 동일한 구성을 지칭하는 것을 의미할 것이다.
도 1은 본 발명의 실시 예에 따른 무수축 바리스터 기판의 측단면도이다.
도 1을 포함한 이하의 설명에서는 바리스터층(20)의 상면에 발광소자(60)가 탑재되는 것으로 설명될 것이다. 이에 따라서, 바리스터층(20)의 하면에는 발광소자(60)가 탑재되지 않고 외부 전극(42)만이 형성되어 있다. 그러나, 이는 설명의 편의상 상 하면을 구분하여 설명하는 것이며, 바리스터층(20)의 상면 또는 하면에 발광소자(60)가 탑재될 수 있으며, 그 반대면에 외부 전극(42)이 형성되어 있을 수도 있을 것임은 당연할 것이다.
바리스터층(20)은, 정전기 방지 기능을 포함하는 바리스터 소자를 의미한다. 바리스터(Varistor)는 배리어블 레지스터(Variable Resistor)의 약자로서, 가해지는 양끝의 전압에 의해 저항값이 변하는 비선형 반도체 저항 소자를 의미한다. 이에 따라서 일정 전압 이상이 되면, 전기를 방전시켜 소자를 보호하는 역할을 수행한다.
바리스터의 특성은 바리스터 전압과 정전용량 등으로 평가되며, 바리스터 전압은 도 1에 도시된 내부 전극(46) 간의 직선 거리에 의해 결정되며, 정전용량은 내부 전극(46)끼지 겹치는 면적과 거리 및 원재료의 재질에 의해 결정된다.
바리스터층(20)의 외부에 전극 패턴을 형성하기 위하여 또는 비아 홀(45)을 채우기 위해 도금을 진행하게 되면 바리스터의 특성에 의해 기판 재료 자체가 도전성으로 변한다. 이에 따라서, 전기 도금시에 전기적 저항이 낮아져 외부의 전극(40, 42)이 번지게 될 수도 있으며, 이에 따라서 외부 전극(40, 42)이 서로 단락되는 문제점이 발생할 수도 있다. 따라서, 절연층을 바리스터 기판(20)과 외부 전극(40, 42) 사이에 부착하게 되는 것이다.
바리스터 기판(20)은 복수개의 그린 시트가 적층된 구조를 가질 수 있다. 그린 시트는 일반적으로 바리스터 기판(20)을 생성하기 위한 방법을 사용하여 제조할 수 있다.
예를 들어 ZnO 분말에 ZnO 분말에 Bi2O3, Sb2O3 등의 첨가제 및 Co3O4, Nd2O3, Pr6O11중의 어느 한 재료를 넣어 원하는 조성을 맞춘다. 그 조성이 맞추어진 ZnO분말을 물 또는 알코올 등을 용매로 하여 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 그 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 사이즈의 다수개의 그린 시트를 형성할 수 있다. 그러나 바리스터 기판(20)을 형성하는 어떠한 방법이라도 상기 언급한 방법 외에 사용될 수 있을 것이다.
내부 전극(46)의 형성을 위하여, 제조된 그린 시트 중 일부의 그린 시트에는 내부 전극용 패턴을 인쇄할 수 있다. 내부 전극은, 예를 들어 Ag 또는 AgPd 등의 성분을 포함할 수 있다. 그러나 Ag는 녹는점이 대략 960도이기 때문에, 그린시트 적층 후 소결 시 녹을 수 있어, 주로 AgPd를 내부 전극(46)으로 사용하나, 기판의 재질에 따른 소결 온도에 따라서 Ag 역시 내부 전극(46)으로 사용될 수 있을 것이다.
다시 도 1을 참조하면, 본 발명의 실시 예에 따른 무수축 바리스터 기판은, 내부 기판(46) 및 전도성 물질(44)이 채워진 비아홀(45)이 형성되어 있는 바리스터층(20), 강화층(10), 반사층(30) 및 외부 전극(40, 42)을 포함한다.
바리스터층(20)은 상기 언급한 바와 같이 내부 전극(46)을 통해 바리스터의 기능을 수행하는 복수의 그린시트가 적층된 구조를 의미한다. 그린시트가 적층된 구조는, 추후 소성 과정을 통하여 일체화될 것이다.
강화층(10)은, 바리스터층(20)의 상면에 위치하게 되며, 바리스터층(20)이 소결 시 수축하는 것을 방지하게 된다. 또한, 바리스터층(20)과 강화층(10)이 맞닿는 부분의 강화층(10)의 표면 또는 내부에서 반응층(미도시)을 형성하여 기판의 기계적 강도인 굴곡 강도를 증가하는 기능을 수행한다.
즉, 강화층(10)은 바리스터층(20)이 수축되지 않도록 잡아주는 역할을 수행하는 한편, 표면 및 내부에서 바리스터층(20) 상면과 반응하여 반응층(미도시)을 형성하고, 이에 따라 바리스터층(20) 상면에 설치되어 전체 기판의 강도를 향상하는 역할을 수행하게 되는 것이다.
강화층(10)의 경우, 상기 언급한 바와 같이 바리스터층(20)의 수축을 감소시키는 한편 전제 바리스터 기판의 강도를 강화해야 하는 목적에 따라, 바리스터층(20)과 다른 재질을 포함하고 있다.
본 발명의 실시 예에서 바리스터층(20)은 ZnO계열의 재질을 포함하고 있다. 이에 따라 강화층(10)은 이종의 바리스터 재질을 포함하거나, 이종의 세라믹 재질을 포함하고 있다.
예를 들어, 강화층(10)에는 Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하고 있을 수 있다. 특히, 상기 재료들 중 하나 이상의 재료를 포함하고 있는 경우, 바리스터층(20)에 포함된 재료와 다른 재료를 포함함이 바람직할 것이다.
상기 각 재료를 혼합한 강화층(10)을 생성시, 그 혼합 비율은 강화층 전체에 대한 중량비가 MgO 의 경우 3 내지 8wt%, CaO 의 경우 9 내지 15%, Co3O4의 경우 1 내지 3 wt%, Nd2O3의 경우 1 내지 3 wt%, Pr6O11 의 경우 2 내지 6 wt% 및 ZnO의 경우 3wt% 이상이 될 수 있을 것이다.
ZnO의 함량에 따라, 상기에 혼합 비율에 대한 설명에서 포함된 재료 이외에 강화층(10)에 포함될 수 있는 상기의 재료들이 함께 포함될 수 있을 것은 당연할 것이다. ZnO는 최대 약 95wt%까지의 함량을 가질 수 있다.
이에 따라서 ZnO 계열의 바리스터층(20)과는 다른 재질의 바리스터 기판의 제조에 사용되는 재료를 포함함으로써, 수축을 줄이고 강도를 높일 수 있는 기판을 제조할 수 있을 것이다.
한편, 강화층(10)을 세라믹 재질의 재료를 포함할 수 있으며, 예를 들어 고온 동시소성 세라믹(HTCC) 또는 저온 동시소성 세라믹(LTCC)을 포함하고 있을 수 있을 것이다.
특히, 강화층(10)이 저온 동시소성 세라믹인 경우에는, 재료의 특성 상 소성 온도가 매우 낮다(예를 들어 약 섭씨 850도 ~ 880도). 한편, 바리스터층(20)의 경우 소성 온도가 약 섭씨 1000도 정도가 된다.
따라서 이 경우, 저온 동시 소성 세라믹을 강화층(10)으로 형성한 후 섭씨 1000도 정도의 조건에서 일괄 소성을 할 경우, 강화층(10)과 바리스터층(20)의 경계에서 양 층의 표면 및 내부에 반응층이 형성되지 않아, 강도가 향상되지 않는 단점이 발생할 수 있다.
따라서, 강화층(10)이 저온 동시소성 세라믹인 경우에는 강화층(10)을 바리스터층(20)의 상면에 형성하기 전, 복수개의 그린시트를 적층한 바리스터층(20)을 먼저 소정의 온도(예를 들어 섭씨 1000도)에서 소성한 뒤, 강화층(10)을 형성하고 다른 온도(예를 들어 섭씨 850~880도)에서 소성하여 반응층을 형성할 수 있도록 해야 할 것이다.
강화층(10)이 바리스터층(20)의 상면에 형성되면, 반사층(30)이 강화층(10)의 상면에 형성된다. 반사층(30)은, 발광소자(60)가 외부 전극(40) 또는 반사층(30) 상면에 실장되어 빛을 방출할 때, 강화층(10) 등에 의해 빛이 흡수되어 광효율이 저하되는 것을 방지하기 위하여 형성되는 층을 의미한다.
반사층(30)은 따라서, 소정의 두께를 갖고 강화층(10)의 상면에 인쇄되는 반사성 물질을 의미할 것이다. 예를 들어, Ag를 포함하는 금속 반사물질이 사용되거나, 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 포함할 수 있다. 특히, 반사층(30)에 세라믹 분말의 혼합 물질을 사용하고 강화층(10)에 세라믹 재질의 재료를 사용할 경우, 반사층(30)과 강화층(10) 사이의 결합력이 좋아져 생산성이 높아질 수 있을 것이다.
만약 반사층(30)에 은(Ag)를 사용하는 경우라면, 바리스터층(20), 강화층(10) 및 반사층(30)을 설정된 온도(약 섭씨 900도 또는 1000도)에서 일괄 소성할 수 있을 것이다(강화층(10)이 저온 동시소성 세라믹인 경우 제외).
그러나 반사층(30)에 세라믹 분말을 혼합한 재료가 사용되는 경우라면, 상기 언급한 바와 같이 그 소성 온도가 낮을 수 있으므로(약 섭씨 850~880도), 이 경우에는, 바리스터층(20)을 소성하고 저온 동시소성 세라믹의 강화층(10) 및 반사층(30)을 형성 후 다시 소성하거나(다른 온도로), 바리스터층(20) 및 강화층(10)을 형성하고 소성한 후, 반사층(30)을 형성하고 소성하여 기판을 완성할 수 있게 될 것이다.
반사층(30)이 형성되면, 외부 전극(40, 42))이 형성될 수 있다. 외부 전극(40, 42)은 니켈(Ni) 도금이나, 은(Ag) 또는 금(Au) 도금을 통해 생성될 수 있으며, 바리스터층(20)의 하면과 반사층(30)의 상면에 각각 형성될 수 있다.
본 발명의 실시 예에서 외부 전극(40, 42)은 각각 비아홀(45)에 충진된 전도성 물질(44) 및 내부 전극(46)과 전기적으로 연결되어 있을 것이다. 또한 각 극마다 전기적으로 절연되어 있을 것은 당연할 것이다.
외부 전극(40, 42)에서 발생할 수 있는 정전기는, 내부 전극(46)으로 전달될 것이며, 내부 전극(46)은 각 극끼리 바리스터 층(20)에 의해 이격되어 있을 것이다.
바리스터층(20)의 하면에 형성되는 외부 전극(42)은 바리스터층(20)의 하면에 접촉되어 있거나, 소정의 절연층(미도시)에 의해 바리스터층(20)과 이격되어 형성될 수도 있을 것이다.
도 1을 참조하면 형성된 외부 전극(40)의 상면에 발광소자(60)가 탑재된다. 이는 발광소자(60) 인 LED칩이 한 극은 외부 전극(40)에 바로 연결되고, 한 극은 와이어(50)를 통해 외부 전극(40)에 연결되기 때문이다. 그러나 두 개의 와이어를 사용하는 방식과 같이 다른 방식의 실장 방법이 사용될 수도 있을 것이다.
도 2는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 사시단면도이다. 이하의 설명에서 도 1에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 2를 참조하면, 외부 전극(40)은 전도성 물질(44)이 충진된 비아홀(40)과 전기적으로 연결되는 구조로 형성되어 있다. 도 2에서는 비아홀(45) 부분에 외부 전극(40)이 형성되지 않은 것으로 도시되어 있으나, 이는 비아홀(45)과 외부 전극(40)이 전기적으로 연결되어 있는 것을 명시하기 위해 도시된 것이며, 일반적으로는 외부 전극(40)이 비아홀(45)을 덮고 있을 것이다.
또한 내부 전극(46)은 도 2에서는 3개가 서로 엇갈리는 형태로 형성되어 있으나, 내부 전극(46)은 바리스터 기능을 수행하기 위한 형태로 복수개가 바리스터층(20) 내부에 형성되어 있을 것이다.
도 2를 참조하면, 바리스터층(20), 강화층(10), 및 반사층(30)이 차례로 형성되어 있으며, 비아홀(45) 부분이 천공되어 있는 것을 볼 수 있다.
바리스터층(20)은 복수개의 그린시트가 적층된 구조이고, 내부 전극(46)의 형태를 형성하기 위하여 일부의 그린시트에 내부 전극(46)이 인쇄될 수 있을 것이다.
도 3은 강화층(10), 반사층(30) 및 외부 전극(40)의 적층 구도를 도식화한 것이다.
도 3을 참조하면, 먼저 바리스터 기판(20)이 존재하며, 강화층(10)이 그 상면에 형성되어 있다. 강화층(10)은 바리스터층(20)의 상면과 반응하여 반응층(미도시)을 형성하고, 이에 따라서 전체 기판의 열 소성에 의한 수축을 방지하며, 전체 기판의 기계적인 굴곡 강도를 향상시키는 기능을 수행하게 된다.
본 발명의 실시 예에서 강화층(10)은, 도 3에 도시된 바와 같이 약 100~ 300um의 두께를 갖고 있다. 반사층(30)은 도 3의 실시 예에서는 Ag를 강화층(10) 상면에 약 10um 적층하여 이루어 진다.
외부전극(40)은, Ni, Ag 또는 Au의 재료를 포함하고 있으며, Ni의 경우 약 0.3um, Ag 또는 Au의 경우 약 0.5um의 두께를 가지고 있다. 상기의 두께는 하나의 실시 예에 불과할 뿐일 것이며, 바리스터 기판의 용도 및 설계 정도에 따라서 변동될 수 있을 것이다.
도 4는 본 발명의 실시 예에 따른 무수축 바리스터 기판의 구성 예를 도시한 것이다. 이하의 설명에서 도 1 내지 3에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 4에서는 복수의 그린시트(21)가 적층된 바리스터층(20)의 구조를 확인할 수 있을 것이다.
도 4를 참조하면, 복수개의 그린시트(21)가 바리스터층(20)의 구조를 형성하기 위하여 적층될 것이다. 각 그린시트(21)에는 비아홀(45)이 천공되어 있을 것이며, 그 위치는 상 하의 그린시트(21)마다 동일하여 수직의 비아홀(45)이 그린시트(21)의 적층에 따라서 형성될 것이다.
내부 전극(46)은, 각 그린시트(21)가 적층될 때, 도 4에 도시된 바와 같이 양 극마다 교대로 연결되도록 적층될 것이다. 이는 바리스터의 기능을 수행하기 위한 적층 순서이다. 또한, 내부 전극(46) 간의 간격을 형성하기 위해, 내부 전극(46)이 형성된 그린시트(21) 사이에, 내부 전극(46)이 형성되지 않은 그린시트(21) 역시 적층될 수 있을 것이다.
전도성 물질(44)은 복수개의 그린시트(21)를 적층하면서 계속적으로 충진될 수 있으며, 이외에 강화층(10) 및 반사층(30)을 적층하면서 충진될 수 있을 것이다.
도 5는 강화층(10)에 각기 다른 재료를 사용했을 때의 강도를 비교한 그래프이다. 이하의 설명에서, 도 1 내지 4에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 5를 참조하면, 비교를 위하여 바리스터층(20)과 같은 재료의 바리스터의 강도(20)를 측정하였으며, 바리스터에 Al을 첨가시의 강도(22), 바리스터에 Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO로 조성된 강화층(10)을 형성했을 때의 강도(24), 저온 동시소성 세라믹의 강도(26) 및 고온 동시소성 세라믹의 강도(28)가 기재되어 있다.
도 5에 도시된 바와 같이, 보통의 바리스터의 강도에 비해 강화층(10)에 바리스터와 다른 재질의 재료를 사용했을 때 훨씬 그 굴곡 강도가 세지는 것을 볼 수 있다.
물론, 본 발명에서는, 각 재료를 모두 혼합하여 사용할 수도 있을 것이며, 바리스터 기판이 사용되는 분야에 따른 요구 강도, 재료비, 공정의 단순화(소성 온도가 다를수록 각 단계별로 소성을 해야하기 때문에)에 따른 요구에 따라서 다양하게 재료를 혼합하여 사용할 수 있을 것이다.
도 6은, 본 발명의 실시 예에 다른 무수축 바리스터 기판의 제조 방법에 대한 플로우차트이다. 이하의 설명에서 도 1 내지 5에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 6을 참조하면, 먼저 바리스터용 그린시트(21)를 준비하는 단계(S10)가 수행된다. S10 단계에서는, 상기 도 1에 대한 설명에서 언급한 바와 같은 예의 방법으로 그린시트를 제조하게 된다.
이후, 바리스터 기능을 위해 그린시트(21) 중 일부의 상면에 내부 전극(46)을 형성하는 단계(S20)가 수행된다. 내부 전극(46)은 바리스터 기능에 따라서 바리스터층(20) 내부에 소정 두께마다 존재하도록 그린시트(21)의 일부에 형성될 것이다.
그린시트(21)를 적층하여 바리스터층(20)이 완성되면, 그 위에 강화층(10)을 적층하기 위해 강화층(10)을 바리스터층(20)의 상면에 형성하는 단계(S30)가 수행된다. 만약, 강화층(10)이 저온 동시소성 세라믹이라면, S20 단계와 S30단계 사이에 1차로 바리스터층(20)을 소성하는 단계가 더 포함되어 있을 수 있다.
S30 단계 후, 강화층(10)의 상면에 반사층(30)을 형성하는 단계(S40)가 수행될 것이다. 이 때, 반사층(30)에 세라믹 재질이 포함되는 경우, S40 단계와 S30 단계의 사이에 역시 강화층(10)이 형성된 바리스터층(20)을 소성하는 단계가 또한 포함되어 있을 수 있다.
반사층(30)이 형성되면, 바리스터 기판 전체를 소성하는 단계(S50)가 수행될 것이며, 이후 외부 전극(40, 42)을 형성하여 기판을 완성하는 단계(S60)가 수행될 것이다.
상기 언급한 본 발명의 실시 예에 따른 무수축 바리스터 기판 및 그 제조방법에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 상기 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것은 당연할 것이다.

Claims (16)

  1. 내부에 바리스터 기능을 위한 내부 전극, 내부 전극과 외부의 전기적 연결을 위해 전도성 물질이 채워진 비아홀이 형성된 바리스터층;
    상기 바리스터층과 다른 재질을 포함하고, 상기 바리스터층의 상면에 소정 두께로 형성된 강화층;
    상기 강화층의 상면에 인쇄되는 반사층; 및
    상기 반사층 상면 및 상기 바리스터층 하면에 형성된 외부 전극을 포함하며,
    상기 강화층은 저온 동시소성 세라믹으로 형성되며, 상기 강화층 및 상기 반사층은 상기 바리스터층을 소성한 후 형성되어, 상기 강화층 및 상기 바리스터층이 맞닿는 부분의 상기 강화층의 표면에 반응층이 더 형성된 것을 특징으로 하는 무수축 바리스터 기판.
  2. 청구항 1에 있어서,
    상기 강화층은,
    Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 반사층은,
    Ag 를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  6. 청구항 1에 있어서,
    상기 반사층은,
    세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질인 것을 특징으로 하는 무수축 바리스터 기판.
  7. 청구항 6에 있어서,
    상기 반사층은,
    상기 강화층이 형성된 상기 바리스터층을 소성한 후 형성되는 것을 특징으로 하는 무수축 바리스터 기판.
  8. 청구항 1에 있어서,
    상기 외부 전극은 Ni, Ag 및 Au 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  9. 일부에 내부 전극이 인쇄된 복수개의 그린 시트를 적층하면서 상기 그린 시트에 형성된 비아홀에 전도성 물질을 충진하여 바리스터층을 형성하는 단계;
    상기 바리스터층의 상면에 상기 바리스터층과 다른 재질을 포함하는 소정 두께의 강화층을 형성하는 단계;
    상기 강화층의 상면에 반사층을 인쇄하고 소성하는 단계; 및
    상기 반사층 상면 및 상기 바리스터 기판 하면에 외부 전극을 형성하는 단계를 포함하며,
    상기 강화층은 저온 동시소성 세라믹이고, 상기 바리스터층을 형성하는 단계와 상기 강화층을 형성하는 단계 사이에 상기 바리스터 층을 소성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 강화층은,
    Al2O3, MgO, CaO, TiO2, Co3O4, Nd2O3, Pr6O11, Bi2O3, Sb2O3, ZrO2 및 ZnO 중 하나 이상의 재료를 포함하여 제조되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  11. 삭제
  12. 삭제
  13. 청구항 9에 있어서,
    상기 반사층은,
    Ag을 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  14. 청구항 9에 있어서,
    상기 반사층은 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질인 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  15. 청구항 14에 있어서,
    상기 강화층을 형성하는 단계와 상기 인쇄하고 소성하는 단계 사이에 상기 강화층이 형성된 상기 바리스터층을 소성하는 단계를 더 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  16. 청구항 9에 있어서,
    상기 외부 전극은 Ni, Ag 및 Au 중 어느 하나 이상의 재료를 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
KR1020100127824A 2010-12-14 2010-12-14 무수축 바리스터 기판 및 그 제조 방법 KR101137405B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100127824A KR101137405B1 (ko) 2010-12-14 2010-12-14 무수축 바리스터 기판 및 그 제조 방법
PCT/KR2011/007459 WO2012081815A1 (ko) 2010-12-14 2011-10-07 무수축 바리스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100127824A KR101137405B1 (ko) 2010-12-14 2010-12-14 무수축 바리스터 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101137405B1 true KR101137405B1 (ko) 2012-04-20

Family

ID=46143827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127824A KR101137405B1 (ko) 2010-12-14 2010-12-14 무수축 바리스터 기판 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101137405B1 (ko)
WO (1) WO2012081815A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014035143A1 (ko) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 무수축 바리스타 기판 및 그 제조 방법
WO2014092296A1 (ko) * 2012-12-14 2014-06-19 ㈜ 아모엘이디 방열 비아 형성 바리스터 기판 및 그 제조 방법
KR101483259B1 (ko) 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법
KR20160035802A (ko) * 2014-09-24 2016-04-01 주식회사 아모센스 무수축 바리스터 기판 및 그 제조 방법과 이를 이용한 led 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014100469A1 (de) 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060029258A (ko) * 2006-03-08 2006-04-05 (주) 래트론 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법
KR100850682B1 (ko) * 2007-03-29 2008-08-07 주식회사 바일테크놀러지 복합 노이즈 필터 및 이의 제조방법
KR20080109675A (ko) * 2007-06-13 2008-12-17 티디케이가부시기가이샤 세라믹 전자 부품
JP2009522792A (ja) * 2006-01-05 2009-06-11 エプコス アクチエンゲゼルシャフト モノリシックセラミック素子および作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075405B2 (en) * 2002-12-17 2006-07-11 Tdk Corporation Multilayer chip varistor and method of manufacturing the same
JP2006186316A (ja) * 2004-11-30 2006-07-13 Kyocera Corp セラミック電子部品及び積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522792A (ja) * 2006-01-05 2009-06-11 エプコス アクチエンゲゼルシャフト モノリシックセラミック素子および作製方法
KR20060029258A (ko) * 2006-03-08 2006-04-05 (주) 래트론 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법
KR100850682B1 (ko) * 2007-03-29 2008-08-07 주식회사 바일테크놀러지 복합 노이즈 필터 및 이의 제조방법
KR20080109675A (ko) * 2007-06-13 2008-12-17 티디케이가부시기가이샤 세라믹 전자 부품

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014035143A1 (ko) * 2012-08-28 2014-03-06 ㈜ 아모엘이디 무수축 바리스타 기판 및 그 제조 방법
KR101483259B1 (ko) 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법
US9391053B2 (en) 2012-08-28 2016-07-12 Amosense Co., Ltd. Non-shrink varistor substrate and production method for same
WO2014092296A1 (ko) * 2012-12-14 2014-06-19 ㈜ 아모엘이디 방열 비아 형성 바리스터 기판 및 그 제조 방법
KR20160035802A (ko) * 2014-09-24 2016-04-01 주식회사 아모센스 무수축 바리스터 기판 및 그 제조 방법과 이를 이용한 led 패키지
KR101664443B1 (ko) * 2014-09-24 2016-10-10 주식회사 아모센스 무수축 바리스터 기판 및 그 제조 방법과 이를 이용한 led 패키지

Also Published As

Publication number Publication date
WO2012081815A1 (ko) 2012-06-21

Similar Documents

Publication Publication Date Title
KR101137405B1 (ko) 무수축 바리스터 기판 및 그 제조 방법
US9076714B2 (en) Substrate for mounting light-emitting element and light-emitting device
US20110220939A1 (en) Light-emitting device
EP2816622A1 (en) Light emitting apparatus and method for manufacturing same
EP2372798A1 (en) Substrate for light-emitting element and light-emitting device employing it
EP2369903A1 (en) Substrate for light-emitting element and light-emitting device
EP2541629A1 (en) Substrate for mounting light emitting element, and light emitting device
JP6476703B2 (ja) セラミックスパッケージ、発光装置及びそれらの製造方法
JPWO2012036219A1 (ja) 発光素子用基板および発光装置
KR101221492B1 (ko) 온도 조절용 써어미스터를 내장하는 led 및 led 조명 및 그 제조방법
KR100981079B1 (ko) 정전기 방지 기능을 갖춘 엘이디 패키지용 기판 및 이를이용한 엘이디 패키지
US9391053B2 (en) Non-shrink varistor substrate and production method for same
JP2006156447A (ja) 発光素子用配線基板ならびに発光装置およびその製造方法
KR101241133B1 (ko) 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법
JP2014093401A (ja) 光半導体素子搭載用基板とその製造方法、光半導体装置
JP6098200B2 (ja) 発光素子用基板および発光装置
JP5683352B2 (ja) 発光装置及びこれを用いた照明装置
KR101208635B1 (ko) Led 패키지용 반도체 기판 및 그 제조 방법
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP6181523B2 (ja) 多数個取り配線基板、配線基板および電子部品
KR101103771B1 (ko) Led 패키지용 반도체 기판 및 그 제조 방법
KR101198697B1 (ko) 무수축 바리스터 기판 및 그 제조 방법
JP2014017375A (ja) 発光素子用基板および発光装置
JP5623587B2 (ja) 光反射体、発光素子搭載用配線基板、および発光装置
KR101382363B1 (ko) 바리스터 기판을 갖는 엘이디 패키지의 제조 방법 및 이에 의한 바리스터 기판을 갖는 엘이디 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170314

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 9