KR101241133B1 - 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법 - Google Patents

무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법 Download PDF

Info

Publication number
KR101241133B1
KR101241133B1 KR1020110063847A KR20110063847A KR101241133B1 KR 101241133 B1 KR101241133 B1 KR 101241133B1 KR 1020110063847 A KR1020110063847 A KR 1020110063847A KR 20110063847 A KR20110063847 A KR 20110063847A KR 101241133 B1 KR101241133 B1 KR 101241133B1
Authority
KR
South Korea
Prior art keywords
layer
varistor
bonding layer
bonding
substrate
Prior art date
Application number
KR1020110063847A
Other languages
English (en)
Other versions
KR20130007693A (ko
Inventor
우경환
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020110063847A priority Critical patent/KR101241133B1/ko
Publication of KR20130007693A publication Critical patent/KR20130007693A/ko
Application granted granted Critical
Publication of KR101241133B1 publication Critical patent/KR101241133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Led Device Packages (AREA)

Abstract

소성시 수축율이 낮으며, 기계적 강도가 높고, 반사율이 높으며, 방열 효율이 좋은 무수축 바리스터 기판 및 그 제조 방법이 개시된다. 이를 위해, 본 발명에 따른 무수축 바리스터 기판은 세라믹으로 형성되는 강화층; 강화층의 상부에 형성되는 제 1 접합층; 강화층의 하부에 형성되는 제 2 접합층; 제 1 접합층의 상부에 형성되며, 제 1 접합층보다 높은 소성온도의 재질로 형성되는 반사층; 제 2 접합층의 하부에 형성되며, 제 2 접합층보다 높은 소성온도의 재질로 형성되고, 내측에 복수개의 내부 전극층을 구비하는 바리스터층; 및 반사층의 상면 및 바리스터층의 하면에 형성되며, 반사층, 제 1 접합층, 강화층, 제 2 접합층 및 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 내부 전극층과 전기적으로 연결되는 외부 전극층을 포함한다.

Description

무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법{NON-SHRINKAGE VARISTOR SUBSTRATE, LED PACKAGE HAVING THE SAME AND METHOD FOR MANUFACTURING NON-SHRINKAGE VARISTOR SUBSTRATE}
본 발명은 무수축 바리스터 기판 및 그 제조 방법에 관한 것이다. 더욱 상세하게 본 발명은 소성시 수축율이 낮으며, 기계적 강도가 높고, 반사율이 높으며, 방열 효율이 좋은 무수축 바리스터 기판 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 저전력, 고효율, 고휘도 및 장수명 등의 장점을 갖고 있어 전자부품에 패키지 형태로 많이 채택되고 있다. 한편, 발광 다이오드는 정전기 또는 역전압에 약하다는 단점이 있다. 따라서, 정전기 및 역전압에 대비하여 LED를 활용 시, LED 칩과 병렬로 제너 다이오드 또는 바리스터를 연결하여 사용하고 있다. 그러나 제너 다이오드 또는 바리스터를 일체로 LED 칩과 패키징 하는 방법은 추가되는 공정에 따른 공간의 제약, 공정수의 증가 및 추가 실장에 따른 사이즈의 증가, 제조 비용 증가 등의 문제가 있다.
또한, LED 칩과 동일한 평면에 놓은 제너 다이오드 또는 바리스터에 의해 엘이디 칩에서 생성된 빛이 산란 및 굴절되어 빛의 지향각 등의 효율적인 제어가 어렵다. 따라서, 제너 다이오드 또는 바리스터를 기판에 임베드(embed)하는 방법이 사용되어 왔다.
바리스터 소자를 포함하는 기판에는 내부 전극과 외부 전극이 구비되며, 내부 전극은 적층되는 기판의 시트 사이에 인쇄되어 소성된다. 외부 전극층은 내부 전극과 연결된다.
그러나 종래의 바리스터 기판의 경우, 바리스터 기판의 재질 등에 의해 기판의 소성 시 수축 변형이 일어나게 된다. 그리고, 수축율 역시 일정하지 않아 정밀한 치수규격을 만족하는 바리스터 기판을 제조하기 어려웠다. 또한, 바리스터 기판의 수축율을 낮추기 위한 공정이 복잡하여 생산성이 떨어졌다. 더불어 바리스터 기판 자체의 기계적 강도를 향상시키지 못하여 기판의 활용도가 떨어지는 문제점이 지적되어 왔다.
본 발명의 목적은 소성에 따른 수축율이 낮은 바리스터 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명은 바리스터 기판의 품질 균일성을 확보하며, 기판의 설계 치수를 정밀하게 구현하는 것이다.
그리고, 본 발명은 바리스터 기판의 기계적 강도를 높임과 동시에 방열 효과를 우수하게 하는 것을 목적으로 한다.
또한, 본 발명은 바리스터 기판의 광반사도를 높게 하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명에 따른 무수축 바리스터 기판은 세라믹으로 형성되는 강화층; 상기 강화층의 상부에 형성되는 제 1 접합층; 상기 강화층의 하부에 형성되는 제 2 접합층; 상기 제 1 접합층의 상부에 형성되며, 상기 제 1 접합층보다 높은 소성온도를 갖는 반사층; 상기 제 2 접합층의 하부에 형성되며, 내측에 복수개의 내부 전극층을 구비하고, 상기 제 2 접합층보다 높은 소성온도를 갖는 바리스터층; 및 상기 반사층의 상면 및 상기 바리스터층의 하면에 형성되며, 상기 반사층, 상기 제 1 접합층, 상기 강화층, 상기 제 2 접합층 및 상기 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 상기 내부 전극층과 전기적으로 연결되는 외부 전극층을 포함한다.
이 때, 상기 반사층은 저온 동시 소성 세라믹(LTCC)을 포함하여 형성될 수 있다.
이 때, 상기 제 1 접합층은 Al2O3 및 비정질 유리질을 포함하여 형성될 수 있다.
이 때, 상기 반사층은 Al2O3를 상기 반사층의 전체 중량 대비 50 내지 96 중량부로 포함하며, 상기 제 1 접합층은 Al2O3를 40 내지 60 중량부 및 비정질 유리질을 40 내지 60 중량부 포함하여 형성될 수 있다.
이 때, 상기 바리스터층은 ZnO 계열 기판을 포함하여 형성될 수 있다.
이 때, 상기 제 2 접합층은 ZnO, Pr2O5, Bi2O3 및 Sb2O3 중에서 적어도 하나를 포함하여 형성될 수 있다.
이 때, 상기 제 2 접합층은 ZnO를 75 내지 95 중량부 및 Bi2O3를 5 내지 15 중량부 포함하여 형성될 수 있다.
이 때, 상기 강화층은 Al2O3, AlN 및 MgO 중의 적어도 하나를 포함하여 형성될 수 있다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 무수축 바리스터 기판의 제조 방법은 세라믹으로 형성되는 강화층을 준비하는 단계; 상기 강화층의 상부에, 제 1 접합층을 형성하는 단계; 상기 강화층의 하부에, 제 2 접합층을 형성하는 단계; 상기 제 1 접합층의 상부에, 상기 제 1 접합층보다 높은 소성온도를 갖는 반사층을 형성하는 단계; 상기 제 2 접합층의 하부에, 내측에 복수개의 내부 전극층을 구비하며, 상기 제 2 접합층보다 높은 소성온도를 갖는 바리스터층을 형성하는 단계; 상기 강화층, 상기 제 1 접합층, 상기 제 2 접합층, 상기 반사층 및 상기 바리스터층으로 이루어지는 바리스터 성형체를 소성하는 단계; 및 상기 반사층의 상면 및 상기 바리스터층의 하면에, 상기 반사층, 상기 제 1 접합층, 상기 강화층, 상기 제 2 접합층 및 상기 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 상기 내부 전극층과 전기적으로 연결되는 외부 전극층을 형성하는 단계를 포함한다.
이 때, 상기 반사층은 저온 동시 소성 세라믹(LTCC)을 포함하여 형성될 수 있다.
이 때, 상기 제 1 접합층은 Al2O3 및 비정질 유리질을 포함하여 형성될 수 있다.
이 때, 상기 반사층은 Al2O3를 상기 반사층의 전체 중량 대비 50 내지 96 중량부로 포함하며, 상기 제 1 접합층은 Al2O3를 40 내지 60 중량부 및 비정질 유리질을 40 내지 60 중량부 포함하여 형성될 수 있다.
이 때, 상기 바리스터층은 ZnO 계열 기판을 포함하여 형성될 수 있다.
이 때, 상기 제 2 접합층은 ZnO, Pr2O5, Bi2O3 및 Sb2O3중에서 적어도 하나를 포함하여 형성될 수 있다.
이 때, 상기 제 2 접합층은 ZnO를 75 내지 95 중량부 및 Bi2O3를 5 내지 15 중량부 포함하여 형성될 수 있다.
이 때, 상기 강화층은 Al2O3, AlN 및 MgO 중의 적어도 하나를 포함하여 형성될 수 있다.
본 발명은 소성에 따른 바리스터 기판의 수축율이 낮다. 즉, 본 발명은 소성에 따른 형상의 수축 변형이 거의 일어나지 않아, 완성품 품질의 균일성을 확보할 수 있다. 또한, 본 발명은 바리스터 기판의 설계 치수를 정밀하게 구현해 낼 수 있다.
또한, 본 발명은 기계적 강도가 높은 강화층을 기준으로 열전달 효율이 높은 바리스터층이 외측에 노출 형성되어, 전체적인 바리스터 기판의 기계적 강도가 높고 동시에 방열 효과가 좋다.
또한, 본 발명은 발광소자가 탑재되는 면에 반사율이 높은 반사층을 형성하여 광반사도가 좋다.
도 1은 본 발명에 따른 무수축 바리스터 기판의 측단면도이다.
도 2는 본 발명에 따른 무수축 바리스터 기판의 사시단면도이다.
도 3은 본 발명에 따른 무수축 바리스터 기판의 적층 구조를 도시한 것이다.
도 4는 본 발명에 따른 무수축 바리스터 기판의 제조 방법을 설명하기 위한 플로우챠트이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하에서는 본 발명에 따른 무수축 바리스터 기판의 구성 및 동작에 대하여 설명하도록 한다.
도 1은 본 발명에 따른 무수축 바리스터 기판의 측단면도이다. 도 2는 본 발명에 따른 무수축 바리스터 기판의 사시단면도이다. 도 3은 본 발명에 따른 무수축 바리스터 기판의 적층 구조를 도시한 것이다.
도 1을 참조하면, 본 발명에 따른 무수축 바리스터 기판(100)은 강화층(10), 제 1 접합층(20), 제 2 접합층(30), 반사층(40), 바리스터층(50), 제 1 외부 전극층(60), 제 2 외부 전극층(70) 및 전도성 물질(80)을 포함하여 구성된다. 이하, 본 발명에 따른 무수축 바리스터 기판(100)의 구체적인 구성에 대하여 도 1 내지 도 3을 함께 참조하며 설명하도록 한다.
강화층(10)은 세라믹으로 형성된다. 그리고, 강화층(10)은 Al2O3, AlN 및 MgO 중의 적어도 하나로 이루어질 수 있다. 이러한, 강화층(10)은 판상일 수 있다. 강화층(10)은 일측에 적어도 하나의 비아홀(10a)을 구비할 수 있다.
제 1 접합층(20)은 강화층(10)의 상면에 형성된다. 그리고, 제 1 접합층(20)은 강화층(10)의 비아홀(10a)의 위치에 대응하는 위치에 적어도 하나의 비아홀(20a)을 구비할 수 있다. 제 1 접합층(20)은 Al2O3 및 비정질 유리질을 포함하여 형성될 수 있다. 이러한, 제 1 접합층(20)은 강화층(10)과 후술하는 반사층(40)의 결속력을 증대시키도록 형성된다. 강화층(10)과 반사층(40)의 결속력을 증대시키기 위하여, 제 1 접합층(20)은 Al2O3 40 내지 60 중량부 및 비정질 유리질 40 내지 60 중량부를 포함하여 형성될 수 있다. 이러한, 제 1 접합층(20)은 소성 온도가 대략 900 ℃가 되도록 형성될 수 있다.
제 2 접합층(30)은 강화층(10)의 하면에 형성된다. 그리고, 제 2 접합층(30)은 강화층(10)의 비아홀(10a)의 위치에 대응하는 위치에 적어도 하나의 비아홀(30a)을 구비할 수 있다. 제 2 접합층(30)은 ZnO, Pr2O5, Bi2O3 및 Sb2O3중에서 적어도 하나를 더 포함하여 형성될 수 있다. 이러한, 제 2 접합층(30)은 강화층(10)과 후술하는 바리스터층(50)의 결속력을 증대시키도록 형성된다. 제 2 접합층(30)은 ZnO를 75 내지 95 중량부, Bi2O3를 5 내지 15 중량부 포함하여 형성될 수 있다. 또한, 제 2 접합층(30)은 Pr2O5를 0 내지 5 중량부, Sb2O3 를 0 내지 5 중량부를 더 포함하여 형성될 수 있다. 이러한, 제 2 접합층(30)은 소성 온도가 대략 900 ℃가 되도록 형성될 수 있다.
반사층(40)은 제 1 접합층(20)의 상부에 형성된다. 그리고, 반사층(40)은 제 1 접합층(20) 보다 높은 소성온도를 갖는 재질로 형성된다. 또한, 반사층(40)은 강화층(10)의 비아홀(10a)의 위치에 대응하는 위치에 적어도 하나의 비아홀(40a)을 구비할 수 있다. 이러한, 반사층(40)은 저온 동시 소성 세라믹(LTCC; Low Temperature Co-fired Ceramic)으로 형성될 수 있다. 또한, 반사층(40)은 제 1 접합층(20)을 통한 강화층(10)에의 결속력을 증대시키기 위하여, 제 1 접합층(20)과 동일 계열 재질인 Al2O3를 반사층의 전체 중량 대비 50 내지 96 wt%로 포함하여 형성될 수 있다. 또한, 반사층(40)은 결정화 유리질 또는 비정질 유리질을 더 포함하여 형성될 수 있다. 이 때, 반사층(40)은 필요한 반사도를 구현하기 위하여 결정화 유리질을 0 내지 30 중량부, 비정질 유리질을 0 내지 20 중량부 더 포함하여 형성될 수 있다. 또한, 반사층(40)은 Ag를 포함하는 금속 반사물질이 사용되거나, 세라믹 분말에 TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질을 포함할 수 있다. 이러한, 반사층(40)은 소성 온도가 대략 1000 내지 1100 ℃가 되도록 형성될 수 있다.
이러한, 반사층(40)은 소성 온도가 대략 1000 내지 1100 ℃가 되도록 형성될 수 있다. 따라서, 강화층(10), 제 1 접합층(20), 제 2 접합층(30), 반사층(40) 및 바리스터층(50)을 포함하는 바리스터 성형체를 소성하는 경우, 제 1 접합층(20)이 반사층(40) 보다 빠르게 소성되며, 동시에 강화층(10)과 반사층(40)의 결속력을 강화시키게 된다.
바리스터층(50)은 제 2 접합층(30)의 하부에 형성된다. 바리스터층(50)은 정전기 방지 기능을 포함하는 바리스터 소자이다. 바리스터(Varistor)는 배리어블 레지스터(Variable Resistor)의 약자이다. 이러한, 바리스터 소자는 인가되는 전압에 의해 저항값이 변하는 비선형 반도체 저항 소자를 의미한다. 인가되는 전압이 일정 크기 이상이 되면, 바리스터 소자는 전기를 방전시켜 소자를 보호하는 역할을 수행한다. 이러한, 바리스터층(50)은 ZnO 계열의 기판으로 형성될 수 있다.
그리고, 바리스터층(50)은 복수개의 그린시트(51,52)가 적층된 구조로 형성될 수 있다. 이러한, 복수개의 그린시트(51,52)는 다음의 방법으로 제조될 수 있다. ZnO 분말에 Bi2O3, Sb2O3 등의 첨가제 및 Co3O4, Nd2O3, Pr6O11중의 적어도 하나의 재료를 넣어 원하는 조성을 맞춘다. 상기와 같이 조성이 맞추어진 ZnO 분말을 물 또는 알코올 등의 용매와 함께 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 상기 원료분말에 첨가제로 PVB계 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후, 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 사이즈의 복수개의 그린 시트를 형성할 수 있다.
일부 그린시트(51)에는 내부 전극층(55)이 인쇄되어 형성될 수 있다. 그리고, 나머지 그린시트(52)에는 내부 전극층(55)이 인쇄되어 있지 않을 수 있다. 내부 전극층(55)은 제 1 극에 전기적으로 연결되는 제 1 내부 전극층(55a) 및 제 1 극과 반대 극성을 갖는 제 2 극에 전기적으로 연결되는 제 2 내부 전극층(55b)을 포함하여 구성된다. 이러한, 내부 전극층(55)은 Ag 또는 AgPd으로 형성될 수 있다. 또한, 복수개의 그린시트(51,52)는 각각 강화층(10)의 비아홀(10a)의 위치에 대응하는 위치에 적어도 하나의 비아홀(51a,52a)을 구비할 수 있다.
이러한, 바리스터층(50)은 소성 온도가 대략 1000 내지 1100 ℃가 되도록 형성될 수 있다. 따라서, 강화층(10), 제 1 접합층(20), 제 2 접합층(30), 반사층(40) 및 바리스터층(50)을 포함하는 바리스터 성형체를 소성하는 경우, 제 2 접합층(30)이 바리스터층(50) 보다 빠르게 소성되며, 동시에 강화층(10)과 바리스터층(50)의 결속력을 강화시키게 된다.
제 1 외부 전극층(60)은 반사층(40)의 상면에 패터닝되어 형성된다. 그리고, 제 1 외부 전극층(60)은 강화층(10), 제 1 접합층(20), 제 2 접합층(30), 반사층(40) 및 바리스터층(50)을 관통하여 형성되는 비아홀(10a, 20a, 30a, 40a, 51a, 52a)에 채워지는 전도성 물질(80)을 통하여 내부 전극층(55)과 전기적으로 연결될 수 있다.
제 2 외부 전극층(70)은 바리스터층(50)의 하면에 패터닝되어 형성된다. 그리고, 제 2 외부 전극층(70)은 강화층(10), 제 1 접합층(20), 제 2 접합층(30), 반사층(40) 및 바리스터층(50)을 관통하여 형성되는 비아홀(10a, 20a, 30a, 40a, 51a, 52a)에 채워지는 전도성 물질(80)을 통하여 내부 전극층(55)과 전기적으로 연결될 수 있다.
이러한, 제 1 외부 전극층(60) 및 제 2 외부 전극층(70)은 Ni, Ag 및 Au 중의 적어도 하나로 형성될 수 있다.
또한, 제 1 외부 전극층(60)의 하나의 극에는 엘이디로 구성되는 발광 소자(1)가 탑재되고, 이러한, 발광 소자(1)는 와이어(2)를 통해 다른 극을 갖는 제 1 외부 전극층(60)과 전기적으로 연결되어 엘이디 패키지가 형성될 수 있다.
상기와 같이, 상대적으로 강도가 약한 재질로 형성되는 반사층(40) 및 바리스터층(50)이, 상대적으로 강도가 강한 세라믹으로 형성되는 강화층(10)과 제 1 접합층(20) 및 제 2 접합층(30)을 통하여 결합 형성되어, 전체적인 무수축 바리스터 기판(100)의 기계적 강도가 향상된다.
또한, 강화층(10)은 소성시에 거의 수축되지 않으므로, 강화층(10)에 제 1 접합층(20) 및 제 2 접합층(30)에 의하여 결속된 반사층(40) 및 바리스터층(50) 역시 x축 및 y축 방향으로의 수축 현상이 최소화될 수 있다.
이하에서는 본 발명에 따른 무수축 바리스터 기판의 제조 방법에 대하여 설명하도록 한다.
도 4는 본 발명에 따른 무수축 바리스터 기판의 제조 방법을 설명하기 위한 플로우챠트이다.
도 4를 참조하면, 본 발명에 따른 무수축 바리스터 기판의 제조 방법은 먼저, 세라믹으로 형성되는 강화층을 준비한다(S10). 이 때, 강화층은 Al2O3, AlN 및 MgO 중의 적어도 하나를 포함하여 형성될 수 있다.
그리고, 강화층의 상면에 제 1 접합층을 형성한다(S20). 이 때, 제 1 접합층은 Al2O3 및 비정질 유리질을 포함하여 형성될 수 있다. 특히, 강화층과 반사층의 결속력을 증대시키기 위하여, 제 1 접합층은 Al2O3를 40 내지 60 중량부 및 비정질 유리질을 40 내지 60 중량부 포함하여 형성될 수 있다.
또한, 강화층의 하면에 제 2 접합층을 형성한다(S30). 이 때, 제 2 접합층은 ZnO, Pr2O5, Bi2O3 및 Sb2O3중에서 적어도 하나를 포함하여 형성될 수 있다. 특히, 강화층과 바리스터층의 결속력을 증대시키기 위하여, 제 2 접합층은 ZnO를 75 내지 95 중량부 및 Bi2O3를 5 내지 15 중량부 포함하여 형성될 수 있다.
제 1 접합층의 상부에 반사층을 형성한다(S40). 이 때, 반사층은 제 1 접합층보다 높은 소성 온도의 재질로 형성된다. 그리고, 반사층은 저온 동시 소성 세라믹(LTCC)을 포함하여 형성될 수 있다. 이 때, 반사층은 Al2O3를 반사층의 전체 중량 대비 50 내지 96 wt%로 포함하여 형성될 수 있다.
제 2 접합층의 하부에 바리스터층을 형성한다(S50). 이 때, 바리스터층은 제 2 접합층보다 높은 소성 온도의 재질로 형성된다. 그리고, 바리스터층은 내측에 복수개의 내부 전극층을 구비한다. 이러한, 바리스터층은 ZnO 계열 기판으로 형성될 수 있다.
그리고, 강화층, 제 1 접합층, 제 2 접합층, 반사층, 바리스터층으로 이루어지는 바리스터 성형체를 소성한다(S60). 이 때, 제 1 접합층이 반사층 보다 먼저 소성됨으로써, 강화층과 반사층의 결속력이 강화된다. 또한, 제 2 접합층이 바리스터층 보다 먼저 소성됨으로써, 강화층과 바리스터층의 결속력이 강화된다.
이 후, 반사층의 상면 및 바리스터층의 하면에 외부 전극을 형성한다(S70). 이 때, 외부 전극층은 반사층, 제 1 접합층, 강화층, 제 2 접합층 및 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 내부 전극층과 전기적으로 연결되도록 형성된다.
이상에서와 같이 본 발명에 따른 무수축 바리스터 기판 및 그 제조 방법은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
1; 발광소자 2; 와이어
100; 무수축 바리스터 기판
10; 강화층 20; 제 1 접합층
30; 제 2 접합층 40; 반사층
50; 바리스터층 55; 내부 전극층
60; 제 1 외부 전극층 70; 제 2 외부 전극층
80; 전도성 물질

Claims (17)

  1. 세라믹으로 형성되는 강화층;
    상기 강화층의 상부에 형성되는 제 1 접합층;
    상기 강화층의 하부에 형성되는 제 2 접합층;
    상기 제 1 접합층의 상부에 형성되며, 상기 제 1 접합층보다 높은 소성온도를 갖는 반사층;
    상기 제 2 접합층의 하부에 형성되며, 내측에 복수개의 내부 전극층을 구비하고, 상기 제 2 접합층보다 높은 소성온도를 갖는 바리스터층; 및
    상기 반사층의 상면 및 상기 바리스터층의 하면에 형성되며, 상기 반사층, 상기 제 1 접합층, 상기 강화층, 상기 제 2 접합층 및 상기 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 상기 내부 전극층과 전기적으로 연결되는 외부 전극층을 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  2. 청구항 1에 있어서,
    상기 반사층은 저온 동시 소성 세라믹(LTCC)을 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판.
  3. 청구항 2에 있어서,
    상기 제 1 접합층은 Al2O3 및 비정질 유리질을 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판.
  4. 청구항 3에 있어서,
    상기 반사층은 Al2O3를 상기 반사층의 전체 중량 대비 50 내지 96 wt%로 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  5. 청구항 1에 있어서,
    상기 바리스터층은 ZnO 계열 기판을 포함하는 것을 특징으로 하는 무수축 바리스터 기판.
  6. 청구항 5에 있어서,
    상기 제 2 접합층은 ZnO, Pr2O5, Bi2O3 및 Sb2O3 중에서 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 강화층은 Al2O3, AlN 및 MgO 중의 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판.
  9. 세라믹으로 형성되는 강화층을 준비하는 단계;
    상기 강화층의 상부에, 제 1 접합층을 형성하는 단계;
    상기 강화층의 하부에, 제 2 접합층을 형성하는 단계;
    상기 제 1 접합층의 상부에, 상기 제 1 접합층보다 높은 소성온도를 갖는 반사층을 형성하는 단계;
    상기 제 2 접합층의 하부에, 내측에 복수개의 내부 전극층을 구비하며, 상기 제 2 접합층보다 높은 소성온도를 갖는 바리스터층을 형성하는 단계;
    상기 강화층, 상기 제 1 접합층, 상기 제 2 접합층, 상기 반사층 및 상기 바리스터층으로 이루어지는 바리스터 성형체를 소성하는 단계; 및
    상기 반사층의 상면 및 상기 바리스터층의 하면에, 상기 반사층, 상기 제 1 접합층, 상기 강화층, 상기 제 2 접합층 및 상기 바리스터층을 관통하여 형성되는 비아홀에 채워진 전도성 물질을 통하여 상기 내부 전극층과 전기적으로 연결되는 외부 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 반사층은 저온 동시 소성 세라믹(LTCC)을 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  11. 청구항 10에 있어서,
    상기 제 1 접합층은 Al2O3 및 비정질 유리질을 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  12. 청구항 11에 있어서,
    상기 반사층은 Al2O3를 상기 반사층의 전체 중량 대비 50 내지 96 wt%로 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  13. 청구항 9에 있어서,
    상기 바리스터층은 ZnO 계열 기판을 포함하는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  14. 청구항 13에 있어서,
    상기 제 2 접합층은 ZnO, Pr2O5, Bi2O3 및 Sb2O3중에서 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  15. 삭제
  16. 청구항 9에 있어서,
    상기 강화층은 Al2O3, AlN 및 MgO 중의 적어도 하나를 포함하여 형성되는 것을 특징으로 하는 무수축 바리스터 기판의 제조 방법.
  17. 청구항 1 내지 청구항 8 중의 어느 하나의 항에 따른 무수축 바리스터 기판; 및
    상기 무수축 바리스터 기판의 상기 반사층의 상면에 형성되는 상기 외부 전극층에 탑재되는 발광소자를 포함하는 것을 특징으로 하는 엘이디 패키지.
KR1020110063847A 2011-06-29 2011-06-29 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법 KR101241133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110063847A KR101241133B1 (ko) 2011-06-29 2011-06-29 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110063847A KR101241133B1 (ko) 2011-06-29 2011-06-29 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130007693A KR20130007693A (ko) 2013-01-21
KR101241133B1 true KR101241133B1 (ko) 2013-03-11

Family

ID=47838021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063847A KR101241133B1 (ko) 2011-06-29 2011-06-29 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101241133B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793737A (zh) * 2013-12-13 2016-07-20 三井化学株式会社 光学材料用聚合性组合物

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483259B1 (ko) 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022162A (ja) 1996-07-04 1998-01-23 Matsushita Electric Ind Co Ltd 複合積層セラミック部品
KR20090130638A (ko) * 2008-06-16 2009-12-24 (주) 아모엘이디 엘이디 패키지의 제조방법
US7768754B2 (en) 2004-02-25 2010-08-03 Philips Lumileds Lighting Company, Llc Ceramic substrate for light emitting diode where the substrate incorporates ESD protection
KR100981079B1 (ko) 2008-05-20 2010-09-08 (주) 아모엘이디 정전기 방지 기능을 갖춘 엘이디 패키지용 기판 및 이를이용한 엘이디 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022162A (ja) 1996-07-04 1998-01-23 Matsushita Electric Ind Co Ltd 複合積層セラミック部品
US7768754B2 (en) 2004-02-25 2010-08-03 Philips Lumileds Lighting Company, Llc Ceramic substrate for light emitting diode where the substrate incorporates ESD protection
KR100981079B1 (ko) 2008-05-20 2010-09-08 (주) 아모엘이디 정전기 방지 기능을 갖춘 엘이디 패키지용 기판 및 이를이용한 엘이디 패키지
KR20090130638A (ko) * 2008-06-16 2009-12-24 (주) 아모엘이디 엘이디 패키지의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793737A (zh) * 2013-12-13 2016-07-20 三井化学株式会社 光学材料用聚合性组合物

Also Published As

Publication number Publication date
KR20130007693A (ko) 2013-01-21

Similar Documents

Publication Publication Date Title
EP2365549A1 (en) Light-emitting device
US9076714B2 (en) Substrate for mounting light-emitting element and light-emitting device
EP2372798A1 (en) Substrate for light-emitting element and light-emitting device employing it
JPWO2006106717A1 (ja) バリスタおよびそれを用いた電子部品モジュール
JP2010195655A (ja) ガラスセラミックス焼結体およびそれを用いた反射体および発光素子搭載用基板
JP6476703B2 (ja) セラミックスパッケージ、発光装置及びそれらの製造方法
KR101137405B1 (ko) 무수축 바리스터 기판 및 그 제조 방법
KR101483259B1 (ko) 무수축 바리스타 기판 및 그 제조 방법
KR101241133B1 (ko) 무수축 바리스터 기판, 무수축 바리스터 기판을 갖는 엘이디 패키지 및 무수축 바리스터 기판의 제조 방법
KR100981079B1 (ko) 정전기 방지 기능을 갖춘 엘이디 패키지용 기판 및 이를이용한 엘이디 패키지
CN106788760A (zh) 提升响应频率的可见光通信发射器件
KR101198697B1 (ko) 무수축 바리스터 기판 및 그 제조 방법
KR101382363B1 (ko) 바리스터 기판을 갖는 엘이디 패키지의 제조 방법 및 이에 의한 바리스터 기판을 갖는 엘이디 패키지
JP6098200B2 (ja) 発光素子用基板および発光装置
JP6150159B2 (ja) 発光ダイオードパッケージ用ガラスセラミック、それを用いたセラミック基板、および発光ダイオードパッケージ
KR101469710B1 (ko) 바리스타 기판, 바리스타 기판의 제조 방법 및 엘이디 패키지
KR101103771B1 (ko) Ｌｅｄ 패키지용 반도체 기판 및 그 제조 방법
KR101208635B1 (ko) Ｌｅｄ 패키지용 반도체 기판 및 그 제조 방법
KR101224154B1 (ko) 써지 흡수기를 갖는 엘이디 조명 및 그 제조방법
JP2019510377A (ja) マルチｌｅｄシステム
KR101664443B1 (ko) 무수축 바리스터 기판 및 그 제조 방법과 이를 이용한 led 패키지
KR100644315B1 (ko) 반도체 소자 패키지
WO2014035143A1 (ko) 무수축 바리스타 기판 및 그 제조 방법
JP2015156406A (ja) バリスタおよびその製造方法
JP5623587B2 (ja) 光反射体、発光素子搭載用配線基板、および発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190212

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 8