JP7209740B2 - 電子部品実装用基板および電子装置 - Google Patents
電子部品実装用基板および電子装置 Download PDFInfo
- Publication number
- JP7209740B2 JP7209740B2 JP2020563198A JP2020563198A JP7209740B2 JP 7209740 B2 JP7209740 B2 JP 7209740B2 JP 2020563198 A JP2020563198 A JP 2020563198A JP 2020563198 A JP2020563198 A JP 2020563198A JP 7209740 B2 JP7209740 B2 JP 7209740B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- via conductors
- insulating layer
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 105
- 239000004020 conductor Substances 0.000 claims description 68
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000000463 material Substances 0.000 description 29
- 239000000919 ceramic Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 239000010949 copper Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000000292 calcium oxide Substances 0.000 description 2
- 235000012255 calcium oxide Nutrition 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000004482 other powder Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本開示は、電子部品が実装される電子部品実装用基板および電子装置に関する。
絶縁層を含む配線基板を備えた電子部品実装用基板が知られている。また、このような電子部品実装用基板に電子部品が実装された電子装置が知られている（特許文献１参照）。
本開示の一実施形態に係る電子部品実装用基板は、基板と、複数のビア導体とを備える。基板は、電子部品が実装される実装領域と、絶縁層を１層以上有する。複数のビア導体は、基板の厚み方向に絶縁層を貫通する。複数のビア導体は、絶縁層を平面視した場合に、Ｘ方向に（ｍ）列、Ｙ方向に（ｎ）行（ｍ，ｎは自然数）に並び、奇数列の奇数行目かつ偶数列の偶数行目のみ、または、奇数列の偶数行目かつ偶数列の奇数行目のみのどちらかに位置する。
本開示の一実施形態に係る電子装置は、電子部品実装用基板と、電子部品実装用基板に実装された電子部品とを備えている。
＜電子部品実装用基板１および電子装置２１の構成＞
図面を参照し、本開示のいくつかの例示的な実施形態を説明する。なお、以下の説明では、電子部品実装用基板１に電子部品１０が実装された構成を電子装置２１とする。電子部品実装用基板１および電子装置２１は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。また、電子部品１０は、例えば、コンデンサ、ＬＤ（Laser diode）またはＰＤ（Photo Diode）等の光半導体素子あるいは、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子であってもよい。また、電子部品１０は、ＬＥＤ（Light Emitting Diode）等の発光素子またはＬＳＩ（Large Scale Integration）等の集積回路等であってもよい。
図面を参照し、本開示のいくつかの例示的な実施形態を説明する。なお、以下の説明では、電子部品実装用基板１に電子部品１０が実装された構成を電子装置２１とする。電子部品実装用基板１および電子装置２１は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。また、電子部品１０は、例えば、コンデンサ、ＬＤ（Laser diode）またはＰＤ（Photo Diode）等の光半導体素子あるいは、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子であってもよい。また、電子部品１０は、ＬＥＤ（Light Emitting Diode）等の発光素子またはＬＳＩ（Large Scale Integration）等の集積回路等であってもよい。
電子部品実装用基板１は、基板２を有する。基板２は、平板部と平板部上に位置した枠部とを有してもよいし、枠部のみ、または、平板部のみを有しても良い。なお、図１～図３に示す例では、電子部品実装用基板１は、枠部と、平板部とを有している。
枠部および平板部を構成する絶縁層５の材料は例えば、電気絶縁性セラミックスまたは樹脂（例えば、プラスティックス、熱可塑性樹脂）等が使用される。なお、本明細書において、基板２は、枠部、平板部、およびその両方を含む絶縁基体のことを指す。基板２は、絶縁層５を１層以上有している。
枠部および平板部を形成する絶縁層５の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等である。枠部、平板部を形成する絶縁層５の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等を用いてもよい。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂等を用いてもよい。
基板２は、前述したように、枠部のみ、平板部のみで形成されていてもよいし、枠部の上面または枠部の下面、または、枠部の上面および枠部の下面に平板部を積層して形成されていてもよい。
枠部、平板部を含む基板２は、図１～図３に示すように６層の絶縁層５から形成されていてもよいし、５層以下または７層以上の絶縁層５から形成されていてもよい。絶縁層５が５層以下の場合には、電子部品実装用基板１の薄型化を図ることができる。また、絶縁層５が６層以上の場合には、電子部品実装用基板１の剛性を高めることができる。
基板２は例えば、最外周の１辺の大きさは０．３ｍｍ～１０ｃｍであってもよい。基板２は、平面視した場合に、基板２が矩形状であるとき、正方形であってもよいし長方形であってもよい。また基板２の厚みは０．２ｍｍ以上であってもよい。
枠部と平板部は、同一の材料であっても良いし、異なる材料であっても良い。枠部と平板部とが同一の材料であるときには、枠部と平板部とを同じ温度で焼成することができる。また、得られた枠部および平板は、熱膨張率等の基本的な物性が近似したものとなるため、電子部品１０を実装した後に電子部品１０が発熱した場合に、熱膨張差によるクラック等の発生が少ない。また、枠部と平板部とが異なる材料であるときには、場合に応じた素材を選択することができる。
枠部、平板部の上面または平板部の下面には、電極パッド３が位置していてもよい。また、平板部の上面または下面には、絶縁層５間に形成される内部配線６および内部配線６同士あるいは、電極パッド３と内部配線６等を上下に接続する複数のビア導体４が位置していてもよい。これら内部配線６またはビア導体４は、基板２の表面に内部配線６またはビア導体４の一部が露出していてもよい。ビア導体４は、基板２の厚み方向に絶縁層５を貫通している。
絶縁層５が電気絶縁性セラミックスを含む場合、電極パッド３、内部配線６およびビア導体４は、絶縁層５タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、若しくは銅（Ｃｕ）を含んでいてもよい。また、絶縁層５が電気絶縁性セラミックスを含む場合、電極パッド３、内部配線６およびビア導体４は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、若しくは銅（Ｃｕ）のうち少なくとも１種以上の金属材料を含有する合金等を含んでいてもよい。
絶縁層５が樹脂を含む場合、電極パッド３、内部配線６およびビア導体４は、絶縁層５銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、若しくはチタン（Ｔｉ）を含んでいてもよい。また、絶縁層５が樹脂を含む場合、電極パッド３、内部配線６およびビア導体４は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、若しくはチタン（Ｔｉ）のうち少なくとも１種以上の金属材料を含有する合金等を含んでいてもよい。
複数のビア導体４は、Ｘ方向に（ｍ）列、Ｙ方向に（ｎ）行（ｍ，ｎは自然数）並んで配置されている。ビア導体４は、平面視した場合に、奇数列の奇数行目かつ偶数列の偶数行目のみ、または、奇数列の偶数行目かつ偶数列の奇数行目のみのどちらかに位置している。ここに記載のビア導体４の配置は、格子状のマス目に応じたものである。このとき、自然数は数学の一般的な自然数のことであり、正の整数である。ビア導体４は格子状に位置していることによって、電子部品実装用基板１に対して均一に電気抵抗がかかるようにできる。また、複数のビア導体４が配置される列の間隔および行の間隔が同じ場合において、ｍとｎは、同じ自然数であってもよい。複数のビア導体４が配置される列の間隔および行の間隔が同じであるとともに、ｍとｎが同じ自然数であれば、電子部品実装用基板１に対して一層均一に電気抵抗がかかるようにできる。
本開示の一実施形態に係る電子部品実装用基板１は、上述した構成であることによって、電子部品実装用基板１の電気抵抗値を低く保ち、かつ、電子部品実装用基板１の平坦性を保つことができる。
なお、ビア導体が密集している電子部品実装用基板である場合、電気抵抗値を下げることができたとしても熱変形等によって基板の平坦性が損なわれるおそれがある。これに対し、本開示の電子部品実装用基板１は、上述したビア導体４の配置により、電子部品実装用基板１の抵抗値を低くし、かつ、電子部品実装用基板１の平坦性を保つことができる。
基板２は、平面視した場合に、基板２の端部に給電点７を有していてもよい。基板２が給電点７を有しているとき、複数のビア導体４は、給電点７に近い第１列より、第２列の数が多くなっていてもよい。給電点７に近い第１列のビア導体４の数よりも、第２列のビア導体４の数が多くなっているときには、不要なビア導体４を設けることなく、電子部品実装用基板１の電気抵抗値を下げることができる。
基板２は、第１絶縁層５ａおよび第２絶縁層５ｂを有していてもよい。第１絶縁層５ａおよび第２絶縁層５ｂは、複数のビア導体４を有しているとともに、平面透視した場合、第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とが少なくとも一部が重なって位置していてもよい。第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とが少なくとも一部が重なって位置している場合、第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とを作製する工程を簡略化できる。なお、本開示での平面透視とは、図１に示すｚ方向の負側に透視することを指す。
また、第１絶縁層５ａおよび第２絶縁層５ｂは、複数のビア導体４を有しているとともに、平面透視した場合、第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とが離れて位置していてもよい。言い換えれば、平面透視した場合、第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とが重なって位置しいなくてもよい。第１絶縁層５ａの複数のビア導体４と、第２絶縁層５ｂの複数のビア導体４とが離れて位置しているときには、絶縁層５の各層で、ビア導体４の数を減らすことができるとともに、電子部品実装用基板１全体の電気抵抗値を低くできる。
基板２を平面視した場合、複数のビア導体４は、複数のビア導体４のうち近接している３つのビア導体４が正三角形に位置していていてもよい。近接している３つのビア導体４が平面視した場合に正三角形に位置しているときには、電子部品実装用基板１が均一な電気抵抗値を生じるようにできる。
電極パッド３、内部配線６およびビア導体４の露出表面に、めっき層が設けられてもよい。外部回路接続用の電極パッド３、内部配線６およびビア導体４の露出表面は、めっき層によって酸化を低減できる。
＜電子装置２１の構成＞
電子装置２１の例を図１～図３に示す。電子装置２１は、電子部品実装用基板１と、電子部品実装用基板１に実装された電子部品１０を備えている。
電子装置２１の例を図１～図３に示す。電子装置２１は、電子部品実装用基板１と、電子部品実装用基板１に実装された電子部品１０を備えている。
電子装置２１は、電子部品実装用基板１と、電子部品実装用基板１に実装された電子部品１０を有している。電子部品１０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＣＣＤ（Charge Coupled Device）等の撮像素子であってもよい。または、電子部品１０は、ＬＥＤ（Light Emitting Diode）等の発光素子、あるいは、ＬＳＩ（Large Scale Integrated）等の集積回路等であってもよい。なお、電子部品１０は、接着材を介して、基板２の上面に配置されていてもよい。電子部品１０が、接着材を介して、基板２の上面に配置されるとき、基板２の上面は電子部品１０の実装領域として機能する。接着材は、例えば、銀エポキシまたは熱硬化性樹脂等を用いることができる。
電子装置２１は、蓋体１２を有していてもよい。蓋体１２は、電子部品１０を覆うとともに、電子部品実装用基板１の上面に接合されていてもよい。ここで、電子部品実装用基板１は枠部の上面で蓋体１２と接続してもよいし、蓋体１２支え、基板２の上面であって電子部品１０を取り囲むように設けられた枠状体を設けてもよい。また、枠状体と基板２とは同じ材料から構成されていてもよいし、別の材料で構成されていてもよい。
枠状体と基板２と、が同じ材料である場合、基板２と枠状体とは開口部を設けて最上層の絶縁層５と一体化するように作られていてもよいし、基板２と枠状体とを、ろう材等でそれぞれ接合してもよい。
また、基板２と枠状体とが別の材料である例として枠状体が蓋体１２と基板２とを接合する蓋体接合材１４と同じ材料である場合がある。このとき、蓋体接合材１４を厚く設けることで、蓋体１２および基板２を接着するとともに、蓋体１２を支えることができる。蓋体接合材１４は例えば熱硬化性樹脂または低融点ガラスまたは金属成分を含むろう材等が挙げられる。また、枠状体と蓋体１２とが同じ材料である場合は、枠状体と蓋体１２とが一体として構成されていてもよい。
蓋体１２は、例えば電子部品１０がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤ等の発光素子である場合、ガラス材料等の透明度の高い部材が用いてもよい。また蓋体１２は例えば、電子部品１０が集積回路等であるとき、金属製材料または有機材料が用いられてもよい。
蓋体１２は、蓋体接合材１４を介して電子部品実装用基板１と接合している。蓋体接合材１４を構成する材料として例えば、熱硬化性樹脂または低融点ガラスまたは金属成分を含むろう材等を用いることができる。
＜電子部品実装用基板１および電子装置２１の製造方法＞
次に、本開示の一実施形態の電子部品実装用基板１および電子装置２１の製造方法の一例を説明する。なお、下記で示す本開示の一実施形態の電子部品実装用基板１および電子装置２１の製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
次に、本開示の一実施形態の電子部品実装用基板１および電子装置２１の製造方法の一例を説明する。なお、下記で示す本開示の一実施形態の電子部品実装用基板１および電子装置２１の製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
（１）まず、基板２を構成するセラミックグリーンシートを形成する。例えば、主に酸化アルミニウム（Ａｌ2Ｏ3）質焼結体である基板２を得る場合は、Ａｌ2Ｏ3の粉末に焼結助材としてシリカ（ＳｉＯ2）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加する。そしてＡｌ2Ｏ3の粉末に、適当なバインダー、溶剤および可塑剤を更に添加した混合物は、混錬することでスラリー状となる。多数個取り用のセラミックグリーンシートは、スラリー状の混合物に、ドクターブレード法またはカレンダーロール法等の成形方法を施すことで得ることができる。
なお、基板２が例えば主に樹脂を含む場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で硬化前の樹脂を成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維を含む基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維からを含む基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
（２）次に、スクリーン印刷法等によって、金属ペーストが（１）の工程で得られたセラミックグリーンシートの電極パッド３、外部回路接続用の電極パッド、内部配線６およびビア導体４となる部分に塗布または充填する。この金属ペーストは、前述した金属材料を含む金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製する。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、基板２が樹脂を含む場合には、電極パッド３、外部回路接続用の電極パッド、内部配線６およびビア導体４は、スパッタ法、蒸着法等によって作製することができる。
（３）次に、前述のグリーンシートを金型等によって加工する。ここで凹部は、基板２となるグリーンシートの所定の箇所に、金型、パンチング、またはレーザー等を用いて設けてもよい。
（４）次に、各絶縁層５となるセラミックグリーンシートを積層し、加圧する。絶縁層５基板２（電子部品実装用基板１）となるセラミックグリーンシート積層体は、上述の（１）から（４）の工程により作製してもよい。また凹部は、セラミックグリーンシート積層体の所定の位置に設けてもよい。また、凹部は、複数のセラミックグリーンシート積層することで設けてもよく、焼成後に凹部となる位置に対して貫通孔を作製するにあたり、セラミックグリーンシートに、金型、パンチング、またはレーザー等を用いてもよい。
（５）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成することで、基板２（電子部品実装用基板１）が複数配列された多数個取り配線基板を得る。なお、（５）の工程によって、前述した金属ペーストは、基板２（電子部品実装用基板１）となるセラミックグリーンシートと同時に焼成され、電極パッド３、内部配線６およびビア導体４となる。
（６）次に、基板２（電子部品実装用基板１）が複数配列された多数個取り配線基板の表面に、めっき等の表面処理を行う。
（７）次に、複数の基板２（電子部品実装用基板１）を、焼成して得られた多数個取り配線基板を分断することで得られる。分断では、基板２（電子部品実装用基板１）の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成し、この分割溝に沿って破断させて分割する方法を用いることができる。あるいは、スライシング法等により基板２（電子部品実装用基板１）の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成してもよい。あるいは、分割溝は、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることで形成してもよい。なお、上述した多数個取り配線基板は、複数の基板２（電子部品実装用基板１）に分割する前に電解を用いて、電極パッド３、外部回路接続用の電極パッドおよび露出した配線導体にめっきを被着させてもよい。または、電極パッド３、外部回路接続用の電極パッドおよび露出した配線導体は、多数個取り配線基板を複数の基板２（電子部品実装用基板１）分割した後に、電界を用いてめっきを被着してもよい。
基板２が樹脂の場合には、例えばスライシング法、レーザーカッティング法等を用いて分断することができる。
（８）次に、電子部品１０を、電子部品実装用基板１の上面または下面に実装する。なお、電子部品実装用基板１の面のうち、電子部品１０が実装される領域を実装領域とする。電子部品１０はワイヤボンディング等の電子部品接続材１３で電子部品実装用基板１と電気的に接合させる。またこのとき、電子部品１０は、電子部品１０または電子部品実装用基板１に接着剤等を設けることで、電子部品実装用基板１に固定してもよい。また、電子部品実装用基板１と蓋体１２とは、電子部品１０を電子部品実装用基板１の実装領域に実装した後に、蓋体接合材１４を用いて接合してもよい。
以上（１）～（８）の工程のようにして電子部品実装用基板１を作製し、電子部品実装用基板１の実装領域に電子部品１０を実装することで、電子装置２１を作製することができる。なお、上記（１）～（８）の工程順番および、工程の回数等は指定されない。また、上述した（１）～（８）の工程の全てを経る必要はない。
なお、本開示は上述の実施形態の例に限定されるものではない。また、各構成は数値等の種々の変形が可能である。また、例えば、図１～図１１に示す例では、電極パッド３の形状は、断面視した場合に、矩形状であるが、円形状あるいはその他の多角形状であってもかまわない。また、本開示の一実施形態における電極パッド３の配置、数、形状および電子部品１０の実装方法等は指定されない。なお、本開示の一実施形態における種々の組み合わせは上述の実施形態の例に限定されるものでない。
１・・・・電子部品実装用基板
２・・・・基板
３・・・・電極パッド
４・・・・ビア導体
５・・・・絶縁層
５ａ・・・第１絶縁層
５ｂ・・・第２絶縁層
６・・・・内部配線
７・・・・給電点
１０・・・電子部品
１２・・・蓋体
１３・・・電子部品接合材
２１・・・電子装置
２・・・・基板
３・・・・電極パッド
４・・・・ビア導体
５・・・・絶縁層
５ａ・・・第１絶縁層
５ｂ・・・第２絶縁層
６・・・・内部配線
７・・・・給電点
１０・・・電子部品
１２・・・蓋体
１３・・・電子部品接合材
２１・・・電子装置
Claims (7)
- 電子部品が実装される実装領域と絶縁層を１層以上有する基板と、前記基板の厚み方向に前記絶縁層を貫通する、複数のビア導体と、を備え、
前記複数のビア導体は、前記絶縁層を平面視した場合に、Ｘ方向に（ｍ）列、Ｙ方向に（ｎ）行（ｍ，ｎは自然数）に並び、奇数列の奇数行目かつ偶数列の偶数行目のみ、または、奇数列の偶数行目かつ偶数列の奇数行目のみのどちらかに位置し、
第１列に位置する前記ビア導体は給電点であり、
前記給電点に近い第２列における前記ビア導体の数より、第３列における前記ビア導体の数が多い、電子部品実装用基板。 - 電子部品が実装される実装領域と絶縁層を１層以上有する基板と、前記基板の厚み方向に前記絶縁層を貫通する、複数のビア導体と、少なくとも１つの給電点と、を備え、
前記複数のビア導体は、前記絶縁層を平面視した場合に、Ｘ方向に（ｍ）列、Ｙ方向に（ｎ）行（ｍ，ｎは自然数）に並び、奇数列の奇数行目かつ偶数列の偶数行目のみ、または、奇数列の偶数行目かつ偶数列の奇数行目のみのどちらかに位置し、
前記給電点は、前記絶縁層を平面視した場合に、前記複数のビア導体よりも外側に位置しており、
前記複数のビア導体は、前記給電点に近い第１列より、第２列の数が多い、電子部品実装用基板。 - ｍとｎは同じ自然数である、請求項１または２に記載の電子部品実装用基板。
- 前記基板は、第１絶縁層および第２絶縁層を有し、
前記第１絶縁層および前記第２絶縁層は、それぞれ前記複数のビア導体を有し、平面透視した場合に、前記第１絶縁層の前記複数のビア導体と、前記第２絶縁層の前記複数のビア導体とが少なくとも一部が重なって位置している、請求項１～３のいずれか１つに記載の電子部品実装用基板。 - 前記基板は、第１絶縁層および第２絶縁層を有し、
前記第１絶縁層および前記第２絶縁層は、それぞれ前記複数のビア導体を有し、平面透視した場合に、前記第１絶縁層の前記複数のビア導体と、前記第２絶縁層の前記複数のビア導体とが離れて位置している、請求項１～３のいずれか１つに記載の電子部品実装用基板。 - 平面視した場合、前記複数のビア導体のうち近接している３つのビア導体は正三角形に位置している、請求項１～５のいずれか１つに記載の電子部品実装用基板。
- 請求項１～６のいずれか１つに記載の電子部品実装用基板と、
前記実装領域に実装された電子部品と、を備える電子装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018240989 | 2018-12-25 | ||
| JP2018240989 | 2018-12-25 | ||
| PCT/JP2019/050085 WO2020137878A1 (ja) | 2018-12-25 | 2019-12-20 | 電子部品実装用基板および電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020137878A1 JPWO2020137878A1 (ja) | 2021-10-28 |
| JP7209740B2 true JP7209740B2 (ja) | 2023-01-20 |
Family
ID=71128680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020563198A Active JP7209740B2 (ja) | 2018-12-25 | 2019-12-20 | 電子部品実装用基板および電子装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220078909A1 (ja) |
| JP (1) | JP7209740B2 (ja) |
| CN (1) | CN113272950A (ja) |
| WO (1) | WO2020137878A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022185903A (ja) * | 2021-06-03 | 2022-12-15 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7081672B1 (en) | 2005-03-07 | 2006-07-25 | Lsi Logic Corporation | Substrate via layout to improve bias humidity testing reliability |
| US7405473B1 (en) | 2005-11-23 | 2008-07-29 | Altera Corporation | Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing |
| JP4144299B2 (ja) | 2002-08-30 | 2008-09-03 | 凸版印刷株式会社 | 被転写物及び厚膜パターンの製造方法 |
| JP2010263056A (ja) | 2009-05-07 | 2010-11-18 | Kyocera Corp | 回路基板およびバンプ付き回路基板ならびに電子装置 |
| US9565762B1 (en) | 2013-12-06 | 2017-02-07 | Marvell Israel (M.I.S.L) Ltd. | Power delivery network in a printed circuit board structure |
| JP2018198271A (ja) | 2017-05-24 | 2018-12-13 | 日本特殊陶業株式会社 | 配線基板 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503725B2 (ja) * | 1990-05-18 | 1996-06-05 | 日本電気株式会社 | 多層配線基板 |
| JP2551221B2 (ja) * | 1990-10-05 | 1996-11-06 | 日本電気株式会社 | セラミック多層配線基板のスルーホール構造 |
| JPH09153679A (ja) * | 1995-11-30 | 1997-06-10 | Kyocera Corp | 積層ガラスセラミック回路基板 |
| JP2001044591A (ja) * | 1999-08-03 | 2001-02-16 | Ngk Spark Plug Co Ltd | 配線基板 |
| KR20060111449A (ko) * | 2003-09-24 | 2006-10-27 | 이비덴 가부시키가이샤 | 인터포저, 다층프린트배선판 |
| JP4564342B2 (ja) * | 2004-11-24 | 2010-10-20 | 大日本印刷株式会社 | 多層配線基板およびその製造方法 |
| JP4824397B2 (ja) * | 2005-12-27 | 2011-11-30 | イビデン株式会社 | 多層プリント配線板 |
| US20110048775A1 (en) * | 2009-08-31 | 2011-03-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| KR101161971B1 (ko) * | 2010-07-21 | 2012-07-04 | 삼성전기주식회사 | 다층 회로 기판 및 다층 회로 기판의 제조 방법 |
| JP2017050391A (ja) * | 2015-09-01 | 2017-03-09 | 株式会社デンソー | 多層基板およびその製造方法 |
| JP2018152508A (ja) * | 2017-03-14 | 2018-09-27 | イビデン株式会社 | プリント配線板 |
| JP2019079969A (ja) * | 2017-10-26 | 2019-05-23 | 京セラ株式会社 | 配線基板 |
-
2019
- 2019-12-20 WO PCT/JP2019/050085 patent/WO2020137878A1/ja active Application Filing
- 2019-12-20 US US17/417,796 patent/US20220078909A1/en not_active Abandoned
- 2019-12-20 JP JP2020563198A patent/JP7209740B2/ja active Active
- 2019-12-20 CN CN201980085212.5A patent/CN113272950A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4144299B2 (ja) | 2002-08-30 | 2008-09-03 | 凸版印刷株式会社 | 被転写物及び厚膜パターンの製造方法 |
| US7081672B1 (en) | 2005-03-07 | 2006-07-25 | Lsi Logic Corporation | Substrate via layout to improve bias humidity testing reliability |
| US7405473B1 (en) | 2005-11-23 | 2008-07-29 | Altera Corporation | Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing |
| JP2010263056A (ja) | 2009-05-07 | 2010-11-18 | Kyocera Corp | 回路基板およびバンプ付き回路基板ならびに電子装置 |
| US9565762B1 (en) | 2013-12-06 | 2017-02-07 | Marvell Israel (M.I.S.L) Ltd. | Power delivery network in a printed circuit board structure |
| JP2018198271A (ja) | 2017-05-24 | 2018-12-13 | 日本特殊陶業株式会社 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2020137878A1 (ja) | 2021-10-28 |
| CN113272950A (zh) | 2021-08-17 |
| WO2020137878A1 (ja) | 2020-07-02 |
| US20220078909A1 (en) | 2022-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6496026B2 (ja) | 配線基板および電子装置 | |
| JP2016219616A (ja) | 電子素子実装用基板および電子装置 | |
| JP7209740B2 (ja) | 電子部品実装用基板および電子装置 | |
| JP6068157B2 (ja) | 多数個取り配線基板 | |
| JP7242870B2 (ja) | 実装基板および電子装置 | |
| JP2013077739A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
| JP2013207204A (ja) | 配線母基板 | |
| JP6258677B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
| JP5546352B2 (ja) | 多数個取り配線基板 | |
| JP2014045012A (ja) | 多数個取り配線基板 | |
| JP5956185B2 (ja) | 多数個取り配線基板 | |
| JP7209749B2 (ja) | 電子部品実装用基体および電子装置 | |
| JP7307161B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
| US20240088011A1 (en) | Electronic element mounting substrate | |
| US20240282651A1 (en) | Electronic element mounting substrate | |
| JP2020035898A (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
| JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
| JP7565700B2 (ja) | 実装基板、電子装置、および電子モジュール | |
| JP6282959B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
| JP6017994B2 (ja) | 電子素子搭載用基板および電子装置 | |
| JP6001464B2 (ja) | 配線基板および電子装置 | |
| JP6301645B2 (ja) | 多数個取り配線基板、配線基板および電子装置 | |
| JP2016154185A (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
| JP2005340562A (ja) | 多数個取り配線基板 | |
| JP6022888B2 (ja) | 電子素子搭載用基板および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7209740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |