JP6022888B2 - 電子素子搭載用基板および電子装置 - Google Patents
電子素子搭載用基板および電子装置 Download PDFInfo
- Publication number
- JP6022888B2 JP6022888B2 JP2012231961A JP2012231961A JP6022888B2 JP 6022888 B2 JP6022888 B2 JP 6022888B2 JP 2012231961 A JP2012231961 A JP 2012231961A JP 2012231961 A JP2012231961 A JP 2012231961A JP 6022888 B2 JP6022888 B2 JP 6022888B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic element
- opening
- insulating base
- auxiliary layer
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Description
である。
された電子素子接続用の接続電極とを備えている。絶縁基体は、平面透視における開口部の周辺に電子素子が配置される側へ傾斜した傾斜部を有している。また、電子素子搭載用基板は、絶縁基体の表面の電子素子が配置される側に設けられているとともに平面透視において絶縁基体の開口部の周辺に配置された補助層を有している。電子素子は、平面透視で開口部と重なるように配置される。これらによって、絶縁基体は平面透視における開口部の周辺に電子素子が配置される側へ傾斜した傾斜部を有していて、例えば、電子素子を電子素子搭載用基板に実装する際に電子素子搭載用基板に応力が加わって絶縁基体の開口部およびその周辺が変形した場合であっても、絶縁基体の開口部の周辺に配置された補助層によって絶縁基体の開口部が電子素子に接触しにくいものとなり、電子素子を破損させるのを効果的に防止することが可能となるものである。
図1、図2を参照して本発明の第1の実施形態における電子装置について説明する。本実施形態における電子装置は、電子素子搭載用基板1と、電子素子搭載用基板1に配置された電子素子11を有している。
よってセラミックグリーンシートを得て、次に、セラミックグリーンシートに適当な打ち抜きまたはレーザー加工を施すとともに必要に応じて複数枚積層し、高温(約1500〜1800℃)で焼成することによって製作される。なお、絶縁基体2の開口部3および凹部2bを形成するには、上述の打ち抜きまたはレーザー加工時に、絶縁基体2用のセラミックグリーンシートのいくつかに、開口部3用および凹部2b用の貫通孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよい。また、絶縁基体2に凹部2bを形成する場合は、それぞれのセラミックグリーンシートに凹部2b用の貫通孔が開口部3用の貫通孔よりも大きくなるように形成しておけばよい。
とすることができ、好ましい。また、上記構成において、電子素子11が補助層4にそれぞれ接触するように実装させると、例えば電子素子11として撮像素子を用いる場合には、撮像素子の傾きがより低減され、外部の光すなわち像を良好に入射することができ、その結果良好に撮像することが可能となる。また、電子素子11として発光素子を用いる場合には、所定の方向に良好に光を放射することができる。
により形成される。
電子素子搭載用基板1において、各補助層4の形状は互いに異なるものであっても良い。
ル導体またはスルーホール導体等の貫通導体を含む配線導体をそれぞれ形成するための金属ペーストの印刷塗布工程。
るか、またはこのNiめっき層および厚さ0.5〜3μmの金(Au)めっき層を順次被
着させてもよい。
図3を参照して本発明の第2の実施形態における電子装置について説明する。本実施形態の電子装置は、開口部3は平面視で矩形状であり、補助層4が平面透視で開口部3の電子素子接続用の接続電極5が形成された辺を除く3辺にそれぞれ補助層4を形成しており、補助層4は連なり1つのコの字状となっている。このように補助層4がコの字状に設けられていると、電子素子11を電子素子搭載用基板1に実装する際に、絶縁基体2と電子素子11と間に広範囲で補助層4を介することとなり、補助層4によって絶縁基体2の開口部3が電子素子11により効果的に接触しにくいものとなる。また、アンダーフィルとして例えばエポキシ樹脂等の樹脂からなる接合材を電子素子搭載用基板1と電子素子11との間に設ける場合に、コの字状に設けられた補助層4がダムの役割を果たし接合材が絶縁基体2の開口部3側すなわち電子素子11の中央へ流出するのを防ぐことが可能となる。
図4を参照して本発明の第3の実施形態における電子装置について説明する。本実施形態の電子装置は、開口部3は円状であり補助層4が平面透視で開口部3の開口縁と重なるように設けられている。このように、補助層4が平面透視で開口部3の開口縁と重なるように設けられていると、絶縁基板2の厚み方向における傾斜部2aの最も高い箇所に補助層4が配置されることとなり、電子素子11を電子素子搭載用基板1に実装する際に、絶縁基体2と電子素子11と間に確実に補助層4を介することとなり、補助層4によって絶縁基体2の開口部3が電子素子11により効果的に接触しにくいものとなる。なお、このような場合は、補助層4は、絶縁基体2に樹脂等からなる絶縁層を塗布することで形成することが好ましい。なお、補助層4は開口部3の開口縁から開口部3の内壁面まで形成されていてもよく、例えば電子素子11が撮像素子であった場合、光の乱反射等を防止することもできる。
ない。
2・・・・・絶縁基体
2a・・・・傾斜部
2b・・・・凹部
3・・・・・開口部
4・・・・・補助層
5・・・・・電子素子接続用の接続電極
11・・・・電子素子
Claims (7)
- 開口部を有しており、平面透視で前記開口部と重なるように電子素子が配置される、電気絶縁性セラミックスから成る絶縁基体と、
該絶縁基体の表面に設けられているとともに平面透視において前記絶縁基体の前記開口部の周辺に配置された前記電子素子接続用の接続電極とを備えており、
前記絶縁基体は、平面透視における前記開口部の周辺に前記電子素子が配置される側へ傾斜した傾斜部を有しており、
該絶縁基体の表面の前記電子素子が配置される側に設けられているとともに平面透視において前記絶縁基体の前記開口部の周辺に配置された、電気絶縁性セラミックスまたは金属層の表面を電気絶縁性セラミックスで覆ったものから成る補助層を有していることを特徴とする電子素子搭載用基板。 - 平面視において、前記補助層は前記開口部の周辺に複数配置されていることを特徴とする請求項1記載の電子素子搭載用基板。
- 平面視において、前記補助層は前記開口部の周辺に島状に配置されていることを特徴とする請求項2記載の電子素子搭載用基板。
- 平面視において、前記補助層は前記開口部の周辺に対向するように配置されていることを特徴とする請求項2記載の電子素子搭載用基板。
- 平面視において、前記補助層は前記開口部に沿って帯状に配置されていることを特徴とする請求項1記載の電子素子搭載用基板。
- 平面視において、前記補助層は前記傾斜部の外側に配置されていることを特徴とする請求項1記載の電子素子搭載用基板。
- 請求項1に記載された電子素子搭載用基板と、
平面透視で該電子素子搭載用基板に形成された前記開口部と重なるように配置された電子素子とを備えていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231961A JP6022888B2 (ja) | 2012-10-19 | 2012-10-19 | 電子素子搭載用基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012231961A JP6022888B2 (ja) | 2012-10-19 | 2012-10-19 | 電子素子搭載用基板および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014086453A JP2014086453A (ja) | 2014-05-12 |
JP6022888B2 true JP6022888B2 (ja) | 2016-11-09 |
Family
ID=50789276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231961A Active JP6022888B2 (ja) | 2012-10-19 | 2012-10-19 | 電子素子搭載用基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6022888B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270859A (ja) * | 2000-11-27 | 2002-09-20 | Mitsui Chemicals Inc | 光電素子用パッケージおよびその製造方法 |
JP2002305261A (ja) * | 2001-01-10 | 2002-10-18 | Canon Inc | 電子部品及びその製造方法 |
JP2002270802A (ja) * | 2001-03-06 | 2002-09-20 | Canon Inc | 固体撮像装置及びその製造方法 |
JP4407297B2 (ja) * | 2004-01-30 | 2010-02-03 | コニカミノルタオプト株式会社 | 撮像装置、撮像装置の製造方法、撮像素子、撮像素子の取付用基板及び電子機器 |
JP4170968B2 (ja) * | 2004-02-02 | 2008-10-22 | 松下電器産業株式会社 | 光学デバイス |
US20130128109A1 (en) * | 2010-06-28 | 2013-05-23 | Kyocera Corporation | Wiring substrate, image pickup device, and image pickup module |
-
2012
- 2012-10-19 JP JP2012231961A patent/JP6022888B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014086453A (ja) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
WO2013081156A1 (ja) | 撮像素子収納用パッケージおよび撮像装置 | |
JP6042885B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP5988412B2 (ja) | 撮像素子搭載用基板および撮像装置 | |
JP2016219616A (ja) | 電子素子実装用基板および電子装置 | |
JP6039311B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6022888B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2013077739A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
JP2013207204A (ja) | 配線母基板 | |
JP7210191B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6174327B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP6483470B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP7307161B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7242870B2 (ja) | 実装基板および電子装置 | |
JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
JP6017994B2 (ja) | 電子素子搭載用基板および電子装置 | |
WO2014046133A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6189755B2 (ja) | 配線基板および電子装置 | |
JP2014045012A (ja) | 多数個取り配線基板 | |
JP2013098236A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
JP2014007292A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2014165315A (ja) | 電子素子搭載用基板および電子装置 | |
JP2015141933A (ja) | 配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6022888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |