JP6483470B2 - 電子部品実装用パッケージ、電子装置および電子モジュール - Google Patents
電子部品実装用パッケージ、電子装置および電子モジュール Download PDFInfo
- Publication number
- JP6483470B2 JP6483470B2 JP2015031866A JP2015031866A JP6483470B2 JP 6483470 B2 JP6483470 B2 JP 6483470B2 JP 2015031866 A JP2015031866 A JP 2015031866A JP 2015031866 A JP2015031866 A JP 2015031866A JP 6483470 B2 JP6483470 B2 JP 6483470B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- opening
- mounting package
- base
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
Landscapes
- Wire Bonding (AREA)
Description
子装置に関するものである。
本発明の1つの態様に係る電子部品実装用パッケージは、開口部を有し、電子部品が実装される基体と、前記開口部の周辺に設けられ、前記電子部品と電気的に接続される電子部品接続用パッドと、前記開口部の内壁または該開口部の周辺に設けられたビア導体とを有しており、前記基体における前記ビア導体に接する外側に、前記基体の外側より前記ビア導体側が高い斜面を有しており、前記電子部品接続用パッドは、前記斜面と重なるように配置され、前記電子部品接続用パッドは最も低い位置に位置する最下部と最も高い位置に位置する最上部を有している。
合信頼性を向上させることが可能となる。
図1および図2を参照して本発明の第1の実施形態における電子装置21、及び電子部品実装用パッケージ1について説明する。本実施形態における電子装置21は、電子部品実装用パッケージ1と電子部品10とを有している。
2cの周辺に設けられ、電子部品10と電気的に接続される電子部品接続用パッド3を有している。
続用パッド3の接続部材13が接合される部分が下面側へ変形することを低減することが可能となる。
い。
次に、本発明の第2の実施形態による電子部品実装用パッケージ1および電子装置21について、図4および図5を参照しつつ説明する。なお、図5は図4の2点鎖線で囲まれ
たC部の要部拡大図となる。
次に、本発明の第3の実施形態による電子部品実装用パッケージ1および電子装置21について、図6および図7を参照しつつ説明する。
次に、本発明の第4の実施形態による電子部品実装用パッケージ1および電子装置21について、図8を参照しつつ説明する。
きくすることができる。このことで、例えば電源または接地電位と接続されるビア導体4のノイズを低減させることができる。
次に、本発明の第5の実施形態による電子部品実装用パッケージ1および電子装置21について、図9を参照しつつ説明する。
2・・・・基体
2a・・・枠部
2b・・・基部
2c・・・開口部
2d・・・平坦部
2e・・・開口端
3・・・・電子部品接続用パッド
3a・・・最上部
3b・・・最下部
4・・・・ビア導体
6・・・・斜面
9・・・・外部回路接続用電極
10・・・電子部品
13・・・接続部材
21・・・電子装置
Claims (9)
- 開口部を有し、電子部品が実装される基体と、
前記開口部の周辺に設けられ、前記電子部品と電気的に接続される電子部品接続用パッドと、
前記開口部の内壁または該開口部の周辺に設けられたビア導体とを有しており、前記基体における前記ビア導体に接する外側に、前記基体の外側より前記ビア導体側が高い斜面を有しており、
前記開口部側における前記電子部品接続用パッドの端部は、前記開口部の開口端よりも高いことを特徴とする電子部品実装用パッケージ。 - 前記電子部品接続用パッドは、前記斜面と重なるように配置され、前記電子部品接続用パッドは最も低い位置に位置する最下部と最も高い位置に位置する最上部を有していることを特徴とする請求項1に記載の電子部品実装用パッケージ。
- 前記電子部品接続用パッドは、前記斜面と重なるように配置されていることを特徴とする請求項1に記載の電子部品実装用パッケージ。
- 前記電子部品接続用パッドは、前記ビア導体と上面視で重なる部分を有することを特徴とする請求項2に記載の電子部品実装用パッケージ。
- 前記最下部と前記最上部との高さ方向における差は2μm乃至20μmであることを特徴とする請求項2に記載の電子部品実装用パッケージ。
- 前記電子部品接続用パッドの前記開口部側の端部は、前記ビア導体の上端部よりも低いことを特徴とする請求項1に記載の電子部品実装用パッケージ。
- 前記基体は前記斜面に接する外側に平坦部を有しており、前記ビア導体の上端部と前記平坦部との高さ方向における差は4μm乃至40μmであることを特徴とする請求項1乃至請求項4のいずれかに記載の電子部品実装用パッケージ。
- 請求項1乃至請求項7のいずれかに記載の電子部品実装用パッケージと、
該電子部品実装用パッケージに実装された電子部品とを有することを特徴とする電子装置。 - 請求項8に記載された電子装置と、
該電子装置が接続された外部回路基板とを有することを特徴とする電子モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031866A JP6483470B2 (ja) | 2015-02-20 | 2015-02-20 | 電子部品実装用パッケージ、電子装置および電子モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015031866A JP6483470B2 (ja) | 2015-02-20 | 2015-02-20 | 電子部品実装用パッケージ、電子装置および電子モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016154185A JP2016154185A (ja) | 2016-08-25 |
JP6483470B2 true JP6483470B2 (ja) | 2019-03-13 |
Family
ID=56761359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015031866A Active JP6483470B2 (ja) | 2015-02-20 | 2015-02-20 | 電子部品実装用パッケージ、電子装置および電子モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6483470B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022163598A1 (ja) * | 2021-01-29 | 2022-08-04 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284808A (ja) * | 2000-03-31 | 2001-10-12 | Kyocera Corp | 積層回路基板 |
JP4565381B2 (ja) * | 2004-07-29 | 2010-10-20 | 日立金属株式会社 | 積層基板 |
JP5409261B2 (ja) * | 2008-11-26 | 2014-02-05 | 京セラ株式会社 | 電子部品搭載用基板の製造方法 |
CN104412381B (zh) * | 2013-01-31 | 2018-01-09 | 京瓷株式会社 | 电子元件搭载用基板、电子装置以及摄像模块 |
-
2015
- 2015-02-20 JP JP2015031866A patent/JP6483470B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016154185A (ja) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823043B2 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
JP5734434B2 (ja) | 配線基板、電子装置および電子モジュール | |
JPWO2013081156A1 (ja) | 撮像素子収納用パッケージおよび撮像装置 | |
JP6496026B2 (ja) | 配線基板および電子装置 | |
WO2019207884A1 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP6495740B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6705861B2 (ja) | 電子装置 | |
JP6042885B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP7011395B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP6039311B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6483470B2 (ja) | 電子部品実装用パッケージ、電子装置および電子モジュール | |
JP6204610B2 (ja) | 電子素子実装用基板および電子装置 | |
JP6272052B2 (ja) | 電子素子搭載用基板及び電子装置 | |
JP7242870B2 (ja) | 実装基板および電子装置 | |
JP7237990B2 (ja) | 電子素子実装用基板、および電子装置 | |
JP2013077739A (ja) | 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置 | |
JP6174327B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2020035898A (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7307161B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
JP7212783B2 (ja) | 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法 | |
JP6017994B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP6022888B2 (ja) | 電子素子搭載用基板および電子装置 | |
WO2014046133A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6189755B2 (ja) | 配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20181212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6483470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |