JP6483470B2 - 電子部品実装用パッケージ、電子装置および電子モジュール - Google Patents

電子部品実装用パッケージ、電子装置および電子モジュール Download PDF

Info

Publication number
JP6483470B2
JP6483470B2 JP2015031866A JP2015031866A JP6483470B2 JP 6483470 B2 JP6483470 B2 JP 6483470B2 JP 2015031866 A JP2015031866 A JP 2015031866A JP 2015031866 A JP2015031866 A JP 2015031866A JP 6483470 B2 JP6483470 B2 JP 6483470B2
Authority
JP
Japan
Prior art keywords
electronic component
opening
mounting package
base
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015031866A
Other languages
English (en)
Other versions
JP2016154185A (ja
Inventor
明彦 舟橋
明彦 舟橋
敏幸 千歳
敏幸 千歳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015031866A priority Critical patent/JP6483470B2/ja
Publication of JP2016154185A publication Critical patent/JP2016154185A/ja
Application granted granted Critical
Publication of JP6483470B2 publication Critical patent/JP6483470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電子部品、例えばCCD(Charge Coupled Device)型またはCMOS(Complementary Metal Oxide Semiconductor)型等の撮像素子、LED(Light Emitting Diode)等の発光素子等の電子部品が実装される電子部品実装用パッケージおよび電
子装置に関するものである。
従来から電子部品が実装される開口部を有する基体と、基体の上面に設けられた電子部品接続用パッドと、を有する電子部品実装用パッケージが知られている。また、電子部品実装用パッケージは、上面に設けられた電子部品接続用パッドと、実装される電子部品とを金ワイヤー等の接続部材を介して接合するワイヤーボンディング接続構造が知られている。
特開2004−111556号公報
近年、電子部品実装用パッケージは低背化の要求があり、電子部品実装用パッケージを構成する基体の厚みが薄くなってきている。そのため、基体が電子部品を収納する開口部を有する場合、製造工程において開口部周辺の基体が下面側へ傾斜する変形が生じやすくなっている。この開口部周辺の基体の変形により、開口部近傍に設けられた電子部品接続用パッドの接続部材が接合される部分も下面側へ傾斜しやすくなっていた。このように電子部品接続用パッドが下面側へ傾斜しているため、電子部品をワイヤーボンディング等で実装する工程において、接続部材が滑って接続部材が電子部品接続用パッドと接続できない、または電子部品接続用パッドと接続部材との接合信頼性の低下が発生することが懸念されていた。
本発明の1つの態様に係る電子部品実装用パッケージは、開口部を有し、電子部品が実装される基体と、前記開口部の周辺に設けられ、前記電子部品と電気的に接続される電子部品接続用パッドと、前記開口部の内壁または該開口部の周辺に設けられたビア導体とを有しており、前記基体における前記ビア導体に接する外側に、前記基体の外側より前記ビア導体側が高い斜面を有しており、前記開口部側における前記電子部品接続用パッドの端部は、前記開口部の開口端よりも高い
本発明の1つの態様に係る電子部品実装用パッケージは、開口部を有し、電子部品が実装される基体と、前記開口部の周辺に設けられ、前記電子部品と電気的に接続される電子部品接続用パッドと、前記開口部の内壁または該開口部の周辺に設けられたビア導体とを有しており、前記基体における前記ビア導体に接する外側に、前記基体の外側より前記ビア導体側が高い斜面を有しており、前記電子部品接続用パッドは、前記斜面と重なるように配置され、前記電子部品接続用パッドは最も低い位置に位置する最下部と最も高い位置に位置する最上部を有している。
本発明の1つの態様に係る電子装置は、上記の電子部品実装用パッケージと、該電子部品実装用パッケージに実装された前記電子部品と、を有する。
本発明の電子部品実装用パッケージは、開口部を有し、電子部品が実装される基体と、開口部の周辺に設けられ、電子部品と電気的に接続される電子部品接続用パッドと、開口部の内壁または開口部の周辺に設けられたビア導体とを有しており、基体におけるビア導体に接する外側に、基体の外側よりビア導体側が高い斜面を有していることから、開口部周辺の電子部品接続用パッドにおける接続部材が接合される部分が下面側へ傾斜することを低減させることが可能となり、電子部品をワイヤーボンディング等で実装する工程において、接続部材の滑りの発生を低減させ、または電子部品接続用パッドと接続部材との接
合信頼性を向上させることが可能となる。
本発明の1つの態様に係る電子装置は、上述の電子部品実装用パッケージを有することにより、電子部品を実装する工程における接続不良を低減することが可能となり、電子装置の信頼性の向上を図ることが可能となる。
(a)は、本発明の第1の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 (a)は、本発明の第1の実施形態のその他の態様に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 本発明の第1の実施形態のその他の態様に係る電子部品実装用パッケージ、および電子装置の外観を示す縦断面図の要部拡大図である。 (a)は、本発明の第2の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。 本発明の第2の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す縦断面図の要部拡大図である。 本発明の第3の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図である。 本発明の第3の実施形態のその他の態様に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図である。 本発明の第4の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図である。 (a)は、本発明の第5の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、(b)は、(a)のA−A線に対応する縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子部品実装用パッケージに電子部品が実装された構成を電子装置とする。電子部品実装用パッケージおよび電子装置は、いずれの方向も上方もしくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上もしくは下を用いるものとする。
(第1の実施形態)
図1および図2を参照して本発明の第1の実施形態における電子装置21、及び電子部品実装用パッケージ1について説明する。本実施形態における電子装置21は、電子部品実装用パッケージ1と電子部品10とを有している。
図1および図2に示す例において、電子部品実装用パッケージ1は、開口部2cを有し、電子部品10が実装される基体2と、開口部2cの周辺に設けられ、電子部品10と電気的に接続される電子部品接続用パッド3と、開口部2cの内壁または開口部2cの周辺に設けられたビア導体4とを有しており、基体2におけるビア導体4に接する外側に、基体2の外側よりビア導体4側が高い斜面6を有している。
図1および図2に示す例では、電子部品実装用パッケージ1は開口部2cを有し、電子部品10が実装される基体2を有している。また、電子部品実装用パッケージ1は開口部
2cの周辺に設けられ、電子部品10と電気的に接続される電子部品接続用パッド3を有している。
基体2は、絶縁基体に後述する配線導体が形成されて成る。この絶縁基体の材料は例えば、電気絶縁性セラミックス、または樹脂等が使用される。
基体2の絶縁基体の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体,ムライト質焼結体,炭化珪素質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体,またはガラスセラミックス焼結体等が挙げられる。
基体2の絶縁基体の材料として使用される樹脂としては例えば、エポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、または四フッ化エチレン樹脂が挙げられる。
図1および図2に示す例では、基体2は、前述した材料から成る絶縁層を複数上下に積層して形成されている。
基体2は、図1に示す例のように6層の絶縁層から形成されていてもよいし、単層〜5層または7層以上の絶縁層から形成されていてもよい。また、基体2は貫通孔を有する枠部2aと貫通孔を有さない基部2bとから形成される凹部を有しており、枠部2aは大きさの異なる枠体を2つ有し、段差部を形成している。図1に示す例では、この段差部に電子部品接続用パッド3が設けられている。
基体2の内部には、各絶縁層間を導通させる貫通導体と内部配線とから成る配線導体が設けられていてもよいし、基体2は、表面に露出した配線導体を有していてもよい。また、基体2を形成する各絶縁層のそれぞれの内部に設けられた配線導体が、各絶縁層の表面に露出した配線導体等によって電気的に接続されていてもよい。
電子部品接続用パッド3、外部回路接続用電極9、及び配線導体は、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)もしくは銅(Cu)、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。また、電子部品接続用パッド3、外部回路接続用電極9、及び配線導体は、基体2が樹脂から成る場合には、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo)もしくはチタン(Ti)、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
電子部品接続用パッド3、外部回路接続用電極9、および配線導体の露出した表面に、めっき層が設けられることが好ましい。この構成によれば、電子部品接続用パッド3、外部回路接続用電極9、および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、電子部品接続用パッド3と電子部品10との接続部材13(ボンディングワイヤ等)を介した電気的接続を良好にできる。めっき層は、例えば、厚さ0.5〜10μmのNiめっき層を被着させる。または、このNiめっき層の上に、厚さ0.5〜3μmの金(Au)めっき層を被着させてもよい。
図1及び図2に示す例のように、電子部品実装用パッケージ1は凹部に、電子部品10が実装されている。
図1及び図2に示す例では、電子部品実装用パッケージ1は、開口部2cの内壁または開口部2cの周辺に設けられたビア導体4を有している。
ビア導体4は、基体2が電気絶縁性セラミックスから成る場合には、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag)もしくは銅(Cu)、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。また、電子部品接続用パッド3及び配線導体は、基体2が樹脂から成る場合には、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo)もしくはチタン(Ti)、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
ビア導体4は基体2の表面または内部で、各絶縁層間を導通させる貫通導体と内部配線とから成る配線導体と導通していてもよい。また、基体2を形成する各絶縁層の内部に設けられたビア導体4が、各絶縁層の表面に露出した配線導体等によって電気的に接続されていてもよい。
ビア導体4の露出した表面に、めっき層が設けられることが好ましい。この構成によれば、ビア導体4の露出表面を保護して酸化を防止できる。めっき層は、例えば、厚さ0.5〜10μmのNiめっき層を被着させる。または、このNiめっき層の上に、厚さ0.5〜3μmの金(Au)めっき層を被着させてもよい。
図1に示す例のように、ビア導体4は、基体2の開口部2cの内側の側面に露出していてもよいし、図2に示す例のように、開口部2cの周辺に設けられていてもよい。また、ビア導体4は図1及び図2に示す例のように金属材料で充填されていてもよいし、図示しないがスルーホール導体等のように、基体2の内面に金属層が形成されたものでもよい。また、図1及び図2に示すようにビア導体4は全絶縁層を貫通していてもよいし1層の絶縁層のみに設けられていてもよい。また、中心に空洞を有しているビア導体4が図1に示す例のように基体2の開口部2cの内壁の側面に露出していてもよい。
またビア導体4が図1に示す例のように、基体2の開口部2cの内側の側面に露出している場合、または隣り合うビア導体4同士の距離が小さい場合、隣り合うビア導体4は同じ電位を有することでビア導体4同士が短絡しても電子装置21が誤作動を起こす可能性を低減させることができる。特に、この場合ビア導体4はグランド電位または電源電位であることでより誤作動を低減させることが可能となる。また、このような構成によると、内部配線または電子部品に電気信号が伝わるときに発生する電磁波が電子部品10と電子部品実装用パッケージ1との間で伝搬することを低減させることが可能となる。
図1及び図2では、電子部品実装用パッケージ1は基体2におけるビア導体4に接する外側に、基体2の外側よりビア導体4側が高い斜面6を有している。
一般的に基体2が電気絶縁性セラミックスから成る場合、基体2に開口部2cを金型等で設ける工程、積層において基体2の上面から加圧する工程等において、開口部2cの開口端2eから開口部2c周辺にかけて応力が変形するようにかかり、開口部2cの開口端2eから開口部2c周辺にかけて基部2b側へ変形してしまう。特に、近年の基体2の薄型化により変形が大きくなってきている。図1及び図2に示す例のように、基体2の開口部2c周辺にビア導体4を設け、後述する焼成工程等の熱履歴工程において、基体2がビア導体4に向かって高くなるように斜面6を持たせることで、開口部2c周辺の電子部品接続用パッド3の接続部材13が接合される部分が下面側へ傾斜することを低減させることが可能となる。よって、電子部品10をワイヤーボンディング等で実装する工程において、接続部材13の滑りの発生を低減させ、または電子部品接続用パッド3と接続部材13との接合信頼性を向上させることが可能となる。
また、一般的に基体2が樹脂から成る場合、電子部品10を実装する工程におけるリフロー等の工程の熱履歴、または開口部2cを設ける工程により基体2から水分が蒸発し、基部2b側へ変形しやすくなる。図1及び図2に示す例のように、基体2の開口部2c周辺にビア導体4を設け、上記変形の際に基体2がビア導体4に向かって高くなるように斜面6を持たせることで、開口部2c周辺の電子部品接続用パッド3の接続部材13が接合される部分が下面側へ傾斜することを低減させることが可能となる。よって、電子部品10をワイヤーボンディング等で実装する工程において、接続部材13の滑りの発生を低減させ、または電子部品接続用パッド3と接続部材13との接合信頼性を向上させることが可能となる。
基体2が電気絶縁性セラミックスから成る場合、ビア導体4の厚み方向における熱収縮率(収縮して減少した寸法を元の寸法で除した値)は基体2の厚み方向における熱収縮率よりも小さいことが好ましい。このことによって、後述する焼成の工程において、ビア導体4が基体2よりも収縮する量が小さくなるため、基体2に基体2がビア導体4に向かって高くなるように斜面6を持たせることが容易となる。
また、図1及び図2に示す例では、電子部品実装用パッケージ1の電子部品接続用パッド3は、斜面6と重なるように配置されている。このことで、電子部品接続用パッド3が基体2の斜面6と同様の傾斜を有することとなる。よって、開口部2c周辺の電子部品接続用パッド3が下面側へ傾斜することを低減させることが可能となる、また、電子部品接続用パッド3を開口部2cの開口端2eへ近づけることが可能となり、接続部材13の長さを小さくすることができるためノイズの発生を低減させることができる。
図3は図2の2点鎖線で囲まれたB部の要部拡大図となる。
図3に示す例のように、電子部品接続用パッド3は最も低い位置に位置する最下部3bと最も高い位置に位置する最上部3aを有している。
また、最下部3bと最上部3aとの、基体2の厚み方向すなわち高さ方向における差は2μm乃至20μmであることで、電子部品接続用パッド3の傾斜が大きくなるのを抑制し、電子部品10をワイヤーボンディング等で実装する工程において、電子部品接続用パッド3と接続部材13との接合信頼性をより向上させることが可能となる。
図1〜図3に示す例では、電子部品実装用パッケージ1の開口部2c側における電子部品接続用パッド3の端部は、開口部2cの開口端2eよりも高い。このことで、電子部品接続用パッド3の全体で、下面側へ傾斜している箇所を無くすことが可能となる。よって、電子部品10をワイヤーボンディング等で実装する工程において、接続部材13の滑りの発生を低減させ、または電子部品接続用パッド3と接続部材13との接合信頼性を向上させることが可能となる。また、後述する電子部品10を実装する際に使用する熱硬化性の樹脂等から成る接着部材が、電子部品10を実装する部分から開口部2cの内壁に設けられたとしても、電子部品接続用パッド3と接着部材との距離を大きくすることができるため、接着部材による接続部材13の接合の不具合や電子部品接続用パッド3同士の短絡の発生を低減できる。
また、基体2は斜面6に接する外側に平坦部2dを有しており、ビア導体4の上端部と平坦部2dとの高さ方向における差は4μm乃至40μmであることが好ましい。ビア導体4の上端部と平坦部2dとの厚み方向における差が40μm以下であると、斜面6と平坦部2dとの境界部にかかる応力を低減させることが可能となり、基体2にクラック等が発生するのを低減させることが可能となる。また、ビア導体4の上端部と平坦部2dとの厚み方向における差が4μm以上であることで、より確実に開口部2c周辺の電子部品接
続用パッド3の接続部材13が接合される部分が下面側へ変形することを低減することが可能となる。
次に、図1および図2を用いて、電子装置21について説明する。図1および図2に示す例において、電子装置21は電子部品実装用パッケージ1と、電子部品実装用パッケージ1に実装された電子部品10とを有している。
電子部品10は例えば、CCD型またはCMOS型等の撮像素子、LED等の発光素子、または半導体回路素子等が用いられる。図1および図2に示す例においては、電子部品10の各電極は、接続部材13(ボンディングワイヤ)によって電子部品接続用パッド3に電気的に接続されている。
なお、図示していないが、電子部品10の下面と基体2の電子部品実装用パッケージ1とは、例えば熱硬化性の樹脂等で接合することで、電子部品10を強固に実装し、取り扱い時等において電子部品10の位置ズレを低減させることができる。また、電子部品10を実装する工程において、電子部品10の下面と基体2の電子部品実装用パッケージ1との間に上述の熱硬化性の樹脂等を介することで、実装等の工程において基体2と電子部品10とが擦れて、ダスト等が発生することを低減させることができる。
本発明の電子装置21は、上述の電子部品実装用パッケージ1を有することにより、電子部品10を実装する工程における接続不良を低減することが可能となり、電子装置21の信頼性の向上を図ることが可能となる。
次に、本実施形態の電子部品実装用パッケージ1の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基体を用いた製造方法である。
(1)まず、基体2を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al)質焼結体である基体2を得る場合には、Alの粉末に焼結助材としてシリカ(SiO),マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体2が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基体2を形成することができる。
また、基体2は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体2を形成できる。
(2)次に、スクリーン印刷法等によって、上記(1)の工程で得られたセラミックグリーンシートに電子部品接続用パッド3、外部回路接続用電極9、及び貫通導体や内部配線を含んだ配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体2との接合強度を高めるために、ガラス、セラミックスを含んでいても構わな
い。
また、この工程において開口部2cとなる箇所の周辺に貫通孔を設け上述した金属ペーストを充填することでビア導体4を作成することができる。なお、金属ペーストを貫通孔の周囲に塗布する事でもビア導体4を作製することができる。
(3)次に基体2となるセラミックグリーンシートを作成する。また、基体2が凹部を有する場合、凹部を有する基体2を作成するためには、例えば枠部及び基部となるセラミックグリーンシートを作成して後述する積層して加圧する工程により一体化させる方法がある。枠部となるセラミックグリーンシートは例えば金型、またはレーザー加工を用いて開口部となる部分を打ち抜くことで作製することができる。また、複数のセラミックグリーンシートを積層して加圧し、セラミックグリーンシート積層体を作製してから開口部となる部分を打ち抜いてもよい。
また、各絶縁層を積層し、開口部2cを設けた後、開口部2cに貫通孔を設け上述した金属ペーストを充填することでもビア導体4を作成することができる。なお、金属ペーストを貫通孔の周囲に塗布する事でもビア導体4を作製することができる。
(4)次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより基体2となるセラミックグリーンシート積層体を作製する。このとき、上述した枠部となるセラミックグリーンシートと基部となるセラミックグリーンシートを積層して加圧することで一体化した基体2となるセラミックグリーンシート積層体を作製することができる。
(5)次に、このセラミックグリーンシート積層体を約1500〜1800℃の温度で焼成して、基体2が複数配列された多数個取り配線基体を得る。なお、この工程によって、前述した金属ペーストは、基体2となるセラミックグリーンシートと同時に焼成され、電子部品接続用パッド3、外部回路接続用電極9、または配線導体となる。
(6)次に、焼成して得られた多数個取り配線基体を複数の基体2に分断する。この分断においては、基体2の外縁となる箇所に沿って多数個取り配線基体に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により基体2の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基体の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基体用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
上記(1)〜(6)の工程によって、電子部品実装用パッケージ1が得られる。なお、上記(1)〜(6)の工程順番は指定されない。
このようにして形成された電子部品実装用パッケージ1に電子部品10を実装することで、電子装置21を作製することができる。
また、電子装置21を外部回路基板の接続電極に外部回路接続用電極9を介して接続されるように実装することで、電子モジュールを作製することができる。
(第2の実施形態)
次に、本発明の第2の実施形態による電子部品実装用パッケージ1および電子装置21について、図4および図5を参照しつつ説明する。なお、図5は図4の2点鎖線で囲まれ
たC部の要部拡大図となる。
本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、電子部品接続用パッド3とビア導体4とが上面視において重なっている点である。
図4及び図5に示す例では、電子部品接続用パッド3は、ビア導体4と上面視で重なっている部分を有している。一般的に、電子部品実装用パッケージ1の電子部品接続用パッド3はワイヤーボンディング等の接続部材13を接合する部分(以下接合部分という)を有している。電子部品接続用パッド3がビア導体4と上面視で重なっている部分を有していることで、接合部分とビア導体4との距離が小さくなり、接合部分が下面側へ変形することを低減させることが可能となる。
また、開口部2c周辺の電子部品接続用パッド3が下面側へ傾斜することを低減させることが可能となる、また、電子部品接続用パッド3を開口部2cの開口端2eへ近づけることが可能となり、接続部材13の長さを小さくすることができるためノイズの発生を低減させることができる。
また、このとき接合部分とビア導体4とは上面視において重なっていないことが好ましい。このことによって、接合部分にビア導体4による凹凸が発生することを低減することができ、接続部材13との接合をより良好なものとすることが可能となる。
また、図4に示す例のようにビア導体4が基体2の内部に設けられていることで、ビア導体4の体積を一定とすることができる。
図5に図4の2点鎖線で囲まれたC部の要部拡大図を示す。
図5に示す例では、電子部品接続用パッド3の開口部2c側の端部は、ビア導体4の上端部よりも低い。なお、ここで電子部品接続用パッド3の端部とは基体2と電子部品接続用パッド3とが接している部分を示す。電子部品接続用パッド3の開口部2c側の端部が、ビア導体4の上端部よりも低いことで、例えば電子部品接続用パッド3と接合している接続部材13を介して電子部品接続用パッド3に対し、基体2の厚みに垂直な方向に応力が加わったとしても、ビア導体4の上端部およびビア導体4に接する斜面により応力が分散され、電子部品接続用パッド3と基体2、及びビア導体4とが乖離することを低減させることができる。よって、電子部品接続用パッド3と基体2との接合強度を向上させることができる。
なお、図4に示す例のように、電子部品接続用パッド3は、ビア導体4と上面視で重なっている部分を有するように電子部品実装用パッケージ1を製造する方法としては、例えば基体2が電気絶縁性セラミックスから成る場合、セラミックグリーシートにあらかじめビア導体4を形成しておき、その後その上面にスクリーン印刷法等を用いて電子部品接続用パッド3を印刷することで形成することができる。
(第3の実施形態)
次に、本発明の第3の実施形態による電子部品実装用パッケージ1および電子装置21について、図6および図7を参照しつつ説明する。
本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、ビア導体4が上面視においてx軸方向に交互にずらして配置されている点、基体2の内部に設けられたビア導体4と開口部2dの内壁に露出したビア導体4とがそれぞれ設けられている点である。
図6及び図7に示す例では、隣り合うビア導体4が上面視においてx軸方向に交互にずれて位置している。一般的にスルーホール等の貫通導体を複数設ける場合、基体2と貫通導体との熱膨張差により発生する応力によって、隣接する貫通導体に挟まれる基体2に対し集中する歪みを軽減させ、また貫通導体同士が意図せず短絡することを防ぐために、貫通導体の間には一定の距離が必要とされる。このように、複数のビア導体4をx軸方向に交互にずらして千鳥状に配置することで、電子部品実装用パッケージ1を大型化することなく貫通導体の間に一定の距離を保つことができる。よって、電子部品実装用パッケージ1の小型化が可能となる。また、隣り合うビア導体4同士の間に位置する基体2にかかる歪みを低減させることができる為、基体2にクラックや割れ等が発生することを低減させることができる。またこの時、図6に示す例のように1つのビア導体4が隣り合うビア導体4よりも上面視において基体2の外側へ位置する時、接続部材13は開口部2cとビア導体4との間の位置に設けることで、接続部材13の長さを小さくすることができノイズを低減させることができる。
図7に示す例では、基体2の内部に設けられたビア導体4と開口部2cの内壁に露出したビア導体4とが互い違いに設けられている。このことで、開口部2c周辺の電子部品接続用パッド3が下面側へ傾斜することを低減させつつ、ビア導体4の間で一定の距離を保ちやすくなる。よって、電子部品実装用パッケージの小型化が可能となる。
またこの構造により、上面視でビア導体4よりも内側に位置する基体2の変形をより抑制することが可能となる。
また、開口部2cの内壁に露出したビア導体4にAu等のメッキ被膜が設けられることで、接続部材13から基体2の内部に設けられた内部配線までの抵抗を小さくすることができる。特に、開口部2cの内壁に露出したビア導体4が電源または接地電位である時は電源ノイズを低減させることができ、電子装置21の誤作動をより低減させることができる。
(第4の実施形態)
次に、本発明の第4の実施形態による電子部品実装用パッケージ1および電子装置21について、図8を参照しつつ説明する。
本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、上面視において、ビア導体4が電子部品接続用パッド3の近傍に設けられている箇所と設けられていない箇所とを有する点である。
図8に示す例では、電子部品実装用パッケージ1のビア導体4は上面視において電子部品接続用パッド3の近傍に設けられている箇所と設けられていない箇所とを有している。このように、ビア導体4が電子部品接続用パッド3の近傍に設けられていない箇所を有していたとしても、ビア導体4が電子部品接続用パッド3の近傍に設けられていない箇所に隣接して、ビア導体4が電子部品接続用パッド3の近傍に設けられている箇所を有しているため、開口部2c周辺の電子部品接続用パッド3が下面側へ傾斜することを低減させることが可能となる。よって電子部品10をワイヤーボンディング等で実装する工程において、接続部材13の滑りの発生を低減させ、または電子部品接続用パッド3と接続部材13との接合信頼性を向上させることが可能となる。また、基体2にかかる応力をより低減させることが可能となり、基体2にクラック等が発生することをより低減させることが可能となる。
またこの時、隣り合うビア導体4同士の間隔が大きいことにより、ビア導体4の径を大
きくすることができる。このことで、例えば電源または接地電位と接続されるビア導体4のノイズを低減させることができる。
なお、ビア導体4同士の間隔は開口部2cの各辺の大きさの2分の1以下であることが好ましい。ビア導体4同士の間隔は開口部2cの各辺の大きさの2分の1以下であることで、開口部2c周辺の電子部品接続用パッド3が下面側へ傾斜することを低減させることが可能となる。
(第5の実施形態)
次に、本発明の第5の実施形態による電子部品実装用パッケージ1および電子装置21について、図9を参照しつつ説明する。
本実施形態における電子装置21において、第1の実施形態の電子装置21と異なる点は、電子部品実装用パッケージ1が枠部2aのみで形成されている点と、電子部品10の実装形態が異なっている点である。
図9に示す例では、電子部品実装用パッケージ1は枠部2aのみで形成されている。また電子装置21は、電子部品10の表面に設けられた電極と電子部品実装用パッケージの表面に設けられた電子部品接続用パッド3とがボール状の接続部材13によって接続されている。このような場合においても、開口部2c周辺の電子部品接続用パッド3の接続部材13が接合される部分が下面側へ傾斜することを低減させることが可能となる。よって、電子部品10をボール等の接続部材13で実装する工程において、接続部材13の滑りの発生を低減させ、または電子部品接続用パッド3と接続部材13との接合信頼性を向上させることが可能となる。なお、この実施形態における電子部品実装用パッケージの上面とは、電子部品10が実装される側を示しており、下面側とは電子部品10が実装される面とは反対側を示している。
本実施形態のような電子装置21に実装される電子部品10は例えば、電極と受光面が同一面に設けられたCCD型またはCMOS型等の撮像素子等が用いられる。
また、図9に示す例においては、電子部品10の各電極は、ボール状の接続部材13によって電子部品接続用パッド3に電気的に接続されている。このボール状の接続部材13は銅(Cu),金(Au),半田、または、これらから選ばれる少なくとも1種以上の金属材料を含有する合金等から成る。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図1〜図9に示す例では、電子部品接続用パッド3の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態における電子部品接続用パッド3の配置、数、形状などは指定されない。
また、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。
1・・・・電子部品実装用パッケージ
2・・・・基体
2a・・・枠部
2b・・・基部
2c・・・開口部
2d・・・平坦部
2e・・・開口端
3・・・・電子部品接続用パッド
3a・・・最上部
3b・・・最下部
4・・・・ビア導体
6・・・・斜面
9・・・・外部回路接続用電極
10・・・電子部品
13・・・接続部材
21・・・電子装置

Claims (9)

  1. 開口部を有し、電子部品が実装される基体と、
    前記開口部の周辺に設けられ、前記電子部品と電気的に接続される電子部品接続用パッドと、
    前記開口部の内壁または該開口部の周辺に設けられたビア導体とを有しており、前記基体における前記ビア導体に接する外側に、前記基体の外側より前記ビア導体側が高い斜面を有しており、
    前記開口部側における前記電子部品接続用パッドの端部は、前記開口部の開口端よりも高いことを特徴とする電子部品実装用パッケージ。
  2. 前記電子部品接続用パッドは、前記斜面と重なるように配置され、前記電子部品接続用パッドは最も低い位置に位置する最下部と最も高い位置に位置する最上部を有していることを特徴とする請求項1に記載の電子部品実装用パッケージ。
  3. 前記電子部品接続用パッドは、前記斜面と重なるように配置されていることを特徴とする請求項1に記載の電子部品実装用パッケージ。
  4. 前記電子部品接続用パッドは、前記ビア導体と上面視で重なる部分を有することを特徴とする請求項2に記載の電子部品実装用パッケージ。
  5. 前記最下部と前記最上部との高さ方向における差は2μm乃至20μmであることを特徴とする請求項2に記載の電子部品実装用パッケージ。
  6. 前記電子部品接続用パッドの前記開口部側の端部は、前記ビア導体の上端部よりも低いことを特徴とする請求項1に記載の電子部品実装用パッケージ。
  7. 前記基体は前記斜面に接する外側に平坦部を有しており、前記ビア導体の上端部と前記平坦部との高さ方向における差は4μm乃至40μmであることを特徴とする請求項1乃至請求項のいずれかに記載の電子部品実装用パッケージ。
  8. 請求項1乃至請求項のいずれかに記載の電子部品実装用パッケージと、
    該電子部品実装用パッケージに実装された電子部品とを有することを特徴とする電子装置。
  9. 請求項に記載された電子装置と、
    該電子装置が接続された外部回路基板とを有することを特徴とする電子モジュール。
JP2015031866A 2015-02-20 2015-02-20 電子部品実装用パッケージ、電子装置および電子モジュール Active JP6483470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015031866A JP6483470B2 (ja) 2015-02-20 2015-02-20 電子部品実装用パッケージ、電子装置および電子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015031866A JP6483470B2 (ja) 2015-02-20 2015-02-20 電子部品実装用パッケージ、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JP2016154185A JP2016154185A (ja) 2016-08-25
JP6483470B2 true JP6483470B2 (ja) 2019-03-13

Family

ID=56761359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015031866A Active JP6483470B2 (ja) 2015-02-20 2015-02-20 電子部品実装用パッケージ、電子装置および電子モジュール

Country Status (1)

Country Link
JP (1) JP6483470B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022163598A1 (ja) * 2021-01-29 2022-08-04

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284808A (ja) * 2000-03-31 2001-10-12 Kyocera Corp 積層回路基板
JP4565381B2 (ja) * 2004-07-29 2010-10-20 日立金属株式会社 積層基板
JP5409261B2 (ja) * 2008-11-26 2014-02-05 京セラ株式会社 電子部品搭載用基板の製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块

Also Published As

Publication number Publication date
JP2016154185A (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
JPWO2013081156A1 (ja) 撮像素子収納用パッケージおよび撮像装置
JP6496026B2 (ja) 配線基板および電子装置
WO2019207884A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP6495740B2 (ja) 電子素子実装用基板および電子装置
JP6705861B2 (ja) 電子装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6039311B2 (ja) 配線基板、電子装置および電子モジュール
JP6483470B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP6204610B2 (ja) 電子素子実装用基板および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP7242870B2 (ja) 実装基板および電子装置
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP2020035898A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6189755B2 (ja) 配線基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190214

R150 Certificate of patent or registration of utility model

Ref document number: 6483470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150