JP2022185903A - 高周波モジュール及び通信装置 - Google Patents

高周波モジュール及び通信装置 Download PDF

Info

Publication number
JP2022185903A
JP2022185903A JP2021093817A JP2021093817A JP2022185903A JP 2022185903 A JP2022185903 A JP 2022185903A JP 2021093817 A JP2021093817 A JP 2021093817A JP 2021093817 A JP2021093817 A JP 2021093817A JP 2022185903 A JP2022185903 A JP 2022185903A
Authority
JP
Japan
Prior art keywords
electronic component
frequency module
mounting substrate
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021093817A
Other languages
English (en)
Inventor
豊 首藤
Yutaka Shudo
博 西川
Hiroshi Nishikawa
智美 安田
Tomomi Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021093817A priority Critical patent/JP2022185903A/ja
Priority to US17/662,097 priority patent/US11889620B2/en
Priority to CN202210607017.8A priority patent/CN115514383B/zh
Publication of JP2022185903A publication Critical patent/JP2022185903A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】高周波モジュールの低背化を図る。【解決手段】高周波モジュール１００は、実装基板９と、第１電子部品と、第２電子部品２と、を備える。第２電子部品２は、第１電子部品１よりも高さが低い。実装基板９は、複数の誘電体層９４と、複数の導電層９５と、複数のビア導体９６と、を含む。実装基板９では、複数の誘電体層９４と複数の導電層９５とが実装基板９の厚さ方向Ｄ１において積層されている。実装基板９は、第１電子部品１に重なり第１主面９１から第２主面９２に至る第１領域９０１と、第２電子部品２に重なり第１主面９１から第２主面９２に至る第２領域９０２と、を有する。実装基板９では、複数の導電層９５に関して、第１領域９０１の導電層９５の数が、第２領域９０２の導電層９５の数よりも少ない。実装基板９では、第１領域９０１の厚さＴ１が、第２領域９０２の厚さＴ２よりも薄い。【選択図】図３

Description

本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、実装基板を備える高周波モジュール、及び、それを備える通信装置に関する。
特許文献１には、２つの主面を有するモジュール基板（実装基板）と、モジュール基板の２つの主面のうちの一方の主面（第１主面）に実装されている回路素子（第１電子部品）と、モジュール基板の上記主面（第１主面）に実装されているフィルタ（第２電子部品）と、を備える高周波モジュールが開示されている。
モジュール基板は、例えば、複数の誘電体層の積層構造を有する。モジュール基板は、モジュール基板の２つの主面に平行な方向に沿って形成された複数の導電膜（導電層）と、複数のビア導体と、を含んでいる。
国際公開第２０２０／０７１０２０号
特許文献１に開示された高周波モジュールでは、更なる低背化を図ることが難しい。
本発明の目的は、低背化を図ることが可能な高周波モジュール及び通信装置を提供することにある。
本発明の一態様に係る高周波モジュールは、実装基板と、第１電子部品と、第２電子部品と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記第１電子部品は、前記実装基板の前記第１主面に配置されている。前記第２電子部品は、前記実装基板の前記第１主面に配置されている。前記第２電子部品は、前記第１電子部品よりも高さが低い電子部品である。前記実装基板は、複数の誘電体層と、複数の導電層と、複数のビア導体と、を含む。前記実装基板では、前記複数の誘電体層と前記複数の導電層とが前記実装基板の厚さ方向において積層されている。前記実装基板は、前記実装基板の前記厚さ方向からの平面視で前記第１電子部品に重なり前記第１主面から前記第２主面に至る第１領域と、前記実装基板の前記厚さ方向からの平面視で前記第２電子部品に重なり前記第１主面から前記第２主面に至る第２領域と、を有する。前記実装基板では、前記複数の導電層に関して、前記第１領域の導電層の数が、前記第２領域の導電層の数よりも少ない。前記実装基板では、前記第１領域の厚さが、前記第２領域の厚さよりも薄い。
本発明の一態様に係る通信装置は、上記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。
本発明の上記態様に係る高周波モジュール及び通信装置は、高周波モジュールの低背化を図ることが可能となる。
図１は、実施形態１に係る高周波モジュールの平面図である。 図２は、同上の高周波モジュールの下面図である。 図３は、同上の高周波モジュールを示し、図１のＸ１－Ｘ１線断面図である。 図４は、同上の高周波モジュールを示し、図１のＸ２－Ｘ２線断面図である。 図５は、同上の高周波モジュールに関し、実装基板における複数のビア導体の配置を示す平面図である。 図６は、同上の高周波モジュールに関し、実装基板におけるメッシュ状のグランド電極の配置を示す平面図である。 図７は、同上の高周波モジュールを備える通信装置の回路構成図である。 図８は、実施形態２に係る高周波モジュールの断面図である。 図９は、実施形態３に係る高周波モジュールの断面図である。
以下の実施形態１～３等において参照する各図は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
実施形態１に係る高周波モジュール１００は、例えば、図１～６に示すように、実装基板９と、第１電子部品１と、第２電子部品２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。第１電子部品１は、実装基板９の第１主面９１に配置されている。第２電子部品２は、実装基板９の第１主面９１に配置されている。第２電子部品２は、第１電子部品１よりも高さが低い電子部品である。第１電子部品１及び第２電子部品２それぞれの高さは、実装基板９の厚さ方向Ｄ１における高さである。実装基板９は、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１に重なり第１主面９１から第２主面９２に至る第１領域９０１と、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２に重なり第１主面９１から第２主面９２に至る第２領域９０２と、を有する。実装基板９では、第１領域９０１の厚さＴ１が、第２領域９０２の厚さＴ２よりも薄い。
また、実施形態１に係る高周波モジュール１００は、第３電子部品３と、第４電子部品４と、を更に備える。第３電子部品３は、実装基板９の第１主面９１に配置されている。第３電子部品３は、第２電子部品２よりも高さの高い電子部品である。第４電子部品４は、実装基板９の第１主面９１に配置されている。第４電子部品４は、第１電子部品１及び第３電子部品３のいずれよりも高さの低い電子部品である。第１領域９０１は、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１と第３電子部品３とに重なる。第２領域９０２は、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２と第４電子部品４とに重なる。第１電子部品１、第２電子部品２、第３電子部品３及び第４電子部品４それぞれの高さＨ１、Ｈ２、Ｈ３及びＨ４（図３参照）は、実装基板９の第１主面９１から第１電子部品１、第２電子部品２、第３電子部品３及び第４電子部品４それぞれにおける実装基板９側とは反対側の主面までの高さを意味する。
また、実施形態１に係る高周波モジュール１００は、図２～４に示すように、複数の外部接続端子１０と、第５電子部品５と、を更に備える。複数の外部接続端子１０は、実装基板９の第２主面９２に配置されている。第５電子部品５は、実装基板９の第２主面９２に配置されている。
高周波モジュール１００は、図７に示すように、例えば、通信装置２００に用いられる。通信装置２００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）等であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project） ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。
以下、実施形態１に係る高周波モジュール１００及び通信装置２００について、図１～７を参照して、より詳細に説明する。
（１）高周波モジュール
（１．１）高周波モジュールの回路構成
実施形態１に係る高周波モジュール１００の回路構成について、図７を参照して説明する。
高周波モジュール１００は、例えば、アンテナ２１０から入力された受信信号を増幅して信号処理回路２０１に出力できるように構成されている。信号処理回路２０１は、高周波モジュール１００の構成要素ではなく、高周波モジュール１００を備える通信装置２００の構成要素である。高周波モジュール１００は、例えば、通信装置２００の備える信号処理回路２０１によって制御される。
高周波モジュール１００は、複数（図示例では、５つ）のフィルタ６１～６５と、第１スイッチ１１と、第２スイッチ１２と、第３スイッチ１３と、複数（図示例では、２つ）のローノイズアンプ７１、７２と、２つの整合回路８１、８２と、を備える。整合回路８１は、２つのインダクタＬ１、Ｌ２（図１参照）を含む。また、整合回路８２は、２つのインダクタＬ３、Ｌ４（図１参照）を含む。高周波モジュール１００では、インダクタＬ１が、上述の第１電子部品１を構成し、フィルタ６１が、上述の第２電子部品２を構成している（図１及び３参照）。また、高周波モジュール１００では、インダクタＬ２が、上述の第３電子部品３を構成し、フィルタ６２が、上述の第４電子部品４を構成している（図１及び３参照）。第５電子部品５は、第１スイッチ１１と、第２スイッチ１２と、第３スイッチ１３と、複数のローノイズアンプ７１、７２と、を含むＩＣチップである。
また、高周波モジュール１００は、複数の外部接続端子１０を備えている。複数の外部接続端子１０は、アンテナ端子１０３と、第１信号出力端子１０１と、第２信号出力端子１０２と、複数の外部グランド端子１０５（図３及び４参照）と、を含む。複数の外部グランド端子１０５は、例えば、通信装置２００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。
以下、高周波モジュール１００の回路構成について、より詳細に説明する。
（１．１．１）フィルタ
複数のフィルタ６１～６５は、互いに異なる周波数帯域を通過帯域とする受信フィルタである。以下では、５つのフィルタ６１～６５を区別して説明する場合に、５つのフィルタ６１～６５をそれぞれ、第１フィルタ６１、第２フィルタ６２、第３フィルタ６３、第４フィルタ６４及び第５フィルタ６５と称することもある。
第１フィルタ６１は、例えば、第１周波数帯域（例えば、第１通信バンドの受信帯域）を通過帯域とするフィルタである。第２フィルタ６２は、例えば、第２周波数帯域（例えば、第２通信バンドの受信帯域）を通過帯域とするフィルタである。第３フィルタ６３は、例えば、第３周波数帯域（例えば、第３通信バンドの受信帯域）を通過帯域とするフィルタである。第４フィルタ６４は、例えば、第４周波数帯域（例えば、第４通信バンドの受信帯域）を通過帯域とするフィルタである。第５フィルタ６５は、例えば、第５周波数帯域（例えば、第５通信バンドの受信帯域）を通過帯域とするフィルタである。第１周波数帯域、第２周波数帯域、第３周波数帯域、第４周波数帯域及び第５周波数帯域の各々は、例えば、３ＧＰＰ ＬＴＥ規格の通信バンド又は５Ｇ ＮＲ規格の通信バンドである。
第１フィルタ６１は、入力端子６１１及び出力端子６１２を有する。また、第１フィルタ６１は、複数（例えば、４つ）のグランド端子６１３（図３及び５参照）を有する。第２フィルタ６２は、入力端子６２１及び出力端子６２２を有する。また、第２フィルタ６２は、複数（例えば、４つ）のグランド端子６２３（図３及び５参照）を有する。第３フィルタ６３は、入力端子６３１及び出力端子６３２を有する。また、第３フィルタ６３は、複数（例えば、２つ）のグランド端子６３３（図５参照）を有する。第４フィルタ６４は、入力端子６４１及び出力端子６４２を有する。また、第４フィルタ６４は、複数（例えば、４つ）のグランド端子６４３（図５参照）を有する。第５フィルタ６５は、入力端子６５１及び出力端子６５２を有する。また、第５フィルタ６５は、複数（例えば、４つ）のグランド端子６５３（図５参照）を有する。
（１．１．２）第１スイッチ
第１スイッチ１１は、共通端子１１０と、複数（図示例では、５つ）の選択端子１１１～１１５と、を有する。共通端子１１０は、アンテナ端子１０３に接続されている。選択端子１１１は、第１フィルタ６１の入力端子６１１に接続されている。選択端子１１２は、第２フィルタ６２の入力端子６２１に接続されている。選択端子１１３は、第３フィルタ６３の入力端子６３１に接続されている。選択端子１１４は、第４フィルタ６４の入力端子６４１に接続されている。選択端子１１５は、第５フィルタ６５の入力端子６５１に接続されている。第１スイッチ１１は、例えば、共通端子１１０に５つの選択端子１１１～１１５のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ１１は、例えば、一対一及び一対多の接続が可能なスイッチである。
第１スイッチ１１は、例えば、信号処理回路２０１によって制御される。第１スイッチ１１は、信号処理回路２０１のＲＦ信号処理回路２０２からの制御信号に従って、共通端子１１０と５つの選択端子１１１～１１５との接続状態を切り替える。
（１．１．３）第２スイッチ
第２スイッチ１２は、共通端子１２０と、複数（図示例では、２つ）の選択端子１２１、１２２と、を有する。共通端子１２０は、整合回路８１を介してローノイズアンプ７１の入力端子７１１に接続されている。選択端子１２１は、第１フィルタ６１の出力端子６１２に接続されている。選択端子１２２は、第２フィルタ６２の出力端子６２２に接続されている。第２スイッチ１２は、例えば、共通端子１２０と２つの選択端子１２１、１２２のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第２スイッチ１２は、例えば、一対一及び一対多の接続が可能なスイッチである。
第２スイッチ１２は、例えば、信号処理回路２０１によって制御される。第２スイッチ１２は、信号処理回路２０１のＲＦ信号処理回路２０２からの制御信号に従って、共通端子１２０と２つの選択端子１２１、１２２との接続状態を切り替える。
（１．１．４）第３スイッチ
第３スイッチ１３は、共通端子１３０と、複数（図示例では、３つ）の選択端子１３１、１３２、１３３と、を有する。共通端子１３０は、整合回路８２を介してローノイズアンプ７２の入力端子７２１に接続されている。選択端子１３１は、第３フィルタ６３の出力端子６３２に接続されている。選択端子１３２は、第４フィルタ６４の出力端子６４２に接続されている。選択端子１３３は、第５フィルタ６５の出力端子６５２に接続されている。第３スイッチ１３は、例えば、共通端子１３０と３つの選択端子１３１、１３２、１３３のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第３スイッチ１３は、例えば、一対一及び一対多の接続が可能なスイッチである。
第３スイッチ１３は、例えば、信号処理回路２０１によって制御される。第３スイッチ１３は、信号処理回路２０１のＲＦ信号処理回路２０２からの制御信号に従って、共通端子１３０と３つの選択端子１３１、１３２、１３３との接続状態を切り替える。
（１．１．５）ローノイズアンプ
以下では、２つのローノイズアンプ７１、７２を区別して説明する場合に、２つのローノイズアンプ７１、７２をそれぞれ、第１ローノイズアンプ７１、第２ローノイズアンプ７２と称することもある。
第１ローノイズアンプ７１は、入力端子７１１及び出力端子７１２を有する。第１ローノイズアンプ７１は、入力端子７１１に入力された受信信号を増幅して出力端子７１２から出力する。第１ローノイズアンプ７１は、第１フィルタ６１と第２フィルタ６２とに対応している。第１ローノイズアンプ７１の入力端子７１１は、整合回路８１と第２スイッチ１２とを介して第１フィルタ６１及び第２フィルタ６２に接続される。第１ローノイズアンプ７１の出力端子７１２は、第１信号出力端子１０１に接続されている。したがって、第１ローノイズアンプ７１は、第１信号出力端子１０１を介して信号処理回路２０１に接続される。第１信号出力端子１０１は、第１ローノイズアンプ７１からの高周波信号（受信信号）を外部回路（例えば、信号処理回路２０１）へ出力するための端子である。
第２ローノイズアンプ７２は、入力端子７２１及び出力端子７２２を有する。第２ローノイズアンプ７２は、入力端子７２１に入力された受信信号を増幅して出力端子７２２から出力する。第２ローノイズアンプ７２は、第３フィルタ６３と第４フィルタ６４と第５フィルタ６５とに対応している。第２ローノイズアンプ７２の入力端子７２１は、整合回路８２と第３スイッチ１３とを介して第３フィルタ６３、第４フィルタ６４及び第５フィルタ６５に接続される。第２ローノイズアンプ７２の出力端子７２２は、第２信号出力端子１０２に接続されている。したがって、第２ローノイズアンプ７２は、第２信号出力端子１０２を介して信号処理回路２０１に接続される。第２信号出力端子１０２は、第２ローノイズアンプ７２からの高周波信号（受信信号）を外部回路（例えば、信号処理回路２０１）へ出力するための端子である。
（１．１．６）整合回路
整合回路８１は、第１フィルタ６１及び第２フィルタ６２と第１ローノイズアンプ７１とのインピーダンス整合をとるためのインピーダンス整合回路である。整合回路８１は、例えば、２つのインダクタＬ１、Ｌ２（図１参照）を含む。インダクタＬ１は、第２スイッチ１２の共通端子１２０と第１ローノイズアンプ７１の入力端子７１１との間に接続されている。つまり、インダクタＬ１は、例えば、第２スイッチ１２の共通端子１２０と第１ローノイズアンプ７１の入力端子７１１との間で共通端子１２０及び入力端子７１１の両方に電気的に接続されている。インダクタＬ２は、例えば、第２スイッチ１２の共通端子１２０と第１ローノイズアンプ７１の入力端子７１１との間の信号経路とグランドとの間に接続されている。また、整合回路８２は、第３フィルタ６３、第４フィルタ６４及び第５フィルタ６５と第２ローノイズアンプ７２とのインピーダンス整合をとるためのインピーダンス整合回路である。整合回路８２は、例えば、２つのインダクタＬ３、Ｌ４（図１参照）を含む。インダクタＬ３は、例えば、第３スイッチ１３の共通端子１２０と第２ローノイズアンプ７２の入力端子７２１との間に接続されている。つまり、インダクタＬ２は、第３スイッチ１３の共通端子１３０と第２ローノイズアンプ７２の入力端子７２１との間で共通端子１３０及び入力端子７２１の両方に電気的に接続されている。インダクタＬ４は、例えば、第３スイッチ１３の共通端子１３０と第２ローノイズアンプ７２の入力端子７２１との間の信号経路とグランドとの間に接続されている。
（１．２）高周波モジュールの構造
高周波モジュール１００は、図１～６に示すように、実装基板９と、複数（例えば、１０個）の電子部品と、を備える。１０個の電子部品は、第１フィルタ６１（第２電子部品２）と、第２フィルタ６２（第４電子部品４）と、第３フィルタ６３と、第４フィルタ６４と、第５フィルタ６５と、インダクタＬ１（第１電子部品１）と、インダクタＬ２（第３電子部品３）と、インダクタＬ３と、インダクタＬ４と、第５電子部品５と、を含む。第５電子部品５は、第１スイッチ１１（図４参照）と、第２スイッチ１２（図４参照）と、第３スイッチ１３（図４参照）と、２つのローノイズアンプ７１、７２と、を含むＩＣチップである。また、高周波モジュール１００は、図３及び４に示すように、複数の外部接続端子１０と、第１樹脂層１５と、第２樹脂層１７と、金属電極層１６と、を備える。
（１．２．１）実装基板
実装基板９は、図３及び４に示すように、実装基板９の厚さ方向Ｄ１において互いに対向する第１主面９１及び第２主面９２を有する。実装基板９は、複数の誘電体層９４と、複数の導電層９５と、複数のビア導体９６と、を含む。実装基板９では、複数の誘電体層９４と複数の導電層９５とが実装基板９の厚さ方向Ｄ１において１層ずつ交互に積層されている。つまり、実装基板９は、複数の誘電体層９４及び複数の導電層９５を含む多層基板である。複数の導電層９５は、層ごとに定められた所定パターンに形成されている。複数の導電層９５の各々は、１つ又は複数の導体部を含む。実装基板９は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板９がＬＴＣＣ基板の場合、各誘電体層の材料は、例えば、アルミナとガラスとを含むセラミックである。また、各導電層９５の材料は、例えば、銅である。各導電層の材料は、銅に限らず、例えば、銀でもよい。実装基板９は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。
複数の導電層９５の１つでは、複数の導体部が、５つのグランド電極９５１～９５５（図６参照）を含む。図６に示すように、実装基板９の厚さ方向Ｄ１からの平面視で、５つのグランド電極９５１～９５５の各々は、メッシュ状である。より詳細には、実装基板９の厚さ方向Ｄ１からの平面視で、５つのグランド電極９５１～９５５の各々は、複数の開口を有する導体部により構成されている。５つのグランド電極９５１～９５５の各々において、複数の開口の形状は、互いに同じであってもよいし、互いに異なっていてもよい。実装基板９の厚さ方向Ｄ１からの平面視で、５つのグランド電極９５１～９５５の各々は、複数の開口を有する格子状である。格子状の形状は、四角格子状であるが、これに限らず、例えば、三角格子状、六角格子状であってもよい。なお、実装基板９の厚さ方向Ｄ１からの平面視で、５つのグランド電極９５１～９５５の各々は、格子状に限らず、複数の開口を有していればよい。
また、実装基板９は、グランド電極９５０（図３及び４参照）を有する。グランド電極９５０は、実装基板９の厚さ方向Ｄ１において５つのグランド電極９５１～９５５に重なり５つのグランド電極９５１～９５５よりも面積の大きなグランド電極である。グランド電極９５０及び５つのグランド電極９５１～９５５は、高周波モジュール１００の回路グランドである。グランド電極９５０は、実装基板９の厚さ方向Ｄ１において５つのグランド電極９５１～９５５と実装基板９の第２主面９２との間において５つのグランド電極９５１～９５５及び第２主面９２から離れている。実装基板９の厚さ方向Ｄ１からの平面視で、グランド電極９５０は、実装基板９の全ての導体部の中で最も面積の大きな導体部である。実装基板９の厚さ方向Ｄ１からの平面視で、グランド電極９５０の面積は、５つのグランド電極９５１～９５５それぞれの面積の合計面積よりも大きい。
複数のビア導体９６は、５つのグランド電極９５１～９５５とグランド電極９５０とを接続しているビア導体９６を含む。グランド電極９５１は、第１フィルタ６１の４つのグランド端子６１３に４つのビア導体９６によって接続されている。グランド電極９５２は、第２フィルタ６２の４つのグランド端子６２３に４つのビア導体９６によって接続されている。グランド電極９５３は、第３フィルタ６３の２つのグランド端子６３３に２つのビア導体９６によって接続されている。グランド電極９５４は、第４フィルタ６４の４つのグランド端子６４３に４つのビア導体９６によって接続されている。グランド電極９５５は、第５フィルタ６５の４つのグランド端子６５３に４つのビア導体９６によって接続されている。
また、グランド電極９５０及び５つのグランド電極９５１～９５５は、金属電極層１６と電気的に接続されている。
実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の外縁は、四角形状である。実装基板９は、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１に重なる第１領域９０１と、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２に重なる第２領域９０２と、を有する。実装基板９では、第１領域９０１の厚さＴ１が、第２領域９０２の厚さＴ２よりも薄い。実装基板９では、複数の導電層９５に関して、第１領域９０１の導電層９５の数が、第２領域９０２の導電層９５の数よりも少ない。実装基板９では、複数の誘電体層９４に関して、第１領域９０１の誘電体層９４の数が、第２領域９０２の誘電体層９４の数と同じである。実装基板９は、第１領域９０１を含み相対的に厚さの薄い第１部分９１１と、第２領域９０２を含み相対的に厚さの厚い第２部分９１２と、を有している。このように、実装基板９では、第１領域９０１の導電層９５の数が第２領域９０２の導電層９５の数よりも少ないので、第１領域９０１での第１主面９１のコプラナリティが第２領域９０２での第１主面９１のコプラナリティよりも小さくなりやすい。これにより、高周波モジュール１００では、実装基板９の第１領域９０１で第１主面９１に実装される電子部品の実装性や実装基板９と接合部との接続信頼性を向上することが可能となる。
実装基板９の第１主面９１及び第２主面９２は、実装基板９の厚さ方向Ｄ１において離れており、実装基板９の厚さ方向Ｄ１に交差する。実装基板９における第１主面９１は、実装基板９の厚さ方向Ｄ１に直交している面と、厚さ方向Ｄ１に直交しない面と、を含んでいる。また、実装基板９における第２主面９２は、例えば、実装基板９の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体部の側面等を含んでいてもよい。説明の便宜上、実装基板９の厚さ方向Ｄ１に直交し第２主面９２の少なくとも一部を含む平面を基準面ＲＰ１（図３参照）と規定する。実装基板９では、第１領域９０１での基準面ＲＰ１と第１主面９１との距離が第１領域９０１の厚さＴ１に相当し、第２領域９０２での基準面ＲＰ１と第２主面９２との距離が第２領域９０２の厚さＴ２に相当する。したがって、実装基板９では、第１領域９０１での基準面ＲＰ１と第１主面９１との距離が、第２領域９０２での基準面ＲＰ１と第１主面９１との距離よりも短い。また、実装基板９の第１領域９０１と第２領域９０２との間には、実装基板９の第１主面９１において基準面ＲＰ１との距離が連続的に変化するスロープ状の部分がある。また、実装基板９では、第２主面９２のコプラナリティが第１主面９１のコプラナリティよりも小さい。
高周波モジュール１００では、１０個の電子部品のうち９個の電子部品が実装基板９の第１主面９１に実装され、１個の電子部品が実装基板９の第２主面９２に実装されている。「電子部品が実装基板９の第１主面９１に実装されている」とは、電子部品が実装基板９の第１主面９１に配置されていること（機械的に接続されていること）と、電子部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。「電子部品が実装基板９の第２主面９２に実装されている」とは、電子部品が実装基板９の第２主面９２に配置されていること（機械的に接続されていること）と、電子部品が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。
（１．２．２）フィルタ
５つのフィルタ６１～６５の各々は、例えば、複数の弾性波共振子をラダー型に接続したラダー型弾性波フィルタであり、複数の弾性波共振子として、複数（例えば、５つ）の直列腕共振子と、複数（例えば、４つ）の並列腕共振子と、を有する。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。
実装基板９の厚さ方向Ｄ１からの平面視で、５つのフィルタ６１～６５の各々の外縁は、四角形状である。５つのフィルタ６１～６５の各々は、圧電性基板と、圧電性基板上に形成されている複数のＩＤＴ（Interdigital Transducer）電極と、を有する。また、複数のフィルタ６１～６５の各々は、パッケージ構造の構成要素として、スペーサ層と、カバー部材と、複数の外部端子と、を更に有する。スペーサ層は、圧電性基板上に形成されている。スペーサ層は、圧電性基板の外縁に沿った矩形枠状であり、複数のＩＤＴ電極を囲んでいる。スペーサ層は、電気絶縁性を有する。スペーサ層の材料は、エポキシ樹脂、ポリイミド等である。カバー部材は、平板状である。カバー部材は、圧電性基板の厚さ方向において圧電性基板に対向するようにスペーサ層上に配置されている。カバー部材は、圧電性基板の厚さ方向において複数のＩＤＴ電極と重なり、かつ、圧電性基板の厚さ方向において複数のＩＤＴ電極から離れている。カバー部材は、電気絶縁性を有する。カバー部材の材料は、エポキシ樹脂、ポリイミド等である。複数の外部端子は、カバー部材から露出している。複数の外部端子の各々は、導電性バンプを含む。導電性バンプの材料は、例えば、はんだ、金又は銅である。第１フィルタ６１の複数（例えば、６つ）の外部端子６１０（図１参照）は、入力端子６１１と、出力端子６１２と、４つのグランド端子６１３と、を含む（図５参照）。高周波モジュール１００では、第１フィルタ６１の複数のグランド端子６１３が第２電子部品２の複数のグランド端子２５を構成している。第２フィルタ６２の複数（例えば、６つ）の外部端子６２０（図１参照）は、入力端子６２１と、出力端子６２２と、４つのグランド端子６２３と、を含む（図５参照）。第３フィルタ６３の複数（例えば、６つ）の外部端子６３０は、入力端子６３１と、出力端子６３２と、２つのグランド端子６３３と、を含む（図５参照）。第４フィルタ６４の複数（例えば、６つ）の外部端子６４０（図１参照）は、入力端子６４１と、出力端子６４２と、４つのグランド端子６４３と、を含む（図５参照）。第５フィルタ６５の複数（例えば、６つ）の外部端子６５０（図１参照）は、入力端子６５１と、出力端子６５２と、４つのグランド端子６５３と、を含む。５つのフィルタ６１～６５の各々は、パッケージ構造を有している構成に限らず、例えば、チップ（ダイともいう）であってもよい。
圧電性基板は、圧電基板であり、例えば、リチウムタンタレート基板又はリチウムニオベイト基板である。圧電性基板は、圧電基板に限らず、例えば、基板と、基板上に形成されている低音速膜と、低音速膜上に形成されている圧電体層と、を含んでいてもよい。基板の材料は、例えば、シリコンである。圧電体層の材料は、例えば、リチウムニオベイト又はリチウムタンタレートである。低音速膜は、圧電体層を伝搬するバルク波の音速よりも、低音速膜を伝搬するバルク波の音速が低速となる膜である。低音速膜の材料は、例えば、酸化ケイ素であるが、酸化ケイ素に限定されず、酸化タンタル及び酸化ケイ素にフッ素、炭素またはホウ素を加えた化合物からなる群から選択される少なくとも１種の材料からなってもよい。基板では、圧電体層を伝搬する弾性波の音速よりも、基板を伝搬するバルク波の音速が高速である。ここにおいて、基板を伝搬するバルク波は、基板を伝搬する複数のバルク波のうち最も低音速なバルク波である。
圧電性基板は、基板と低音速膜との間に設けられている高音速膜を更に有していてもよい。高音速膜は、圧電体層を伝搬する弾性波の音速よりも、高音速膜を伝搬するバルク波の音速が高速となる膜である。高音速膜の材料は、例えば、窒化ケイ素であるが、窒化ケイ素に限定されず、ダイヤモンドライクカーボン、窒化アルミニウム、炭化ケイ素、窒化ケイ素、酸窒化ケイ素、シリコン、サファイア、タンタル酸リチウム、ニオブ酸リチウム、水晶、ジルコニア、コージライト、ムライト、ステアタイト、フォルステライト、マグネシア及びダイヤモンドからなる群から選択される少なくとも１種の材料からなってもよい。
５つのフィルタ６１～６５の各々は、例えば、低音速膜と圧電体層との間に介在する密着層を含んでいてもよい。密着層は、例えば、樹脂（エポキシ樹脂、ポリイミド樹脂）からなる。また、複数のフィルタ６１～６５の各々は、低音速膜と圧電体層との間、圧電体層上、又は低音速膜下のいずれかに誘電体膜を備えていてもよい。
（１．２．３）インダクタ
図１に示す４つのインダクタＬ１～Ｌ４の各々は、例えば、チップインダクタである。したがって、４つのインダクタＬ１～Ｌ４の各々は、ＳＭＤ（Surface Mount Device）である。４つのインダクタＬ１～Ｌ４の各々は、直方体状である。実装基板９の厚さ方向Ｄ１からの平面視で、４つのインダクタＬ１～Ｌ４の各々の外縁は、四角形状である。
インダクタＬ１は、２つの外部端子１４１を有する。インダクタＬ１は、２つの外部端子１４１が２つの外部端子１４１に一対一に対応する２つの接合部１８１（図３及び４参照）により実装基板９の第１主面９１に接合されることで、実装基板９の第１主面９１に実装されている。各接合部１８１の材料は、例えば、はんだである。
インダクタＬ２は、２つの外部端子１４２を有する。インダクタＬ２は、２つの外部端子１４２が２つの外部端子１４２に一対一に対応する２つの接合部１８２（図３及び４参照）により実装基板９の第１主面９１に接合されることで、実装基板９の第１主面９１に実装されている。各接合部１８２の材料は、例えば、はんだである。
インダクタＬ３は、２つの外部端子１４３を有する。インダクタＬ３は、２つの外部端子１４３が２つの外部端子１４３に一対一に対応する２つの接合部（図示せず）により実装基板９の第１主面９１に接合されることで、実装基板９の第１主面９１に実装されている。各接合部の材料は、例えば、はんだである。
インダクタＬ４は、２つの外部端子１４４を有する。インダクタＬ４は、２つの外部端子１４４が２つの外部端子１４４に一対一に対応する２つの接合部（図示せず）により実装基板９の第１主面９１に接合されることで、実装基板９の第１主面９１に実装されている。各接合部の材料は、例えば、はんだである。
（１．２．４）第５電子部品
第５電子部品５は、第１スイッチ１１（図７参照）と、第２スイッチ１２（図７参照）と、第３スイッチ１３（図７参照）と、２つのローノイズアンプ７１、７２と、を含むＩＣチップである。第５電子部品５は、Ｓｉ系ＩＣチップである。実装基板９の厚さ方向Ｄ１からの平面視で、第５電子部品５の外縁は、四角形状である。
第５電子部品５は、実装基板９の第２主面９２にフリップチップ実装されている。高周波モジュール１００では、第５電子部品５が複数の導電性バンプ５５（図２及び４参照）により実装基板９に接続されている。導電性バンプ５５の材料は、例えば、はんだ、金又は銅である。導電性バンプ５５は、第５電子部品５の構成要素ではないが、第５電子部品５の構成要素であってもよい。
（１．２．５）外部接続端子
図２～４に示すように、複数の外部接続端子１０は、実装基板９の第２主面９２に配置されている。「外部接続端子１０が実装基板９の第２主面９２に配置されている」とは、外部接続端子１０が実装基板９の第２主面９２に機械的に接続されていることと、外部接続端子１０が実装基板９（の適宜の導体部）と電気的に接続されていることと、を含む。複数の外部接続端子１０の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子１０の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子１０は、実装基板９の導体部に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。実装基板９の厚さ方向Ｄ１からの平面視で、複数の外部接続端子１０の各々は、円形状である。
複数の外部接続端子１０は、アンテナ端子１０３（図７参照）と、第１信号出力端子１０１（図７参照）と、第２信号出力端子１０２（図７参照）と、複数の外部グランド端子１０５と、を含んでいる。複数の外部グランド端子１０５は、実装基板９のグランド電極９５０（図３参照）及び５つのグランド電極９５１～９５５（図６参照）と電気的に接続されている。
（１．２．６）第１樹脂層
図３及び４に示すように、第１樹脂層１５は、実装基板９の第１主面９１に配置されている。第１樹脂層１５は、実装基板９の第１主面９１に実装されている９個の電子部品を覆っている。９個の電子部品は、第１フィルタ６１（第２電子部品２）と、第２フィルタ６２（第４電子部品４）と、第３フィルタ６３と、第４フィルタ６４と、第５フィルタ６５と、インダクタＬ１（第１電子部品１）と、インダクタＬ２（第３電子部品３）と、インダクタＬ３と、インダクタＬ４と、を含む。第１樹脂層１５は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１５は、樹脂の他にフィラーを含んでいてもよい。
（１．２．７）第２樹脂層
図３及び４に示すように、第２樹脂層１７は、実装基板９の第２主面９２に実装されている第５電子部品５の外周面と、複数の外部接続端子１０それぞれの外周面と、を覆っている。第５電子部品５の外周面は、第５電子部品５の４つの側面を含む。第２樹脂層１７は、第５電子部品５における実装基板９側とは反対側の主面５１を覆っていない。第２樹脂層１７における実装基板９側とは反対側の主面１７１は、第５電子部品５の主面５１と略面一である。第２樹脂層１７は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１７は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１７の材料は、第１樹脂層１５の材料と同じ材料であってもよいし、異なる材料であってもよい。
（１．２．８）金属電極層
図３及び４に示すように、金属電極層１６は、第１樹脂層１５を覆っている。金属電極層１６は、実装基板９のグランド電極９５０を介して外部グランド端子１０５に接続されている。金属電極層１６は、導電性を有する。高周波モジュール１００では、金属電極層１６は、高周波モジュール１００の内外の電磁シールドを目的として設けられているシールド層である。金属電極層１６は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。金属電極層１６は、複数の金属層を積層した多層構造を有する場合、例えば、第１樹脂層１５上の第１ステンレス鋼層と、第１ステンレス鋼層上のＣｕ層と、Ｃｕ層上の第２ステンレス鋼層と、を含む。第１ステンレス鋼層及び第２ステンレス鋼層の各々の材料は、ＦｅとＮｉとＣｒとを含む合金である。また、金属電極層１６は、１つの金属層の場合、例えば、Ｃｕ層である。金属電極層１６は、実装基板９のグランド電極９５０の外周面の少なくとも一部と接触している。これにより、高周波モジュール１００は、金属電極層１６の電位を実装基板９のグランド電極９５０及び５つのグランド電極９５１～９５５の電位と略同じ電位にすることが可能となる。
（１．３）高周波モジュールのレイアウト
高周波モジュール１００では、図１に示すように、実装基板９の第１主面９１に配置されている９個の電子部品のうち相対的に高さの高い４個の電子部品が、実装基板９の厚さ方向Ｄ１からの平面視で実装基板９の第１領域９０１に重なる。また、高周波モジュール１００では、図１に示すように、実装基板９の第１主面９１に配置されている９個の電子部品のうち相対的に高さの低い５個の電子部品が、実装基板９の厚さ方向Ｄ１からの平面視で実装基板９の第２領域９０２に重なる。９個の電子部品のうち相対的に高さの高い４個の電子部品は、インダクタＬ１（第１電子部品１）と、インダクタＬ２（第３電子部品３）、インダクタＬ３と、インダクタＬ４と、を含む。相対的に高さの高い４個の電子部品は、第１電子部品１と同じ高さの電子部品を含んでいてもよいし、第１電子部品１とは高さの異なる電子部品を含んでいてもよい。９個の電子部品のうち相対的に高さの低い５つの電子部品は、第１フィルタ６１（第２電子部品２）、第２フィルタ６２（第４電子部品４）と、第３フィルタ６３と、第４フィルタ６４と、第５フィルタ６５と、を含む。相対的に高さの低い５つの電子部品は、第２電子部品２と同じ高さの電子部品を含んでいてもよいし、第２電子部品２とは高さの異なる電子部品を含んでいてもよい。実装基板９の厚さ方向Ｄ１からの平面視で、第１領域９０１は、例えば、図１に一点鎖線で示すように、９個の電子部品のうち相対的に高さの高い４個の電子部品を包含する仮想の多角形領域である。第１領域９０１の外縁を示す線（一点鎖線）は、４個の電子部品それぞれの外縁の一部に沿った線分と、任意の隣り合う２つの電子部品同士を最短距離で結ぶ線分と、を含む。実装基板９の厚さ方向Ｄ１からの平面視で、第２領域９０２は、例えば、図１に一点鎖線で示すように、９個の電子部品のうち相対的に高さの低い５個の電子部品を包含する仮想の多角形領域である。第２領域９０２の外縁を示す線（一点鎖線）は、５個の電子部品それぞれの外縁の一部に沿った線分と、任意の隣り合う２つの電子部品同士を最短距離で結ぶ線分と、を含む。なお、図１では、図面を見やすくするために、電子部品の外縁の一部に沿った線分を電子部品の外縁から離して描いてある。
高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第１電子部品１と第３電子部品３とが隣接し、第２電子部品２と第４電子部品４とが隣接している。「第１電子部品１と第３電子部品３とが隣接している」とは、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１と第３電子部品３との間に実装基板９の第１主面９１に配置されている他の電子部品がなく、第１電子部品１と第３電子部品３とが隣り合っていることを意味する。「第２電子部品２と第４電子部品４とが隣接している」とは、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２と第４電子部品４との間に実装基板９の第１主面９１に配置されている他の電子部品がなく、第２電子部品２と第４電子部品４とが隣り合っていることを意味する。実装基板９の第１領域９０１は、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１と第３電子部品３とに重なる。実装基板９の第２領域９０２は、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２と第４電子部品４とに重なる。高周波モジュール１００では、第１電子部品１は、インダクタＬ１である場合に限らず、相対的に高さの高い４個の電子部品のうち任意の１つの電子部品であればよい。また、高周波モジュール１００では、第３電子部品３は、インダクタＬ２であるに限らず、相対的に高さの高い４個の電子部品のうち、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１に隣接する電子部品であればよい。また、高周波モジュール１００では、第２電子部品２は、第１フィルタ６１であるに限らず、相対的に高さの低い５個の電子部品のうち任意の１つの電子部品であればよい。また、高周波モジュール１００は、第４電子部品４は、第２フィルタ６２に限らず、相対的に高さの低い５個の電子部品のうち、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２に隣接する電子部品であればよい。高周波モジュール１００では、実装基板９の第１主面９１に配置される９個の電子部品のうち相対的に高さの低い複数の電子部品のうち一部の電子部品が、実装基板９の厚さ方向Ｄ１からの平面視で第１部分９１１に重なるように配置されていてもよい。
実装基板９では、複数のビア導体９６に関して、実装基板９の厚さ方向Ｄ１からの平面視で第１領域９０１のビア導体９６の数が、厚さ方向Ｄ１からの平面視で第２領域９０２のビア導体９６の数よりも少ない。実装基板９の厚さ方向Ｄ１からの平面視で、複数のビア導体９６の各々は、例えば、円形状である。
また、高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ６１は、グランド電極９５１に重なる。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第１フィルタ６１の一部がグランド電極９５１の全部に重なっているが、これに限らず、第１フィルタ６１の一部がグランド電極９５１の一部に重なっていてもよい。また、高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第２フィルタ６２は、グランド電極９５２に重なる。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第２フィルタ６２の一部がグランド電極９５２の全部に重なっているが、これに限らず、第２フィルタ６２の一部がグランド電極９５２の一部に重なっていてもよい。また、高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第３フィルタ６３は、グランド電極９５３に重なる。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第３フィルタ６３の一部がグランド電極９５３の全部に重なっているが、これに限らず、第３フィルタ６３の一部がグランド電極９５３の一部に重なっていてもよい。また、高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第４フィルタ６４は、グランド電極９５４に重なる。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第４フィルタ６４の一部がグランド電極９５４の全部に重なっているが、これに限らず、第４フィルタ６４の一部がグランド電極９５４の一部に重なっていてもよい。また、高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第５フィルタ６５は、グランド電極９５５に重なる。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第５フィルタ６５の一部がグランド電極９５５の全部に重なっているが、これに限らず、第５フィルタ６５の一部がグランド電極９５５の一部に重なっていてもよい。
また、高周波モジュール１００では、実装基板９の第２主面９２に配置されている第５電子部品５が、実装基板９の厚さ方向Ｄ１からの平面視で実装基板９の第１領域９０１の一部と第２領域９０２の一部とに重なる。第５電子部品５は、実装基板９の厚さ方向Ｄ１からの平面視で、実装基板９の第１主面９１に配置されている９個の電子部品それぞれの少なくとも一部と重なる。
また、高周波モジュール１００では、複数の外部接続端子１０が、実装基板９の第２主面９２において実装基板９の外縁に沿った方向において並んでいる。実装基板９の厚さ方向Ｄ１からの平面視で、複数の外部接続端子１０は、第５電子部品５と実装基板９の外縁との間において第５電子部品５を囲むように位置している。
（２）効果
実施形態１に係る高周波モジュール１００は、実装基板９と、第１電子部品と、第２電子部品２と、を備える。実装基板９は、互いに対向する第１主面９１及び第２主面９２を有する。第１電子部品１は、実装基板９の第１主面９１に配置されている。第２電子部品２は、実装基板９の第１主面９１に配置されている。第２電子部品２は、第１電子部品１よりも高さが低い電子部品である。実装基板９は、複数の誘電体層９４と、複数の導電層９５と、複数のビア導体９６と、を含む。実装基板９では、複数の誘電体層９４と複数の導電層９５とが実装基板９の厚さ方向Ｄ１において積層されている。実装基板９は、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１に重な第１主面９１から第２主面９２に至る第１領域９０１と、実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２に重なり第１主面９１から第２主面９２に至る第２領域９０２と、を有する。実装基板９では、複数の導電層９５に関して、第１領域９０１の導電層９５の数が、第２領域９０２の導電層９５の数よりも少ない。実装基板９では、第１領域９０１の厚さＴ１が、第２領域９０２の厚さＴ２よりも薄い。
高周波モジュール１００は、低背化を図ることが可能となる。より詳細には、高周波モジュール１００は、第１電子部品１の高さＨ１が第２電子部品２の高さＨ２よりも高く、実装基板９において実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１に重なる第１領域９０１の厚さＴ１が、実装基板９において実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２に重なる第２領域９０２の厚さＴ２よりも薄いので、高周波モジュール１００の低背化を図ることが可能となる。
高周波モジュール１００は、実装基板９の第１領域９０１の導電層９５の数が実装基板９の第２領域９０２の導電層９５の数よりも少ないので、第１領域９０１の誘電体層９４の数と第２領域９０２の誘電体層９４の数とを同じとしても、第１領域９０１の厚さＴ１を第２領域９０２の厚さＴ２よりも薄くすることができる。これにより、高周波モジュール１００は、実装基板９の製造時に複数の誘電体層９４の元になる複数の誘電体シート（例えば、セラミックグリーンシート又は樹脂シート）のうち１以上の誘電体シートに第１領域９０１を第２領域９０２よりも薄くするための貫通孔を形成することなく、実装基板９の第１領域９０１の厚さＴ１を第２領域９０２の厚さＴ２よりも薄くすることができる。また、高周波モジュール１００は、第１領域９０１の導電層９５の数が第２領域９０２の導電層９５の数よりも少ないことにより、第１領域９０１の導電層９５に起因した寄生容量を低減することが可能となる。例えば、高周波モジュール１００では、実装基板９内で実装基板９の厚さ方向Ｄ１において重なる２つの導電層９５間や、実装基板９に実装されている第１電子部品１と導電層９５との間の寄生容量を低減することが可能となる。
また、高周波モジュール１００は、実装基板９の第１主面９１に配置されている第３電子部品３及び第４電子部品４を更に備える。高周波モジュール１００では、第３電子部品３の高さＨ３が第２電子部品２の高さＨ２よりも高く、第４電子部品４の高さＨ４が第１電子部品１の高さＨ１及び第３電子部品３の高さＨ３よりも低い。高周波モジュール１００では、実装基板９の厚さ方向Ｄ１からの平面視で、第１電子部品１と第３電子部品３とが隣接し、第２電子部品２と第４電子部品４とが隣接している。高周波モジュール１００では、実装基板９の第１領域９０１が、実装基板９の厚さ方向Ｄ１からの平面視で第１電子部品１と第３電子部品３とに重なり、第２領域９０２が実装基板９の厚さ方向Ｄ１からの平面視で第２電子部品２と第４電子部品４とに重なる。よって、高周波モジュール１００は、第２電子部品２よりも高さの高い第３電子部品３を更に備えている場合に、実装基板９の第１領域９０１を作りやすい。
高周波モジュール１００の実装基板９では、複数のビア導体９６に関して、実装基板９の厚さ方向Ｄ１からの平面視で第１領域９０１のビア導体９６の数が、実装基板９の厚さ方向Ｄ１からの平面視で第２領域９０２のビア導体９６の数よりも少ない。これにより、高周波モジュール１００は、第１領域９０１の厚さＴ１を第２領域９０２の厚さＴ２よりも薄くしやすい。より詳細には、高周波モジュール１００では、実装基板９の製造時に例えばセラミックグリーンシートを重ねてプレスした積層体を焼成する工程を行ったときにビア導体９６の隆起が発生しても、第１領域９０１のほうが第２領域９０２と比べて各ビア導体９６の隆起による領域全域の厚さ増加を抑制できるので、第１領域９０１の厚さＴ１を第２領域９０２の厚さＴ２よりも薄くしやすい。
また、高周波モジュール１００では、複数の導電層９５の少なくとも１つは、実装基板９の第２領域９０２にあるグランド電極９５１を含む。グランド電極９５１は、実装基板９の厚さ方向Ｄ１からの平面視でメッシュ状である。これにより、高周波モジュール１００では、実装基板９の複数の誘電体層９４の元になる複数の誘電体シートを積層・圧着して実装基板９を製造する時にメッシュ状のグランド電極９５１の複数の開口に誘電体層９４の材料の一部が入り込むので、実装基板９の第２領域９０２の厚さＴ２を、より薄くすることが可能となる。これにより、高周波モジュール１００は、更なる低背化を図ることが可能となる。
また、高周波モジュール１００では、第２電子部品２が、グランド電極９５１に接続されている複数のグランド端子２５を有する。これにより、高周波モジュール１００は、第２電子部品２の特性変動を抑制することが可能となる。より詳細には、高周波モジュール１００は、第２電子部品２の複数のグランド端子２５に接続されてグランド電位が与えられる導体部分の寄生インダクタンスを低減でき、グランド電位が与えられる導体部分の電位の変動を抑制することが可能となる。これにより、高周波モジュール１００は、第２電子部品２の特性低下を抑制することが可能となる。より詳細には、高周波モジュール１００は、第２電子部品２を構成しているフィルタ６１の通過帯域のロスを低減できるとともに、減衰特性の低下を抑制することが可能となる。
また、高周波モジュール１００は、実装基板９の厚さ方向Ｄ１においてグランド電極９５１に重なりグランド電極９５１よりも面積の大きなグランド電極９５０を有する。グランド電極９５０は、実装基板９の厚さ方向Ｄ１においてグランド電極９５１と実装基板９の第２主面９２との間においてグランド電極９５１及び第２主面９２から離れて位置している。これにより、高周波モジュール１００は、グランド電位を与えられる導体部分の寄生インダクタンスを低減でき、グランド電位を与えられる導体部分の電位の変動を抑制することが可能となり、第２電子部品２（第１フィルタ６１）の特性低下を抑制することが可能となる。また、高周波モジュール１００は、グランド電極９５１と第２電子部品２との間に発生する寄生容量、グランド電極９５１とグランド電極９５０との間に発生する寄生容量を低減することが可能となる。
（３）通信装置
実施形態１に係る通信装置２００は、信号処理回路２０１と、高周波モジュール１００と、を備える。信号処理回路２０１は、高周波モジュール１００に接続されている。
通信装置２００は、アンテナ２１０を更に備える。通信装置２００は、高周波モジュール１００が実装された回路基板を更に備える。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有する。
信号処理回路２０１は、例えば、ＲＦ信号処理回路２０２と、ベースバンド信号処理回路２０３と、を含む。ＲＦ信号処理回路２０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路２０２は、例えば、ベースバンド信号処理回路２０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路２０２は、例えば、高周波モジュール１００から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路２０３へ出力する。ベースバンド信号処理回路２０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路２０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路２０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路２０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通信装置２００のユーザの通話のために使用される。高周波モジュール１００は、アンテナ２１０と信号処理回路２０１のＲＦ信号処理回路２０２との間で高周波信号（受信信号、送信信号）を伝達する。
実施形態１に係る通信装置２００は、高周波モジュール１００と、信号処理回路２０１と、を備えるので、低背化を図ることが可能となる。
（実施形態２）
実施形態２に係る高周波モジュール１００ａについて、図８を参照して説明する。実施形態２に係る高周波モジュール１００ａに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態２に係る高周波モジュール１００ａは、複数の外部接続端子１０がボールバンプである点で、実施形態１に係る高周波モジュール１００と相違する。また、実施形態２に係る高周波モジュール１００ａは、実施形態１に係る高周波モジュール１００の第２樹脂層１７を備えていない点で、実施形態１に係る高周波モジュール１００と相違する。実施形態２に係る高周波モジュール１００ａは、実装基板９の第２主面９２に実装されている第５電子部品５と実装基板９の第２主面９２との間の隙間に設けられたアンダーフィル部を備えていてもよい。
複数の外部接続端子１０の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。
複数の外部接続端子１０は、ボールバンプにより構成された外部接続端子１０と、柱状電極により構成された外部接続端子１０と、が混在してもよい。
実施形態２に係る高周波モジュール１００ａは、実施形態１に係る高周波モジュール１００と同様、実装基板９の第１領域９０１の厚さＴ１が実装基板９の第２領域９０２の厚さＴ２よりも薄いので、低背化を図ることが可能となる。
（実施形態３）
実施形態３に係る高周波モジュール１００ｂについて、図９を参照して説明する。実施形態３に係る高周波モジュール１００ｂに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。
実施形態３に係る高周波モジュール１００ｂは、第５電子部品５が実装基板９の厚さ方向Ｄ１に沿った複数の貫通電極５１０を有している点で、実施形態１に係る高周波モジュール１００と相違する。また、高周波モジュール１００ｂは、複数の外部接続端子１０のうち一部の外部接続端子１０が第５電子部品５における実装基板９側とは反対側の主面５１に配置され実装基板９の厚さ方向Ｄ１において重なる貫通電極５１０に接続されている点で、高周波モジュール１００と相違する。
第５電子部品５は、Ｓｉ系ＩＣチップである。貫通電極５１０は、例えば、ＴＳＶ（through silicon via）である。複数の外部接続端子１０は、実装基板９の第２主面９２に配置されている外部接続端子１０と、貫通電極５１０に接続されている外部接続端子１０と、を含む。
また、実施形態３に係る高周波モジュール１００ｂでは、第２樹脂層１７は、第５電子部品５における実装基板９側とは反対側の主面５１も覆っている。
実施形態３に係る高周波モジュール１００ｂは、実施形態１に係る高周波モジュール１００と同様、実装基板９の第１領域９０１の厚さＴ１が実装基板９の第２領域９０２の厚さＴ２よりも薄いので、低背化を図ることが可能となる。
（変形例）
上記の実施形態１～３は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１～３は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。
例えば、高周波モジュール１００の一変形例では、複数のインダクタＬ１～Ｌ４のうち実装基板９の第１主面９１においてフィルタ６１に隣接しているインダクタＬ１と、フィルタ６１とに関して、インダクタＬ１をフィルタ６１の入力端子６１１側の整合回路の回路素子として備える回路構成を有していてもよい。そのような回路構成を有する上記一変形例において、インダクタＬ１及びフィルタ６１を、インダクタＬ１で発生する磁界の向きと、フィルタ６１における複数のＩＤＴ電極の各々の長手方向とが直交するように実装基板９に配置することで、フィルタ６１の入力端子６１１側の信号経路と、インダクタＬ１との電磁界的な結合を抑制することができる。これにより、上記一変形例では、フィルタ６１の入力端子６１１側から出力端子６１２側への、フィルタ６１の通過帯域外の信号の漏洩を低減でき、フィルタ６１の減衰特性を改善することが可能となる。ＩＤＴ電極の長手方向とは、ＩＤＴ電極の有する複数の電極指が並んでいる方向である。
例えば、複数のフィルタ６１～６５の各々は、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。
また、複数のフィルタ６１～６５の各々を構成する弾性波フィルタは、表面弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、バルク弾性波、弾性境界波又は板波を利用する弾性波フィルタであってもよい。
高周波モジュール１００、１００ａ、１００ｂは、実装基板９の第２主面９２に配置されている第５電子部品５を含んでいるが、これに限らない。例えば、高周波モジュール１００、１００ａ、１００ｂは、第５電子部品５が実装基板９の第１主面９１に配置され、実装基板９の第２主面９２に電子部品が配置されていない構成であってもよい。
高周波モジュール１００、１００ａ、１００ｂは、実装基板９の第２主面９２に配置されている第５電子部品５が、実装基板９の厚さ方向Ｄ１からの平面視で実装基板９の第１領域９０１の一部と第２領域９０２の一部とに重なっているが、これに限らない。例えば、第５電子部品５は、実装基板９の厚さ方向Ｄ１からの平面視で第５電子部品５の全部が実装基板９の第１領域９０１の一部又は全部に重なり第２領域９０２に重ならない電子部品であってもよい。また、第５電子部品５は、第５電子部品５の全部が実装基板９の第２領域９０２の一部又は全部に重なり第１領域９０１に重ならない電子部品であってもよい。
また、高周波モジュール１００、１００ａ、１００ｂでは、複数の電子部品は、少なくとも、第１電子部品１と第２電子部品２とを含んでいればよい。
実施形態１に係る通信装置２００は、高周波モジュール１００の代わりに、高周波モジュール１００ａ又は高周波モジュール１００ｂを備えてもよい。
また、高周波モジュール１００、１００ａ、１００ｂは、受信フィルタ（フィルタ６１～６５）とローノイズアンプ７１、７２とを備える受信モジュールに限らず、例えば、送信フィルタとパワーアンプとを備える送信モジュールであってもよいし、送信フィルタとパワーアンプと受信フィルタとローノイズアンプとを備える送受信モジュールであってもよい。また、第１電子部品１、第２電子部品２、第３電子部品３、第４電子部品４及び第５電子部品５は、例示した電子部品に限らない。例えば、第１電子部品１、第２電子部品２、第３電子部品３及び第４電子部品４に関しては、第１電子部品１の高さＨ１と第２電子部品２の高さＨ２と第３電子部品３の高さＨ３と第４電子部品４の高さＨ４との大小関係がＨ１＞Ｈ２、かつ、Ｈ３＞Ｈ２、かつ、Ｈ４＜Ｈ１、かつ、Ｈ４＜Ｈ３の条件を満たしていれば、電子部品の種類は特に限定されない。例えば、第１電子部品１は、チップインダクタに限らず、例えば、弾性波フィルタ、チップキャパシタ、ローノイズアンプ、ＩＣチップ又はパワーアンプであってもよい。また、第２電子部品２は、弾性波フィルタに限らず、例えば、チップインダクタに限らず、チップキャパシタ、ローノイズアンプ、ＩＣチップ又はパワーアンプであってもよい。なお、チップインダクタに関しては、高さが高いほうが、Ｑ値が高い傾向にある。
（態様）
本明細書には、以下の態様が開示されている。
第１の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、実装基板（９）と、第１電子部品（１）と、第２電子部品（２）と、を備える。実装基板（９）は、互いに対向する第１主面（９１）及び第２主面（９２）を有する。第１電子部品（１）は、実装基板（９）の第１主面（９１）に配置されている。第２電子部品（２）は、実装基板（９）の第１主面（９１）に配置されている。第２電子部品（２）は、第１電子部品（１）よりも高さが低い電子部品である。実装基板（９）は、複数の誘電体層（９４）と、複数の導電層（９５）と、複数のビア導体（９６）と、を含む。実装基板（９）では、複数の誘電体層（９４）と複数の導電層（９５）とが実装基板（９）の厚さ方向（Ｄ１）において積層されている。実装基板（９）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１電子部品（１）に重なり第１主面（９１）から第２主面（９２）に至る第１領域（９０１）と、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１電子部品（１）に重なり第１主面（９１）から第２主面（９２）に至る第２領域（９０２）と、を有する。実装基板（９）では、複数の導電層（９５）に関して、第１領域（９０１）の導電層（９５）の数が、第２領域（９０２）の導電層（９５）の数よりも少ない。実装基板（９）では、第１領域（９０１）の厚さ（Ｔ１）が、第２領域（９０２）の厚さ（Ｔ２）よりも薄い。
第１の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、低背化を図ることが可能となる。
第２の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１の態様において、第３電子部品（３）と、第４電子部品（４）と、を更に備える。第３電子部品（３）は、実装基板（９）の第１主面（９１）に配置されている。第３電子部品（３）は、第２電子部品（２）よりも高さの高い電子部品である。第４電子部品（４）は、実装基板（９）の第１主面（９１）に配置されている。第４電子部品（４）は、第１電子部品（１）及び第３電子部品（３）のいずれよりも高さの低い電子部品である。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、第１電子部品（１）と第３電子部品（３）とが隣接し、第２電子部品（２）と第４電子部品（４）とが隣接している。第１領域（９０１）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１電子部品（１）と第３電子部品（３）とに重なる。第２領域（９０２）は、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第２電子部品（２）と第４電子部品（４）とに重なる。
第２の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第２電子部品（２）よりも高さの高い第３電子部品（３）を更に備えている場合に、実装基板（９）の第１領域（９０１）を作りやすい。
第３の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１又は２の態様に基づく。実装基板（９）では、複数のビア導体（９６）に関して、実装基板（９）の厚さ方向（Ｄ１）からの平面視で第１領域（９０１）のビア導体（９６）の数が、厚さ方向（Ｄ１）からの平面視で第２領域（９０２）のビア導体（９６）の数よりも少ない。
第３の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１領域（９０１）の厚さ（Ｔ１）を第２領域（９０２）の厚さ（Ｔ２）よりも薄くしやすい。
第４の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第１～３の態様のいずれか一つにおいて、第１領域（９０１）の誘電体層（９４）の数が、第２領域（９０２）の誘電体層（９４）の数と等しい。
第４の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、実装基板（９）の製造時に複数の誘電体層（９４）の元になる複数の誘電体シート（例えば、セラミックグリーンシート又は樹脂シート）のうち１以上の誘電体シートに第１領域（９０１）を第２領域（９０２）よりも薄くするための貫通孔を形成することなく、実装基板（９）の第１領域（９０１）の厚さ（Ｔ１）を第２領域（９０２）の厚さ（Ｔ２）よりも薄くすることが可能となる。
第５の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第４の態様において、複数の導電層（９５）の少なくとも１つは、グランド電極（９５１）を含む。実装基板（９）の厚さ方向（Ｄ１）からの平面視で、グランド電極（９５１）は、メッシュ状である。
第５の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、実装基板（９）を、より薄くすることが可能となる。
第６の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第５の態様において、第２電子部品（２）は、グランド電極（９５１）に接続されている複数のグランド端子（２５）を有する。
第６の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第２電子部品（２）の特性変動を抑制することが可能となる。
第７の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第１～６の態様のいずれか一つにおいて、第１電子部品（１）は、チップインダクタである。
第７の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）では、第１電子部品（１）を構成するチップインダクタで発生する磁界が第１領域（９０１）において導電層（９５）で遮られにくくなり、チップインダクタの特性低下を抑制することが可能となる。
第８の態様に係る高周波モジュール（１００；１００ａ；１００ｂ）は、第１～７の態様のいずれか一つにおいて、複数の外部接続端子（１０）と、第５電子部品（５）と、を更に備える。複数の外部接続端子（１０）は、実装基板（９）の第２主面（９２）に配置されている。第５電子部品（５）は、実装基板（９）の第２主面（９２）に配置されている。
第９の態様に係る通信装置（２００）は、第１～８の態様のいずれか一つの高周波モジュール（１００；１００ａ；１００ｂ）と、信号処理回路（２０１）と、を備える。信号処理回路（２０１）は、高周波モジュール（１００；１００ａ；１００ｂ）に接続されている。
第９の態様に係る通信装置（２００）は、高周波モジュール（１００；１００ａ；１００ｂ）の低背化を図ることが可能となる。
１ 第１電子部品
２ 第２電子部品
２５ グランド端子
３ 第３電子部品
４ 第４電子部品
５ 第５電子部品
５５ 導電性バンプ
９ 実装基板
９１ 第１主面
９２ 第２主面
９３ 外周面
９４ 誘電体層
９５ 導電層
９５０ グランド電極
９５１～９５５ グランド電極
９６ ビア導体
９０１ 第１領域
９０２ 第２領域
９１１ 第１部分
９１２ 第２部分
１０ 外部接続端子
１０３ アンテナ端子
１０１ 第１信号出力端子
１０２ 第２信号出力端子
１０５ 外部グランド端子
１１ 第１スイッチ
１１０ 共通端子
１１１～１１５ 選択端子
１２ 第２スイッチ
１２０ 共通端子
１２１、１２２ 選択端子
１３ 第３スイッチ
１３０ 共通端子
１３１～１３３ 選択端子
１４１～１４４ 外部端子
６１ フィルタ（第１フィルタ）
６１０ 外部端子
６１１ 入力端子
６１２ 出力端子
６１３ グランド端子
６２ フィルタ（第２フィルタ）
６２０ 外部端子
６２１ 入力端子
６２２ 出力端子
６２３ グランド端子
６３ フィルタ（第３フィルタ）
６３０ 外部端子
６３１ 入力端子
６３２ 出力端子
６３３ グランド端子
６４ フィルタ（第４フィルタ）
６４０ 外部端子
６４１ 入力端子
６４２ 出力端子
６４３ グランド端子
６５ フィルタ（第５フィルタ）
６５１ 入力端子
６５２ 出力端子
６５３ グランド端子
７１ ローノイズアンプ（第１ローノイズアンプ）
７１１ 入力端子
７１２ 出力端子
７２ ローノイズアンプ（第２ローノイズアンプ）
７２１ 入力端子
７２２ 出力端子
８１ 整合回路
８２ 整合回路
１５ 第１樹脂層
１５１ 主面
１５３ 外周面
１６ 金属電極層
１７ 第２樹脂層
１７１ 主面
１７３ 外周面
１８１ 接合部
１８２ 接合部
１００、１００ａ、１００ｂ 高周波モジュール
２００ 通信装置
２０１ 信号処理回路
２０２ ＲＦ信号処理回路
２０３ ベースバンド信号処理回路
２１０ アンテナ
Ｄ１ 厚さ方向
Ｈ１ 高さ
Ｈ２ 高さ
Ｈ３ 高さ
Ｈ４ 高さ
Ｔ１ 厚さ
Ｔ２ 厚さ

Claims (9)

  1. 互いに対向する第１主面及び第２主面を有する実装基板と、
    前記実装基板の前記第１主面に配置されている第１電子部品と、
    前記実装基板の前記第１主面に配置されており、前記第１電子部品よりも高さが低い第２電子部品と、を備え、
    前記実装基板は、
    複数の誘電体層と、
    複数の導電層と、
    複数のビア導体と、を含み、
    前記実装基板では、
    前記複数の誘電体層と前記複数の導電層とが前記実装基板の厚さ方向において積層されており、
    前記実装基板は、
    前記実装基板の前記厚さ方向からの平面視で前記第１電子部品に重なり前記第１主面から前記第２主面に至る第１領域と、
    前記実装基板の前記厚さ方向からの平面視で前記第２電子部品に重なり前記第１主面から前記第２主面に至る第２領域と、を有し、
    前記実装基板では、
    前記複数の導電層に関して、前記第１領域の導電層の数が、前記第２領域の導電層の数よりも少なく、
    前記第１領域の厚さが、前記第２領域の厚さよりも薄い、
    高周波モジュール。
  2. 前記実装基板の前記第１主面に配置されており、前記第２電子部品よりも高さの高い第３電子部品と、
    前記実装基板の前記第１主面に配置されており、前記第１電子部品及び前記第３電子部品のいずれよりも高さの低い第４電子部品と、を更に備え、
    前記実装基板の前記厚さ方向からの平面視で、
    前記第１電子部品と前記第３電子部品とが隣接し、
    前記第２電子部品と前記第４電子部品とが隣接しており、
    前記第１領域は、前記実装基板の前記厚さ方向からの平面視で前記第１電子部品と前記第３電子部品とに重なり、
    前記第２領域は、前記実装基板の前記厚さ方向からの平面視で前記第２電子部品と前記第４電子部品とに重なる、
    請求項１に記載の高周波モジュール。
  3. 前記実装基板では、
    前記複数のビア導体に関して、前記実装基板の前記厚さ方向からの平面視で前記第１領域のビア導体の数が、前記厚さ方向からの平面視で前記第２領域のビア導体の数よりも少ない、
    請求項１又は２に記載の高周波モジュール。
  4. 前記第１領域の誘電体層の数が、前記第２領域の誘電体層の数と等しい、
    請求項１～３のいずれか一項に記載の高周波モジュール。
  5. 前記複数の導電層の少なくとも１つは、グランド電極を含み、
    前記グランド電極は、メッシュ状である、
    請求項４に記載の高周波モジュール。
  6. 前記第２電子部品は、前記グランド電極に接続されている複数のグランド端子を有する、
    請求項５に記載の高周波モジュール。
  7. 前記第１電子部品は、チップインダクタである、
    請求項１～６のいずれか一項に記載の高周波モジュール。
  8. 前記実装基板の前記第２主面に配置されている複数の外部接続端子と、
    前記実装基板の前記第２主面に配置されている第５電子部品と、を更に備える、
    請求項１～７のいずれか一項に記載の高周波モジュール。
  9. 請求項１～８のいずれか一項に記載の高周波モジュールと、
    前記高周波モジュールに接続されている信号処理回路と、を備える、
    通信装置。
JP2021093817A 2021-06-03 2021-06-03 高周波モジュール及び通信装置 Pending JP2022185903A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021093817A JP2022185903A (ja) 2021-06-03 2021-06-03 高周波モジュール及び通信装置
US17/662,097 US11889620B2 (en) 2021-06-03 2022-05-05 Radio-frequency module and communication device
CN202210607017.8A CN115514383B (zh) 2021-06-03 2022-05-31 高频模块以及通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021093817A JP2022185903A (ja) 2021-06-03 2021-06-03 高周波モジュール及び通信装置

Publications (1)

Publication Number Publication Date
JP2022185903A true JP2022185903A (ja) 2022-12-15

Family

ID=84284587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021093817A Pending JP2022185903A (ja) 2021-06-03 2021-06-03 高周波モジュール及び通信装置

Country Status (3)

Country Link
US (1) US11889620B2 (ja)
JP (1) JP2022185903A (ja)
CN (1) CN115514383B (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050548A (ja) 1996-08-01 1998-02-20 Nippon Chemicon Corp 積層セラミックコンデンサ
JP2003188338A (ja) 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
JP2003298195A (ja) 2002-04-03 2003-10-17 Ngk Spark Plug Co Ltd 配線基板
JP4458999B2 (ja) * 2004-09-28 2010-04-28 京セラ株式会社 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP2009049087A (ja) * 2007-08-16 2009-03-05 Panasonic Corp 電子部品と電子部品の製造方法
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法
JP2012074505A (ja) * 2010-09-28 2012-04-12 Ngk Spark Plug Co Ltd 半導体搭載装置用基板、半導体搭載装置
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
JP6269661B2 (ja) * 2013-05-08 2018-01-31 株式会社村田製作所 多層配線基板
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
WO2018123914A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール及び通信装置
JP6950659B2 (ja) * 2017-12-12 2021-10-13 株式会社村田製作所 電子部品モジュール
WO2020071020A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
JP7209740B2 (ja) * 2018-12-25 2023-01-20 京セラ株式会社 電子部品実装用基板および電子装置

Also Published As

Publication number Publication date
CN115514383A (zh) 2022-12-23
US20220394844A1 (en) 2022-12-08
US11889620B2 (en) 2024-01-30
CN115514383B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
WO2021002296A1 (ja) 高周波モジュール及び通信装置
KR102543351B1 (ko) 고주파 모듈 및 통신 장치
WO2021215107A1 (ja) 高周波モジュール及び通信装置
WO2021002157A1 (ja) 高周波モジュール及び通信装置
JP2022018955A (ja) 高周波モジュール及び通信装置
WO2022034821A1 (ja) 高周波モジュール及び通信装置
WO2021215108A1 (ja) 高周波モジュール及び通信装置
US11881840B2 (en) Radio-frequency module and communication device
WO2022260015A1 (ja) 高周波モジュール及び通信装置
WO2022102197A1 (ja) 高周波モジュール及び通信装置
WO2022137708A1 (ja) 高周波モジュール及び通信装置
WO2022145247A1 (ja) 高周波モジュール及び通信装置
US11621739B2 (en) Radio-frequency module and communications device
WO2021192429A1 (ja) 高周波モジュール及び通信装置
CN115514383B (zh) 高频模块以及通信装置
WO2022270330A1 (ja) 高周波モジュール及び通信装置
US11368177B2 (en) Radio frequency module and communication device
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2022186021A1 (ja) 高周波モジュール及び通信装置
WO2022034823A1 (ja) 高周波モジュール及び通信装置
US20240113848A1 (en) High frequency module and communication device
WO2021157177A1 (ja) 高周波モジュール及び通信装置
WO2022145412A1 (ja) 高周波モジュール及び通信装置
WO2022210300A1 (ja) 高周波モジュール及び通信装置
WO2022091954A1 (ja) 高周波モジュール及び通信装置