JP7209749B2 - 電子部品実装用基体および電子装置 - Google Patents

電子部品実装用基体および電子装置 Download PDF

Info

Publication number
JP7209749B2
JP7209749B2 JP2020569689A JP2020569689A JP7209749B2 JP 7209749 B2 JP7209749 B2 JP 7209749B2 JP 2020569689 A JP2020569689 A JP 2020569689A JP 2020569689 A JP2020569689 A JP 2020569689A JP 7209749 B2 JP7209749 B2 JP 7209749B2
Authority
JP
Japan
Prior art keywords
electronic component
conductor
substrate
conductor layer
electrode portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020569689A
Other languages
English (en)
Other versions
JPWO2020158808A1 (ja
Inventor
成敏 小川
光治 坂井
光 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020158808A1 publication Critical patent/JPWO2020158808A1/ja
Application granted granted Critical
Publication of JP7209749B2 publication Critical patent/JP7209749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本開示は、電子部品実装用基体および電子装置に関する。
絶縁層を含む配線基体を備えた電子部品実装用基体が知られている。また、このような電子部品実装用基体に電子部品が実装された電子装置が開示されている（特許文献１参照）。
特開２０１７―１５７６９３号公報
本開示の一実施形態に係る電子部品実装用基体は、基体と、第１導体層と、第２導体層と、第３導体層と、第１ビア導体と、第２ビア導体と、を備える。基体は、第１絶縁層と、第２絶縁層と、を有する。第１絶縁層は、第１面と、第１面の反対に位置する第２面と、を有する。第２絶縁層は、第２面に対向して重なる第３面と、第３面の反対に位置する第４面とを有する。第１導体層は、第１電極部を有し、第１面に位置する。第２導体層は、第２面と第３面との間に位置する。第３導体層は、第２電極部を有し、第４面に位置する。第１ビア導体は、第１面から第２面にかけて貫通し、第１導体層と第２導体層とを接続する。第２ビア導体は、第３面から第４面にかけて貫通し、第２導体層と第３導体層とを接続する。そして、第１面に向かう平面透視で、第１電極部と第１ビア導体との距離Ｄ１は、第１電極部と第２ビア導体との距離Ｄ２より長い。また、第１面に向かう平面透視で、第２電極部と第２ビア導体との距離Ｄ３は、第２電極部と第１ビア導体との距離Ｄ４より長い。
本開示の一実施形態に係る電子装置は、電子部品実装用基体と、電子部品実装用基体に接続された電子部品と、を備えている。
図１は、本開示の一実施形態に係る電子部品実装用基体の斜視図である。 図２は、本開示の一実施形態に係る電子部品実装用基体の平面図である。 図３は、本開示の図２のＸ－Ｘ線での断面図である。 図４は、本開示の図２のＸ－Ｘ線での断面図である。 図５は、本開示の一実施形態に係る電子装置の断面図である。
＜電子部品実装用基体１の構成＞
本開示のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子部品実装用基体１に電子部品１０１が実装された構成を電子装置１００とする。本明細書において、電子部品実装用基体１および電子装置１００は、便宜的に、直交座標系ｘｙｚを定義して説明する場合がある。また、本明細書において、ｚ方向の正側を上方、負側を下方とし、上方にある面を上面、下方にある面を下面として説明する場合がある。
図１に示す通り、電子部品実装用基体１は、基体２を有する。基体２は、平板部と平板部上に位置した枠部とを有してもよいし、平板部のみであってもよい。なお、図面では、基体２が平板部のみを有している例を開示している。
基体２の材料は、例えば、電気絶縁性セラミックスまたは樹脂等であってもよい。電気絶縁性セラミックスは、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等を用いてもよい。樹脂としては、例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等を用いてもよい。なお、フッ素系樹脂としては、例えば、ポリエステル樹脂または四フッ化エチレン樹脂等を用いてもよい。基体２は、これら材料の積層によって形成されてもよく、本明細書において、基体２が積層で形成される場合、絶縁層と表現する場合がある。
基体２は、図３、図４、および図５に示すように２層の絶縁層から形成されていてもよいし、３層以上の絶縁層から形成されていてもよい。また、基体２は層状になっていなくてもよく、これによって、電子部品実装用基体１の薄型化を図ることができる。また、基体２が３層以上の絶縁層である場合には、電子部品実装用基体１の剛性を高めることができる。なお、本明細書では、基体２は第１絶縁層２１および第２絶縁層２２の２層の絶縁層で形成されている場合について説明する。
第１絶縁層２１は、第１面２１１と、第１面２１１の反対に位置する第２面２１２を有している。なお、第１面２１１を第１絶縁層２１の上面、第２面２１２を第２絶縁層２２の下面として説明する場合がある。また、第２絶縁層２２は、第２面２１２に対向して重なる面である第３面２２１と、第３面２２１の反対に位置する第４面２２２を有している。なお、第３面２２１を第３絶縁層２３の上面、第４面２２２を第２絶縁層２２の下面として説明する場合がある。
基体２は、図２に示す通り、第１面２１１に向かう平面視をした場合に、矩形状であってもよい。基体２が矩形状であるとき、基体２は、正方形であっても長方形であってもよい。基体２が矩形状であるとき、基体２は、第１辺２３と、第１辺に対向する第２辺２４と、を有していてもよい。基体２の１辺の大きさは０．３ｍｍ～１０ｃｍ、厚みは０．２ｍｍ以上であってもよい。
枠部と平板部は、同一の材料であってもよいし、異なる材料を含んでいてもよい。枠部と平板部とが同一の材料であるとき、枠部と平板部は、同じ温度で焼成することができる。また、熱膨張率・熱伝導性等の物性が同一であるため、電子部品実装用基体１に実装される電子部品１０１の発熱によるクラックが少ない電子部品実装用基体１となる。
本明細書において、第１電極部７１および第２電極部７２の両方を指すときは、便宜的に電極パッドと記載して説明する場合があり、この場合、電極パッドには符号を付さない。また、本明細書において、第１導体層６１、第２導体層６２、および第３導体層６３の全てを指すときは、便宜的に配線導体と記載して説明する場合があり、この場合、配線導体には符号を付さない。また、本明細書において、第１ビア導体４１および第２ビア導体４２の両方を指すときは、便宜的にビア導体と記載して説明する場合があり、この場合、ビア導体には符号を付さない。
第１導体層６１は、第１絶縁層２１の上面に位置する。第２導体層６２は、第１絶縁層２１の下面および第２絶縁層２２の上面に位置している。言い換えると、第２導体層６２は、第１絶縁層２１と第２絶縁層２２との間に位置している。第３導体層６３は、第２導体層６２と、第２絶縁層２２の下面に位置している。なお、第３導体層６３は、基体２の下面に位置していてもよい。また、第３絶縁層２３の下面に他の絶縁層がある場合、第３導体層６３は、他の絶縁層と第２絶縁層２２との間に位置していてもよい。
第１導体層６１は、実装領域６０と電気的に接続される第１電極部７１を有する。また、第３導体層６３は、外部と電気的に接続される第２電極部７２を有する。なお、第３絶縁層２３の下面が基体２の下面となる場合、外部とは、基体２が実装される実装基板８０等を指す。また、第２絶縁層２２の下面に他の絶縁層がある場合、外部とは、他の絶縁層に位置した配線のことを指す。第３導体層６３が基体２の下面に位置している場合、第３導体層６３は、外部の基体等との接続に使われてもよい。本明細書において、電子部品実装用基体１の面のうち、電子部品１０１が実装される領域を実装領域６０とする。
第１導体層６１、第２導体層６２および第３導体層６３にそれぞれ電流が流れた場合、第１導体層６１および第２導体層６２、第２導体層６２および第３導体層６３を流れる電流の向きがそれぞれ同じであれば、相互インダクタンスが大きくなってしまう。相互インダクタンスが増加した電子部品実装用基体１は、電気特性が悪い。相互インダクタンスは、後述するビア導体の位置等を調整し、電流の流れる経路を調整することで低減することができる。
第１ビア導体４１は、第１絶縁層２１の上面から下面にかけて貫通するとともに、第１導体層６１および第２導体層６２と接続されている。言い換えると、第１ビア導体４１は、第１面２１１から第２面２１２にかけて貫通し、第１導体層６１と第２導体層６２とを接続する。第２ビア導体４２は、第２絶縁層２２の上面から下面にかけて貫通するとともに、第２導体層６２および第３導体層６３と接続されている。言い換えると、第２ビア導体４２は、第３面２２１から第４面２２２にかけて貫通し、第２導体層６２と第３導体層６３とを接続する。ビア導体を後述の配置にすることで、第１導体層６１における第１電極部７１から第１ビア導体４１までの電流の向きと、第２導体層６２における第１ビア導体４１から第２ビア導体４２までの電流の向きが逆向きになり、相互インダクタンスが低減される。
第１面２１１に向かう平面透視で、第１ビア導体４１は、第１電極部７１が第２電極部７２よりも離れて位置する。加えて、第２ビア導体４２は、第２電極部７２が第１電極部７１よりも離れて位置する。つまり、第１面２１１に向かう平面透視で、第１電極部７１と第１ビア導体４１との距離Ｄ１は、第１電極部７１と第２ビア導体４２との距離Ｄ２よりも長い。加えて、第２電極部７２と第２ビア導体４２との距離Ｄ３は、第２電極部７２と第１ビア導体４１との距離Ｄ４よりも長い。Ｄ１がＤ２よりも長く、Ｄ３がＤ４よりも長いことにより、電流の経路を、実装領域６０、第１導体層６１、第１電極部７１、第１ビア導体４１、第２導体層６２、第２ビア導体４２、第２電極部７２そして第３導体層６３の順番に流れるよう調整できる。このように電流の経路を調整することによって相互インダクタンスが低減された電子部品実装用基体１は、電気特性が良好である。なお、本明細書において、平面透視とは、任意の平面に向かって透視をしたものであり、奥行きが異なる物体の位置関係を説明する場合に用いることがある。
第１面２１１に向かう平面透視で、第１電極部７１と、第１ビア導体４１と、第２電極部７２と、第２ビア導体４２と、は図２で示す仮想直線Ｘ上に配置されていてもよく、これにより、電流の流れる経路を一層容易に調整できる。これによって、電子部品実装用基体１は、相互インダクタンスが一層低減されるとともに、電気特性が良好である。なお、仮想直線Ｘとは、第１電極部７１と、第１ビア導体４１と、第２電極部７２と、第２ビア導体４２の全てを通る仮想的な直線を指す。図２では、仮想直線Ｘは、破線で示されており、第１ビア導体４１および第２ビア導体４２のそれぞれの中心を通っている。また、図２では、平面透視で位置している第２ビア導体４２を破線で記載している。
図３、図４および図５は、仮想直線Ｘでの断面図である。図３～図５で示す通り、基体２が矩形状のとき、第１面２１１に交わるとともに第１電極部７１、第１ビア導体４１、第２電極部７２、および第２ビア導体４２を含む断面視で、第１電極部７１および第２電極部７２は、基体２の対角線上に配置されてもよい。これによって、電流の経路を一層コントロールしやすくできる。このように電流の経路が一層コントロールしやすくなった電子部品実装用基体１は、相互インダクタンスが一層低減されているとともに、電気特性が良好である。
第１電極部７１および第２電極部７２は、図３のように導体層から突出していてもよいし、導体層内に位置していてもよい。
絶縁層が電気絶縁性セラミックスを含む場合、電極パッド、配線導体およびビア導体は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、または銅（Ｃｕ）を含んでいてもよい。また、電極パッド、配線導体およびビア導体は、上述の金属のうち１種以上を含有する合金を含んでいてもよい。
絶縁層が樹脂を含む場合、電極パッド、配線導体およびビア導体は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、またはチタン（Ｔｉ）を含んでいてもよい。また、電極パッド、配線導体およびビア導体は、上述の金属のうち１種以上を含む合金を含んでいてもよい。
電極パッド、配線導体およびビア導体の露出表面には、めっき層が設けられてもよく、これによって、電極パッド、配線およびビア導体の露出表面が保護される。露出表面が保護された電子部品実装用基体１は、電極パッド、配線導体およびビア導体の酸化が少ない。
第１ビア導体４１および第２ビア導体４２が複数あってもよく、これによって、自己インダクタンスを低減することができる。自己インダクタンスが低減された電子部品実装用基体１は、電気特性が良好である。また、第１ビア導体４１が複数あれば、第１面２１１に向かう平面透視において、第１ビア導体４１のそれぞれは、第１面２１１に向かう平面透視において、任意の第１方向に並んでいてもよい。そのとき、第２ビア導体４２が複数あれば、第２ビア導体４２のそれぞれは、第１面２１１に向かう平面透視において、第１方向に沿った第２方向に並んでいてもよい。これによって、電流の経路をコントロールしやすくすることができる。電流の経路がコントロールされ、相互インダクタンスが低減された電子部品実装用基体１は、電気特性が良好である。なお、第１面２１１上に向かう平面透視で、第１方向に位置する第１ビア導体４１および第２方向に位置する第２ビア導体４２は離れている。
第１ビア導体４１は、第１面２１１に向かう平面透視で、第１ビア導体４１のそれぞれの中心が仮想直線Ａ上に位置していてもよい。そのとき、第２ビア導体４２は、第１面２１１に向かう平面透視で、第２ビア導体４２のそれぞれの中心が仮想直線Ｂ上に位置していてもよい。第１ビア導体４１および第２ビア導体４２のそれぞれが仮想直線Ａおよび仮想直線Ｂ上に位置しているとき、仮想直線Ａおよび仮想直線Ｂは平行であってもよい。これによって、電流の経路を一層コントロールしやすくできる。このように電流の経路が一層コントロールしやすくなった電子部品実装用基体１は、相互インダクタンスが一層低減されているとともに、電気特性が良好である。なお、仮想直線Ａおよび仮想直線Ｂは、図２において破線で記載している。また、仮想直線Ａおよび仮想直線Ｂが平行とは、厳密に平行でなくてもよく、例えば、―１°～＋１°の範囲でずれていてもよい。
基体２が矩形状であれば、仮想直線Ａは基体２の一辺である第１辺２３に沿って位置していてもよい。仮想直線Ａが第１辺２３に沿うことは、第１辺２３の近くに第１ビア導体４１のそれぞれが一列に並んでいると言い換えることができる。また、仮想直線Ｂは、基体２の一辺である第２辺２４に沿って位置していてもよい。仮想直線Ｂが第２辺２４に沿うことは、第２辺２４の近くに第１ビア導体４１のそれぞれが一列に並んでいると言い換えることができる。仮想直線Ａおよび仮想直線Ｂがそれぞれ第１辺２３および第２辺２４に沿って位置していることにより、第１ビア導体４１と第２ビア導体４２との距離を離すことができるので、電流の流れる経路長を十分に確保できるため、電流の経路をコントロールしやすい。その結果、電流の経路をコントロールされた電子部品実装用基体１は、電気特性が良好である。
第１面２１１に直交するとともに第１ビア導体４１および第２ビア導体４２を含む断面視で、第１導体層６１と第２導体層６２とは、第１ビア導体４１のみで接続されてもよい。第１導体層６１と第２導体層６２とが、第１ビア導体４１のみで接続されることで、第１導体層６１を流れる電流の経路を容易にコントロールできる。また、第１面２１１に直交するとともに第１ビア導体４１および第２ビア導体４２を含む断面視で、第２導体層６２と第３導体層６３とは、第２ビア導体４２のみで接続されてもよい。第２導体層６２と第３導体層６３とは、第２ビア導体４２のみで接続されることで、第２導体層６２を流れる電流の経路を容易にコントロールできる。このように電流の経路がコントロールされた電子部品実装用基体１は、相互インダクタンスが一層低減されているとともに、電気特性が良好である。
第２絶縁層２２には、第１面２１１に向かう平面透視において、第１ビア導体４１と重なって位置するともに、第２導体層６２および第３導体層６３と接続された第３ビア導体４３が位置していてもよい。言い換えると、第３ビア導体４３は、第３面２２１から第４面２２２にかけて貫通し、第２導体層６２と第３導体層６３とを接続するとともに、第１面２１１に向かう平面透視で、第１ビア導体４１と重なって位置する。第３ビア導体４３によって、電子部品実装用基体１の自己インダクタンスを保つことができる。加えて、相互インダクタンスの増加を低減するとともに、電流の経路をコントロールできる。自己インダクタンスが確保されるとともに、相互インダクタンスが低減された電子部品実装用基体１は、電気特性が一層良好である。
＜電子装置１００の構成＞
電子装置１００は、電子部品実装用基体１と、電子部品実装用基体１に実装された電子部品１０１と、を備えている。
また、電子部品１０１は、例えば、コンデンサ、ＬＤ（Laser diode）またはＰＤ（Photo Diode）等の光半導体素子であってもよい。電子部品１０１は、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子であってもよい。電子部品１０１は、ＬＥＤ（Light Emitting Diode）等の発光素子またはＬＳＩ（Large Scale Integration）等の集積回路等であってもよい。なお、電子部品１０１は、電子部品接合材１０２を介して、基体２の上面に配置されていてもよい。電子部品接合材１０２は、例えば、銀エポキシまたは熱硬化性樹脂等を用いてもよい。
電子装置１００は、電子部品１０１を覆う蓋体を有していてもよい。ここで、電子部品実装用基体１を構成する基体２が平板部とともに枠部を有しているとき、蓋体は枠部の上面に接合されてもよい。また、枠部は蓋体と一体であってもよい。枠部と蓋体が一体であるとき、枠部と基体２とは同じ材料から構成されていてもよい。電子部品実装用基体１を構成する基体２が枠部を有していないとき、電子装置１００と蓋体と、は蓋体接合材によって接合されてもよい。このとき、蓋体接合材を厚く設けることで、蓋体接合材を枠部として機能させることができる。蓋体接合材として、例えば熱硬化性樹脂または低融点ガラスまたは金属成分を含むろう材等を用いることができる。
蓋体は、電子部品１０１がＣＭＯＳ、ＣＣＤ等の撮像素子、またはＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材を用いてもよい。また蓋体は、電子部品１０１が集積回路等であるとき、金属製材料または有機材料を用いてもよい。
＜電子部品実装用基体１および電子装置１００の製造方法＞
次に、本開示の一実施形態の電子部品実装用基体１および電子装置１００の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り基体を用いた基体２の製造方法である。
（１）まず、基体２を構成するセラミックグリーンシートを形成する。主に酸化アルミニウム（Ａｌ2Ｏ3）質焼結体である基体２を得る場合は、例えば、Ａｌ2Ｏ3の粉末に焼結助材としてシリカ（ＳｉＯ2）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加する。そして、Ａｌ2Ｏ3の粉末に対して、更に適当なバインダー、溶剤および可塑剤を添加する。添加後に混錬することで、混合物をスラリー状とする。多数個取り基体用のセラミックグリーンシートは、スラリー状の混合物に、ドクターブレード法またはカレンダーロール法等の成形方法を施すことで得る。
基体２が、例えば主に樹脂を含む場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で硬化前の樹脂を成形して基体２を得る。基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維を含む基材に樹脂を含浸させたものであってもよい。ガラス繊維を含む基材に樹脂を含浸させたものである場合は、ガラス繊維を含む基材にエポキシ樹脂の前駆体を含浸させる。含浸させたものを所定の温度で熱硬化させることで基体２を得る。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートのうち電極パッド、配線導体およびビア導体となる部分に、金属ペーストを塗布または充填する。金属ペーストは、上述した金属材料を含む金属粉末に適当な溶剤およびバインダーを加えて混練し、適度な粘度に調整して作製する。金属ペーストは、基体２との接合強度を高めるために、ガラスまたはセラミックスを含んでいてもよい。
基体２が樹脂を含む場合には、電極パッド、配線導体およびビア導体は、スパッタ法、蒸着法等によって作製する。
（３）次に、（２）までの工程で得られたグリーンシートを、金型等で加工する。
（４）次に、絶縁層となるセラミックグリーンシートを積層し、加圧する。
（５）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成し、基体２が複数配列された多数個取り基体を得る。なお、（５）の工程によって、前述した金属ペーストは、基体２となるセラミックグリーンシートと同時に焼成され、それぞれ電極パッド、配線導体およびビア導体となる。なお、以後、基体２に、電極パッド、配線導体およびビア導体が同時焼成されたものを電子部品実装用基体１として説明する。
（６）次に、（５）の工程で得られた電子部品実装用基体１の表面にめっきなどの表面処理を行う。
（７）次に、電子部品実装用基体１が複数配列された多数個取り基体を分断する。多数個取り基体の分断は、電子部品実装用基体１の外縁となる箇所に沿って多数個取り配線基体に分断溝を形成し、分割溝に沿って破断させてもよい。あるいは、多数個取り基体の分断は、スライシング法等により電子部品実装用基体１の外縁となる箇所に沿って切断してもよい。分断溝は、焼成後にスライシング装置により多数個取り基体の厚みより小さく切り込むことによって形成してもよい。分断溝は、多数個取り基体用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることで形成してもよい。なお、上述した多数個取り基体は、分断する前に電解を用いて、電極パッド、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。あるいは、上述した多数個取り基体は、分割した後に電解を用いて、電極パッド、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
（８）次に、電子部品１０１を、電子部品実装用基体１の上面または下面に実装する。電子部品１０１はワイヤボンディング等の電子部品接合材１０２で電子部品実装用基体１と電気的に接合させてもよい。このとき、電子部品１０１または電子部品実装用基体１に接着材等を設けることで、電子部品１０１を電子部品実装用基体１に固定してもよい。また、電子部品実装用基体１と蓋体とは、電子部品１０１を電子部品実装用基体１の実装領域６０に実装した後に、蓋体接合材を用いて接合してもよい。
以上（１）～（７）の工程のようにして電子部品実装用基体１を作製してもよい。そして、（８）の工程のように（１）～（７）の工程から得られた電子部品実装用基体１に電子部品１０１を実装して電子装置１００を作製してもよい。なお、上記（１）～（８）の工程順番および、工程の回数等は指定されない。
なお、本開示は上述の実施形態の例に限定されるものではない。また、各構成は、数値などの種々の変形が可能である。例えば、本開示の一実施形態における電極パッド、配線導体、ビア導体、絶縁層の配置、数、形状および電子部品１０１の実装方法などは矛盾をきたさない範囲で指定されない。なお、本開示の一実施形態の種々の組み合わせは上述の実施形態の例に限定されるものでない。
１・・・・電子部品実装用基体
２・・・・基体
２１・・・第１絶縁層
２１１・・第１面
２１２・・第２面
２２・・・第２絶縁層
２２１・・第３面
２２２・・第４面
２３・・・第１辺
２４・・・第２辺
４１・・・第１ビア導体
４２・・・第２ビア導体
４３・・・第３ビア導体
６０・・・実装領域
６１・・・第１導体層
６２・・・第２導体層
６３・・・第３導体層
７１・・・第１電極部
７２・・・第２電極部
８０・・・実装基板
１００・・電子装置
１０１・・・電子部品
１０２・・・電子部品接合材

Claims (8)

  1. 第１面と該第１面の反対に位置する第２面とを備える第１絶縁層と、前記第２面に対向して重なる第３面と該第３面の反対に位置する第４面とを備える第２絶縁層と、を有する基体と、
    第１電極部を有し、前記第１面に位置する第１導体層と、
    前記第２面と前記第３面との間に位置する第２導体層と、
    第２電極部を有し、前記第４面に位置する第３導体層と、
    前記第１面から前記第２面にかけて貫通し、前記第１導体層と前記第２導体層とを接続する第１ビア導体と、
    前記第３面から前記第４面にかけて貫通し、前記第２導体層と前記第３導体層とを接続する第２ビア導体と、を備え、
    前記第１面に向かう平面透視で、前記第１電極部と前記第１ビア導体との距離Ｄ１は、前記第１電極部と前記第２ビア導体との距離Ｄ２よりも長く、前記平面透視で、前記第２電極部と前記第２ビア導体との距離Ｄ３は、前記第２電極部と前記第１ビア導体との距離Ｄ４よりも長く、
    前記第３面から前記第４面にかけて貫通し、前記第２導体層と前記第３導体層とを接続するとともに、前記平面透視で、前記第１ビア導体と重なって位置する第３ビア導体を有する、電子部品実装用基体。
  2. 前記平面透視で、前記第１電極部と、前記第１ビア導体と、前記第２電極部と、前記第２ビア導体と、は仮想直線Ｘ上に配置される配置されている、請求項１に記載の電子部品実装用基体。
  3. 前記第１ビア導体および前記第２ビア導体をそれぞれ複数有する、請求項１または請求項２に記載の電子部品実装用基体。
  4. 前記第１導体層と前記第２導体層とは、前記第１ビア導体のみで接続される、請求項１～請求項３のいずれか１つに記載の電子部品実装用基体。
  5. 前記第１ビア導体は、前記平面透視で、第１方向に並び、
    前記第２ビア導体は、前記平面透視で、前記第１ビア導体と離れているとともに前記第１方向に沿った第２方向に並ぶ、請求項３に記載の電子部品実装用基体。
  6. 前記第１ビア導体は、前記平面透視で、前記第１ビア導体のそれぞれの中心が仮想直線Ａに沿って位置し、
    前記第２ビア導体は、前記平面透視で、前記第２ビア導体のそれぞれの中心が仮想直線Ｂに沿って位置し、
    前記仮想直線Ａおよび前記仮想直線Ｂは平行である、請求項５に記載の電子部品実装用基体。
  7. 前記基体は、前記第１面に向かう平面視で、第１辺および該第１辺に対向する第２辺を有する矩形状であり、
    前記仮想直線Ａは前記第１辺に沿い、
    前記仮想直線Ｂは前記第２辺に沿う、請求項６に記載の電子部品実装用基体。
  8. 請求項１～請求項７のいずれか１つに記載の電子部品実装用基体と、
    該電子部品実装用基体に接続された電子部品と、を備えたことを特徴とする電子装置。
JP2020569689A 2019-01-30 2020-01-29 電子部品実装用基体および電子装置 Active JP7209749B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019014098 2019-01-30
JP2019014098 2019-01-30
PCT/JP2020/003192 WO2020158808A1 (ja) 2019-01-30 2020-01-29 電子部品実装用基体および電子装置

Publications (2)

Publication Number Publication Date
JPWO2020158808A1 JPWO2020158808A1 (ja) 2021-11-25
JP7209749B2 true JP7209749B2 (ja) 2023-01-20

Family

ID=71840139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020569689A Active JP7209749B2 (ja) 2019-01-30 2020-01-29 電子部品実装用基体および電子装置

Country Status (4)

Country Link
US (1) US20220084930A1 (ja)
JP (1) JP7209749B2 (ja)
CN (1) CN113348548A (ja)
WO (1) WO2020158808A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119154A (ja) 1999-10-22 2001-04-27 Nec Corp 電磁干渉抑制部品および電磁干渉抑制回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
US5384434A (en) * 1992-03-02 1995-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic circuit board
JP4034483B2 (ja) * 1999-09-24 2008-01-16 東光株式会社 積層型チップ部品の製造方法
JP2001339009A (ja) * 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
JP4224109B2 (ja) * 2007-03-02 2009-02-12 コーア株式会社 積層体およびその製造方法
WO2011074283A1 (ja) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 キャパシタ内蔵配線基板及び部品内蔵配線基板
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
US8723048B2 (en) * 2010-11-09 2014-05-13 Broadcom Corporation Three-dimensional coiling via structure for impedance tuning of impedance discontinuity
JP6105209B2 (ja) * 2012-04-25 2017-03-29 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10079415B2 (en) * 2015-02-12 2018-09-18 Nec Corporation Structure and wiring substrate
EP3349244B1 (en) * 2016-01-22 2019-09-04 KYOCERA Corporation Electronic component housing package, multi-piece wiring substrate, electronic device, and electronic module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119154A (ja) 1999-10-22 2001-04-27 Nec Corp 電磁干渉抑制部品および電磁干渉抑制回路

Also Published As

Publication number Publication date
WO2020158808A1 (ja) 2020-08-06
JPWO2020158808A1 (ja) 2021-11-25
CN113348548A (zh) 2021-09-03
US20220084930A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7209749B2 (ja) 電子部品実装用基体および電子装置
JP6068157B2 (ja) 多数個取り配線基板
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6336898B2 (ja) 多数個取り配線基板、配線基板および電子装置
WO2022163599A1 (ja) 電子素子実装用基板
WO2022163598A1 (ja) 電子素子実装用基板
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP7242870B2 (ja) 実装基板および電子装置
JP7273179B2 (ja) 実装基板、電子装置、および電子モジュール
JP2014045012A (ja) 多数個取り配線基板
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP6301645B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
JP6282959B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP2019149452A (ja) 電子素子実装用基板、電子素子実装用母基板、電子装置および電子モジュール
JP6001464B2 (ja) 配線基板および電子装置
JP2014165315A (ja) 電子素子搭載用基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230110

R150 Certificate of patent or registration of utility model

Ref document number: 7209749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150