JP7273179B2 - 実装基板、電子装置、および電子モジュール - Google Patents

実装基板、電子装置、および電子モジュール Download PDF

Info

Publication number
JP7273179B2
JP7273179B2 JP2021553624A JP2021553624A JP7273179B2 JP 7273179 B2 JP7273179 B2 JP 7273179B2 JP 2021553624 A JP2021553624 A JP 2021553624A JP 2021553624 A JP2021553624 A JP 2021553624A JP 7273179 B2 JP7273179 B2 JP 7273179B2
Authority
JP
Japan
Prior art keywords
mounting
light
film
frame portion
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021553624A
Other languages
English (en)
Other versions
JPWO2021085413A1 (ja
Inventor
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2021085413A1 publication Critical patent/JPWO2021085413A1/ja
Priority to JP2023073840A priority Critical patent/JP2023109770A/ja
Application granted granted Critical
Publication of JP7273179B2 publication Critical patent/JP7273179B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

本開示は、受発光素子等が実装される実装基板、電子装置および電子モジュールに関するものである。
受光素子および発光素子が実装される実装基板が知られている。（ＷＯ２０１７／２０３９５３号公報参照）。このような実装基板は発光素子が発した光は、検出対象で反射された後、受光素子によって受光することで検出される。
一般的に受光素子および発光素子を有する実装基板において、受光素子および発光素子は、基板の上面でかつ、同一平面上に実装される場合がある。このとき、発光素子が発した光を直接受光素子が受光しないように例えば筐体等で壁を設ける対応がなされていた。
しかしながら、近年、実装基板は小型化が要求されている。このため、受光素子と発光素子との間を可能な限り狭くするために実装基板に凹部を設け、凹部の中に受光素子を、凹部の上（実装基板の表面）に発光素子を実装する構造が考えられている。ただし、この構造であると、受光素子と発光素子との間に筐体等で壁を設けることが難しくなる。その結果、発光素子からの光の一部が凹部の側壁で反射されその反射された光が受光素子に届いてしまう懸念があった。これにより、電子装置が誤作動することが懸念されていた。また、誤作動を低減させるために実装基板の凹部を深くすることで電子装置の小型化の妨げになることが懸念されていた。
本開示の１つの態様に係る実装基板は、基部および枠部を有している。基部は第１実装領域を含む第１上面を有する。枠部は第１実装領域を囲み、第１上面より上方に延びる内壁面と、該内壁面と交わり、第２実装領域を含む第２上面とを有する。枠部の内壁面は、第２上面と接続する第１部分と、第１実装領域を間に挟んで第１部分と対向して位置する第２部分と、を有している。第２部分には、枠部の内壁面の反射率よりも低い反射率を有する第１膜が位置している。
本開示の１つの態様に係る電子装置は、実装基板と、第１実装領域に実装された受光素子と、第２実装領域に実装された発光素子と、を備えている。
本開示の１つの態様に係る電子モジュールは、電子装置と、電子装置に位置した蓋体と、を備えている。
本開示の第１の実施形態に係る実装基板および電子装置の外観を示す上面図である。 図１ＡのＸ１－Ｘ１線に対応する縦断面図である。 本開示の第１の実施形態に係る実装基板および電子モジュールの外観を示す上面図である。 図２ＡのＸ２－Ｘ２線に対応する縦断面図である。 本開示の第２の実施形態に係る実装基板および電子モジュールの外観を示す上面図である。 図３ＡのＸ３－Ｘ３線に対応する縦断面図である。 図４は本開示の第１の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図５は本開示の第１の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図６は本開示の第２の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図７は本開示の第２の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図８は本開示の第２の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図９は本開示の第２の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。 図１０は本開示の第２の実施形態のその他の態様に係る実装基板および電子装置の縦断面図である。
＜実装基板および電子装置の構成＞
以下、本開示のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、実装基板に受光素子および発光素子が実装され、実装基板を蓋体で覆われた構成を電子装置または電子モジュールとする。実装基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（第１の実施形態）
図１Ａ～図２Ｂ、図４～図５を参照して本開示の第１の実施形態に係る実装基板１、並びにそれを備えた電子装置２１について説明する。なお、図１Ａは電子装置２１の上面図、図１Ｂは電子装置２１の縦断面図を示しており、図４～図５は装置の縦断面図を示している。なお、図１Ａ～図２Ｂにおいては蓋体１２を省略した図を示している。
実装基板１は、基部２ａと枠部２ｂを有している。基部２ａは第１実装領域４ａを含む第１上面６ａを有する。第１実装領域４ａには、受光素子１０と電気的に接続される第１電極パッド３ａを有していてもよい。枠部２ｂは第２実装領域４ｂを含む第２上面６ｂと第２上面６ｂと交差する内壁面７とを有するとともに、基部２ａの第１上面６ａに第１実装領域４ａを囲んで位置している。第２実装領域４には、少なくとも１つの発光素子１１が実装されるとともに、発光素子１１と電気的に接続される少なくとも１つの第２電極パッド３ｂが位置している。枠部２ｂは、基部２ａの第１上面６ａであって第１実装領域４ａを囲んで位置している。枠部２ｂの内壁面７は、第２上面６ｂと接続する第１部７ａと、第１実装領域４ａを間に挟んで第１部分７ａと対向して位置する第２部分７ｂとを有している。
実装基板１は、基部２ａと枠部２ｂを有している。基部２ａは第１上面６ａに受光素子１０と電気的に接続される第１電極パッド３ａが位置した第１実装領域４ａを有する。枠部２ｂは第２上面６ｂに少なくとも１つの発光素子１１が実装される。また、枠部２ｂは、第２上面６ｂに発光素子１１と電気的に接続される少なくとも１つの第２電極パッド３ｂが位置した少なくとも１つの第２実装領域４ｂを有する。第１実装領域４ａとは、少なくとも１つ以上の受光素子１０が実装される領域であり、例えば後述する第１電極パッド３ａの最外周の内側または枠部２ｂの内部で適宜定めることが可能である。また、第１実装領域４ａに実装される部品は受光素子１０以外にも電子部品がさらに実装されていてもよく、受光素子１０または／および電子部品の個数は指定されない。第２実装領域４ｂとは、少なくとも１つ以上の発光素子１１が実装される領域であり、例えば後述する第２電極パッド３ｂの最外周の内側または枠部２ｂの内部で適宜定めることが可能である。また、このとき発光素子１１以外の電子部品がさらに実装されていてもよい。また、発光素子１１および電子部品の個数は指定されない。ここで、基部２ａと枠部２ｂを合わせたものを基板２と称する。
図１Ｂおよび図２Ｂに示す実装基板１では、基部２ａおよび枠部２ｂは複数の層で構成されている。この複数の層は、複数の絶縁層であり、図４および図５に示す例のように例えばモールドで形成された構成、金型等の押圧で形成された構成またはその他、１層のみの構成等であってもよい。基板２を構成する絶縁層の材料は例えば、電気絶縁性セラミックスまたは樹脂が含まれる。
基板２を形成する絶縁層の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が含まれる。基板２を形成する絶縁層の材料として使用される樹脂としては例えば、熱可塑性の樹脂、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が含まれる。フッ素系樹脂としては例えば、四フッ化エチレン樹脂が含まれる。
基板２は、図１Ｂおよび図２Ｂに示すように９層から形成されていてもよいし、８層以下または１０層以上の複数の層から形成されていてもよい。複数の層が８層以下の場合には、実装基板１の薄型化を図ることができる。また、複数の層が１０層以上の場合には、実装基板１の剛性を高めることができる。また、各層に開口部を設け、設けた開口部の大きさを異ならせた上面に段差部を形成していてもよく、後述する第１電極パッド３ａおよびその他の電極が段差部に設けられていてもよい。
実装基板１は例えば、最外周の１辺の大きさは０．３ｍｍ～１０ｃｍであり、上面視において実装基板１が四角形状あるとき、正方形であってもよいし長方形であってもよい。また例えば、実装基板１の厚みは０．２ｍｍ以上である。
基部２ａの側面または下面および枠部２ｂの第２上面６ｂまたは側面には、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、実装基板１と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続していてもよい。
さらに基板２の第１上面６ａまたは下面には、第１電極パッド３ａ、第２電極パッド３ｂまたは／および外部回路接続用電極以外に、絶縁層間に形成される電極、内部配線導体および内部配線導体同士を上下に接続する内部貫通導体が設けられていてもよい。これら電極、内部配線導体または内部貫通導体は、基板２の表面に露出していてもよい。この電極、内部配線導体または内部貫通導体によって、第１電極パッド３ａ、第２電極パッド３ｂまたは／および外部回路接続用電極はそれぞれ電気的に接続されていてもよい。
第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および内部貫通導体は、基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。また、銅（Ｃｕ）のみからなっていてもよい。また、第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および内部貫通導体は、基板２が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等が含まれる。
第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および貫通導体の露出表面に、さらにめっき層を有していてもよい。この構成によれば、外部回路接続用の電極、導体層および貫通導体の露出表面を保護して酸化を低減することができる。また、この構成によれば、第１電極パッド３ａと受光素子１０と、をワイヤボンディング等の接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ～１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ～３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
枠部２ｂは、基部２ａの第１上面６ａであって第１実装領域４ａを囲んで位置している。言い換えると、基板２は枠部２ｂと基部２ａとで凹部を有し、第１実装領域４ａに実装される受光素子１０は凹部の内側に実装される。
実装基板１は、基部２ａおよび枠部２ｂを有している。基部２ｂは第１上面６ａに受光素子１０が実装される第１実装領域４ａを有する。枠部２ｂは第２上面６ｂに少なくとも１つの発光素子１１が実装される少なくとも１つの第２実装領域４ｂを有する。枠部２ｂは、基部２ａの上面に、第１実装領域４ａを囲んで位置している。光を吸収するコートである第１膜６は、枠部２ｂの第２実装領域４ｂが位置する第２上面６ｂと接続した第１部分７ａに対向した第２部分７ｂに位置している。光を吸収するとは、第１膜６の反射率が、枠部２ｂの内壁面７の反射率よりも低いことを意味する。この反射率とは、発光素子１１から発光される光に対する反射率のことである。また、散乱光である可視光に対する反射率であってもよい。反射率は、対象物の材料からの特定あるいは、測色計等で測定することができる。
一般的に近年、電子装置は小型化が要求されている。これに対し受光素子と発光素子との間を可能な限り狭くするために実装基板に凹部を設け、凹部の中に受光素子を、凹部の上（実装基板の表面）に発光素子を実装する構造が考えられている。しかしながらこの構造であると、受光素子と発光素子との間に筐体等で壁を設けることが難しくなり、発光素子からの光の一部が凹部の側壁で反射されその反射された光が受光素子に届いてしまう懸念があった。これにより、電子装置が誤作動することが懸念されていた。また、誤作動を低減するために実装基板の凹部を深くすることで電子装置の小型化の妨げになることが懸念されていた。
これに対し、本実施形態では実装基板１は枠部２ｂの第２部分７ｂに、光を吸収する第１膜６を有している。これにより、発光素子１１からの光の一部が枠部２ｂの内壁面７に到達した場合においても、光を吸収する第１膜６で吸収され、枠部２ｂで反射が発生することを低減させることが可能となる。よって、枠部２ｂの内壁面７で反射された光が受光素子１０に届き電子装置２１が誤作動することを低減させることが可能となる。また、発光素子１１と受光素子１０との間に筐体等による壁を設けることなく電子装置２１の誤作動を低減させることが可能となるため、電子装置２１の小型化が可能となる。
光を吸収する第１膜６は内壁面７における第１部分７ａと対向して位置した第２部分７ｂに位置している。第２実装領域４ｂは複数あってもよく、その場合光を吸収する第１膜６も同様に複数あってもよい。例えば、実装基板１が矩形状であるとき、第２実装領域４ｂは４辺にあってもよくこのとき、光を吸収する第１膜６は枠部２ｂの内壁面７の全て、全周に設けられている。また、第２実装領域４ｂが１面であっても、光を吸収する第１膜６は複数面有ってもよい。言い換えれば、第１膜６は第２実装領域４ｂの数以上であればよい。
枠部２ｂは図４および図５に示す例のように、例えばモールドのような成型加工されたものであってもよいし、図１Ｂに示す例のように複数の層から成っていてもよい。どちらの場合においても少なくとも枠部２ｂの内壁面７と比較して、光を吸収する第１膜６を塗布することで本実施形態の効果を奏することが可能となる。
図１Ｂ、図２Ｂおよび図５に示す例のように、第１膜６は、枠部２ａの上面にまで位置していてもよい。これにより、枠部２ｂの第２上面６ｂで光の乱反射が起きることを低減させることが可能となり、枠部２ｂの内壁面７で光の反射が発生することをさらに低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。
枠部２ｂが図１Ｂ、図２Ｂおよび後述する第２実施形態の図３Ｂに示す例のように複数の層を有するとき、枠部２ｂは各層の間に内部配線を設けることが可能となる。よって、実装基板１の配線に自由度を持たせることが可能となるとともに、電子装置２１の電気的な特性を向上させることが可能となる。また、枠部２ｂが複数の層であるときには、枠部２ｂの厚みを層の厚みおよび／または層数で容易に変更することができる。よって、発光素子１１の位置等の条件における枠部２ｂの高さをより適切に設計し作製することが可能となる。
枠部２ｂが図１Ｂ、図２Ｂ、後述する第２実施形態の図３Ｂ、図６～図１０に示す例のように複数の層を有するとき、第１膜６は、断面視において枠部２ｂの第２部分７ｂの一部に設けられていてもよいし、断面視において枠部２ｂの層の全ての層に設けられていてもよい。少なくとも内壁面７における第１部分７ａに対向する第２部分７ｂに第１膜６を有していることによって、本実施形態の効果を奏することが可能となる。
枠部２ｂが複数の層が積層されており、複数の層のうち、最上層から順に、第１層８ａ、第２層８ｂとしたとき、最上層である第１層８ａが第１膜６を有していてもよい。また、図８に示すように、第１膜６は、第１層８ａから第２層８ｂに亘って位置していてもよい。この構成により、第１膜６を枠部２ｂに位置した場合においても実装基板１を大型化することなく第２実装領域４ｂを確保することが可能となり、本実施形態の効果を奏することが可能となる。
枠部２ｂの高さは、枠部２ｂ内に受光素子１０が収容される高さを有している。枠部２ｂ内に受光素子１０が収容される高さを枠部２ｂが有していることで、外部からの光を拾うことを低減させることが可能となる。
第１膜６は、内壁面７の全周に位置していてもよい。これにより、発光素子１１からの光が対向する面側以外にも届いた場合においても、その光の一部が枠部２ｂの内壁面７で反射された場合において受光素子１０へ反射することを低減させることが可能となる。よって、枠部２ｂの内壁面７で反射された光が受光素子１０に届き電子装置２１が誤作動することを低減させることが可能となる。
基部２ａおよび枠部２ｂは、セラミック材料を主成分としていてもよく、このときこのセラミック材料は黒色であってもよい。基部２ａおよび枠部２ｂがセラミック材料を主成分としていることで、枠部２ｂを金型等の打ち抜きで加工することが可能となる。よって、枠部２ｂからのダストの発生を低減させることが可能となる。よって、ダストが受光素子１０の表面に付着しノイズとなることを低減させることが可能となる。また枠部２ｂの内壁面７の粗さを小さくすることが可能となる。よって、発光素子１１から発生した光が枠部２ｂの内壁面７に到達した場合においても乱反射し受光素子１０へ光が到達することを低減させることが可能となる。また、セラミック材料が黒色であることで、発光素子１１から発生した光が枠部２ｂの内壁面７に到達した際に、反射することを低減させることが可能となる。よって本実施形態の効果を奏することが可能となる。
基部２aおよび枠部２ｂは樹脂材料を主成分としていてもよい。これにより、枠部２ｂをモールドのような成型加工で作製することが可能となる。また、樹脂材料であることで枠部２ｂに含まれるガラス成分を低減させることが可能となる。よって、枠部２ｂの内壁面７で光の反射が発生することを低減させることが可能となる。
ここで、光を吸収する第１膜６の主成分がセラミック材料であり、枠部２ｂの主成分がセラミック材料であるときには、ガラス焼結で枠部２ｂと光を吸収する第１膜６とをより強固に接合させることが可能となる。よって、電子装置２１が経年劣化したとしても、第１膜６が枠部２ｂから剥離することを低減させることが可能となり、本実施形態の効果を長期間奏することが可能となる。また、光を吸収する第１膜６がセラミック材料を主成分としているとき、セラミック材料は黒色であってもよい。第１膜６のセラミック材料としては、例えば、炭化珪素質焼結体が挙げられる。第１膜６が黒色のセラミック材料であることで、発光素子１１から発生した光が枠部２ｂの内壁面７に到達した際に、反射することをより低減させることが可能となる。よって本実施形態の効果をより向上させることが可能となる。
また、光を吸収する第１膜６が樹脂材料を主成分としているときには、枠部２ｂに含まれるガラス成分を低減させることが可能となる。よって、枠部２ｂの内壁面７で光の反射が発生することを低減させることが可能となる。よって、本実施形態の効果を向上させることが可能となる。
＜電子装置の構成＞
図１Ａ～図２Ｂおよび後述する第２実施形態の図３Ａ～図３Ｂに電子装置２１の例を示す。電子装置２１は、実装基板１と、実装基板１の第１実装領域４ａに実装された受光素子１０と、第２実装領域４ｂに実装された発光素子１１と、を備えている。
電子装置２１は、実装基板１と、第１実装領域４ａに実装された受光素子１０と第２実装領域４ｂに実装された発光素子１１を有している。受光素子１０の一例としては、例えば反射型ＣＭＯＳセンサまたはＰＤセンサ等がある。発光素子１１の一例としては、ＬＥＤ（Light Emitting Diode）またはＶＣＳＥＬ素子等がある。受光素子１０および発光素子１１と実装基板１とは例えば接続部材１３で電気的に接続されていてもよい。
電子装置２１は、本実施形態に示す実装基板１を有することで、上面視において受光素子１０と発光素子１１との間を小さくすることが可能となり、小型化が可能となる。
電子装置２１は、断面視において、発光素子１１の下端よりも受光素子１０の上端が下方に位置している。これにより、発光素子１１からの光の一部が枠部２ｂの内壁面７で反射された場合においても受光素子１０へ反射することをより低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。また、第１膜６は、受光素子１０の上端よりも上方に位置していてもよい。このことによって、より発光素子１１からの光が当たりやすい箇所に第１膜６が位置することになるため、発光素子１１からの光の一部が枠部２ｂの内壁面７で反射された場合においても受光素子１０へ反射することをより低減させることが可能となる。
図１０に示すように、電子装置２１は、断面視において、受光素子１０の中心と発光素子１１の中心とを結ぶ仮想線Ａよりも上方に枠部２ｂの第２上面６ｂが位置している、特に枠部２ｂの第２上面６ｂの内端が位置していてもよい。これにより、発光素子１１からの光の一部が枠部２ｂの内壁面７で反射された場合においても受光素子１０へ反射することをより低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。
＜電子モジュールの構成＞
電子モジュール３１は、電子装置２１と電子装置２１の上面に位置する蓋体１２とを有している。
電子モジュール３１は、電子装置２１を覆った蓋体１２を有していてもよい。蓋体１２は、平板状であってもよいし、筐体（レンズホルダー）のような形状を有していてもよい。蓋体１２は、金属または樹脂を材料とする筐体と樹脂またはガラス材を材料とする板状の透明部材が合わさった形状であってもよいし、ガラス板のように平板状であってもよい。蓋体１２が筐体と板材が合わさった形状を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。なお、電子モジュール３１は電子装置２１に蓋体１２が接合されている上で、さらに電子装置２１を覆う筐体を有していてもよい。筐体をさらに有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。筐体および蓋体１２は、例えば樹脂または金属材料等から成る。また、蓋体１２がレンズホルダーであるとき蓋体１２は、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上組み込まれていてもよい。また、蓋体１２は、上下左右の駆動を行う駆動装置等が付いていて、実装基板１の表面に位置するパッド等と半田などの接合材を介して電気的に接続されていてもよい。
なお、蓋体１２は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、蓋体１２の開口部から外部回路基板が挿入され実装基板１と電気的に接続していてもよい。また蓋体１２の開口部は、外部回路基板が電子素子実装用基板１と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。なお、電子モジュール３１は、別にさらに受光素子１０を覆う蓋を有していてもよい。また、電子モジュール３１が蓋体１２とは別に筐体を有する場合には、筐体にも開口部を有していてもよい。この場合にも同様に、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていてもよい。
＜実装基板および電子装置の製造方法＞
次に、本実施形態の実装基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた基板２の製造方法である。
（１）まず、基板２（基部２ａおよび枠部２ｂ）を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加する。ここに、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板２を形成することができる。また、基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および内部貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
また、基板２が樹脂から成る場合には、第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および内部貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
（３）次に、前述のグリーンシートを金型等によって加工する。ここで基板２が開口部またはノッチ等を有する場合、基板２となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。
（４）次に基板２の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板２となるセラミックグリーンシート積層体を作製してもよい。また、このとき、複数層を積層したセラミックグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて枠部２ｂの開口部を設けてもよい。なお、セラミックグリーンシートまたはセラミックグリーンシート積層体に開口部を設けたのちに光を吸収するコートである第１膜６を枠部２ｂの少なくとも内壁面７の第２部分７ｂに塗布することで、作製することができる。
（５）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成して、実装基板１が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、実装基板１となるセラミックグリーンシートと同時に焼成され、第１電極パッド３ａ、第２電極パッド３ｂ、外部回路接続用電極、電極、内部配線導体または／および内部貫通導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の実装基板１に分断する。この分断においては、実装基板１の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により実装基板１の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができる。この他にも、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、上述した多数個取り配線基板を複数の実装基板１に分割する前もしくは分割した後に、それぞれ電解または無電解めっき法を用いて、第１電極パッド３ａ、第２電極パッド３ｂ、外部接続用パッドおよび露出した配線導体にめっきを被着させてもよい。
（７）次に、実装基板１の第１実装領域４ａに受光素子１０を、第２実装領域４ｂに発光素子１１を実装する。受光素子１０はワイヤボンディング等の接続部材１３で実装基板１と電気的に接合させる。またこのとき、受光素子１０または実装基板１に接着材等を設け、実装基板１に固定しても構わない。また、受光素子１０と発光素子１１を実装基板１に実装した後、蓋体１２を接合してもよい。
以上（１）～（７）の工程のようにして実装基板１を作製し、受光素子１０と発光素子１１を実装することで、電子装置２１を作製することができる。なお、上記（１）～（７）の工程順番は加工可能な順番であれば指定されない。
（第２の実施形態）
本実施形態における実装基板１において、第１の実施形態の実装基板１と異なる点は、第２部分７ｂが傾斜面５を有しており、傾斜面５の表面に光を吸収する第１膜６を有している点である。
図３Ｂ、図６～図１０に示す例では、実装基板１の傾斜面５に、光を吸収する第１膜６が位置している。言い換えると、光を吸収する第１膜６が位置する枠部２ｂの内壁面７は、断面視において、基部２ａの第１上面６ｂから遠ざかるにつれて第１部分７ｂから遠ざかるように傾斜した傾斜面５を有しているとともに、傾斜面５を有する内壁面７の開口の径（幅）が上方に向かうにつれて大きくなっている。このような構造であることで、発光素子１１からの光の一部が枠部２ｂの内壁面７に到達した場合においても、光を吸収する第１膜６で光を吸収しつつ、さらに傾斜面５により、発光素子１１からの光の一部が吸収されきれずに反射したとしても、吸収しきれなかった光が受光素子１０に入らない方向に反射される。このため、受光素子１０に発光素子１１からの直接の光および散乱した光が到達することを低減させることが可能となる。よって、枠部２ｂの内壁面７で反射された光が受光素子１０に届き電子装置２１が誤作動することを低減させることが可能となる。また、発光素子１１と受光素子１０との間に筐体１２による壁を設けることなく電子装置２１の誤作動を低減させることが可能となるため、電子装置２１の小型化が可能となる。このとき、枠部２ｂは複数の層を有していてもよく、図３Ｂ、図６及び図８～図１０に示す例のように、傾斜面５は複数の層に亘って位置していてもよい。これにより、傾斜面５の大きさおよび傾きを任意に設定することが容易となる。よって、第１膜６の塗布が容易となるとともに、発光素子１１からの光が受光素子１０側へ反射し辛い角度を容易に作成することが可能となり、本実施形態の効果をより向上させることが可能となる。
実装基板１の傾斜面５の傾斜角度は、第１上面６ａに対して３０°～６０°であってもよい。傾斜面５の角度が第１上面６ａに対して３０°～６０°であることで、発光素子１１からの光が傾斜面５に到達したときより、枠部２ｂの上方側へ反射させる効果を持たせることを可能としつつ、枠部２ｂの第２上面６ｂに発光素子１１を実装する第２実装領域４ｂを確保することが容易となる。よって、本実施形態の効果を奏することが可能となるとともに、電子装置２１の小型化が可能となる。
図３Ｂ、図７～９に示すように、傾斜面５の全面に光を吸収する第１膜６が位置していてもよく、図６に示す例のように傾斜面５の一部にのみ光を吸収する第１膜６が位置していてもよい。図３Ｂ、図７～９に示す例のように傾斜面５の全面に光を吸収する第１膜６が位置していることで、発光素子１１からの光が様々な角度・位置で枠部２ｂの内壁面７に到達した場合においても本実施形態の効果を奏することが可能となる。また、図６に示す例のように傾斜面５の一部にのみ光を吸収する第１膜６が位置していることで、電子装置２１が低背化した場合においても、接続部材１３と第１膜６とが接触することを低減させることが可能となる。また、電子装置２１が小型化および低背化した場合において第１膜６が影となって受光素子１０へ本来到達するはずの反射光を遮ることを低減させることが可能となる。よって、電子装置２１の小型化および低背化が可能となる。
第１膜６は、傾斜面５に沿って位置している。このような場合においても本実施形態の効果を奏することが可能となる。またこのとき、第１膜６の厚みは一定であってよい。これにより、発光素子１１からの光を均一に吸収することが可能となり、発光素子１１からの光の角度により光の吸収度合いの差を低減させることが可能となる。よって、より電子装置２１の動作を安定させることが可能となる。
また、第１膜６の一部が厚くなっていてもよい。第１膜６の一部が厚くなっていることで、発光素子１１からの光が集中しやすい箇所の第１膜６を厚くすることで本実施形態の効果をより向上させることが可能となる。
また、図１０に示す例のように電子装置２１は、断面視において、受光素子１０の中心と発光素子１１の中心とを結ぶ仮想線Ａよりも上方に枠部２ｂの第２上面６ｂが位置している、特に枠部２ｂの第２上面６ｂの内端が位置していてもよい。これにより、発光素子１１からの光の一部が枠部２ｂの内壁面７で反射された場合においても受光素子１０へ反射することをより低減させることが可能となる。よって、本実施形態の効果をより向上させることが可能となる。また、電子装置２１は受光素子１０の中心と発光素子１１の中心とを結ぶ仮想線Ａよりも下方まで第１膜６は延びていてもよい。これにより、本実施形態の効果をより向上させることが可能となる。
図３Ａ～図３Ｂ、図６～図１０に示す実装基板１および電子装置２１の製造方法は第１実施形態および第２実施形態のそれぞれの工程を併せることで作製することが可能となる。つまり、第１実施形態の工程に沿って傾斜面５を作製し、そのあと傾斜面５の表面に光を吸収する第１膜６を塗布または印刷することで作製することが可能となる。
なお、本開示は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。また、例えば、各図に示す例では、第１電極パッド３ａ、第２電極パッド３ｂの形状は上面視において矩形状であるが、円形状やその他の多角形状であってもかまわない。また、本実施形態における第１電極パッド３ａ、第２電極パッド３ｂの配置、数、形状および電子素子の実装方法などは指定されない。なお、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。また、各実施形態同士の組み合わせも可能である。
１・・・・実装基板
２・・・・基板
２ａ・・・基部
２ｂ・・・枠部
３ａ・・・第１電極パッド
３ｂ・・・第２電極パッド
４ａ・・・第１実装領域
４ｂ・・・第２実装領域
５・・・・傾斜面
６・・・・第１膜
６ａ・・・第１上面
６ｂ・・・第２上面
７・・・・内壁面
７ａ・・・第１部分
７ｂ・・・第２部分
８ａ・・・第１層
８ｂ・・・第２層
１０・・・受光素子
１１・・・発光素子
１２・・・蓋体
１３・・・接続部材
２１・・・電子装置
３１・・・電子モジュール
Ａ・・・・仮想線

Claims (16)

  1. 第１実装領域を含む第１上面を有する基部と、
    前記第１実装領域を囲むとともに前記第１上面より上方に延びる内壁面と、該内壁面と交わるとともに第２実装領域を含む第２上面と、を有する枠部と、を備えており、
    前記枠部の前記内壁面は、前記第２上面と接続する第１部分と、前記第１実装領域を間に挟んで前記第１部分と対向して位置する第２部分と、を有しており、
    前記第２部分には、前記枠部の前記内壁面の反射率よりも低い反射率を有する第１膜が位置しており、
    前記第２部分は、前記基部の前記第１上面から遠ざかるにつれて前記第１部分から遠ざかるように傾斜した傾斜面を有している、実装基板。
  2. 前記第１膜は、前記枠部の前記第２上面にまで位置している、請求項１に記載の実装基板。
  3. 前記第１膜は、前記傾斜面に位置している、請求項１または２に記載の実装基板。
  4. 前記枠部は、積層された複数の層を有しており、
    前記複数の層は、前記枠部の前記第２上面から順に、第１層と第２層とを含み、
    前記第２部分は、前記第１層と前記第２層とに亘って位置するとともに、
    断面視において、前記第１膜は、前記第１層から前記第２層に亘って位置している、請求項１～３のいずれか１つに記載の実装基板。
  5. 前記枠部は、積層された複数の層を有しており、
    前記傾斜面は、前記複数の層のうち少なくとも２層に亘って位置している、請求項１～３のいずれか１つに記載の実装基板。
  6. 前記第１上面に対する前記傾斜面の傾斜角度は、３０°～６０°である、請求項１、２、３、５のいずれか１つに記載の実装基板。
  7. 前記第１膜は、厚みが均一である、請求項１～６のいずれか１つに記載の実装基板。
  8. 前記第１膜は、前記内壁面の全周に位置している、請求項１～７のいずれか１つに記載の実装基板。
  9. 前記第１膜は、セラミック材料を主成分とする、請求項１～８のいずれか１つに記載の実装基板。
  10. 前記セラミック材料は、黒色である、請求項９に記載の実装基板。
  11. 請求項１～１０のいずれか１つに記載の実装基板と、
    前記第１実装領域に実装された受光素子と、
    前記第２実装領域に実装された発光素子と、を備えた電子装置。
  12. 第１実装領域を含む第１上面を有する基部と、
    前記第１実装領域を囲むとともに前記第１上面より上方に延びる内壁面と、該内壁面と交わるとともに第２実装領域を含む第２上面と、を有する枠部と、を備えており、
    前記枠部の前記内壁面は、前記第２上面と接続する第１部分と、前記第１実装領域を間に挟んで前記第１部分と対向して位置する第２部分と、を有しており、
    前記第２部分には、前記枠部の前記内壁面の反射率よりも低い反射率を有する第１膜が位置している、実装基板と、
    前記第１実装領域に実装された受光素子と、
    前記第２実装領域に実装された発光素子と、を備えた電子装置。
  13. 前記発光素子の下端よりも前記受光素子の上端が下方に位置している請求項１２に記載の電子装置。
  14. 前記受光素子の中心と前記発光素子の中心とを結ぶ仮想線よりも上方に前記枠部の上面が位置している請求項１２または１３に記載の電子装置。
  15. 前記第１膜は前記受光素子の上端よりも上方に位置している請求項１２～１４のいずれか１つに記載の電子装置。
  16. 請求項１２～１５のいずれか１つに記載の電子装置と、
    前記電子装置に位置した蓋体と、を備えた電子モジュール。
JP2021553624A 2019-10-30 2020-10-27 実装基板、電子装置、および電子モジュール Active JP7273179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023073840A JP2023109770A (ja) 2019-10-30 2023-04-27 実装基板、電子装置、および電子モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019197453 2019-10-30
JP2019197453 2019-10-30
PCT/JP2020/040233 WO2021085413A1 (ja) 2019-10-30 2020-10-27 実装基板、電子装置、および電子モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023073840A Division JP2023109770A (ja) 2019-10-30 2023-04-27 実装基板、電子装置、および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2021085413A1 JPWO2021085413A1 (ja) 2021-05-06
JP7273179B2 true JP7273179B2 (ja) 2023-05-12

Family

ID=75715998

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021553624A Active JP7273179B2 (ja) 2019-10-30 2020-10-27 実装基板、電子装置、および電子モジュール
JP2023073840A Withdrawn JP2023109770A (ja) 2019-10-30 2023-04-27 実装基板、電子装置、および電子モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023073840A Withdrawn JP2023109770A (ja) 2019-10-30 2023-04-27 実装基板、電子装置、および電子モジュール

Country Status (4)

Country Link
US (1) US20230268453A1 (ja)
JP (2) JP7273179B2 (ja)
CN (1) CN114600241A (ja)
WO (1) WO2021085413A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235864A (ja) 2007-02-21 2008-10-02 Kyocera Corp 電子装置
JP2017152530A (ja) 2016-02-24 2017-08-31 京セラ株式会社 撮像素子用パッケージ、撮像装置および撮像モジュール
JP2018164021A (ja) 2017-03-27 2018-10-18 イビデン株式会社 キャビティ付き配線板
JP2019129224A (ja) 2018-01-24 2019-08-01 京セラ株式会社 パッケージおよび電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235864A (ja) 2007-02-21 2008-10-02 Kyocera Corp 電子装置
JP2017152530A (ja) 2016-02-24 2017-08-31 京セラ株式会社 撮像素子用パッケージ、撮像装置および撮像モジュール
JP2018164021A (ja) 2017-03-27 2018-10-18 イビデン株式会社 キャビティ付き配線板
JP2019129224A (ja) 2018-01-24 2019-08-01 京セラ株式会社 パッケージおよび電子装置

Also Published As

Publication number Publication date
US20230268453A1 (en) 2023-08-24
JP2023109770A (ja) 2023-08-08
WO2021085413A1 (ja) 2021-05-06
JPWO2021085413A1 (ja) 2021-05-06
CN114600241A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
WO2019082923A1 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP2022186944A (ja) 電子部品パッケージおよび電子装置
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2019096778A (ja) 蓋体および光学装置
JP7011395B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7273179B2 (ja) 実装基板、電子装置、および電子モジュール
JP7242870B2 (ja) 実装基板および電子装置
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2020241775A1 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7227019B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US20190008064A1 (en) Electronic component mounting board, electronic device, and electronic module
JP7209749B2 (ja) 電子部品実装用基体および電子装置
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
WO2022163599A1 (ja) 電子素子実装用基板
JP2019009381A (ja) 撮像装置用蓋体および撮像装置
WO2022163598A1 (ja) 電子素子実装用基板
JP6022888B2 (ja) 電子素子搭載用基板および電子装置
JP2021034554A (ja) 蓋体および光学装置
JP2014045012A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7273179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150