WO2022163599A1 - 電子素子実装用基板 - Google Patents

電子素子実装用基板 Download PDF

Info

Publication number
WO2022163599A1
WO2022163599A1 PCT/JP2022/002491 JP2022002491W WO2022163599A1 WO 2022163599 A1 WO2022163599 A1 WO 2022163599A1 JP 2022002491 W JP2022002491 W JP 2022002491W WO 2022163599 A1 WO2022163599 A1 WO 2022163599A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
film
region
metal film
mounting
Prior art date
Application number
PCT/JP2022/002491
Other languages
English (en)
French (fr)
Inventor
太志 鬼丸
譲治 川▲崎▼
新 井之元
篤男 山本
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to CN202280011213.7A priority Critical patent/CN116830259A/zh
Priority to JP2022578382A priority patent/JPWO2022163599A1/ja
Publication of WO2022163599A1 publication Critical patent/WO2022163599A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates

Abstract

上面に電子素子が実装される実装領域を有している基板と、前記実装領域に位置している第1金属膜と、を備えており、前記第1金属膜は、前記第1金属膜の中央部を含んでいる第1領域と、前記第1領域の周囲の少なくとも一部に位置している第2領域と、を有しており、前記第2領域は、前記第2領域の膜厚が前記第1領域の膜厚より大きい厚膜部を有している、電子素子実装用基板。 これにより、実装領域と電子素子とを接続する接続材が、意図せずに外側に流れることを低減する。また、接続材が塗れ広がることを促進する。

Description

電子素子実装用基板
 本開示は、電子素子実装用基板に関する。
 従来、電子素子実装用基板が知られている。この電子素子実装用基板は、その上面に電子素子が実装される実装領域を有している基板を備えている。このような電子素子実装用基板の一例として、特許文献1に開示されている技術が挙げられる。
日本国公開特許公報「特開2006-208129号公報」
 本開示の一態様に係る電子素子実装用基板は、上面に電子素子が実装される実装領域を有している基板と、前記実装領域に位置している第1金属膜と、を備えており、前記第1金属膜は、前記第1金属膜の中央部を含んでいる第1領域と、前記第1領域の周囲の少なくとも一部に位置している第2領域と、を有しており、前記第2領域は、前記第2領域の膜厚が前記第1領域の膜厚より大きい厚膜部を有している。
(a)は、本開示の第1の実施形態に係る電子装置の外観を示す上面図であり、(b)は、(a)のX1-X1線に対応する縦断面図である。 (a)は、第1金属膜内の積層構造を示す断面図であり、(b)は、第2金属膜内の積層構造を示す断面図である。 ニッケル被膜の表面に金被膜を設ける方法の一例を示す図であり、電子素子実装用基板の中間体を治具に詰める工程を示す斜視図である。 ニッケル被膜の表面に金被膜を設ける方法の一例を示す図であり、治具に詰めた中間体に対してめっき加工を施す工程を示す正面図である。 図4に示す工程における、中間体に設けられる金被膜の膜厚の分布の大まかな傾向を示す上面図である。 (a)は、本開示の第2の実施形態に係る電子装置の外観を示す上面図であり、(b)は、(a)のX1-X1線に対応する縦断面図であり、(c)は、(b)の変形例である。 (a)は、本開示の第3の実施形態に係る電子装置の外観を示す上面図であり、(b)は、(a)のX1-X1線に対応する縦断面図であり、(c)は、(b)の変形例である。 (a)は、本開示の第4の実施形態に係る電子装置の外観を示す上面図であり、(b)は、(a)のX1-X1線に対応する縦断面図である。
 以下、本開示を実施するための形態について説明する。説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない場合がある。
 <電子装置の構成>
 以下、本開示のいくつかの例示的な実施形態について、図面を参照して説明する。以下の説明では、電子素子実装用基板に電子素子が実装されてなるものを、電子装置とする。電子装置は、いずれの方向が鉛直上方もしくは鉛直下方とされてもよいが、便宜的に、直交座標系XYZを定義すると共に、Z方向の正側を上方とする。
 また、本開示において、「表面」は、「ひょうめん」と読み、表側の面に限らず、側面および裏側の面も指す。表側の面のみを指す場合には、「上面」という文言を使用している。裏側の面のみを指す場合には、「下面」という文言を使用している。
 (第1の実施形態)
 ここからは、本開示の第1の実施形態に係る電子装置201について説明する。
 図1の(a)は、本開示の第1の実施形態に係る電子装置201の外観を示す上面図であり、図1の(b)は、図1の(a)のX1-X1線に対応する縦断面図である。
 電子装置201は、電子素子実装用基板101、電子素子102、接続材103、蓋体104、蓋体接合材105、およびボンディングワイヤ106を備えている。電子素子実装用基板101は、基板1、メタライズ層2、第1金属膜3、電極パッド4aおよび4b、ならびに第2金属膜5aおよび5bを備えている。
 説明を簡潔にすることを目的として、電極パッド4aおよび4b、第2金属膜5aおよび5b、ならびにボンディングワイヤ106に関しては、本開示を実施するための形態の後半の(第2金属膜について)欄でまとめて説明する。従って、当該欄の前の各実施形態の説明では、電極パッド4aおよび4b、第2金属膜5aおよび5b、ならびにボンディングワイヤ106に関する説明を省略する。
 基板1は、電子素子102を搭載するための基体であり、電子素子102が実装される実装領域11を有している。実装領域11は、基板1の上面に位置している。基板1の材料の一例として、電気絶縁性セラミックスおよび樹脂(例:プラスチック)が挙げられる。当該電気絶縁性セラミックスの一例として、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体、およびガラスセラミック焼結体が挙げられる。当該樹脂の一例として、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、およびフッ素系樹脂が挙げられる。当該フッ素系樹脂の一例として、ポリエステル樹脂および四フッ化エチレン樹脂が挙げられる。
 基板1は、1層に限らず、複数の層の積層構造であってもよい。基板1が複数の層の積層構造である場合、当該複数の層の各々が、前述した材料からなっていてもよい。図1の(b)において、基板1は、6層の積層構造となっている。但し、基板1の層数は、6層に限定されず、1層以上5層以下であってもよいし、7層以上であってもよい。また、図1の(b)において、基板1には、電子素子102等が収容される開口12が形成されている。但し、基板1は、開口12が形成されていない形状(例:平板)であってもよい。
 平面視における基板1のサイズは例えば、0.3mm以上10cm以下程度である。平面視における基板1の形状の一例として、正方形および長方形が挙げられる。基板1の厚みは例えば、0.2mm以上である。
 基板1の表面に、電極が設けられていてもよい。当該電極は、電子素子実装用基板101と外部回路基板とを電気的に接続するものであってもよいし、電子装置201と外部回路基板とを電気的に接続するものであってもよい。
 基板1の内部には、複数の層の間に形成された内部配線、および内部配線同士を上下に接続する貫通導体が設けられていてもよい。これらの内部配線および貫通導体は、基板1の表面に露出していてもよい。これらの内部配線および貫通導体によって、電極と他の部材との電気的接続が実現されていてもよい。
 メタライズ層2は、基板1の表面に設けられており、より具体的には、基板1における実装領域11に設けられている。メタライズ層2は、電子素子102と電気的に接続することが可能なものである。
 基板1が電気絶縁性セラミックスからなっている場合、メタライズ層2は例えば、タングステン(W)、モリブデン(Mo)、マンガン(Mn)、銀(Ag)、および銅(Cu)のいずれか、またはこれらの少なくとも1つを含有する合金からなっている。基板1が樹脂からなっている場合、メタライズ層2は例えば、銅、金(Au)、アルミニウム(Al)、ニッケル(Ni)、モリブデン、およびチタン(Ti)のいずれか、またはこれらの少なくとも1つを含有する合金からなっている。電極、内部配線、および貫通導体の各々についても同様である。
 第1金属膜3は、実装領域11に位置しており、より具体的には、メタライズ層2の表面に設けられている。
 図2の(a)は、第1金属膜3内の積層構造を示す断面図であり、図2の(b)は、第2金属膜5内の積層構造を示す断面図である。第2金属膜5とは、第2金属膜5aおよび5bの任意の1つである。
 図2の(a)に示すように、第1金属膜3は、ニッケル被膜31および金被膜32を含んでいる。ニッケル被膜31は、ニッケルを主成分としており、金被膜32を基準として基板1側に設けられている。ニッケル被膜31の膜厚は例えば、0.03μm以上3.0μm以下である。金被膜32は、金を主成分としており、ニッケル被膜31を基準として基板1と反対側に、ニッケル被膜31の少なくとも一部を覆うように設けられている。つまり、金被膜32は、ニッケル被膜31の全部を覆っていてもよいし、ニッケル被膜31の一部を覆っていてもよい。金被膜32の膜厚は例えば、0.03μm以上0.30μm以下である。第1金属膜3は、積層構造であるのがよいが、単層構造であってもよい。後述する、第2金属膜5も同様である。
 電子素子102は、実装領域11上に固定されている。電子素子102の一例として、CCD型の撮像素子、CMOS型の撮像素子、LEDおよびLD等の発光素子、ならびに集積回路が挙げられる。CCDは、「Charge Coupled Device」の略称である。CMOSは、「Complementary Metal Oxide Semiconductor」の略称である。LEDは、「Light Emitting Diode」の略称である。LDは、「Laser Diode」の略称である。電子素子102は、接続材103を介して、第1金属膜3と接続されている。接続材103の材料の一例として、銀エポキシおよび熱硬化性樹脂が挙げられる。
 蓋体104は、基板1の上面に固定されており、電子素子102を覆うものである。電子素子102が先に例示した撮像素子および発光素子のいずれかである場合、蓋体104の材料の一例として、ガラス材料等の透明度の高い材料が挙げられる。電子素子102が先に例示した集積回路である場合、蓋体104の材料の一例として、金属材料および有機材料が挙げられる。
 電子素子実装用基板101の上面に、電子素子102を取り囲む枠状体であって、蓋体104を支える枠状体が設けられていてもよい。また、電子素子実装用基板101に、当該枠状体が設けられていなくてもよい。当該枠状体の材料と、基板1の材料とは、同じであってもよいし、別であってもよい。
 蓋体接合材105は、基板1と蓋体104とを接合するものである。蓋体接合材105の材料の一例として、熱硬化性樹脂、低融点ガラス、および金属成分からなるろう材が挙げられる。基板1と異なる材料からなる枠状体が電子素子実装用基板101に設けられている場合、蓋体接合材105は、当該枠状体と同じ材料であってもよい。このとき、蓋体接合材105を厚く設けることにより、蓋体接合材105は、基板1と蓋体104とを接合する機能と、蓋体104を支える枠状体としての機能とを併せ持つことが可能となる。また、基板1と同じ材料からなる枠状体が電子素子実装用基板101に設けられている場合、当該枠状体と蓋体104とが同一部材として構成されていてもよい。
 <製造方法>
 本実施形態の電子素子実装用基板101および電子装置201の製造方法の一例について説明する。下記で示す製造方法の一例は、多数個取り配線基板を用いた基板1の製造方法である。
 (a)まず、基板1を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム(Al)質焼結体である基板1を得る場合には、Alの粉末に焼結助材としてシリカ(SiO)、マグネシア(MgO)またはカルシア(CaO)等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、ドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
 基板1が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法、インジェクションモールド法または金型等での押圧等で成形することによって基板1を形成することができる。また、基板1は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基板1を形成できる。
 (b)次に、スクリーン印刷法等によって、上記(a)の工程で得られたセラミックグリーンシートに各電極パッド、メタライズ層2、内部配線導体または/および内部貫通導体等となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。金属ペーストは、基板1との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
 また、基板1が樹脂から成る場合には、各電極パッド、メタライズ層2、内部配線導体または/および内部貫通導体は、スパッタ法、蒸着法等によって作製することができる。また、表面に金属膜を設けた後に、めっき法を用いて作製してもよい。
 (c)次に、前述のグリーンシートを金型等によって加工する。ここで基板1が開口部またはノッチ等を有する場合、基板1となるグリーンシートの所定の箇所に、開口部またはノッチ等を形成してもよい。
 (d)次に基板1の各絶縁層となるセラミックグリーンシートを積層して加圧する。このことにより各絶縁層となるグリーンシートを積層し、基板1となるセラミックグリーンシート積層体を作製してもよい。また、この時、複数層を積層したセラミックグリーンシートの所定の位置に、金型、パンチング、またはレーザー等を用いて開口部を設けてもよい。
 (e)次に、このセラミックグリーンシート積層体を約1500℃~1800℃の温度で焼成して、基板1が複数配列された多数個取り配線基板を得る。この工程によって、前述した金属ペーストは、基板1となるセラミックグリーンシートと同時に焼成され、各電極パッド、内部配線導体または/および内部貫通導体となる。
 (f)次に、焼成して得られた多数個取り配線基板を複数の基板1に分断する。この分断においては、基板1の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により基板1の外縁となる箇所に沿って切断する方法等を用いることができる。分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができる。分割溝は、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。上述した多数個取り配線基板を複数の基板1に分割する前もしくは分割した後に、各電極パッド、メタライズ層2、内部配線導体および内部貫通導体にめっきを被着させてもよい。
 (g)次に、基板1の実装領域11に電子素子102を実装する。電子素子102はワイヤボンディング等の接続部材で基板1と電気的に接合させる。またこのとき、電子素子102または基板1に接続材103等を設け、基板1に固定する。また、電子素子102を基板1に実装した後、蓋体104を接合してもよい。
 以上(a)~(g)の工程のようにして基板1を作製し、電子素子102を実装することで、電子装置201を作製することができる。上記(a)~(g)の工程順番は加工可能な順番であれば指定されない。
 上記は多数個取り配線基板から電子素子実装用基板101を得る全体の工程の説明について記載したが、めっき方法については以下に詳細を記載する。図3は、ニッケル被膜31の表面に金被膜32を設ける方法の一例を示す図であり、電子素子実装用基板101の中間体301を治具302に詰める工程を示す斜視図である。図4は、ニッケル被膜31の表面に金被膜32を設ける方法の一例を示す図であり、治具302に詰めた中間体301に対してめっき加工を施す工程を示す正面図である。中間体301は、電子素子実装用基板101と同じくニッケル被膜31を備えていると共に、電子素子実装用基板101と異なり金被膜32を備えていないものである。
 ニッケル被膜31の表面(ニッケル被膜31の少なくとも一部を覆うよう)に金被膜32を設ける方法の一例としては、図3および図4に示す工程を含んでいることが考えられる。
 図3に示す工程においては、中間体301を治具302に詰める。治具302の概形は、図3に示すように直方体であってもよい。このとき、治具302には、当該直方体を構成する面のうち最も面積が大きい1対の面303および304(図4参照)の法線方向に沿って、多数のスペースが形成されている。当該多数のスペースごとに、中間体301が詰められる。当該スペースの数は例えば、250程度である。
 図4に示す工程においては、まず、中間体301が詰められた治具302、ならびに金電極305および306を、金錯体浴307に入れる。そして、面303および304を、それぞれ、金電極305および306と対向させて、治具302に詰められた中間体301に対してめっき加工を施すことにより、中間体301に金被膜32を設ける。
 図4に示す工程の後、金被膜32が設けられた中間体301は、洗浄に供される。このとき、金被膜32が設けられた中間体301を、治具302から外して洗浄を行ってもよいが、治具302に詰めたまま洗浄を行うのがよい。換言すれば、治具302は、治具302ごと(金被膜32が設けられた中間体301を治具302から外すことなく)金被膜32が設けられた中間体301の洗浄が可能なものであるのがよい。これにより、金被膜32が設けられた中間体301を治具302とは別の治具に詰める工程を省くことができるため、電子素子実装用基板101の製造工数を削減することができる。
 図5は、図4に示す工程における、中間体301に設けられる金被膜32の膜厚の分布の大まかな傾向308を示す上面図である。傾向308は、中間体301からの厚みが大きい部分程、中間体301に設けられる金被膜32の膜厚が大きくなる傾向を表している。図4に示す工程において、中間体301は、中間体301の上面および下面の法線方向309が、金電極305と金電極306とが並ぶ方向(紙面左右方向)と略垂直となるように配置される。図4に示す工程によれば、傾向308は、後述する(1)および(2)に示す2つの成分を含んでいるものとなる。
 また、本実施形態の電子素子実装用基板101の第1金属膜3を作製するその他の方法として、例えば、電界めっき法によりめっきを被膜して作製する方法が挙げられる。この電界めっき法によるめっき被膜の形成において、電流を通す電界めっきパターンの抵抗を変えることが考えられる。例えば、めっき被膜を厚くする側の電界めっきパターンの電気抵抗を小さくし、他方を大きくすることで第1金属膜3を作製してもよい。また、例えば、電界めっき法によるめっき被膜の形成において、めっき被膜を厚くする側の電流を大きくすることで第1金属膜を作製しても良い。
 (1)金電極305までの距離の増加に対して、中間体301に設けられる金被膜32の膜厚が単調減少となる傾向。
 (2)金電極306までの距離の増加に対して、中間体301に設けられる金被膜32の膜厚が単調減少となる傾向。
 電子素子実装用基板101において、第1金属膜3は、第1領域33および第2領域34を有している。第1領域33は、第1金属膜3の中央部を含んでいる領域である。第2領域34は、第1領域33の周囲の少なくとも一部に位置している領域である。第1金属膜3の中央部とは、第1金属膜3の平面視または断面視(基板の膜厚方向における断面視)における第1金属膜3の中心点であってもよいし、当該中心点を含む第1金属膜3の平面または断面であってもよい。典型的に、第1領域33および第2領域34の関係は、電子素子実装用基板101の平面視または断面視において、第1領域33が第1金属膜3の内側に位置しており、第2領域34が第1金属膜3の外側に位置していると言える。例えば、断面視において、第1金属膜3の端から0より大きく3割以下を第2領域34とし、第1金属膜3における第2領域34の内側を含む領域を第1領域33とする。こうして、第1領域33および第2領域34の組を1組実現することが考えられる。
 そして、第2領域34は、第2領域34の膜厚が第1領域33の膜厚より大きい厚膜部35を有している。すなわち、厚膜部35における最大の膜厚を有しているピーク厚部36の膜厚T1は、第1領域33の最大膜厚T2より大きい。ピーク厚部36の下端は基板1上にある一方、第1領域33の下端はメタライズ層2上にあるが、実際のメタライズ層2の厚みは、膜厚T1およびT2に対して無視することができる程度に小さい。
 電子素子102の搭載の際、通常、実装領域11と電子素子102の裏面とが概ね平行を保って、電子素子102が実装領域11へ近づけられる。これにより、厚膜部35付近が第1領域33よりも先に、電子素子102の裏面と近接および接触する。これにより、接続材103の移動を概ね厚膜部35から第1領域33へと制御することができる。従って、厚膜部35側において、実装領域11と電子素子102とを接続する接続材103が、意図せずに外側に流れることを低減することができる。
 また、第1金属膜3の上面に段差および/または傾斜ができるため、第1金属膜3の上面にて接続材103が高所から低所へ流れ、接続材103が塗れ広がることを促進することができる。
 厚膜部35は、最大の膜厚を有しているピーク厚部36から基板1の平面視における第1金属膜3の内側へ向かう方向D1に、厚膜部35の膜厚が単調減少している。当該単調減少していることの由来となる成分の具体例が、前記の成分(1)および(2)のうちのいずれか一方である。方向D1はあくまで方向に過ぎず、当該単調減少していることの始点はピーク厚部36であるが、その終点は、第1金属膜3におけるピーク厚部36と反対側の端部までのどこであってもよい。
 ピーク厚部36は、点状のみならず、線状の場合もある。ピーク厚部36が線状である場合、ピーク厚部36のどの点を選択するかに応じて、方向D1が異なり得る。ピーク厚部36が線状である場合、ピーク厚部36上の複数の点について、互いに異なる複数の方向D1が定められ、これら複数の方向D1に、厚膜部35の膜厚が単調減少していてもよい。
 これにより、図3および図4に示した例における成分(1)および/または(2)を有効に利用して、厚膜部35を実現することができる。
 本実施形態においては、メタライズ層2の全部が、第1金属膜3によって覆われている。この場合、メタライズ層2の酸化を低減させることができる。但し、後述するように、メタライズ層2の一部が、第1金属膜3によって覆われていてもよい。
 厚膜部35の膜厚の最大値である膜厚T1は、0.06μm以上3.30μm以下である。具体的には、厚膜部35におけるニッケル被膜31の膜厚の最大値は0.03μm以上3.0μm以下であり、厚膜部35における金被膜32の膜厚の最大値は0.03μm以上0.30μm以下である。
 第1領域33の最大膜厚T2は、厚膜部35の膜厚の最大値である膜厚T1に対して、例えば50~99%であってもよい。
 図1の(b)に示すように、前述した方向D1の上流側から第1金属膜3の点TaおよびTbを規定する。このとき、第1金属膜3の膜厚は、点Tb<点Taとなる。
 (第2の実施形態)
 ここからは、本開示の第2の実施形態に係る電子装置201について説明する。
 図6の(a)は、本開示の第2の実施形態に係る電子装置201の外観を示す上面図であり、図6の(b)は、図6の(a)のX1-X1線に対応する縦断面図であり、図6の(c)は、図6の(b)の変形例である。
 本開示の第2の実施形態に係る電子装置201において、厚膜部35は、膜厚が連続的に増加する部分である傾斜37を有している。ここで、「膜厚が連続的に増加する」とは、断面視において、膜厚が増加傾向を示している部分が、段差ではなく、斜線状または曲線状等のなだらかな線からなることを意味している。「膜厚が連続的に増加する」とは、断面視において、膜厚が増加傾向を示している部分が段差からなる「膜厚が離散的に増加する」と対をなす概念である。これにより、厚膜部35の角を丸めることが図られるため、厚膜部35の角に電子素子102が当たって電子素子102に物理的ダメージが及ぶことを低減することができる。
 図6の(b)に示す傾斜37は丸みを帯びているが、傾斜37は断面視において丸みを帯びていない斜線状であってもよい。
 また、図6の(b)においては、厚膜部35が第1金属膜3において明確に突出している。一方、図6の(c)に示すように、厚膜部35が第1金属膜3において明確に突出しておらず、第1金属膜3全体の上面がなだらかであってもよい。
 図6の(c)に示す例において、電子装置201は、基板1の膜厚方向における断面視において、第1領域33は、厚膜部35から遠い程第1領域33の膜厚が小さい傾斜部38を有している。これにより、接続材103の移動を厚膜部35から第1領域33側へより好適に制御することができる。
 (第3の実施形態)
 ここからは、本開示の第3の実施形態に係る電子装置201について説明する。
 図7の(a)は、本開示の第3の実施形態に係る電子装置201の外観を示す上面図であり、図7の(b)は、図7の(a)のX1-X1線に対応する縦断面図であり、図7の(c)は、図7の(b)の変形例である。
 本開示の第3の実施形態に係る電子装置201において、第1金属膜3は、基板1の膜厚方向における断面視において、第1領域33を基準として第1領域33の両外側に厚膜部35を有している。これにより、断面視において、第1金属膜3の両端にて、厚膜部35による効果を得ることができる。
 本開示の第3の実施形態に係る電子装置201においては、前記第1領域33の両外側の厚膜部35ごとに、方向D1が定められ、方向D1に厚膜部35の膜厚が単調減少している。第1領域33の両外側の厚膜部35ごとに定められた計2種類の方向D1は、互いに逆方向である。第1領域33の両外側の厚膜部35ごとに当該単調減少していることの由来となる成分の具体例が、前記の成分(1)および(2)である。
 これにより、図3および図4に示した例における成分(1)および(2)を有効に利用して、厚膜部35を実現することができる。
 勿論、本実施形態で説明した単調減少していることに関係なく、第1領域33の両外側に厚膜部35を有していてもよい。
 図7の(c)に示すように、図6の(c)と同様に、厚膜部35は、膜厚が連続的に増加する部分である傾斜37を有していてもよい。図7の(c)に示すように、図6の(c)と同様に、基板1の膜厚方向における断面視において、第1領域33は、厚膜部35から遠い程第1領域33の膜厚が小さい傾斜部38を有していてもよい。
 図7の(c)に示す例において、第1領域33は、第1金属膜3の膜厚が最も小さい部分である最薄膜部39を有している。これにより、最薄膜部39上の接続材103が外側に流れ難いので、接続材103が、意図せずに外側に流れることをより低減することができる。また、この最薄膜部39は、平面視において基板1の中央部にあってもよい。このことによって、接続材103が実装領域より外側に流れ出ることを低減させることができる。
 図7の(c)に示すように、前述した2種類の方向D1の一方の上流側から第1金属膜3の点Ta1およびTb1を規定すると共に、同他方の上流側から第1金属膜3の点Ta2およびTb2を規定する。また、最薄膜部39の膜厚を膜厚T3とする。このとき、第1金属膜3の膜厚は、最薄膜部39(膜厚T3)<点Tb1<点Ta1、かつ、最薄膜部39(膜厚T3)<点Tb2<点Ta2となる。
 (第4の実施形態)
 ここからは、本開示の第4の実施形態に係る電子装置201について説明する。
 図8の(a)は、本開示の第4の実施形態に係る電子装置201の外観を示す上面図であり、図8の(b)は、図8の(a)のX1-X1線に対応する縦断面図である。
 本開示の第4の実施形態に係る電子装置201において、メタライズ層2は、その端部21が第1金属膜3によって覆われていない。このように、メタライズ層2の一部が、第1金属膜3によって覆われていてもよい。これにより、第1金属膜3を構成するニッケルおよび金の使用量を減らすことが可能となる。
 第1金属膜3によって覆われていないメタライズ層2の端部21は、基板1の表面に露出していてもよい。一方、図8の(b)に示すように、基板1が、開口12が形成されている構成である場合、メタライズ層2は、開口12を規定する内壁13から基板1の中に埋め込まれていてもよい。
 (第2金属膜について)
 ここからは、前述した各実施形態を参照して、電極パッド4aおよび4b、第2金属膜5aおよび5b、ならびにボンディングワイヤ106について説明する。電子素子102、接続材103、蓋体104、蓋体接合材105、基板1、メタライズ層2、および第1金属膜3の各々の構成として、前述した各実施形態に示した構成を適宜用いることができる。
 電極パッド4aおよび4bは、基板1の表面に位置しており、より具体的には、基板1における電子素子102搭載側の面(基板1の上面)に設けられている。電極パッド4aおよび4bは、電子素子102と電気的に接続されている。前述した各実施形態において、電極パッドの個数は2個であるが、これに限定されず、電極パッドの個数は、1個であってもよいし、3個以上であってもよい。
 基板1の表面に、電極が設けられていてもよい。当該電極は、電子素子実装用基板101と外部回路基板とを電気的に接続するものであってもよいし、電子装置201と外部回路基板とを電気的に接続するものであってもよい。
 基板1の内部には、複数の層の間に形成された内部配線、および内部配線同士を上下に接続する貫通導体が設けられていてもよい。これらの内部配線および貫通導体は、基板1の表面に露出していてもよい。これらの内部配線および貫通導体によって、電極と電極パッド4aおよび/または4bとの電気的接続が実現されていてもよい。
 基板1が電気絶縁性セラミックスからなっている場合、電極パッド4aおよび4bは例えば、タングステン、モリブデン、マンガン、銀、および銅のいずれか、またはこれらの少なくとも1つを含有する合金からなっている。基板1が樹脂からなっている場合、電極パッド4aおよび4bは例えば、銅、金、アルミニウム、ニッケル、モリブデン、およびチタンのいずれか、またはこれらの少なくとも1つを含有する合金からなっている。電極、内部配線、および貫通導体の各々についても同様である。
 第2金属膜5aおよび5bは、基板1の表面に位置している。より具体的には、第2金属膜5aおよび5bは、それぞれ、基板1の表面に位置した電極パッドの表面に設けられている。第2金属膜は、電極パッドごとに、その表面に設けられたものである。
 図2の(b)に示すように、第2金属膜5aおよび5bの任意の1つである第2金属膜5は、ニッケル被膜51および金被膜52を含んでいる。ニッケル被膜51は、ニッケルを主成分としており、金被膜52を基準として基板1側に設けられている。ニッケル被膜51の膜厚は例えば、0.03μm以上3.0μm以下である。金被膜52は、金を主成分としており、ニッケル被膜51を基準として基板1と反対側に、ニッケル被膜51の少なくとも一部を覆うように設けられている。つまり、金被膜52は、ニッケル被膜51の全部を覆っていてもよいし、ニッケル被膜51の一部を覆っていてもよい。金被膜52の膜厚は例えば、0.03μm以上0.30μm以下である。上述したように、第2金属膜5は、積層構造であるのがよいが、単層構造であってもよい。
 ボンディングワイヤ106は、電子素子102と第2金属膜5(ひいては、電極パッド4)とを電気的に接続するための配線である。ここで、電極パッド4とは、図示はしていないが、電極パッド4aおよび4bのいずれかであって第2金属膜5と対応するものを便宜的に表現したものである。
 前述した図3~図5を参照した説明において、ニッケル被膜31および金被膜32を、それぞれ、ニッケル被膜51および金被膜52に読み替えてもよい。これにより、図3~図5を参照した説明は、ニッケル被膜51の表面(ニッケル被膜51の少なくとも一部を覆うよう)に金被膜52を設ける方法の一例と解釈することができる。
 基板1の表面に位置している第2金属膜5aおよび5bは、それぞれ、基板1の表面に対して傾斜した表面53aおよび53bを有している。基板1の表面とは例えば、基板1の上面、素子が実装される面のことをいう。ここで、表面53aおよび53bが基板1の表面に対して傾斜するとは、より具体的には、表面53aおよび53bがそれぞれ基板1の内壁面14aおよび14bに対して傾斜することであるとも言える。第2金属膜5aおよび5bは、厚膜部35における最大の膜厚を有している厚膜部35のピーク厚部36から基板1の平面視における第1金属膜3の内側へ向かう方向D1と同じ方向D1´に、第2金属膜5aおよび5bの膜厚が単調減少している。
 図1の(b)に示すように、方向D1´の上流側から第2金属膜5aおよび5bの点Tc~Tfを規定する。このとき、第1金属膜3ならびに第2金属膜5aおよび5bの膜厚は、点Tf<点Te<点Tb<点Ta<点Td<点Tcとなる。
 図7の(c)に示すように、2種類の方向D1´の一方の上流側から第2金属膜5aの点Tc1およびTd1を規定すると共に、同他方の上流側から第2金属膜5bの点Tc2およびTd2を規定する。このとき、第1金属膜3ならびに第2金属膜5aおよび5bの膜厚は、最薄膜部39(膜厚T3)<点Tb1<点Ta1<点Td1<点Tc1、かつ、最薄膜部39(膜厚T3)<点Tb2<点Ta2<点Td2<点Tc2となる。
 同列内での第2金属膜5aおよび5bの傾斜の方向が一定であると、キャピラリとのなす角を一定に保ちやすく、ワイヤボンドが安定して打てる。また、ワイヤボンド接点の位置のバラツキを低減することができる。そのため、ワイヤボンド不良を低減できる。
 (まとめ)
 本開示の態様1に係る電子素子実装用基板は、その上面に電子素子が実装される実装領域を有している基板と、前記実装領域に位置している第1金属膜と、を備えており、前記第1金属膜は、前記第1金属膜の中央部を含んでいる第1領域と、前記第1領域の周囲の少なくとも一部に位置している第2領域と、を有しており、前記第2領域は、前記第2領域の膜厚が前記第1領域の膜厚より大きい厚膜部を有している。
 電子素子の搭載の際、通常、実装領域と電子素子の裏面とが概ね平行を保って、電子素子が実装領域へ近づけられる。これにより、厚膜部付近が第1領域よりも先に、電子素子の裏面と近接および接触する。これにより、接続材の移動を概ね厚膜部から第1領域へと制御することができる。従って、厚膜部側において、実装領域と電子素子とを接続する接続材が、意図せずに外側に流れることを低減することができる。
 また、第1金属膜の上面に段差および/または傾斜ができるため、第1金属膜の上面にて接続材が高所から低所へ流れ、接続材が塗れ広がることを促進することができる。
 本開示の態様2に係る電子素子実装用基板は、前記態様1において、前記厚膜部は、最大の膜厚を有しているピーク厚部から前記基板の平面視における前記第1金属膜の内側へ向かう方向に、前記厚膜部の膜厚が単調減少している。
 前記の構成によれば、第1金属膜の膜厚の分布の大まかな傾向を有効に利用して、厚膜部を実現することができる。
 本開示の態様3に係る電子素子実装用基板は、前記態様1または2において、前記第1金属膜は、前記基板の膜厚方向における断面視において、前記第1領域を基準として前記第1領域の両外側に前記厚膜部を有している。
 前記の構成によれば、断面視において、第1金属膜の両端にて、厚膜部による効果を得ることができる。
 本開示の態様4に係る電子素子実装用基板は、前記態様1から3のいずれかにおいて、前記厚膜部は、膜厚が連続的に増加する部分を有している。
 前記の構成によれば、厚膜部の角を丸めることが図られるため、厚膜部の角に電子素子が当たって電子素子に物理的ダメージが及ぶことを低減することができる。
 本開示の態様5に係る電子素子実装用基板は、前記態様1から4のいずれかにおいて、前記基板の膜厚方向における断面視において、前記第1領域は、前記厚膜部から遠い程前記第1領域の膜厚が小さい傾斜部を有している。
 前記の構成によれば、接続材の移動を厚膜部から第1領域側へより強く制御することができる。
 本開示の態様6に係る電子素子実装用基板は、前記態様1から5のいずれかにおいて、前記第1領域は、前記第1金属膜の膜厚が最も小さい部分を有している。
 前記の構成によれば、第1金属膜の膜厚が最も小さい部分上の接続材が外側に流れ難いので、接続材が、意図せずに外側に流れることをより低減することができる。
 本開示の態様7に係る電子素子実装用基板は、前記態様1から6のいずれかにおいて、メタライズ層をさらに備えており、前記メタライズ層の少なくとも一部は、前記第1金属膜によって覆われている。
 本開示の態様8に係る電子素子実装用基板は、前記態様1から7のいずれかにおいて、前記厚膜部の膜厚の最大値は、0.06μm以上3.30μm以下である。
 本開示の態様9に係る電子素子実装用基板は、前記態様1から8のいずれかにおいて、前記第1金属膜は、ニッケルを主成分とするニッケル被膜と、前記ニッケル被膜の少なくとも一部を覆うように設けられており、金を主成分とする金被膜と、を有しており、前記厚膜部における前記金被膜の膜厚の最大値は、0.03μm以上0.30μm以下である。
 本開示の態様10に係る電子素子実装用基板は、前記態様1から9のいずれかにおいて、前記基板の表面に位置している第2金属膜をさらに備えており、前記第2金属膜は、前記基板の表面に対して傾斜した表面を有している。
 本開示の態様11に係る電子素子実装用基板は、前記態様10において、前記第2金属膜は、前記厚膜部における最大の膜厚を有している前記厚膜部のピーク厚部から前記基板の平面視における前記第1金属膜の内側へ向かう方向と同じ方向に、前記第2金属膜の膜厚が単調減少している。
 本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。
1 基板
2 メタライズ層
3 第1金属膜
4a、4b 電極パッド
5、5a、5b 第2金属膜
11 実装領域
12 開口
13 内壁
21 メタライズ層の端部
31、51 ニッケル被膜
32、52 金被膜
33 第1領域
34 第2領域
35 厚膜部
36 ピーク厚部
37 傾斜
38 傾斜部
39 最薄膜部
53a、53b 第2金属膜の表面
101 電子素子実装用基板
102 電子素子
103 接続材
104 蓋体
105 蓋体接合材
106 ボンディングワイヤ
201 電子装置
301 中間体
302 治具
303、304 面
305、306 金電極
307 金錯体浴
308 傾向
309 法線方向
D1 ピーク厚部から基板の平面視における第1金属膜の内側へ向かう方向
D1´ 方向D1と同じ方向
T1~T3 膜厚

Claims (11)

  1.  上面に電子素子が実装される実装領域を有している基板と、
     前記実装領域に位置している第1金属膜と、を備えており、
     前記第1金属膜は、前記第1金属膜の中央部を含んでいる第1領域と、前記第1領域の周囲の少なくとも一部に位置している第2領域と、を有しており、
     前記第2領域は、前記第2領域の膜厚が前記第1領域の膜厚より大きい厚膜部を有している、電子素子実装用基板。
  2.  前記厚膜部は、最大の膜厚を有しているピーク厚部から前記基板の平面視における前記第1金属膜の内側へ向かう方向に、前記厚膜部の膜厚が単調減少している、請求項1に記載の電子素子実装用基板。
  3.  前記第1金属膜は、前記基板の膜厚方向における断面視において、前記第1領域を基準として前記第1領域の両外側に前記厚膜部を有している、請求項1または2に記載の電子素子実装用基板。
  4.  前記厚膜部は、膜厚が連続的に増加する部分を有している、請求項1から3のいずれか1項に記載の電子素子実装用基板。
  5.  前記基板の膜厚方向における断面視において、前記第1領域は、前記厚膜部から遠い程前記第1領域の膜厚が小さい傾斜部を有している、請求項1から4のいずれか1項に記載の電子素子実装用基板。
  6.  前記第1領域は、前記第1金属膜の膜厚が最も小さい部分を有している、請求項1から5のいずれか1項に記載の電子素子実装用基板。
  7.  メタライズ層をさらに備えており、
     前記メタライズ層の少なくとも一部は、前記第1金属膜によって覆われている、請求項1から6のいずれか1項に記載の電子素子実装用基板。
  8.  前記厚膜部の膜厚の最大値は、0.06μm以上3.30μm以下である、請求項1から7のいずれか1項に記載の電子素子実装用基板。
  9.  前記第1金属膜は、
      ニッケルを主成分とするニッケル被膜と、
      前記ニッケル被膜の少なくとも一部を覆うように設けられており、金を主成分とする金被膜と、を有しており、
     前記厚膜部における前記金被膜の膜厚の最大値は、0.03μm以上0.30μm以下である、請求項1から8のいずれか1項に記載の電子素子実装用基板。
  10.  前記基板の表面に位置している第2金属膜をさらに備えており、
     前記第2金属膜は、前記基板の表面に対して傾斜した表面を有している、請求項1から9のいずれか1項に記載の電子素子実装用基板。
  11.  前記第2金属膜は、前記厚膜部における最大の膜厚を有している前記厚膜部のピーク厚部から前記基板の平面視における前記第1金属膜の内側へ向かう方向と同じ方向に、前記第2金属膜の膜厚が単調減少している、請求項10に記載の電子素子実装用基板。
PCT/JP2022/002491 2021-01-29 2022-01-25 電子素子実装用基板 WO2022163599A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280011213.7A CN116830259A (zh) 2021-01-29 2022-01-25 电子元件安装用基板
JP2022578382A JPWO2022163599A1 (ja) 2021-01-29 2022-01-25

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021013864 2021-01-29
JP2021-013864 2021-01-29

Publications (1)

Publication Number Publication Date
WO2022163599A1 true WO2022163599A1 (ja) 2022-08-04

Family

ID=82654536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/002491 WO2022163599A1 (ja) 2021-01-29 2022-01-25 電子素子実装用基板

Country Status (3)

Country Link
JP (1) JPWO2022163599A1 (ja)
CN (1) CN116830259A (ja)
WO (1) WO2022163599A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103150A (ja) * 1990-08-23 1992-04-06 Mitsubishi Materials Corp Ic実装構造
WO2017018212A1 (ja) * 2015-07-28 2017-02-02 京セラ株式会社 配線基板および電子装置
WO2017195399A1 (ja) * 2016-05-12 2017-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018107181A (ja) * 2016-12-22 2018-07-05 京セラ株式会社 電子装置および電子モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103150A (ja) * 1990-08-23 1992-04-06 Mitsubishi Materials Corp Ic実装構造
WO2017018212A1 (ja) * 2015-07-28 2017-02-02 京セラ株式会社 配線基板および電子装置
WO2017195399A1 (ja) * 2016-05-12 2017-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018107181A (ja) * 2016-12-22 2018-07-05 京セラ株式会社 電子装置および電子モジュール

Also Published As

Publication number Publication date
JPWO2022163599A1 (ja) 2022-08-04
CN116830259A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP2017098494A (ja) 光素子搭載用パッケージ、光素子搭載用母基板および電子装置
JP7072644B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2022163599A1 (ja) 電子素子実装用基板
JP6068157B2 (ja) 多数個取り配線基板
JP7237990B2 (ja) 電子素子実装用基板、および電子装置
WO2022163598A1 (ja) 電子素子実装用基板
JP7209740B2 (ja) 電子部品実装用基板および電子装置
JP6272052B2 (ja) 電子素子搭載用基板及び電子装置
JP6336898B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP6258677B2 (ja) 多数個取り配線基板、配線基板および電子装置
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP7209749B2 (ja) 電子部品実装用基体および電子装置
JP7088749B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2019079987A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7242870B2 (ja) 実装基板および電子装置
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP2019054074A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5981389B2 (ja) 配線基板
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
WO2021085413A1 (ja) 実装基板、電子装置、および電子モジュール
JP6017994B2 (ja) 電子素子搭載用基板および電子装置
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール
JP6301645B2 (ja) 多数個取り配線基板、配線基板および電子装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22745820

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280011213.7

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2022578382

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22745820

Country of ref document: EP

Kind code of ref document: A1