JP2009152489A - セラミック多層部品 - Google Patents
セラミック多層部品Info
- Publication number
- JP2009152489A JP2009152489A JP2007330898A JP2007330898A JP2009152489A JP 2009152489 A JP2009152489 A JP 2009152489A JP 2007330898 A JP2007330898 A JP 2007330898A JP 2007330898 A JP2007330898 A JP 2007330898A JP 2009152489 A JP2009152489 A JP 2009152489A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- constant layer
- layer
- ceramic multilayer
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】異種セラミック同士が多層化された構造を有しながら、焼成によるデラミネーション及び反り等の不具合が抑制されたセラミック多層部品を提供する。
【解決手段】絶縁体部110と、絶縁体部内に配設された複数の電極層120と、を備え、絶縁体部110は、低誘電率層111及び113と、高誘電率層112と、を有し、低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、低誘電率層ガラスと高誘電率層ガラスとは同一組成系であり、セラミック多層部品全体の厚さをDとした場合に高誘電率層112は実装面d1側からD/2の範囲に配設されており、且つ、絶縁体部110のうちの実装面d1側の最外層に厚さDに対して3.5%以上の低誘電率層113を備える。
【選択図】図2
【解決手段】絶縁体部110と、絶縁体部内に配設された複数の電極層120と、を備え、絶縁体部110は、低誘電率層111及び113と、高誘電率層112と、を有し、低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、低誘電率層ガラスと高誘電率層ガラスとは同一組成系であり、セラミック多層部品全体の厚さをDとした場合に高誘電率層112は実装面d1側からD/2の範囲に配設されており、且つ、絶縁体部110のうちの実装面d1側の最外層に厚さDに対して3.5%以上の低誘電率層113を備える。
【選択図】図2
Description
本発明は、セラミック多層部品に関する。更に詳しくは、本発明は、耐電圧特性に優れたセラミック多層部品に関する。
従来、フィルタ等として広く利用されているセラミック多層部品は未焼成電極層と未焼成絶縁体層とが交互に積層された未焼成積層体が焼成されてなる。近年、これらのセラミック多層部品には、小型化及び低背化、並びに高周波帯域での高速作動及び低損失化が求められ、更には、多機能化までもが求められている。
これらの多くの高度な要求を満たすために、従来、複数のチップから構成された回路を一つのセラミック多層部品として統合することが求められている。このため、一つのセラミック多層部品内には、例えば、共振器、インダクタンス、及びキャパシタ等のような各種パーツが一体的に形成されることとなる。しかし、各パーツに必要とされる特性は異なり、多層化される絶縁層では低誘電率層と高誘電率層というように異なるセラミック材料を使い分ける必要が生じている。例えば、共振器及びインダクタンスには低誘電率層の使用が適する一方で、キャパシタには容量を増大させつつ小型化及び低背化を実現できるために高誘電率層の使用が適する。このように低誘電率層と高誘電率層との異種セラミックス同士の多層化技術が求められている。この異種セラミック同士の積層に関する技術として、下記特許文献1〜5が知られている。尚、下記特許文献5は、耐メッキ液性を向上させる目的で配線基板の最外層に厚めの絶縁層を配置する技術であるが、本発明とは目的及び効果が異なる。
一般に、異種セラミック層が積層された積層体を一体焼成により得ようとすると、焼成時の両層間の物質移動、両層間の焼結挙動の差異、及び両層間の熱膨張差等に起因して、設計特性を達成できなかったり、層間剥離を生じたり、反りを生じたり、クラックを生じたりするという問題がある。このため、高誘電率層を積層体のできるだけ厚み方向中央に配置したり、実際には機能されないダミー層を設ける等して擬似的な積層対称構造を形成したりする方法が用いられている。しかし、対称構造を要すると回路設計の制約となり、また、得られるセラミック多層部品で十分な特性を発揮できないなどの問題がある。
また、上記特許文献1は、異種セラミック層の層間に中間層を介在させて上記問題を解決しようとするセラミック内蔵基板に関する技術である。しかし、中間層を介在させては低背化を阻害することとなるため、中間層を用いない技術が望まれる。
上記特許文献2及び3は、セラミック多層配線基板に関する技術であり、基板の上部と下部との各々に配置される高誘電率層の厚みを特定することで上記問題を解決しようとする技術である。実際には特許文献3のように、上記構成は低誘電率層及び高誘電率層を構成する各材料の焼成時の収縮開始温度及び収縮終了温度等を調整することで得られている。しかし、収縮開始温度及び収縮終了温度等は各層を構成する材料に依存するものであり、用いる絶縁材料の選択範囲を狭める結果となるため、より広い材料選択性が望まれる。
上記特許文献4は、高誘電率層の厚みを低誘電率層の厚みの0.5倍以下として両層間の焼成挙動差を緩和する技術である。しかし、この構成では高誘電率層の厚さが低誘電率層の厚さに制約され、厚い高誘電率層を用いると低誘電率層も厚くなり、低背化を十分に達することが困難となる。
本発明は、上記問題に鑑みてなされたものであり、異種セラミック同士が多層化された構造を有しながら、焼成によるデラミネーション及び反り等の不具合が抑制されたセラミック多層部品を提供することを目的とする。
上記特許文献2及び3は、セラミック多層配線基板に関する技術であり、基板の上部と下部との各々に配置される高誘電率層の厚みを特定することで上記問題を解決しようとする技術である。実際には特許文献3のように、上記構成は低誘電率層及び高誘電率層を構成する各材料の焼成時の収縮開始温度及び収縮終了温度等を調整することで得られている。しかし、収縮開始温度及び収縮終了温度等は各層を構成する材料に依存するものであり、用いる絶縁材料の選択範囲を狭める結果となるため、より広い材料選択性が望まれる。
上記特許文献4は、高誘電率層の厚みを低誘電率層の厚みの0.5倍以下として両層間の焼成挙動差を緩和する技術である。しかし、この構成では高誘電率層の厚さが低誘電率層の厚さに制約され、厚い高誘電率層を用いると低誘電率層も厚くなり、低背化を十分に達することが困難となる。
本発明は、上記問題に鑑みてなされたものであり、異種セラミック同士が多層化された構造を有しながら、焼成によるデラミネーション及び反り等の不具合が抑制されたセラミック多層部品を提供することを目的とする。
本発明者らは、セラミック多層部品としてフィルタ機能を備える各種素子について検討を行った。その結果、セラミック多層部品の主部には低誘電率層を用い、キャパシタには小型化及び低背化のために高誘電率層を用いることが好ましいこと、更に、より優れた減衰特性を得るためには、コイルは積層中心に近い位置に配置し、キャパシタはセラミック多層部品の実装面に近い位置に配置(セラミック多層部品とこれを搭載する搭載体との間の伝送損失を小さくできる)するのが好ましいこと、を知見した。しかし、上記構成とするには積層体内で低誘電率層と高誘電率層とが極端に非対称な配置となるために、従来の構成及び製法での製造が困難であった。そこで、低誘電率層と高誘電率層とに同一組成系のガラスを用い、更に、実装面側の最外層に特定の厚さの低誘電率層を設けることで、上記問題を極めて効果的に解決できることを見出し、本発明を完成するに至った。
即ち、本発明は以下のとおりである。
(1)絶縁体部と、該絶縁体部内に配設された複数の電極層と、を備え、
上記絶縁体部は、低誘電率層と、該低誘電率層よりも誘電率が高い高誘電率層と、を有し、且つ該低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、該高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、
上記低誘電率層ガラスと上記高誘電率層ガラスとは同一組成系であり、
本セラミック多層部品全体の厚さをDとした場合に上記高誘電率層は実装面側からD/2の範囲に配設されており、且つ、該絶縁体部のうちの該実装面側の最外層に本セラミック多層部品全体の厚さDに対して3.5%以上の厚さの上記低誘電率層を備えることを特徴とするセラミック多層部品。
(2)上記低誘電率層及び上記高誘電率層は、上記絶縁体部内で非対称に積層されている上記(1)に記載のセラミック多層部品。
(3)上記絶縁体部を構成する上記低誘電率層の合計厚さをtLとし、上記絶縁体部を構成する上記高誘電率層の合計厚さをtHとした場合に、tL>tHである上記(1)又は(2)に記載のセラミック多層部品。
(4)上記低誘電率層ガラス及び上記高誘電率層ガラスは、いずれもSiO2−B2O3−Al2O3−CaO系ガラスである上記(1)乃至(3)のうちのいずれかに記載のセラミック多層部品。
(5)上記低誘電率層無機フィラーがアルミナ、コーディエライト及びムライトのうちの少なくとも1種であり、且つ、
上記高誘電率層無機フィラーがチタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムのうちの少なくとも1種である上記(1)乃至(4)のうちのいずれかに記載のセラミック多層部品。
(6)上記低誘電率層と上記高誘電率層との熱膨張係数差は2.0ppm/℃以下である上記(1)乃至(5)のうちのいずれかに記載のセラミック多層部品。
(7)上記電極層は、Ag、Cu、Au、Pt及びPdのうちの少なくとも1種を含有する上記(1)乃至(6)のうちのいずれかに記載のセラミック多層部品。
(8)キャパシタ部及びコイル部を有し、
該キャパシタ部は、上記高誘電率層と、該高誘電率層を挟む少なくとも一対の上記電極層と、を備え、
該コイル部は、上記低誘電率層と、該低誘電率層の少なくとも一方の表面に配設されたコイル電極と、を備える上記(1)乃至(7)のうちのいずれかに記載のセラミック多層部品。
(1)絶縁体部と、該絶縁体部内に配設された複数の電極層と、を備え、
上記絶縁体部は、低誘電率層と、該低誘電率層よりも誘電率が高い高誘電率層と、を有し、且つ該低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、該高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、
上記低誘電率層ガラスと上記高誘電率層ガラスとは同一組成系であり、
本セラミック多層部品全体の厚さをDとした場合に上記高誘電率層は実装面側からD/2の範囲に配設されており、且つ、該絶縁体部のうちの該実装面側の最外層に本セラミック多層部品全体の厚さDに対して3.5%以上の厚さの上記低誘電率層を備えることを特徴とするセラミック多層部品。
(2)上記低誘電率層及び上記高誘電率層は、上記絶縁体部内で非対称に積層されている上記(1)に記載のセラミック多層部品。
(3)上記絶縁体部を構成する上記低誘電率層の合計厚さをtLとし、上記絶縁体部を構成する上記高誘電率層の合計厚さをtHとした場合に、tL>tHである上記(1)又は(2)に記載のセラミック多層部品。
(4)上記低誘電率層ガラス及び上記高誘電率層ガラスは、いずれもSiO2−B2O3−Al2O3−CaO系ガラスである上記(1)乃至(3)のうちのいずれかに記載のセラミック多層部品。
(5)上記低誘電率層無機フィラーがアルミナ、コーディエライト及びムライトのうちの少なくとも1種であり、且つ、
上記高誘電率層無機フィラーがチタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムのうちの少なくとも1種である上記(1)乃至(4)のうちのいずれかに記載のセラミック多層部品。
(6)上記低誘電率層と上記高誘電率層との熱膨張係数差は2.0ppm/℃以下である上記(1)乃至(5)のうちのいずれかに記載のセラミック多層部品。
(7)上記電極層は、Ag、Cu、Au、Pt及びPdのうちの少なくとも1種を含有する上記(1)乃至(6)のうちのいずれかに記載のセラミック多層部品。
(8)キャパシタ部及びコイル部を有し、
該キャパシタ部は、上記高誘電率層と、該高誘電率層を挟む少なくとも一対の上記電極層と、を備え、
該コイル部は、上記低誘電率層と、該低誘電率層の少なくとも一方の表面に配設されたコイル電極と、を備える上記(1)乃至(7)のうちのいずれかに記載のセラミック多層部品。
本発明のセラミック多層部品によれば、低誘電率層と高誘電率層との異種セラミック同士が多層化された構造を有しながら、デラミネーション及び反り等の不具合の発生が抑制される。更に、回路設計に際しての構造上の制約を大幅に小さくでき、セラミック多層部品内で各パーツをより有利な位置に配置することができ、異種セラミック同士が多層化されながら特性に優れた部品を得ることができる。特に、低誘電率層及び高誘電率層に同一組成系ガラスを用いることで各々異なる無機フィラーを含有しても、両層間の焼成時の焼結挙動差を顕著に抑制できる。そして、この同一組成系のガラスを用いることで極めて小さく抑制された焼結挙動差は、セラミック多層部品の実装面側の最外層に全体厚さの3.5%と非常に薄い低誘電率層を配置することで抑え込むことができ、セラミック多層部品全体の反りを極めて効果的に抑制できるものと考えられる。更に、同一組成系のガラスを用いることで、両層間の物質移動も顕著に抑制されて、各層において設計通りの機能を発揮させることができる。加えて、同一組成系のガラスを用いることで両層間は密着性に優れ、耐デラミネーション性及びその耐久性にも優れたものとすることができる。
低誘電率層及び高誘電率層が絶縁体部内で非対称に積層されている場合、及び、低誘電率層の合計厚さtLが高誘電率層の合計厚さtHよりも大きい場合、は各々本発明の構成によるデラミネーション抑制及び反り抑制の効果を特に顕著に得ることができる。
低誘電率層ガラス及び高誘電率層ガラスがいずれもSiO2−B2O3−Al2O3−CaO系ガラスである場合は、両層の焼成時の物質移動がとりわけ効果的に抑制されると共に、優れた絶縁性と各無機フィラー(低誘電率層無機フィラー及び高誘電率層無機フィラー)との相性を向上させることができる。
低誘電率層ガラス及び高誘電率層ガラスがいずれもSiO2−B2O3−Al2O3−CaO系ガラスである場合は、両層の焼成時の物質移動がとりわけ効果的に抑制されると共に、優れた絶縁性と各無機フィラー(低誘電率層無機フィラー及び高誘電率層無機フィラー)との相性を向上させることができる。
低誘電率層無機フィラーがアルミナ、コーディエライト及びムライトのうちの少なくとも1種であり、且つ、高誘電率層無機フィラーがチタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムのうちの少なくとも1種である場合は、デラミネーション及び反りを特に抑制し易く、更に、上記に加えて低誘電率層ガラス及び高誘電率層ガラスがいずれもSiO2−B2O3−Al2O3−CaO系ガラスである場合には、低誘電率層無機フィラーと低誘電率層ガラスと高誘電率層無機フィラーと高誘電率層ガラスとの相互の相性をとりわけよくでき、デラミネーション及び反りをとりわけ顕著に抑制することができる。
低誘電率層と高誘電率層との熱膨張係数差が2.0ppm/℃以下である場合は、上記全体厚さの3.5%と非常に薄い低誘電率層を配置してデラミネーション及び反りを抑制できるという効果をよりよく得ることができる。
電極層がAg、Cu、Au、Pt及びPdのうちの少なくとも1種を含有する場合は、高周波帯域でも伝送損失が小さく、各種特性に優れたセラミック多層部品とすることができる。
キャパシタ部(C)及びコイル部(L)を有し、キャパシタ部は高誘電率層と高誘電率層を挟む少なくとも一対の上記電極層とを備え、コイル部は低誘電率層と低誘電率層の少なくとも一方の表面に配設されたコイル電極とを備える場合は、本構成による効果をとりわけよく得ることができる。また、キャパシタ部に他層と共通の低誘電率層を用いる場合に比べてキャパシタ容量を増大でき、積層数及び厚さを減じることができ、特に効果的に低背化及び小型化を達することができる。更に、低誘電率層を2層以上使用して形成された並列コンデンサに比べると浮遊容量の発生を抑制でき、特にフィルタにおいては減衰特性を向上させることができる。
電極層がAg、Cu、Au、Pt及びPdのうちの少なくとも1種を含有する場合は、高周波帯域でも伝送損失が小さく、各種特性に優れたセラミック多層部品とすることができる。
キャパシタ部(C)及びコイル部(L)を有し、キャパシタ部は高誘電率層と高誘電率層を挟む少なくとも一対の上記電極層とを備え、コイル部は低誘電率層と低誘電率層の少なくとも一方の表面に配設されたコイル電極とを備える場合は、本構成による効果をとりわけよく得ることができる。また、キャパシタ部に他層と共通の低誘電率層を用いる場合に比べてキャパシタ容量を増大でき、積層数及び厚さを減じることができ、特に効果的に低背化及び小型化を達することができる。更に、低誘電率層を2層以上使用して形成された並列コンデンサに比べると浮遊容量の発生を抑制でき、特にフィルタにおいては減衰特性を向上させることができる。
以下、本発明を詳しく説明する。
[1]セラミック多層部品
本発明のセラミック多層部品は、絶縁体部と、該絶縁体部内に配設された複数の電極層と、を備え、
上記絶縁体部は、低誘電率層と、該低誘電率層よりも誘電率が高い高誘電率層と、を有し、且つ該低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、該高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、
上記低誘電率層ガラスと上記高誘電率層ガラスとは同一組成系であり、
本セラミック多層部品全体の厚さをDとした場合に上記高誘電率層は実装面側からD/2の範囲に配設されており、且つ、該絶縁体部のうちの該実装面側の最外層に本セラミック多層部品全体の厚さDに対して3.5%以上の厚さの上記低誘電率層を備えることを特徴とする。
[1]セラミック多層部品
本発明のセラミック多層部品は、絶縁体部と、該絶縁体部内に配設された複数の電極層と、を備え、
上記絶縁体部は、低誘電率層と、該低誘電率層よりも誘電率が高い高誘電率層と、を有し、且つ該低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、該高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、
上記低誘電率層ガラスと上記高誘電率層ガラスとは同一組成系であり、
本セラミック多層部品全体の厚さをDとした場合に上記高誘電率層は実装面側からD/2の範囲に配設されており、且つ、該絶縁体部のうちの該実装面側の最外層に本セラミック多層部品全体の厚さDに対して3.5%以上の厚さの上記低誘電率層を備えることを特徴とする。
上記「電極層」は、絶縁体部内に配設された複数の導電層である。通常、本発明のセラミック多層部品は、焼成されて絶縁体部を構成することとなる未焼成絶縁体層と、焼成されて電極層となる未焼成電極層と、が交互に積層された未焼成セラミック多層部品を焼成して得られ、上記電極層は、仮想的に存在する絶縁体層(絶縁体部を構成する層)の層間に配設されることとなる。
電極層を構成する材料は導電性材料であればよく特に限定されないが、通常、金属が用いられる。この金属としては、Ag、Cu、Au、Pt、Pd、Al、Ni、Cr、W及びMoのうちの少なくとも1種の金属、並びに、これらのうちの2種以上の金属を含む合金、が挙げられる。これらのなかではAg、Cu、Au、Pt及びPdのうちの少なくとも1種を含有することが好ましく、特にこれらのうちの少なくとも1種(複数種の場合は合計)が電極層全体100質量%に対して96質量%以上(更には97.5質量%以上、100質量%であってもよい)含有されることが好ましい。
この電極層の形状、大きさ及び厚さ等は特に限定されず、使用状況に応じて適当なものであることが好ましいが、例えば、キャパシタ用電極、インダクタンス用電極、共振器用電極、アンテナ用電極、グランド(接地)用電極等があげられる。また、電極層の厚さとしては、通常、5μm以上(より好ましくは10〜15μm)である。尚、これらの電極層以外にも、他の導体部として、各電極層同士を接続するスルーホール導体及び外表面接続導体等を備えることができる。
上記「絶縁体部」は、低誘電率層と、この低誘電率層よりも誘電率が高い高誘電率層と、を有する。この絶縁体部は、ガラス及び無機フィラーを含有する部位であり、電極層間を絶縁する部位である。この絶縁体部は、通常、未焼成絶縁体層が焼成により一体化されてなる。また、絶縁体部は、低誘電率層と高誘電率層とを備えればよく、低誘電率層及び高誘電率層は、各々1層のみを有してもよく、各々2層以上を有してもよい。
上記「低誘電率層」は、低誘電率層ガラス及び低誘電率層無機フィラーを含有する。このうち低誘電率層ガラスは高誘電率層ガラスと同一素組成系である。この低誘電率層ガラスについては後述する。
一方、低誘電率層無機フィラーは、低誘電率層の誘電率を低く制御するためのフィラーである。その種類は特に限定されないが、通常、セラミックフィラーである。この低誘電率無機フィラーとしては、アルミナ、コーディエライト、ムライト、ジルコニア、ガーナイト、フォルステライト、ワラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アーケルマナイト、ゲーレナイト及びスピネル等が挙げられる。これらのなかでも、アルミナ、コーディエライト及びムライトが好ましい。これらは1種のみを用いてもよく、2種以上を併用してもよい。
一方、低誘電率層無機フィラーは、低誘電率層の誘電率を低く制御するためのフィラーである。その種類は特に限定されないが、通常、セラミックフィラーである。この低誘電率無機フィラーとしては、アルミナ、コーディエライト、ムライト、ジルコニア、ガーナイト、フォルステライト、ワラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アーケルマナイト、ゲーレナイト及びスピネル等が挙げられる。これらのなかでも、アルミナ、コーディエライト及びムライトが好ましい。これらは1種のみを用いてもよく、2種以上を併用してもよい。
低誘電率無機フィラーの含有量は特に限定されないが、低誘電率層ガラスと低誘電率層無機フィラーとの合計を100体積%とした場合に15〜60体積%(より好ましくは18〜59体積%、更に好ましくは20〜45体積%)であることが好ましい。この範囲では、優れた焼結性(反りを抑制しつつ1000℃以下の低温で焼結できる)が得られると共に、反りを抑制する効果に優れる。
上記「高誘電率層」は、高誘電率層ガラス及び高誘電率層無機フィラーを含有する。このうち高誘電率層ガラスは低誘電率層ガラスと同一素組成系である。この高誘電率層ガラスについては後述する。
一方、高誘電率層無機フィラーは、高誘電率層の誘電率を大きく制御するためのフィラーである。その種類は特に限定されないが、通常、セラミックフィラーである。この高誘電率無機フィラーとしては、チタン酸アルカリ金属塩(チタン酸マグネシム、チタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムなど)及びチタニア等が挙げられる。これらのなかでも、チタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムが好ましい。これらは1種のみを用いてもよく、2種以上を併用してもよい。
一方、高誘電率層無機フィラーは、高誘電率層の誘電率を大きく制御するためのフィラーである。その種類は特に限定されないが、通常、セラミックフィラーである。この高誘電率無機フィラーとしては、チタン酸アルカリ金属塩(チタン酸マグネシム、チタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムなど)及びチタニア等が挙げられる。これらのなかでも、チタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムが好ましい。これらは1種のみを用いてもよく、2種以上を併用してもよい。
高誘電率無機フィラーの含有量は特に限定されないが、高誘電率層ガラスと高誘電率層無機フィラーとの合計を100体積%とした場合に15〜60体積%(より好ましくは18〜59体積%、更に好ましくは20〜45体積%)であることが好ましい。この範囲では、優れた焼結性(反りを抑制しつつ1000℃以下の低温で焼結できる)が得られると共に、反りを抑制する効果に優れる。
上記「低誘電率層ガラス」及び上記「高誘電率層ガラス」は、同一組成系のガラスである。同一組成系とは、主要構成元素が同一であることを意味する。主要構成元素が同一であることで焼成時の反りが抑制される。より具体的には、含有量(その元素における最も安定な酸化物で換算した場合の含有量)が多い順に80モル%となるまでに積算される構成元素の種類が同じであることが好ましい。更には、低誘電率層ガラス全体に対する該低誘電率層ガラスを構成する構成元素の酸化物換算によるモル含有割合を、多い順に積算した場合に80モル%となるまでに積算される構成元素の種類と、上記高誘電率層ガラス全体に対する該高誘電率層ガラスを構成する構成元素の酸化物換算によるモル含有割合を、多い順に積算した場合に80モル%となるまでに積算される構成元素の種類と、が同じである場合に、低誘電率層ガラスと高誘電率層ガラスとは同一組成系である。
即ち、例えば、Si、B、Al、Ca及びZn等を含有するガラスであって、Si(SiO2換算)を20モル%、B(B2O3換算)を20モル%、Al(Al2O3換算)を20モル%、Ca(CaO換算)を20モル%、Zn(ZnO換算)を18モル%、各々含有するガラスは、Si、B、Al及びCaの合計が80モル%以上となるガラスと同一組成系である。また、Si(SiO2換算)を19モル%、B(B2O3換算)を19モル%、Al(Al2O3換算)を19モル%、Ca(CaO換算)を19モル%、Zn(ZnO換算)を15モル%、各々含有するガラスは、Si、B、Al、Ca及びZnの合計が80モル%以上となるガラスと同一組成系である。
これらの低誘電率層ガラス及び高誘電率層ガラスの組成は特に限定されないが、Si、B及びAlを含有し、SiをSiO2換算、BをB2O3換算、且つAlをAl2O3換算した場合の合計量がガラス全体に対して50モル%以上であることが好ましい。即ち、低誘電率層ガラスと高誘電率層ガラスとは、Si、B及びAlを含有し、SiをSiO2換算、BをB2O3換算、且つAlをAl2O3換算した場合の合計量が各ガラス全体に対して50モル%以上であり、且つ、含有量が多い順に80モル%となるまでに積算される構成元素の種類が同じであることがより好ましい。更には、このガラスは、Si、B及びAlを含有するホウケイ酸ガラスであることが好ましく、特にSi、B、Al及びCaを含有するホウケイ酸ガラスであることがより好ましい。
また、このガラスは、Si、B及びAl以外に、Ca、Mg及びBa等のアルカリ土類金属元素、Na、K及びLi等のアルカリ金属元素、Zn及びZrなどを含有できる。
また、このガラスは、Si、B及びAl以外に、Ca、Mg及びBa等のアルカリ土類金属元素、Na、K及びLi等のアルカリ金属元素、Zn及びZrなどを含有できる。
上記のSi、B、Al及びCaを含有するホウケイ酸ガラスとしては、SiO2−B2O3−Al2O3−CaO系ガラスが挙げられる。このSiO2−B2O3−Al2O3−CaO系ガラスとしては、Si、B、Al及びCaの4種類の元素の酸化物のみからなるガラス、及びその他の酸化物を1種又は2種以上含有するガラスが挙げられる。上記その他の酸化物としては、Znの酸化物、及びCaを除くアルカリ土類金属元素(Mg、Ba及びSr)の酸化物が挙げられる。
このSiO2−B2O3−Al2O3−CaO系ガラスにおける各元素の含有割合は特に限定されないが、少なくともSi、B、Al、Ca及びOを含有し、SiO2、B2O3、Al2O3及びCaOの合計を100質量%とすると、SiがSiO2換算で15〜50質量%(より好ましくは20〜35質量%)、BがB2O3換算で1〜35質量%(より好ましくは15〜30質量%)、AlがAl2O3換算で10〜35質量%(より好ましくは20〜30質量%)及びCaがCaO換算で5〜25質量%(より好ましくは15〜20)であることが好ましい。
また、SiO2−B2O3−Al2O3−CaO系ガラス全体を100質量%とした場合に、SiO2、B2O3、Al2O3及びCaOの合計が85質量%以上であるガラスが好ましい。また、このガラスがその他の酸化物を含有するときは、その他の酸化物は、SiO2、B2O3、Al2O3及びCaOの合計を100質量%とした場合に、酸化物換算(ZnO、MgO、BaO及びSrOなど)で1〜20質量%(より好ましくは5〜15質量%)であることが好ましい。
尚、上記ガラスのガラス転移点は特に限定されるものではないが、550〜700℃であることが好ましく、560〜670℃であることが特に好ましい。
尚、上記ガラスのガラス転移点は特に限定されるものではないが、550〜700℃であることが好ましく、560〜670℃であることが特に好ましい。
SiO2−B2O3−Al2O3−CaO系ガラスを用いた場合は、より低温で焼成することができるため、抵抗が低く且つ低融点の金属(Cu、Ag及びAu等)との同時焼成が容易であり、特に1000℃以下の低温で同時焼成できる。更に、SiO2−B2O3−Al2O3−CaO系ガラスは、高誘電率層無機フィラーとしてCaTiO3及びTiO2等の比誘電率を大きくする効果が高い無機フィラーと共に焼成してもガラスと無機フィラーとの反応が抑制される。更に、低誘電率層無機フィラーとしてAl2O3等の比誘電率を小さくする効果が高い無機フィラーと共に焼成してもガラスと無機フィラーとの反応が抑制される。このため焼成温度を幅広く調整することができ、特に焼成による反りを効果的に抑制できる。
上記低誘電率層及び上記高誘電率層に含有される各ガラスの含有量は、特に限定されないが、各層におけるガラスと無機フィラーとの合計を100体積%とした場合に各々10〜90体積%の範囲で含有され、特にガラスは40〜85体積%であることが好ましい。即ち、低誘電率層全体を100体積%とした場合に低誘電率層に含まれる低誘電率層ガラスの含有割合と、高誘電率層全体を100体積%とした場合に、高誘電率層に含まれる高誘電率層ガラスの含有割合と、はいずれも40〜85体積%であることが好ましい。この範囲では、優れた焼結性(反りを抑制しつつ1000℃以下の低温で焼結できる)が得られると共に、優れた耐電圧特性(特に250V以上の高電圧に対する耐久性)を両立して得ることができる。このガラスの含有量は各々41〜82体積%がより好ましく、55〜80体積%が更に好ましい。これらの範囲では上記特性において更に優れた効果を得ることができる。
また、低誘電率層及び高誘電率層は、各々ガラス及び無機フィラー以外に他の成分を含有してもよいが、通常、各層全体100体積%に対してガラスと無機フィラーとを合計で95〜100体積%含有する。
また、低誘電率層及び高誘電率層は、各々ガラス及び無機フィラー以外に他の成分を含有してもよいが、通常、各層全体100体積%に対してガラスと無機フィラーとを合計で95〜100体積%含有する。
低誘電率層と高誘電率層との熱膨張係数差は2.0ppm/℃以下(0ppm/℃以上)であることが好ましい。低誘電率層ガラスと高誘電率層ガラスとは同一組成系であるため、通常、熱膨張差はほとんどなく、低誘電率層と高誘電率層との熱膨張係数差は各々に含有される無機フィラーの種類と量とに大きく左右される。このため、上記熱膨張係数差の範囲に収めるためには低誘電率層無機フィラーと高誘電率層無機フィラーとの種類及び量により制御することが好ましい。更には、特に高誘電率層無機フィラーの量により制御することが特に好ましい。この低誘電率層と高誘電率層との熱膨張係数差{温度25(室温)〜400℃における}は1.7ppm/℃以下がより好ましく、1.5ppm/℃以下とすることが特に好ましい。
また、低誘電率層及び高誘電率層の各々誘電率は特に限定されないが、低誘電率層の誘電率(摂動法による)は4〜10(より好ましくは5〜9、更に好ましくは6〜8)であることが好ましい。一方、高誘電率層の誘電率(摂動法による)は10〜40(より好ましくは12〜30、更に好ましくは15〜25)であることが好ましい。
更に、本発明のセラミック多層部品は、その全体の厚さをD(反りを含まない厚さ)とした場合に高誘電率層は実装面側からD/2の範囲に配設されている。即ち、高誘電率層が厚さ中心から実装面側にシフトしており、セラミック多層部品内において非対称に配置されていることを意味する。更に換言すれば、厚さ方向の中心線(D/2の位置の線)よりもセラミック多層部品の実装面側に高誘電率層が配置されていることを意味する。
尚、この本発明における厚さDは、図4に示すように、セラミック多層部品の対象断面を4等分する各ヶ所、合計5ヶ所における厚さ(D1〜D5)の平均値をDとする。また、このD1〜D5は、後述する実施例と同様に、少なくとも5倍以上に拡大して撮影した断面において測定される。
尚、この本発明における厚さDは、図4に示すように、セラミック多層部品の対象断面を4等分する各ヶ所、合計5ヶ所における厚さ(D1〜D5)の平均値をDとする。また、このD1〜D5は、後述する実施例と同様に、少なくとも5倍以上に拡大して撮影した断面において測定される。
更に、本発明のセラミック多層部品は、絶縁体部のうちの実装面側の最外層にセラミック多層部品全体の厚さDに対して3.5%以上の厚さの低誘電率層を備える。
上記配置の高誘電率層を備える場合に、上記配置且つ3.5%以上の低誘電率層を備えることによりセラミック多層部品の焼成時の反りを極めて効果的に抑制できる。このセラミック多層部品の大きさは限定されないが、特に4mm×4mm以下のサイズ(対辺のうちの少なくとも一方が4mm以下のサイズ、更には2.5mm×2.0mm以下のサイズにおいてとりわけよい)のセラミック多層部品での反り抑制効果に優れる。これによりハンダ実装(ハンダリフローなど)による実装不具合を防止できる。即ち、反りが大きいとセラミック多層部品側の実装面が湾曲することとなり、実装した場合にはセラミック多層部品の実装面と、相手部品(マザーボード等)の実装面と、の間の間隙が大きくなり、ハンダによる接合(接続)を確実に行えなくなる場合あるからである。
上記配置の高誘電率層を備える場合に、上記配置且つ3.5%以上の低誘電率層を備えることによりセラミック多層部品の焼成時の反りを極めて効果的に抑制できる。このセラミック多層部品の大きさは限定されないが、特に4mm×4mm以下のサイズ(対辺のうちの少なくとも一方が4mm以下のサイズ、更には2.5mm×2.0mm以下のサイズにおいてとりわけよい)のセラミック多層部品での反り抑制効果に優れる。これによりハンダ実装(ハンダリフローなど)による実装不具合を防止できる。即ち、反りが大きいとセラミック多層部品側の実装面が湾曲することとなり、実装した場合にはセラミック多層部品の実装面と、相手部品(マザーボード等)の実装面と、の間の間隙が大きくなり、ハンダによる接合(接続)を確実に行えなくなる場合あるからである。
この最外層の低誘電率層の厚さは、厚さDに対してどの程度の厚さであってもよいが、4.0%以上(更には5.0%以上、特に6.5%以上)であることが好ましい。一方、この最外層の低誘電率層の厚さは、厚さDに対して10%以下であることが好ましく、9%以下であることがより好ましく、8%以下であることが特に好ましい。
高誘電率層までの距離がより近い側のセラミック多層部品の外表面(通常、実装面d1側)と、当該外表面から最も近い低誘電率層と高誘電率層との境界と、の距離である。この距離は、前述の厚さDの測定と同様に、セラミック多層部品の対象断面を4等分する各ヶ所、合計5ヶ所における平均値である。また、最外層厚さは、少なくとも5倍以上に拡大して撮影した断面において測定される。
高誘電率層までの距離がより近い側のセラミック多層部品の外表面(通常、実装面d1側)と、当該外表面から最も近い低誘電率層と高誘電率層との境界と、の距離である。この距離は、前述の厚さDの測定と同様に、セラミック多層部品の対象断面を4等分する各ヶ所、合計5ヶ所における平均値である。また、最外層厚さは、少なくとも5倍以上に拡大して撮影した断面において測定される。
更に、この反りを抑制する効果は、特に低誘電率層と高誘電率層とが絶縁体部内で非対称に積層されている場合に有効である。即ち、通常、低誘電率層と高誘電率層とが非対称に積層配置されていると非常に反り易くなることが知られているが、上記3.5%以上の低誘電率層からなる最外層を備えることで、非対称積層部品においても反りを大幅に抑制できる。
この非対称積層部品における低誘電率層及び高誘電率層の厚さは特に限定されないが、絶縁体部を構成する低誘電率層の合計厚さをtHとし、絶縁体部を構成する高誘電率層の合計厚さをtLとした場合に、tL>tHであることが好ましく、tH/tL≦2/3(即ち、tH/tLの割合が67.7%以下)であることがより好ましく、tL/tH≦1/2(即ち、tH/tLの割合が50%以下)であることが更に好ましく、更には、tH/tLの割合が25%以下であることがより更に好ましく、tH/tLの割合が15%以下であることがより更に好ましく、tH/tLの割合が10%以下であることが特に好ましく、tH/tLの割合が5%以下であることがより特に好ましい。また、通常、tH/tLの割合は0.5%以上である。
この非対称積層部品における低誘電率層及び高誘電率層の厚さは特に限定されないが、絶縁体部を構成する低誘電率層の合計厚さをtHとし、絶縁体部を構成する高誘電率層の合計厚さをtLとした場合に、tL>tHであることが好ましく、tH/tL≦2/3(即ち、tH/tLの割合が67.7%以下)であることがより好ましく、tL/tH≦1/2(即ち、tH/tLの割合が50%以下)であることが更に好ましく、更には、tH/tLの割合が25%以下であることがより更に好ましく、tH/tLの割合が15%以下であることがより更に好ましく、tH/tLの割合が10%以下であることが特に好ましく、tH/tLの割合が5%以下であることがより特に好ましい。また、通常、tH/tLの割合は0.5%以上である。
また、本発明のセラミック多層部品は、その厚さD(即ち、実装面d1とその反対面d2との間の距離、図4参照)の1/2の厚さである2/Dの範囲には、少なくとも高誘電率層が配設されている。このD/2の範囲に配設されている高誘電率層(以下、単に「実装面側高誘電率層」ともいう)の厚さは、厚さDに対して48.25%以下であればよいが、45%以下であることが好ましく、40%以下であることがより好ましく、更には、3.5〜40%であることが更に好ましく、4〜30%であることがより更に好ましく、5〜25%であることが特に好ましく、5〜15%であることがより特に好ましい。
上記厚さDは特に限定されないが、2000μm以下(より好ましくは1500μm以下、更に好ましくは1000μm以下、通常300μm以上)であることが好ましい。
上記厚さDは特に限定されないが、2000μm以下(より好ましくは1500μm以下、更に好ましくは1000μm以下、通常300μm以上)であることが好ましい。
更に、上記実装面側高誘電率層は上記の如く、セラミック多層部品の実装面からD/2の範囲(実装面〜D/2の範囲であって、D/2を含む)に配設されていればよい(実装面からD/2の距離に実装面側高誘電率層の表面が配置されていてもよい。即ち、D/2の境界面を含むセラミック多層部品の実装面側に実装面側高誘電率層が収まっていてもよい)が、更には、2D/5の範囲に配設されていることがより好ましい(実装面から2D/5の距離に実装面側高誘電率層の表面が配置されていてもよい)。この範囲に配置されている場合には、とりわけ異種材料積層による反りを生じ易く、本発明による効果が得られ易い。
尚、セラミック多層部品の実装面からD/2の範囲に上記実装面側高誘電率層を備える以外に他の高誘電率層を備えてもよく、備えなくてもよい。他の高誘電率層を備える場合には、セラミック多層部品の実装面d1からの距離がD/2を超えて反対面d2までの範囲(D/2〜反対面の範囲であって、D/2を含まない)に高誘電率層を備えることができる。
尚、セラミック多層部品の実装面からD/2の範囲に上記実装面側高誘電率層を備える以外に他の高誘電率層を備えてもよく、備えなくてもよい。他の高誘電率層を備える場合には、セラミック多層部品の実装面d1からの距離がD/2を超えて反対面d2までの範囲(D/2〜反対面の範囲であって、D/2を含まない)に高誘電率層を備えることができる。
また、本発明のセラミック多層部品は、キャパシタ部(C)及びコイル部(L)を有し、キャパシタ部は高誘電率層とこの層(高誘電率層)を挟む少なくとも一対の電極層(キャパシタ電極)と、を備え、コイル部は低誘電率層とこの層(低誘電率層)の少なくとも一方の表面に配設されたコイル電極(インダクタ電極)と、を備えることが好ましい。この構成によりとりわけ効果的にデラミネーション及び反りを抑制できる。このような構成のセラミック多層部品としてはLCフィルタが挙げられる。更に、この構成に加えて、上記キャパシタ層は上記2D/5の範囲に配設されていることが好ましい(キャパシタ部としては低誘電率層を挟む一対の電極からなるものが併用されてもよいが、上記高誘電率層を用いたキャパシタ部は上記特定の範囲に配設されることが好ましい)。これにより、減衰特性に優れたLCフィルタを得ることができる。
このセラミック多層部品は、この積層構造を構成する電極層間に常時電圧が印加された状態で使用されるセラミック多層部品として用いることが好ましい。このようなセラミック多層部品においては、前記特性を備えることによる耐電圧向上効果が更に発揮され易い。このようなセラミック多層部品としては、積層型分波器、LCフィルタ(バンドパスフィルタ、ローパスフィルタ、デュアルローパスフィルタ及びハイパスフィルタなど)、アンテナ、バラン、カプラ、ダイプレクサ、及びデュプレクサ等が挙げられる。
本発明のセラミック多層部品の一例を図1を用いて説明する。
図1は、本発明のセラミック多層部品100の一例を示す分解斜視図である。このセラミック多層部品100は、ローパスフィルタ(LPF)とハイパスフィルタ(HPF)の機能を一体的に備えるセラミック多層フィルタ(積層型分波器)である。
基板200〜270(これらの基板に設けられた各電極を含む。以下同様。)はLPFとして機能し、基板200〜210及び270〜330はHPFとして機能する。即ち、LPFとHPFとが上下に配置され、基板200〜210及び270はLPF及びHPFで共通して用いられる。また、各基板は電極層を介して未焼成段階で積層されたのち一体に焼成されてなる。更に、基板210は本発明にいう高誘電率層であり、その他の基板は本発明にいう低誘電率層である。
図1は、本発明のセラミック多層部品100の一例を示す分解斜視図である。このセラミック多層部品100は、ローパスフィルタ(LPF)とハイパスフィルタ(HPF)の機能を一体的に備えるセラミック多層フィルタ(積層型分波器)である。
基板200〜270(これらの基板に設けられた各電極を含む。以下同様。)はLPFとして機能し、基板200〜210及び270〜330はHPFとして機能する。即ち、LPFとHPFとが上下に配置され、基板200〜210及び270はLPF及びHPFで共通して用いられる。また、各基板は電極層を介して未焼成段階で積層されたのち一体に焼成されてなる。更に、基板210は本発明にいう高誘電率層であり、その他の基板は本発明にいう低誘電率層である。
基板200は接地電極201を有し、接地電極201の裏面側に図示しないランド(実装用電極)を有する。
基板230はインダクタ電極231を、基板240はインダクタ電極241を、基板250はインダクタ電極251を、基板310はインダクタ電極311を、基板320はインダクタ電極321及び322を、基板330はインダクタ電極331を、各々有する。
基板210はキャパシタ電極211及び212を、基板260はキャパシタ電極261を、基板270はキャパシタ電極271を、基板280はキャパシタ電極281及び282を、基板290はキャパシタ電極291を、基板300はキャパシタ電極301を、を各々有する。
基板230はインダクタ電極231を、基板240はインダクタ電極241を、基板250はインダクタ電極251を、基板310はインダクタ電極311を、基板320はインダクタ電極321及び322を、基板330はインダクタ電極331を、各々有する。
基板210はキャパシタ電極211及び212を、基板260はキャパシタ電極261を、基板270はキャパシタ電極271を、基板280はキャパシタ電極281及び282を、基板290はキャパシタ電極291を、基板300はキャパシタ電極301を、を各々有する。
更に、図1に示す基板間を繋ぐ線は各電極間の電気的な接続を示し、各々スルーホール導体(図示せず)を介して接続されている。
また、各基板に配設された電極のうち、接地電極201と、キャパシタ電極301及び331と、は接地端子401と電気的に接続されている。キャパシタ電極271はアンテナ端子402と電気的に接続されている。キャパシタ電極211及び261と、インダクタ電極231と、は低周波側端子403と電気的に接続されている。キャパシタ電極212及び282と、インダクタ電極322と、は高周波端子404と電気的に接続されている。
接地端子401、アンテナ端子402、低周波側端子403及び高周波側端子404は、各々各基板に形成された6つの切欠き部を上下に繋ぐ外側電極(図示せず)であり、これらを介して基板200の裏面側に設けられたランド(図示せず)へ電気的に接続されている。
基板340は特段の導体層を有さず、主として基板330を保護する機能を有する。
また、各基板に配設された電極のうち、接地電極201と、キャパシタ電極301及び331と、は接地端子401と電気的に接続されている。キャパシタ電極271はアンテナ端子402と電気的に接続されている。キャパシタ電極211及び261と、インダクタ電極231と、は低周波側端子403と電気的に接続されている。キャパシタ電極212及び282と、インダクタ電極322と、は高周波端子404と電気的に接続されている。
接地端子401、アンテナ端子402、低周波側端子403及び高周波側端子404は、各々各基板に形成された6つの切欠き部を上下に繋ぐ外側電極(図示せず)であり、これらを介して基板200の裏面側に設けられたランド(図示せず)へ電気的に接続されている。
基板340は特段の導体層を有さず、主として基板330を保護する機能を有する。
また、本セラミック多層部品の製造方法は特に限定されないが、例えば、焼成されて低誘電率層となる未焼成低誘電率層、焼成されて高誘電率層となる未焼成高誘電率層、及び、焼成されて電極層となる未焼成電極層、を前記本セラミック多層部品の構成となるように積層して未焼成セラミック多層部品を得(即ち、積層工程)、次いで、未焼成セラミック多層部品を焼成し(即ち、焼成工程)て、本発明のセラミック多層部品を得ることができる。
この際に、上記製造条件に加えて各原料粉末の粒径を制御するとすれば、低誘電率層ガラス及び高誘電率層ガラスの各原料となるガラス粉末は、粒度分布における90%粒度(以下、単に「D90」という)を8μm以下とすることが好ましく、7.7μm以下とすることがより好ましく、6.1μm以下とすることが特に好ましい。しかし、通常使用できる方法(即ち、例えば、振動ミル、ボールミル及びジェットミル等)でD90を5.0μm以下にまで小さくすることは非常に困難である。従って、D90は5.5〜8μmとすることが好ましく、5.6〜7.7μmとすることができ、更には5.7〜6.1μmとすることができる。
上記D90に加えて、D10は2.5μm以下であることが好ましく、2.0μm以下であることがより好ましく、0.3〜1.7μmであることが特に好ましい。更に、上記D90及びD10に加えて、平均粒径(D50)は5.0μm以下であることが好ましく、4.5μm以下であることがより好ましく、2.3〜4.0μmであることが特に好ましい。
更に、ガラス粉末の各粒度の相関は、D10/D50が0.10〜0.45(より好ましくは0.13〜0.45、更に好ましくは0.13〜0.17)であることが好ましい。また、D90/D50は1.8〜2.3であることが好ましい。
更に、ガラス粉末の各粒度の相関は、D10/D50が0.10〜0.45(より好ましくは0.13〜0.45、更に好ましくは0.13〜0.17)であることが好ましい。また、D90/D50は1.8〜2.3であることが好ましい。
一方、低誘電率層無機フィラー及び高誘電率層無機フィラーは、各々粒度分布におけるD90を4.5μm以下とすることが好ましく、4.0μm以下とすることがより好ましく、3.5μm以下とすることが特に好ましい。しかし、通常使用できる方法(即ち、例えば、振動ミル、ボールミル及びジェットミル等)でD90を1.5μm以下にまで小さくすることは非常に困難である。従って、D90は1.8〜4.5μmとすることが好ましく、1.9〜3.5μmとすることがより好ましい。
上記D90に加えて、D10は2.0μm以下であることが好ましく、1.5μm以下であることがより好ましく、0.1〜1.3μmであることが特に好ましい。更に、上記D90及びD10に加えて、平均粒径(D50)は3.0μm以下であることが好ましく、2.5μm以下であることがより好ましく、0.7〜2.0μmであることが特に好ましい。
更に、各無機フィラー粉末の各粒度の相関は、D10/D50が0.05〜0.65であることが好ましい。また、D90/D50は1.5〜4.3であることが好ましい。
更に、各無機フィラー粉末の各粒度の相関は、D10/D50が0.05〜0.65であることが好ましい。また、D90/D50は1.5〜4.3であることが好ましい。
以下、本発明を実施例によって具体的に説明する。
[1]ガラス粉末の製造
各々の元素を酸化物換算した含有量が表1の値となるように、SiO2粉末、H3BO3粉末、Al2(OH)3粉末、CaCO3粉末及びZnO粉末をそれぞれ秤量し、播潰機により混合した。その後、混合物を3〜5時間加熱して溶融させ、次いで、水冷によって急冷して表1に示すガラスを調製した。その後、このガラスをボールミルにより粉砕してガラス粉末(D90が7.5μm、D50が3.9μm、D10が1.6μm)を得た。
尚、粒度分布は、レーザー回折散乱式粒度分布測定装置(株式会社堀場製作所製、形式「LA−750」)により測定した値である。
[1]ガラス粉末の製造
各々の元素を酸化物換算した含有量が表1の値となるように、SiO2粉末、H3BO3粉末、Al2(OH)3粉末、CaCO3粉末及びZnO粉末をそれぞれ秤量し、播潰機により混合した。その後、混合物を3〜5時間加熱して溶融させ、次いで、水冷によって急冷して表1に示すガラスを調製した。その後、このガラスをボールミルにより粉砕してガラス粉末(D90が7.5μm、D50が3.9μm、D10が1.6μm)を得た。
尚、粒度分布は、レーザー回折散乱式粒度分布測定装置(株式会社堀場製作所製、形式「LA−750」)により測定した値である。
[2]無機フィラー粉末の調製
低誘電率層無機フィラーとしてアルミナ粉末(純度99%以上)、及び、高誘電率層無機フィラーとしてチタン酸カルシウム粉末(純度97%以上)、を各々用い、これらを各々トロンメル粉砕機を用いて10〜15時間かけて2次粉砕して、アルミナ粉末(D90が2.8μm、D50が1.7μm、D10が1.0μm)、チタン酸カルシウム粉末(D90が2.4μm、D50が1.4μm、D10が0.7μm)を得た。
低誘電率層無機フィラーとしてアルミナ粉末(純度99%以上)、及び、高誘電率層無機フィラーとしてチタン酸カルシウム粉末(純度97%以上)、を各々用い、これらを各々トロンメル粉砕機を用いて10〜15時間かけて2次粉砕して、アルミナ粉末(D90が2.8μm、D50が1.7μm、D10が1.0μm)、チタン酸カルシウム粉末(D90が2.4μm、D50が1.4μm、D10が0.7μm)を得た。
[3]グリーンシートの作成
上記[1]で得られたガラス粉末と、上記[2]で得られた各無機フィラー粉末と、を表2に示す体積割合となるようにボールミルで混合して混合粉末を得た。その後、この混合粉末に有機バインダ(アクリル樹脂)と可塑剤(ジブチルフタレート)と溶剤(トルエン)とを添加し、混練してスラリーを得た。次いで、得られたスラリーをシートに成形して表2に示すA〜F(A;未焼成低誘電率層、B〜F;未焼成高誘電率層)の6種類の未焼成シートを得た。
上記[1]で得られたガラス粉末と、上記[2]で得られた各無機フィラー粉末と、を表2に示す体積割合となるようにボールミルで混合して混合粉末を得た。その後、この混合粉末に有機バインダ(アクリル樹脂)と可塑剤(ジブチルフタレート)と溶剤(トルエン)とを添加し、混練してスラリーを得た。次いで、得られたスラリーをシートに成形して表2に示すA〜F(A;未焼成低誘電率層、B〜F;未焼成高誘電率層)の6種類の未焼成シートを得た。
[4]セラミック多層部品の製造
上記[3]で得られた各未焼成シートA〜Fの所定位置にAgペーストをスクリーン印刷により厚さ15μmで印刷した。その後、表3に示す積層構成となるようにA〜Fのシートを15層組み合わせて各未焼成シートを積層し、合計15層が積層された未焼成セラミック多層部品(実験例1〜20)を得た。次いで、得られた未焼成セラミック多層部品を、温度760〜900℃で15分間焼成して、2520サイズ(2.5mm×2.0mm)のセラミック多層部品(実験例1〜20)を得た。
上記[3]で得られた各未焼成シートA〜Fの所定位置にAgペーストをスクリーン印刷により厚さ15μmで印刷した。その後、表3に示す積層構成となるようにA〜Fのシートを15層組み合わせて各未焼成シートを積層し、合計15層が積層された未焼成セラミック多層部品(実験例1〜20)を得た。次いで、得られた未焼成セラミック多層部品を、温度760〜900℃で15分間焼成して、2520サイズ(2.5mm×2.0mm)のセラミック多層部品(実験例1〜20)を得た。
[5]デラミネーション及び反りの評価
上記[4]で得られた実験例1〜20のセラミック多層部品の各々5個について、各セラミック多層部品を積層方向に平行に切断し、その後、この切断面を研磨し、光学顕微鏡により300倍に拡大し、その表面をデジタル撮影し、得られた画像内に認められる5μm以上のデラミネーション(層間剥離)の有無を観察し、下記基準に従って判定した結果を表4に示した。更に、この測定に用いた、実験例10(実施例)の切断面を光学顕微鏡により5倍に拡大して得られた画像による説明図を図2に示した。
デラミネーション「△」…5μm以上の層間剥離が2ヶ所以上認められる。
デラミネーション「△」…5μm以上の層間剥離が1ヶ所のみ認められる。
デラミネーション「○」…5μm以上の層間剥離が全く認められない。
上記[4]で得られた実験例1〜20のセラミック多層部品の各々5個について、各セラミック多層部品を積層方向に平行に切断し、その後、この切断面を研磨し、光学顕微鏡により300倍に拡大し、その表面をデジタル撮影し、得られた画像内に認められる5μm以上のデラミネーション(層間剥離)の有無を観察し、下記基準に従って判定した結果を表4に示した。更に、この測定に用いた、実験例10(実施例)の切断面を光学顕微鏡により5倍に拡大して得られた画像による説明図を図2に示した。
デラミネーション「△」…5μm以上の層間剥離が2ヶ所以上認められる。
デラミネーション「△」…5μm以上の層間剥離が1ヶ所のみ認められる。
デラミネーション「○」…5μm以上の層間剥離が全く認められない。
また、上記[4]で得られた実験例1〜20のセラミック多層部品の各々5個について「厚さD’(μm)」(図4参照)を測定した。この測定は測定用の平坦面Pに載置した各セラミック多層部品の最も高さの高い位置と測定用の平坦面Pとの間の距離を測定した値(μm)であり、セラミック多層部品の「厚さD」と「反り」との合計量(μm)である。この結果を表4に示した。
また、上記「デラミネーション」及び上記「厚さD’」の結果から下記基準に従って総合的な判定を表4の「判定」の欄に示した。
判定「×」…デラミ「×」且つ厚さD’が915μmを超える
判定「△」…デラミ「△」且つ厚さD’が915μmを超える
判定「○」…デラミ「△又は○」且つ厚さD’が900μmを超えて915μm未満
判定「◎」…デラミ「○」且つ厚さD’が900μm以下
また、上記「デラミネーション」及び上記「厚さD’」の結果から下記基準に従って総合的な判定を表4の「判定」の欄に示した。
判定「×」…デラミ「×」且つ厚さD’が915μmを超える
判定「△」…デラミ「△」且つ厚さD’が915μmを超える
判定「○」…デラミ「△又は○」且つ厚さD’が900μmを超えて915μm未満
判定「◎」…デラミ「○」且つ厚さD’が900μm以下
尚、本実施例における焼成後の厚さD(850μm)、表3及び表4に記載の焼成後の最外層厚さ(32μm、40μm、50μm及び60μm)、及び、焼成後の高誘電率層の厚さ(25μm)は、いずれも各未焼成シートの厚さから焼成収縮率を加味して算出した計算値である。この計算値は、前述した各部の厚さの測定方法による実測値と実質的に同じとみなせる値である。
[7]実験例の効果
上記表3より、最外層厚さ割合が3.8%である各セラミック多層部品では厚さD(850μm以下同様)に対して実装面側から3.8〜6.7%の位置に高誘電率層が配置されており、最外層厚さ割合が4.7%である各セラミック多層部品では厚さDに対して実装面側から4.7〜7.6%の位置に高誘電率層が配置されており、最外層厚さ割合が5.9%である各セラミック多層部品では厚さDに対して実装面側から5.9〜8.8%の位置に高誘電率層が配置されており、最外層厚さ割合が7.1%である各セラミック多層部品では厚さDに対して実装面側から7.1〜10.0%の位置に高誘電率層が配置されており、実験例1〜20の全てのセラミック多層部品において高誘電率層は実装面側からD/2の範囲に配置されていることが分かる。
更に、高誘電率層B〜F(未焼成シートは30μm)の焼成後厚さはいずれも25μmであり、実験例1〜20の全てのセラミック多層部品において低誘電率層の合計厚さtLは825μmであり、高誘電率層の合計厚さtHは25μmであり、tL>tHであることが分かる。更には、tH/tLの割合はいずれも3.0%である。
上記表3より、最外層厚さ割合が3.8%である各セラミック多層部品では厚さD(850μm以下同様)に対して実装面側から3.8〜6.7%の位置に高誘電率層が配置されており、最外層厚さ割合が4.7%である各セラミック多層部品では厚さDに対して実装面側から4.7〜7.6%の位置に高誘電率層が配置されており、最外層厚さ割合が5.9%である各セラミック多層部品では厚さDに対して実装面側から5.9〜8.8%の位置に高誘電率層が配置されており、最外層厚さ割合が7.1%である各セラミック多層部品では厚さDに対して実装面側から7.1〜10.0%の位置に高誘電率層が配置されており、実験例1〜20の全てのセラミック多層部品において高誘電率層は実装面側からD/2の範囲に配置されていることが分かる。
更に、高誘電率層B〜F(未焼成シートは30μm)の焼成後厚さはいずれも25μmであり、実験例1〜20の全てのセラミック多層部品において低誘電率層の合計厚さtLは825μmであり、高誘電率層の合計厚さtHは25μmであり、tL>tHであることが分かる。更には、tH/tLの割合はいずれも3.0%である。
表4より、本発明の構成とすることにより厚さD’を922μmと小さく抑えることができる。また、最外層厚みを4.0%以上とすることで、特に顕著に厚さD’を減じることができることが分かる。即ち、最外層厚みが3.8%である実験例1〜5の平均厚さD’が913μmであるのに対して、最外層厚みが4.0%以上である実験例6〜20の平均厚さD’は884μmと小さいことからも分かる。更に、最外層厚みが3.8%であってもΔCTEが2.0ppm/℃以下であればデラミネーションが効果的に抑制されることに加えて厚さD’も914μm以下に抑制できることが分かる。特に最外層厚みが4.0%以上であって且つΔCTEが2.0ppm/℃以下であればデラミネーションが効果的に抑制されることに加えて厚さD’は887μm以下に抑制できる、顕著に反りを抑制できることが分かる。また、図3に示すように、最外層厚みが4.0%以上では、最外層厚みが3.8%である場合に比べて、顕著に厚さD’が小さく、ΔCTEを小さくすることによる反り防止効果がより顕著に反映されることが分かる。
これらのことは、具体的に図2より更にあきらかである。この図2は、実験例10(実施例)の切断面を光学顕微鏡により5倍に拡大して得られた画像であり、セラミック多層部品100は、低誘電率層111及び実装面側の最外層の低誘電率層113を有し、更に、高誘電率層112を備える。各層の層間には電極120を備えている。高誘電率層112は、厚さDに実装面d1側から2/Dの範囲に配置されており、更に、高誘電率層112の実装面側には最外層低誘電率層113が設けられ、セラミック多層部品内において高誘電率層112が極端に偏った配置がなされていることが分かる。しかし、図2に示すように反りは目視ではほとんど確認できない程度であり、また、デラミネーションも認められないことが分かる。
本発明は電子機器分野において広く利用される。即ち、例えば、電子部品が実装される配線基板、セラミックパッケージ、アンテナ、バラン、カプラ、積層型分波器、LCフィルタ(バンドパスフィルタ、ローパスフィルタ及びハイパスフィルタなど)、ダイプレクサ、デュプレクサ等が挙げられ、更には、これらのうちの2種以上を組み合わせた複合素子が挙げられる。これらのなかでも、特に通信器機分野において好適である。即ち、アンテナ、バラン、カプラ、LCフィルタ(バンドパスフィルタ、ローパスフィルタ及びハイパスフィルタなど)、ダイプレクサ及びデュプレクサ等に好適である。
100;セラミック多層部品(積層型分波器)、
110;絶縁体部、
111;低誘電率層、113;実装面側最外層の低誘電率層、
112;高誘電率層、
120;電極層、
d1;実装面、d2;反対面、D;セラミック多層部品の厚さ、D’セラミック多層部品の反りを含む厚さ、
200、210、230、240、250、260、270、280、290、300、310、320、330及び340;基板(絶縁体層)、
201;接地電極、
211、212、261、271、281、282、291及び301;キャパシタ電極、
231、241、251、311、321、322及び331;インダクタ電極、
401;接地端子、
402;アンテナ端子、
403;低周波数側端子、
404;高周波数側端子。
110;絶縁体部、
111;低誘電率層、113;実装面側最外層の低誘電率層、
112;高誘電率層、
120;電極層、
d1;実装面、d2;反対面、D;セラミック多層部品の厚さ、D’セラミック多層部品の反りを含む厚さ、
200、210、230、240、250、260、270、280、290、300、310、320、330及び340;基板(絶縁体層)、
201;接地電極、
211、212、261、271、281、282、291及び301;キャパシタ電極、
231、241、251、311、321、322及び331;インダクタ電極、
401;接地端子、
402;アンテナ端子、
403;低周波数側端子、
404;高周波数側端子。
Claims (8)
- 絶縁体部と、該絶縁体部内に配設された複数の電極層と、を備え、
上記絶縁体部は、低誘電率層と、該低誘電率層よりも誘電率が高い高誘電率層と、を有し、且つ該低誘電率層は、低誘電率層ガラス及び低誘電率層無機フィラーを含有し、該高誘電率層は、高誘電率層ガラス及び高誘電率層無機フィラーを含有するセラミック多層部品であって、
上記低誘電率層ガラスと上記高誘電率層ガラスとは同一組成系であり、
本セラミック多層部品全体の厚さをDとした場合に上記高誘電率層は実装面側からD/2の範囲に配設されており、且つ、該絶縁体部のうちの該実装面側の最外層に本セラミック多層部品全体の厚さDに対して3.5%以上の厚さの上記低誘電率層を備えることを特徴とするセラミック多層部品。 - 上記低誘電率層及び上記高誘電率層は、上記絶縁体部内で非対称に積層されている請求項1に記載のセラミック多層部品。
- 上記絶縁体部を構成する上記低誘電率層の合計厚さをtLとし、上記絶縁体部を構成する上記高誘電率層の合計厚さをtHとした場合に、tL>tHである請求項1又は2に記載のセラミック多層部品。
- 上記低誘電率層ガラス及び上記高誘電率層ガラスは、いずれもSiO2−B2O3−Al2O3−CaO系ガラスである請求項1乃至3のうちのいずれかに記載のセラミック多層部品。
- 上記低誘電率層無機フィラーがアルミナ、コーディエライト及びムライトのうちの少なくとも1種であり、且つ、
上記高誘電率層無機フィラーがチタン酸カルシウム、チタン酸ストロンチウム及びチタン酸バリウムのうちの少なくとも1種である請求項1乃至4のうちのいずれかに記載のセラミック多層部品。 - 上記低誘電率層と上記高誘電率層との熱膨張係数差は2.0ppm/℃以下である請求項1乃至5のうちのいずれかに記載のセラミック多層部品。
- 上記電極層は、Ag、Cu、Au、Pt及びPdのうちの少なくとも1種を含有する請求項1乃至6のうちのいずれかに記載のセラミック多層部品。
- キャパシタ部及びコイル部を有し、
該キャパシタ部は、上記高誘電率層と、該高誘電率層を挟む少なくとも一対の上記電極層と、を備え、
該コイル部は、上記低誘電率層と、該低誘電率層の少なくとも一方の表面に配設されたコイル電極と、を備える請求項1乃至7のうちのいずれかに記載のセラミック多層部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330898A JP2009152489A (ja) | 2007-12-21 | 2007-12-21 | セラミック多層部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330898A JP2009152489A (ja) | 2007-12-21 | 2007-12-21 | セラミック多層部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152489A true JP2009152489A (ja) | 2009-07-09 |
Family
ID=40921265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330898A Pending JP2009152489A (ja) | 2007-12-21 | 2007-12-21 | セラミック多層部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152489A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012137386A1 (ja) | 2011-04-06 | 2012-10-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
KR101292775B1 (ko) | 2011-09-06 | 2013-08-02 | 삼화콘덴서공업주식회사 | 대용량 패키지형 적층 박막 커패시터 |
WO2021193132A1 (ja) * | 2020-03-25 | 2021-09-30 | Tdk株式会社 | 電子部品及びその製造方法 |
WO2022133402A1 (en) * | 2020-12-16 | 2022-06-23 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
US11596064B2 (en) | 2020-07-28 | 2023-02-28 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
WO2023114838A1 (en) * | 2021-12-17 | 2023-06-22 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
JP7406919B2 (ja) | 2019-03-11 | 2023-12-28 | 株式会社村田製作所 | 積層コイル部品 |
-
2007
- 2007-12-21 JP JP2007330898A patent/JP2009152489A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012137386A1 (ja) | 2011-04-06 | 2012-10-11 | 株式会社村田製作所 | 積層型インダクタ素子およびその製造方法 |
US9129733B2 (en) | 2011-04-06 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Laminated inductor element and manufacturing method thereof |
KR101292775B1 (ko) | 2011-09-06 | 2013-08-02 | 삼화콘덴서공업주식회사 | 대용량 패키지형 적층 박막 커패시터 |
JP7406919B2 (ja) | 2019-03-11 | 2023-12-28 | 株式会社村田製作所 | 積層コイル部品 |
WO2021193132A1 (ja) * | 2020-03-25 | 2021-09-30 | Tdk株式会社 | 電子部品及びその製造方法 |
US11596064B2 (en) | 2020-07-28 | 2023-02-28 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
US11805600B2 (en) | 2020-07-28 | 2023-10-31 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
WO2022133402A1 (en) * | 2020-12-16 | 2022-06-23 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
US11549035B2 (en) | 2020-12-16 | 2023-01-10 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
WO2023114838A1 (en) * | 2021-12-17 | 2023-06-22 | Saint-Gobain Performance Plastics Corporation | Dielectric substrate and method of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5821975B2 (ja) | 複合積層セラミック電子部品 | |
JP5435176B2 (ja) | 複合積層セラミック電子部品 | |
JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
US6403200B2 (en) | Insulator ceramic composition | |
JP5104761B2 (ja) | セラミック基板およびその製造方法 | |
JP5761341B2 (ja) | ガラスセラミック組成物 | |
JP5273490B2 (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
JP5003683B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品 | |
JP5888524B2 (ja) | 複合積層セラミック電子部品 | |
JP6458863B2 (ja) | 低温焼結セラミック材料、セラミック焼結体およびセラミック電子部品 | |
JP2009152489A (ja) | セラミック多層部品 | |
JPWO2008018408A1 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品 | |
WO2020129945A1 (ja) | 積層体及び電子部品 | |
EP2372731A1 (en) | Ceramic Electronic Component and Method of Manufacturing Ceramic Electronic Component | |
JP4967388B2 (ja) | セラミック積層デバイスの製造方法およびセラミック積層デバイス | |
JP2002029827A (ja) | 絶縁体磁器組成物 | |
JP2006261351A (ja) | 積層セラミック部品及びその製造方法 | |
JP2008074679A (ja) | セラミック多層部品及びその製造方法 | |
JP2010052970A (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
JP3934841B2 (ja) | 多層基板 | |
JP4699769B2 (ja) | セラミック多層基板の製造方法 | |
JP2005217170A (ja) | 複合積層セラミック電子部品 | |
JP2004200679A (ja) | 多層回路基板の製造方法 | |
JP3645046B2 (ja) | 非磁性セラミックおよびセラミック積層部品 | |
JP2010153554A (ja) | セラミック基板及びその製造方法 |