JP5644945B2 - 多層セラミック基板およびその製造方法 - Google Patents
多層セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP5644945B2 JP5644945B2 JP2013522924A JP2013522924A JP5644945B2 JP 5644945 B2 JP5644945 B2 JP 5644945B2 JP 2013522924 A JP2013522924 A JP 2013522924A JP 2013522924 A JP2013522924 A JP 2013522924A JP 5644945 B2 JP5644945 B2 JP 5644945B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- lead
- metal component
- ceramic substrate
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0269—Non-uniform distribution or concentration of particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Description
この発明は、多層セラミック基板およびその製造方法に関するもので、特に、抵抗膜を内蔵する多層セラミック基板およびその製造方法に関するものである。
たとえばバッテリー残量検出回路におけるバッテリー残量測定には、100mΩ以下といった超低抵抗の電流検知用抵抗体が必要とされている。また、この電流検知用抵抗体には、たとえば100ppm/℃未満のTCR(抵抗温度係数)特性が求められる。
たとえば特開2004−356306号公報(特許文献1)には、抵抗体ペーストを用いて、セラミック基板と同時焼成して形成される抵抗体付きセラミック基板が開示されている。この特許文献1では、抵抗体ペーストとして、たとえば酸化ルテニウムを主成分としたものが用いられている。しかし、酸化ルテニウム系の抵抗体ペーストであると、100mΩ以下の超低抵抗を、優れたTCR特性をもって実現することができないという問題があった。
また、特許文献1に記載の技術のように、基板に抵抗膜を内蔵する場合、抵抗膜の両端に引出し電極として導体膜が接続される。しかし、この場合、抵抗膜と導体膜との接続部の面積が大きいと、接続部における合金化が無視できず、これがTCR特性に影響を及ぼすという問題があった。そのため、低抵抗でありながら、優れたTCR特性を実現するために、抵抗材料として、たとえばNiとCuとを含むものを選択したとしても、抵抗膜と導体膜との接続部における合金化により、TCR特性が影響を受けてしまい、所望の特性を得ることが困難であった。
上記の問題を解決するため、抵抗膜をビア導体によって引き出すことが考えられる。これによれば、ビア導体の断面積は抵抗膜の面積より十分に小さいため、上述した抵抗膜と導体膜との接続部の面積に比べて、抵抗膜とビア導体との接続部の面積をより小さくすることができ、よって、接続部での合金化に起因するTCR特性への影響を低減することができる。たとえば特開2009−147157号公報(特許文献2)には、多層セラミック基板に内蔵される内部配線にビア導体が接続された構造が開示され、また、内部配線と同様にして、抵抗を形成することも開示されている。
しかし、上記のように、優れたTCR特性を実現することを重視して、抵抗膜をビア導体によって引き出す構成を採用すると、接続部の面積が小さくなるので、今度は、抵抗膜とビア導体との接続信頼性が低下するという問題に遭遇する。
そこで、この発明の目的は、上述した問題を解決し得る、すなわち、100mΩ以下の超低抵抗を、優れたTCR特性をもって実現することができ、しかも、抵抗膜をビア導体によって引き出す構成を採用しても、抵抗膜とビア導体との間で優れた接続信頼性を得ることができる、多層セラミック基板およびその製造方法を提供しようとすることである。
この発明は、まず、多層セラミック基板に向けられる。
この発明に係る多層セラミック基板は、積層された複数のセラミック層をもって構成されたセラミック素体と、セラミック層間に形成された抵抗膜を含む抵抗体と、セラミック層を厚み方向に貫通するように形成されかつ第1の端部が抵抗膜に接続された引出し用ビア導体とを備える。そして、上述した技術的課題を解決するため、抵抗膜および引出し用ビア導体は、ともに、合金系抵抗材料を構成する少なくとも第1金属成分と第2金属成分とを含み、引出し用ビア導体中の上記第2金属成分の濃度は、抵抗膜に接続された第1の端部において比較的高く、当該第1の端部から逆の第2の端部側に向かって次第に低くなる傾斜構造を有していることを特徴としている。
好ましくは、上記第1金属成分はCuであり、上記第2金属成分はNiである。
上記抵抗体は、複数のセラミック層間にそれぞれ形成された複数の抵抗膜と、複数の抵抗膜を並列接続するためのもので、セラミック層を厚み方向に貫通するように形成されかつ互いに異なる位置に配置された複数の並列接続用ビア導体とを含むことが好ましい。これによって、抵抗体における抵抗値のばらつきを低減することができる。抵抗値のばらつきをより低減することができる点で、抵抗体は3個以上の並列接続用ビア導体を含むことがより好ましい。
並列接続用ビア導体は、抵抗膜と同じ材料からなることが好ましい。これによって、抵抗膜と並列接続用ビア導体との間での各成分の拡散を生じにくくすることができる。その結果、抵抗値のばらつきを低減でき、また、優れたTCR特性を得ることができる。
セラミック層は、BaO、SiO2、およびAl2O3を主成分とすることが好ましい。特に抵抗膜および引出し用ビア導体がCuを含む場合、BaO、SiO2、およびAl2O3を主成分とするセラミック層は、これら抵抗膜およびビア導体と還元雰囲気中で同時焼成するのに適している。
この発明に係る多層セラミック基板は、セラミック層間に形成されかつ第1の位置において引出し用ビア導体の第2の端部に接続される接続導体膜と、第1の位置とは異なる第2の位置において接続導体膜に接続されかつセラミック層を厚み方向に貫通して当該多層セラミック基板の外表面上にまで引き出される端子用ビア導体を含む端子導体とをさらに備えることが好ましい。上述の接続導体膜が与える距離によって、抵抗膜中の第2金属成分が端子導体に達するほどに拡散することを防止することができ、したがって、特に第2金属成分がNiであるとき、Niが端子導体でのはんだ付け性を低下させることを防止することができる。
この発明に係る多層セラミック基板は、第1および第2のソース端子と第1および第2のセンス端子とをさらに備え、第1および第2の引出し用ビア導体が、それぞれ、第1および第2のセンス端子に電気的に接続され、第1および第2のソース端子は、抵抗膜における第1および第2の引出し用ビア導体の接続部を挟む位置にそれぞれ電気的に接続されている、といった完全4端子構造の抵抗素子を有利に構成することができる。
この発明は、また、上述したような構成を備える多層セラミック基板の製造方法にも向けられる。
この発明に係る多層セラミック基板の製造方法を実施するにあたっては、まず、複数のセラミックグリーンシートが用意されるとともに、第1金属成分と第2金属成分とを含む合金系抵抗材料を含む抵抗体ペースト、および少なくとも上記第1金属成分を主成分とする導体ペーストが用意される。そして、特定のセラミックグリーンシートに、導体ペーストを用いて、引出し用ビア導体が形成される。
また、抵抗体ペーストを用いて、引出し用ビア導体の端部に接続されるべき抵抗膜がセラミックグリーンシートの主面に形成される。この場合、抵抗膜は、引出し用ビア導体が形成されたセラミックグリーンシート上に形成されても、積層されたとき、引出し用ビア導体に接続される状態となるように、引出し用ビア導体が形成されたセラミックグリーンシートに隣接するセラミックグリーンシート上に形成されてもよい。
次に、複数のセラミックグリーンシートを積層することによって、積層体を作製する工程が実施され、その後、積層体を焼成する工程が実施される。
上述した焼成工程において、抵抗膜中に含まれる第2金属成分を、引出し用ビア導体中に拡散させることにより、引出し用ビア導体は第1金属成分と第2金属成分とを含み、前述したように、第1の端部から第2の端部側にかけて第2金属成分が次第に減る傾斜構造を形成する。
この発明に係る多層セラミック基板の製造方法では、上記導体ペーストが上記第2金属成分をさらに含み、上記導体ペーストを用意する工程において、第1金属成分と第2金属成分との含有比率の異なる複数種類の導体ペーストを準備し、上記引出し用ビア導体を形成する工程において、複数のセラミックグリーンシートの各々に、複数種類の導体ペーストのいずれかを用いて、引出し用ビア導体を形成することによって、引出し用ビア導体における第1金属成分と第2金属成分との含有比率が異ならされた複数種類のセラミックグリーンシートを得るようにし、上記積層体を作製する工程において、抵抗膜に接続される側において第2金属成分の含有量が最も多い引出し用ビア導体を形成したセラミックグリーンシートが位置し、抵抗膜から離れるに従って第2金属成分の含有量がより少ない引出し用ビア導体を形成したセラミックグリーンシートが位置するように、複数のセラミックグリーンシートを積層するようにされる。
この発明に係る多層セラミック基板の製造方法を上記のように実施すれば、予め、引出し用ビア導体に第2金属成分をその含有量が傾斜的になるように含有させているので、焼成時の抵抗膜中の第2金属成分の拡散が抑制され、抵抗特性を安定させることができる。また、第2金属成分の拡散が抑制されることで、引出し用ビア導体における抵抗膜とは反対側の第2の端部には第2金属成分が含まれにくくすることができる。このことは、第2金属成分がNiであるとき、有利に働く。すなわち、引出し用ビア導体の第2の端部を多層セラミック基板の表面に露出させて搭載部品の接続のための表面電極として用いるとき、Niがはんだ付け性を損なわせることが抑制される。
この発明によれば、抵抗体に備える抵抗膜が第1金属成分と第2金属成分とを含む合金系抵抗材料により構成されるので、100mΩ以下の超低抵抗を、優れたTCR特性をもって実現することができる。
また、抵抗体を引き出すため、抵抗膜に引出し用ビア導体が接続され、しかも引出し用ビア導体は合金系抵抗材料を構成する第1金属成分を主成分とする導体ペーストから形成されるので、焼成時に、引出し用ビア導体から抵抗膜への不所望な成分の拡散が生じにくい。したがって、抵抗膜の優れたTCR特性といった優れた抵抗特性を安定に維持することができる。
また、引出し用ビア導体を形成するための導体ペーストと抵抗膜とが共通して合金系抵抗材料を構成する第1金属成分を含むので、抵抗膜に含まれる第2金属成分が引出し用ビア導体に拡散しやすく、そのため、この引出し用ビア導体中の第2金属成分の濃度は、抵抗膜に接続された第1の端部において比較的高く、第1の端部から第2の端部側にかけて第2金属成分が次第に減る傾斜構造を有するようにされるので、狭い接続面積であっても、強固な接続強度を得ることができる。
図1を参照して、この発明の第1の実施形態による多層セラミック基板1について説明する。
多層セラミック基板1は、積層された複数のセラミック層2をもって構成されたセラミック素体3を備えている。セラミック素体3の内部には、抵抗体4が配置されている。
抵抗体4は、複数のセラミック層2間にそれぞれ形成された複数の、たとえば2層の抵抗膜5および6と、これら抵抗膜5および6を並列接続するためのもので、セラミック層2を厚み方向に貫通するように形成されかつ互いに異なる位置に配置された複数の、たとえば2個の並列接続用ビア導体7および8とを含む。並列接続用ビア導体7および8は、抵抗膜5および6と同じ材料からなることが好ましい。これによって、抵抗膜5および6と並列接続用ビア導体7および8との間での各成分の拡散を生じにくくすることができる。その結果、抵抗値のばらつきを低減でき、また、優れたTCR特性を得ることができる。
上述した抵抗値のばらつきの低減の点からは、並列接続用ビア導体7および8の各々は、その数が多い方が好ましい(図13〜図16参照)。一方の並列接続用ビア導体7について言えば、それが1個だけ設けられる場合に比べて、たとえば2個の並列接続用ビア導体7が図1紙面と直交する方向に並んで設けられる方が好ましい。したがって、並列接続用ビア導体7および8は、これらの合計で3個以上設けられることが、少なくとも1個ずつ設けられる場合に比べて、抵抗値のばらつきをより低減できるということができる。
また、セラミック素体3の内部には、抵抗体4を他の回路要素にまで引き出すための引出し用ビア導体9および10が設けられている。引出し用ビア導体9および10は、セラミック層2を厚み方向に貫通するように形成されかつ各々の第1の端部11および12が抵抗膜5に接続される。
この発明の特徴的構成として、この実施形態では、抵抗膜5および6ならびに引出し用ビア導体9および10は、ともに、合金系抵抗材料を構成する、たとえばNiとCuとを含み、引出し用ビア導体9および10中のNi成分の濃度は、抵抗膜5に接続された第1の端部11および12において比較的高く、当該第1の端部11および12から逆の第2の端部13および14側に向かって次第に低くなる傾斜構造を有している。
以上のような構成によれば、抵抗体4において、後述する実験例からわかるように、100mΩ以下の超低抵抗を、優れたTCR特性をもって実現することができ、また、引出し用ビア導体9および10と抵抗膜5とが狭い接続面積で接続されていても、強固な接続強度を得ることができる。
また、複数の抵抗膜5および6が並列接続用ビア導体7および8によって並列接続されているので、後述する実験例からわかるように、抵抗体4における抵抗値のばらつきを低減することができる。
多層セラミック基板1は、セラミック層2間に形成されかつ第1の位置において引出し用ビア導体9および10の第2の端部13および14にそれぞれ接続される接続導体膜15および16をさらに備えている。また、多層セラミック基板1は、上記第1の位置とは異なる第2の位置において接続導体膜15および16にそれぞれ接続されかつセラミック層2を厚み方向に貫通して当該多層セラミック基板1の外表面上にまで引き出される端子用ビア導体17および18と、端子用ビア導体17および18にそれぞれ接続されかつ多層セラミック基板1の主面上に形成される端子電極19および20とをもって与えられる端子導体をさらに備えている。
多層セラミック基板1は、たとえば、以下のようにして製造される。なお、以下の製造方法は、導体ペーストとして、第1金属成分であるCuを含むが、第2金属成分を含まないものが用いられる点で、この発明の範囲外の参考例となるべきものである。この発明の範囲内の製造方法については、当該参考例となるべき製造方法の説明の後に説明する。
まず、セラミック層2となるべき複数のセラミックグリーンシートが用意される。より具体的には、PETフィルムなどからなるキャリアフィルム上に、BaO、SiO2、およびAl2O3を主成分とするセラミックスラリーをコーティングし、乾燥することにより得られた、厚みが25〜100μm程度のセラミックグリーンシートが用意される。ここで、セラミック層2を、BaO、SiO2、およびAl2O3を主成分とすることにより、Cuを含む抵抗膜5および6ならびに引出し用ビア導体9および10と還元雰囲気中で同時焼成するのに適したものとすることができる。
また、抵抗膜5および6を形成するため、CuおよびNiを含む抵抗体ペーストが用意される。より具体的には、Cu粉末を45〜85重量%、Ni粉末を55〜15重量%それぞれ含む金属粉末と、樹脂と、有機溶剤とを混練してなる抵抗体ペーストが用意される。そして、この抵抗体ペーストを、特定のセラミックグリーンシート上に印刷することによって、抵抗膜5および6が形成される。抵抗膜5および6の各厚みは、乾燥膜厚で10〜30μmとされる。
上述の抵抗体ペーストに含まれる金属粉末として、Cu−Niの合金粉末を用いることもできる。
また、上述の抵抗体ペーストを用いて、特定のセラミックグリーンシートに並列接続用ビア導体7および8が形成される。
他方、Cuを主成分とする導体ペーストが用意される。より具体的は、Cu粉末、樹脂および有機溶剤を混練してなる導体ペーストが用意される。
特定のセラミックグリーンシートには貫通孔が形成される。貫通孔の形成には、金型で打ち抜く方法やレーザー加工による方法など、公知の種々の方法を適用することができる。そして、貫通孔内に、前述の導体ペーストを充填し、乾燥することによって、引出し用ビア導体9および10が形成される。
また、特定のセラミックグリーンシートに、Cuを主成分とする導体ペーストを用いて、接続導体膜15および16、端子用ビア導体17および18、ならびに端子電極19および20が形成される。
次に、複数のセラミックグリーンシートを所定の順序で積層することによって、積層体が作製される。このとき、抵抗膜5に引出し用ビア導体9および10が接続されるように積層される。
次に、積層体を還元性雰囲気にて焼成する工程が実施される。より具体的には、焼成工程は、N2中、1000℃前後の温度で実施される。この焼成工程において、抵抗膜5中に含まれるNiは引出し用ビア導体9および10中に拡散する。この結果、引出し用ビア導体9および10はCuとNiとを含み、第1の端部11および12から第2の端部13および14にかけてNi成分が次第に減る傾斜構造が形成される。
接続導体膜15および16は、これら各々が与える距離によって、抵抗膜5中のNiが端子用ビア導体17および18を通して端子電極19および20にまで達するほどに拡散することを防止し、その結果、Niが端子電極19および20でのはんだ付け性を低下させることを防止するように作用する。
なお、焼成工程に付される積層体の両主面あるいは一方主面に、積層体の焼成温度では実質的に焼結しない難焼結性材料を主成分とする収縮抑制層を配置して焼成を行なう、いわゆる拘束焼成方法を適用して、上記の焼成工程を実施するようにしてもよい。
次に、必要に応じて、端子電極19および20に、たとえば、無電解Niめっきおよび無電解Auめっきとが順に実施され、Niめっき膜とそれを覆うAuめっき膜とが形成される。
以上のようにして、多層セラミック基板1が完成される。
上述の参考例としての製造方法に代えて、この発明では、引出し用ビア導体9および10におけるNi成分の傾斜構造を得るため、以下のような方法が採用される。
引出し用ビア導体9および10を形成するための導体ペーストとして、CuとNiとの含有比率の異なる複数種類の導体ペーストが用意される。たとえば、Cu:80重量%、Ni:20重量%の第1の導体ペースト、Cu:90重量%、Ni:10重量%の第2の導体ペースト、およびCu:100重量%、Ni:0重量%の第3の導体ペーストが準備される。
次に、引出し用ビア導体9および10を形成するにあたっては、複数のセラミックグリーンシートの各々に、上記複数種類の導体ペーストのいずれかを用いて、引出し用ビア導体9および10を形成することによって、引出し用ビア導体9および10におけるCuとNiとの含有比率が異ならされた複数種類のセラミックグリーンシートを得るようにされる。
たとえば、図1に示すように、引出し用ビア導体9および10が3層のセラミック層2にわたって延びるように形成されるとすれば、3枚のセラミックグリーンシートが選ばれ、引出し用ビア導体9および10を形成するため、第1のセラミックグリーンシートでは上記第1の導体ペーストが用いられ、第2のセラミックグリーンシートでは上記第2の導体ペーストが用いられ、第3のセラミックグリーンシートでは上記第3の導体ペーストが用いられる。
次に、積層体を作製するにあたっては、抵抗膜5に接続される側においてNi含有量が最も多い引出し用ビア導体9および10を形成したセラミックグリーンシートが位置し、抵抗膜5から離れるに従ってNi含有量がより少ない引出し用ビア導体9および10を形成したセラミックグリーンシートが位置するように、複数のセラミックグリーンシートが積層される。
より具体的には、図1において、抵抗膜5に接するセラミック層2(A)となるセラミックグリーンシートとしては、前述の第1の導体ペーストを用いて引出し用ビア導体9および10を形成した第1のセラミックグリーンシートが用いられる。次に、セラミック層2(A)上に位置するセラミック層2(B)となるセラミックグリーンシートとしては、前述の第2の導体ペーストを用いて引出し用ビア導体9および10を形成した第2のセラミックグリーンシートが用いられる。次に、セラミック層2(B)上に位置するセラミック層2(C)となるセラミックグリーンシートとしては、前述の第3の導体ペーストを用いて引出し用ビア導体9および10を形成した第3のセラミックグリーンシートが用いられる。
以上のようにして、予め、引出し用ビア導体9および10にNi成分をその含有量が傾斜的になるように含有させている、積層体が得られる。このような積層体を焼成すると、焼成時の抵抗膜5中のNiの拡散が抑制され、抵抗特性を安定させることができる。また、Niの拡散が抑制されることで、引出し用ビア導体9および10における抵抗膜5とは反対側の第2の端部13および14にはNiが含まれにくくすることができるため、接続導体膜15および16を省略しても、端子電極19および20のはんだ付け性を損なわせることがない。
図2を参照して、この発明の第2の実施形態による多層セラミック基板21について説明する。図2において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図2に示した多層セラミック基板21は、完全4端子構造の抵抗素子を構成するもので、セラミック素体3の主面上に形成された、第1および第2のソース端子22および23と第1および第2のセンス端子24および25と備えている。
図1に示した多層セラミック基板1における端子電極19および20が、それぞれ、第1および第2のセンス端子24および25に相当する。したがって、第1および第2の引出し用ビア導体9および10は、それぞれ、第1および第2のセンス端子24および25に電気的に接続される。
抵抗膜5における第1および第2の引出し用ビア導体9および10の接続部を挟む位置には、第1および第2の引出し用導体膜26および27が、抵抗膜5と接するように形成される。抵抗膜6における第1および第2の並列接続用ビア導体7および8の接続部を挟む位置には、第3および第4の引出し用導体膜28および29が、抵抗膜6と接するように形成される。
第1および第3の引出し用導体膜26および28は、並列接続用ビア導体30によって互いに並列接続されるとともに、第1の端子用ビア導体32を介して、第1のソース端子22に接続される。第2および第4の引出し用導体膜27および29は、並列接続用ビア導体31によって互いに並列接続されるとともに、第2の端子用ビア導体33を介して、第2のソース端子23に接続される。
この多層セラミック基板21によれば、抵抗体4を通して第1および第2のソース端子22および23間に流れる電流を、第1および第2のセンス端子24および25間の電圧を測定することによって検知することができる。
図3を参照して、この発明の第3の実施形態による多層セラミック基板41について説明する。図3に示した多層セラミック基板41は、図2に示した多層セラミック基板21の変形例である。よって、図3において、図2に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図3に示した多層セラミック基板41は、引出し用導体膜26および27に代えて、引出し用ビア導体42および43が設けられる。この引出し用ビア導体42および43は、引出し用ビア導体9および10と同様、Ni成分の傾斜構造を有していることが好ましい。引出し用ビア導体42および43には、それぞれ、接続導体膜44および45を介して、端子用ビア導体46および47が接続される。接続導体膜44および45は、接続導体膜15および16と同様、Niの拡散を抑制するように作用する。
また、図3に示した多層セラミック基板41では、第1および第2のソース端子22および23が、それぞれ、第1および第2の端子用ビア導体46および47の露出する端面によって与えられる。同様に、第1および第2のセンス端子24および25が、それぞれ、第1および第2の端子用ビア導体17および18の露出する端面によって与えられる。
図3に示した多層セラミック基板41によれば、図2に示した多層セラミック基板21よりも小型化を図ることができる。
以上説明した実施形態では、抵抗体ペーストとして、CuとNiとを含むものを用いたが、CuとMnとを含むものや、CuとZnとを含むものであってもよい。さらに、Cr、MnおよびFeの少なくとも1種を副成分として含むものを用いてもよい。これらの副成分によれば、抵抗値を上げる効果を期待できる。また、Mnに関しては、微量添加により、引出し用ビア導体9および10と抵抗膜5との接続部の熱起電効果(熱電対効果)を抑制し、抵抗値を安定化することができる。また、AgとPdとを含む抵抗体ペーストを用い、引出し用ビア導体はAgとPdとを含み、Pdの濃度が傾斜構造を有していてもよい。
また、引出し用ビア導体9および10と並列接続用ビア導体7および8とは、同一軸線上に整列されたが、互いに異なる位置にずらされてもよい。
以下に、この発明による効果を確認するために実施した実験例について説明する。
[実験例1]
実験例1では、図4に示した試料1、図6に示した試料2、および図7に示した試料3を作製し、特にTCR特性を比較した。
実験例1では、図4に示した試料1、図6に示した試料2、および図7に示した試料3を作製し、特にTCR特性を比較した。
〈試料1〉
BaO、SiO2、およびAl2O3を主成分とするセラミック材料を用いて、図4に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
BaO、SiO2、およびAl2O3を主成分とするセラミック材料を用いて、図4に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
次に、4枚のセラミックグリーンシート51〜54に、径100μmの貫通孔を2箇所形成した。
次に、貫通孔を形成したセラミックグリーンシート51〜54のうち、3枚のセラミックグリーンシート51〜53の貫通孔には、Cu粉末:100重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを充填し、引出し用ビア導体58を形成した。
他方、セラミックグリーンシート54の貫通孔には、Cu粉末:70重量%およびNi粉末:30重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる抵抗体ペーストを充填し、並列接続用ビア導体59を形成した。
また、セラミックグリーンシート54および55の各々上に、上記抵抗体ペーストを用いて、乾燥膜厚で20μmの抵抗膜60および61を形成した。抵抗膜60と引出し用ビア導体58との平面的な配置状態が図5に示されている。
次に、上記セラミックグリーンシート51〜57を、図4に示す順序で積層し、圧着して、積層体62を得た。
次に、積層体62をN2中、約1000℃の温度で焼成し、試料1に係る多層セラミック基板を得た。
〈試料2〉
試料1の場合と同様に、図6に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
試料1の場合と同様に、図6に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
次に、試料1の場合と同様に、4枚のセラミックグリーンシート51〜54に、径100μmの貫通孔を2箇所形成した。
次に、貫通孔を形成したセラミックグリーンシート51〜54のうち、セラミックグリーンシート51の貫通孔には、Cu粉末:100重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを充填し、引出し用ビア導体64を形成し、セラミックグリーンシート52の貫通孔には、Cu粉末:90重量%およびNi粉末:10重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを充填し、引出し用ビア導体65を形成し、セラミックグリーンシート53の貫通孔には、Cu粉末:80重量%およびNi粉末:20重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを充填し、引出し用ビア導体66を形成した。
他方、セラミックグリーンシート54の貫通孔には、Cu粉末:70重量%およびNi粉末:30重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる抵抗体ペーストを充填し、並列接続用ビア導体59を形成した。
また、セラミックグリーンシート54および55の各々上に、試料1の場合と同様に、抵抗膜60および61を形成した。
その後、試料1の場合と同様の操作を経て、試料2に係る積層体67を得、試料1の場合と同様の条件にて焼成し、試料2に係る多層セラミック基板を得た。
〈試料3〉
試料1の場合と同様に、図7に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
試料1の場合と同様に、図7に示すように、厚み50μmの7枚のセラミックグリーンシート51〜57を作製した。
次に、試料1の場合と同様に、4枚のセラミックグリーンシート51〜54に、径100μmの貫通孔を2箇所形成した。
次に、セラミックグリーンシート51〜54の各貫通孔には、Cu粉末:100重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを充填し、引出し用ビア導体69および並列接続用ビア導体70を形成した。
また、セラミックグリーンシート54および55の各々上に、Cu粉末:70重量%およびNi粉末:30重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる抵抗体ペーストを用いて、乾燥膜厚で20μmの抵抗膜71および72を形成した。
次に、抵抗膜71および72の各々の両端を覆うように、Cu粉末:100重量%の金属粉末と、樹脂と、有機溶剤とを混練してなる導体ペーストを用いて、引出し用導体膜73および74を形成した。図8には、抵抗膜71と引出し用導体膜73と引出し用ビア導体69との平面的な配置状態が示されている。
次に、上記セラミックグリーンシート51〜57を、図7に示す順序で積層し、圧着して、積層体75を得た。
次に、積層体75を試料1の場合と同様の条件にて焼成し、試料3に係る多層セラミック基板を得た。
〈評価〉
以上のようにして得られた試料1〜3に係る多層セラミック基板について、抵抗膜によって与えられる抵抗体のTCR特性を評価したところ、各試料10個の平均で、試料3では400ppm/℃であったが、試料1では100ppm/℃、試料2では50ppm/℃と良好な結果が得られた。
以上のようにして得られた試料1〜3に係る多層セラミック基板について、抵抗膜によって与えられる抵抗体のTCR特性を評価したところ、各試料10個の平均で、試料3では400ppm/℃であったが、試料1では100ppm/℃、試料2では50ppm/℃と良好な結果が得られた。
[実験例2]
実験例2では、抵抗膜の層数を変えた、図9に示した試料11、図10に示した試料12、および図11に示した試料13を作製し、抵抗値のばらつきを比較した。
実験例2では、抵抗膜の層数を変えた、図9に示した試料11、図10に示した試料12、および図11に示した試料13を作製し、抵抗値のばらつきを比較した。
実験例2では、実験例1における試料1の場合と同様の材料および厚みのセラミックグリーンシートを用い、同様の材料および厚みの抵抗膜を形成し、同様の材料および寸法の引出し用ビア導体および並列接続用ビア導体を形成し、同様の条件で焼成することによって、試料11〜13を作製した。
〈試料11〉
試料11は、図9に示すように、セラミック素体81中に1層の抵抗膜82を形成し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
試料11は、図9に示すように、セラミック素体81中に1層の抵抗膜82を形成し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
〈試料12〉
試料12は、図10に示すように、セラミック素体81中に2層の抵抗膜82および83を形成し、これらを並列接続用ビア導体86で互いに並列接続し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
試料12は、図10に示すように、セラミック素体81中に2層の抵抗膜82および83を形成し、これらを並列接続用ビア導体86で互いに並列接続し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
〈試料13〉
試料13は、図11に示すように、セラミック素体81中に3層の抵抗膜82、83および84を形成し、これらを並列接続用ビア導体86および87で互いに並列接続し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
試料13は、図11に示すように、セラミック素体81中に3層の抵抗膜82、83および84を形成し、これらを並列接続用ビア導体86および87で互いに並列接続し、引出し用ビア導体85によって引き出した、多層セラミック基板である。
〈評価〉
図12に、試料11〜13の抵抗値のばらつきが示されている。図12からわかるように、複数の抵抗膜が並列接続された試料12および13によれば、単に1層の抵抗膜を備える試料11に比べて、抵抗値のばらつきを低減することができた。なお、2層の抵抗膜が並列接続された試料12と3層の抵抗膜が並列接続された試料13との間では、有意な差が認められなかった。
図12に、試料11〜13の抵抗値のばらつきが示されている。図12からわかるように、複数の抵抗膜が並列接続された試料12および13によれば、単に1層の抵抗膜を備える試料11に比べて、抵抗値のばらつきを低減することができた。なお、2層の抵抗膜が並列接続された試料12と3層の抵抗膜が並列接続された試料13との間では、有意な差が認められなかった。
[実験例3]
実験例3では、2層の抵抗膜を形成し、これらを並列接続する並列接続用ビア導体の数を変えた、図13に示した試料21、図14に示した試料22、および図15に示した試料23を作製し、抵抗値のばらつきを比較した。
実験例3では、2層の抵抗膜を形成し、これらを並列接続する並列接続用ビア導体の数を変えた、図13に示した試料21、図14に示した試料22、および図15に示した試料23を作製し、抵抗値のばらつきを比較した。
実験例3では、実験例1における試料1の場合と同様の材料および厚みのセラミックグリーンシートを用い、同様の材料および厚みの抵抗膜を形成し、同様の材料および寸法の引出し用ビア導体および並列接続用ビア導体を形成し、同様の条件で焼成することによって、試料21〜23を作製した。
〈試料21〉
試料21は、図13に示すように、セラミック素体91中において、2層の抵抗膜92を各端部1個ずつ、合計2個の並列接続用ビア導体93および94で接続した、多層セラミック基板である。
試料21は、図13に示すように、セラミック素体91中において、2層の抵抗膜92を各端部1個ずつ、合計2個の並列接続用ビア導体93および94で接続した、多層セラミック基板である。
〈試料22〉
試料22は、図14に示すように、セラミック素体91中において、2層の抵抗膜92を各端部2個ずつ、合計4個の並列接続用ビア導体93〜96で接続した、多層セラミック基板である。
試料22は、図14に示すように、セラミック素体91中において、2層の抵抗膜92を各端部2個ずつ、合計4個の並列接続用ビア導体93〜96で接続した、多層セラミック基板である。
〈試料23〉
試料23は、図15に示すように、セラミック素体91中において、2層の抵抗膜92を各端部3個ずつ、合計6個の並列接続用ビア導体93〜98で接続した、多層セラミック基板である。
試料23は、図15に示すように、セラミック素体91中において、2層の抵抗膜92を各端部3個ずつ、合計6個の並列接続用ビア導体93〜98で接続した、多層セラミック基板である。
〈評価〉
図16に、試料21〜23の抵抗値のばらつきが示されている。図16からわかるように、試料21、試料22、試料23というように、並列接続用ビア導体の数が増えるほど、抵抗値のばらつきを低減することができた。
図16に、試料21〜23の抵抗値のばらつきが示されている。図16からわかるように、試料21、試料22、試料23というように、並列接続用ビア導体の数が増えるほど、抵抗値のばらつきを低減することができた。
この発明に係る多層セラミック基板に備える抵抗体は、たとえば、バッテリー残量検出回路、CPU駆動電流制御回路、カーエアコン/ファンモータコントロールユニットの過電流検出回路、スイッチング用トランジスタの過電流検出回路、CPU電源用コンバータの電流検出回路、などで使用される電流検出用超低抵抗として用いることができる。
1,21,41 多層セラミック基板
2 セラミック層
3,81,91 セラミック素体
4 抵抗体
5,6,60,61,71,72,82〜84,92 抵抗膜
7,8,30,31,59,70,86,87,93〜98 並列接続用ビア導体
9,10,42,43,58,64〜66,69,85 引出し用ビア導体
11,12 第1の端部
13,14 第2の端部
15,16,44,45 接続導体膜
17,18,32,33,46,47 端子用ビア導体
19,20 端子電極
22,23 ソース端子
24,25 センス端子
26〜29,73,74 引出し用導体膜
51〜57 セラミックグリーンシート
62,67,75 積層体
2 セラミック層
3,81,91 セラミック素体
4 抵抗体
5,6,60,61,71,72,82〜84,92 抵抗膜
7,8,30,31,59,70,86,87,93〜98 並列接続用ビア導体
9,10,42,43,58,64〜66,69,85 引出し用ビア導体
11,12 第1の端部
13,14 第2の端部
15,16,44,45 接続導体膜
17,18,32,33,46,47 端子用ビア導体
19,20 端子電極
22,23 ソース端子
24,25 センス端子
26〜29,73,74 引出し用導体膜
51〜57 セラミックグリーンシート
62,67,75 積層体
Claims (10)
- 積層された複数のセラミック層をもって構成されたセラミック素体と、前記セラミック層間に形成された抵抗膜を含む抵抗体と、前記セラミック層を厚み方向に貫通するように形成されかつ第1の端部が前記抵抗膜に接続された引出し用ビア導体とを備え、
前記抵抗膜および前記引出し用ビア導体は、ともに、合金系抵抗材料を構成する少なくとも第1金属成分と第2金属成分とを含み、
前記引出し用ビア導体中の前記第2金属成分の濃度は、前記抵抗膜に接続された前記第1の端部において比較的高く、当該第1の端部から逆の第2の端部側に向かって次第に低くなる傾斜構造を有している、
多層セラミック基板。 - 前記第1金属成分はCuであり、前記第2金属成分はNiである、請求項1に記載の多層セラミック基板。
- 前記抵抗体は、複数の前記セラミック層間にそれぞれ形成された複数の前記抵抗膜と、複数の前記抵抗膜を並列接続するためのもので、前記セラミック層を厚み方向に貫通するように形成されかつ互いに異なる位置に配置された複数の並列接続用ビア導体とを含む、請求項1または2に記載の多層セラミック基板。
- 前記抵抗体は、3個以上の前記並列接続用ビア導体を含む、請求項3に記載の多層セラミック基板。
- 前記並列接続用ビア導体は、前記抵抗膜と同じ材料からなる、請求項3または4に記載の多層セラミック基板。
- 前記セラミック層は、BaO、SiO2、およびAl2O3を主成分とする、請求項1ないし5のいずれかに記載の多層セラミック基板。
- 前記セラミック層間に形成されかつ第1の位置において前記引出し用ビア導体の前記第2の端部に接続される接続導体膜と、前記第1の位置とは異なる第2の位置において前記接続導体膜に接続されかつ前記セラミック層を厚み方向に貫通して当該多層セラミック基板の外表面上にまで引き出される端子用ビア導体を含む端子導体とをさらに備える、請求項1ないし6のいずれかに記載の多層セラミック基板。
- 第1および第2のソース端子と第1および第2のセンス端子とをさらに備え、
第1および第2の前記引出し用ビア導体が、それぞれ、前記第1および第2のセンス端子に電気的に接続され、
前記第1および第2のソース端子は、前記抵抗膜における前記第1および第2の引出し用ビア導体の接続部を挟む位置にそれぞれ電気的に接続されている、
請求項1ないし7のいずれかに記載の多層セラミック基板。 - 複数のセラミックグリーンシートを用意する工程と、
第1金属成分と第2金属成分とを含む合金系抵抗材料を含む抵抗体ペースト、および少なくとも前記第1金属成分を主成分とする導体ペーストを用意する工程と、
特定の前記セラミックグリーンシートに、前記導体ペーストを用いて、引出し用ビア導体を形成する工程と、
前記抵抗体ペーストを用いて、前記引出し用ビア導体の端部に接続されるべき抵抗膜を前記セラミックグリーンシートの主面に形成する工程と、
前記複数のセラミックグリーンシートを積層することによって、積層体を作製する工程と、
前記積層体を焼成する工程と
を備え、
前記導体ペーストは前記第2金属成分をさらに含み、前記導体ペーストを用意する工程は、前記第1金属成分と前記第2金属成分との含有比率の異なる複数種類の導体ペーストを準備する工程を含み、
前記引出し用ビア導体を形成する工程は、複数の前記セラミックグリーンシートの各々に、前記複数種類の導体ペーストのいずれかを用いて、前記引出し用ビア導体を形成することによって、前記引出し用ビア導体における前記第1金属成分と前記第2金属成分との含有比率が異ならされた複数種類の前記セラミックグリーンシートを得る工程を含み、
前記積層体を作製する工程は、前記抵抗膜に接続される側において前記第2金属の含有量が最も多い前記引出し用ビア導体を形成した前記セラミックグリーンシートが位置し、前記抵抗膜から離れるに従って前記第2金属の含有量がより少ない前記引出し用ビア導体を形成した前記セラミックグリーンシートが位置するように、前記複数のセラミックグリーンシートを積層する工程を含む、
多層セラミック基板の製造方法。 - 前記第1金属成分はCuであり、前記第2金属成分はNiである、請求項9に記載の多層セラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013522924A JP5644945B2 (ja) | 2011-06-29 | 2012-06-28 | 多層セラミック基板およびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011143766 | 2011-06-29 | ||
JP2011143766 | 2011-06-29 | ||
JP2013522924A JP5644945B2 (ja) | 2011-06-29 | 2012-06-28 | 多層セラミック基板およびその製造方法 |
PCT/JP2012/066483 WO2013002308A1 (ja) | 2011-06-29 | 2012-06-28 | 多層セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5644945B2 true JP5644945B2 (ja) | 2014-12-24 |
JPWO2013002308A1 JPWO2013002308A1 (ja) | 2015-02-23 |
Family
ID=47424195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013522924A Active JP5644945B2 (ja) | 2011-06-29 | 2012-06-28 | 多層セラミック基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9386696B2 (ja) |
JP (1) | JP5644945B2 (ja) |
CN (1) | CN103650648B (ja) |
WO (1) | WO2013002308A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013223143A1 (de) * | 2013-11-13 | 2015-05-28 | Jumatech Gmbh | Leiterplatte mit wenigstens einem eingebetteten Präzisionswiderstand |
CN103680787B (zh) * | 2013-12-12 | 2016-10-05 | 苏州智权电子科技有限公司 | 一种柔性精密电阻器及其制备方法 |
JP6406598B2 (ja) * | 2014-07-24 | 2018-10-17 | 学校法人福岡大学 | プリント配線板及びその製造方法 |
CN106575555B (zh) * | 2014-08-18 | 2018-11-23 | 株式会社村田制作所 | 电子部件以及电子部件的制造方法 |
KR102033317B1 (ko) * | 2014-09-30 | 2019-11-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 기판 |
CN109819582A (zh) * | 2017-11-22 | 2019-05-28 | 奇酷互联网络科技(深圳)有限公司 | 电路板、电量监测电路、电路板制作方法及电子设备 |
JP7253343B2 (ja) * | 2018-09-14 | 2023-04-06 | Koa株式会社 | 電流検出装置 |
JP7475167B2 (ja) | 2020-03-10 | 2024-04-26 | Koa株式会社 | 電流検出装置 |
CN114566337B (zh) * | 2022-01-23 | 2024-04-16 | 中国电子科技集团公司第十三研究所 | 一种热测试芯片 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909680A (en) * | 1973-02-16 | 1975-09-30 | Matsushita Electric Ind Co Ltd | Printed circuit board with silver migration prevention |
JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
JPH03246901A (ja) * | 1990-02-23 | 1991-11-05 | Hitachi Ltd | 厚膜抵抗組成物、該組成物を用いたハイブリッドicおよびその製法 |
JP2989936B2 (ja) * | 1991-05-30 | 1999-12-13 | ティーディーケイ株式会社 | ガラスフリット、抵抗体ペーストおよび配線基板 |
JPH08162761A (ja) * | 1994-12-08 | 1996-06-21 | Mitsubishi Electric Corp | 多層セラミック基板 |
JPH0992983A (ja) | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
JPH0974275A (ja) * | 1995-09-04 | 1997-03-18 | Nippon Avionics Co Ltd | 低温同時焼成多層セラミック基板 |
JP4032459B2 (ja) * | 1997-08-05 | 2008-01-16 | 株式会社デンソー | 混成集積回路用基板及びその製造方法 |
JP2006140513A (ja) | 1998-10-13 | 2006-06-01 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP4646362B2 (ja) * | 2000-06-28 | 2011-03-09 | 京セラ株式会社 | 導体組成物およびこれを用いた配線基板 |
JP2003008227A (ja) * | 2001-06-22 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 多層基板 |
JP2004119547A (ja) | 2002-09-25 | 2004-04-15 | Kyocera Corp | セラミック配線基板およびその製造方法 |
JP2004214573A (ja) * | 2003-01-09 | 2004-07-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2004356306A (ja) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | 抵抗体ペースト並びに抵抗体付きセラミック配線基板およびその製法 |
US7575778B2 (en) * | 2003-09-08 | 2009-08-18 | Embed Technology Co., Ltd. | Method of applying a polymer thick-film resistive paste for making polymer thick-film resistor having improved tolerances |
JP4548050B2 (ja) * | 2004-09-03 | 2010-09-22 | 株式会社村田製作所 | セラミック多層基板 |
TW200714163A (en) * | 2005-09-16 | 2007-04-01 | Murata Manufacturing Co | Ceramic multilayer substrate and process for producing the same |
US20080040920A1 (en) * | 2006-08-18 | 2008-02-21 | Honeywell International, Inc. | Printed wiring board having multiple instersitial resistors of different electrical resistance values and method of making the same |
JP4279869B2 (ja) * | 2006-12-26 | 2009-06-17 | Tdk株式会社 | 多層セラミックス基板 |
JP4867841B2 (ja) * | 2007-08-01 | 2012-02-01 | セイコーエプソン株式会社 | 導体パターン形成用インク |
US7910837B2 (en) * | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
JP4900226B2 (ja) | 2007-12-14 | 2012-03-21 | 日立金属株式会社 | 多層セラミック基板及びその製造方法、電子部品 |
-
2012
- 2012-06-28 CN CN201280032117.7A patent/CN103650648B/zh active Active
- 2012-06-28 WO PCT/JP2012/066483 patent/WO2013002308A1/ja active Application Filing
- 2012-06-28 JP JP2013522924A patent/JP5644945B2/ja active Active
-
2013
- 2013-12-20 US US14/136,004 patent/US9386696B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2013002308A1 (ja) | 2015-02-23 |
US9386696B2 (en) | 2016-07-05 |
CN103650648A (zh) | 2014-03-19 |
US20140110160A1 (en) | 2014-04-24 |
WO2013002308A1 (ja) | 2013-01-03 |
CN103650648B (zh) | 2017-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5644945B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP4983799B2 (ja) | 積層セラミックコンデンサ | |
JP6679964B2 (ja) | 積層セラミックコンデンサ | |
TWI686825B (zh) | 多層陶瓷電子組件及具有該電子組件的印刷電路板 | |
JP6696124B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP6079899B2 (ja) | 積層セラミック電子部品 | |
JP5799948B2 (ja) | セラミック電子部品及びその製造方法 | |
CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
JPWO2005104148A1 (ja) | 電子部品及びその製造方法 | |
CN103165252A (zh) | 片式电阻器及其制造方法 | |
KR101138143B1 (ko) | 저항 페이스트 및 적층 세라믹 콘덴서 | |
JP2012033291A (ja) | 電極形成用のペースト、端子電極及びセラミック電子部品 | |
CN103177875B (zh) | 层叠陶瓷电子元器件 | |
JP2018056559A (ja) | 多層バリスタ及びその製造方法 | |
JP2008270750A (ja) | 導電性ペースト、積層セラミック電子部品および多層セラミック基板 | |
WO2013099297A1 (ja) | 積層インダクタ | |
JP4811465B2 (ja) | 積層コイル部品 | |
US20200312526A1 (en) | Coil component | |
JPH10149945A (ja) | 積層セラミックチップ部品及びその製造方法 | |
CN215496229U (zh) | 多层式压敏电阻 | |
WO2021065807A1 (ja) | Ntcサーミスタ素子 | |
WO2021112017A1 (ja) | Ntcサーミスタ素子 | |
JP2000058375A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2004071493A (ja) | 導電性ペーストおよび電子部品 | |
JP2023010508A (ja) | キャパシタ部品及びキャパシタ部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5644945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |