JPH08162761A - 多層セラミック基板 - Google Patents

Abstract

(57)【要約】 【目的】 多層セラミック基板における抵抗体の占有面
積を小さく抑える。また、このバイアホール状抵抗体を
連結し、外形寸法の小さい高抵抗または大電力容量の抵
抗を得る。 【構成】 多層セラミック基板の一部の層あるいは全て
の層に、バイアホール状の抵抗体を形成した多層セラミ
ック基板。また、このバイアホール状抵抗体を直列また
は並列に連結してある多層セラミック基板。また、この
バイアホール状抵抗体を格子状に配置し、これらのバイ
アホール状抵抗体を並列または直列に連結した多層セラ
ミック基板。 【効果】 多層セラミック基板における抵抗体の占有面
積を小さく抑えることができる。または外形寸法の小さ
い高抵抗または大電力容量の抵抗が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電子部品を実装して電
子回路を構成するための基板として使用される多層セラ
ミック基板に関するものである。

【０００２】

【従来の技術】多層セラミック基板は数十層もの多層化
が可能、熱伝導性が高い、熱膨張係数が小さいため、シ
リコンチップの直接実装に有利、などの理由でコンピュ
ータの実装基板やハイブリッドＩＣとして使用されてい
る。また、セラミック基板では、印刷によって配線層に
膜抵抗体を形成することが可能なため、抵抗一体型の多
層セラミック基板も多く使用されている。

【０００３】多層セラミック基板は、セラミック粉末、
有機溶剤、バインダー、可塑剤、等を混合してペースト
状にし、所定の厚さに延ばして板状にし、乾燥させたグ
リーンシートと呼ばれるものを複数使用し、積層した
後、焼結したものである。その製造工程は、各グリーン
シートにバイアホール用の穴を明ける穴明け工程、スク
リーン印刷法等によって前記の穴に導体ペーストを充填
すると共に回路パターン及び膜抵抗体を形成する印刷工
程、各グリーンシートの位置を合わせて積み重ねる積層
工程、積層された各グリーンシートを相互に密着させる
ための加圧接着工程、及び焼成工程から構成される。

【０００４】図１１は従来の多層セラミック基板の構造
を示す断面図で、グリーンシート１ａ，１ｂ，１ｃ，１
ｄの４枚で多層セラミック基板２を構成した例である。
グリーンシート１ａ〜１ｄにはそれぞれ回路パターン３
ａ〜３ｄが形成してあり、それらはグリーンシート１ａ
〜１ｃの内部に形成してある内層パターンであり、グリ
ーンシート１ｄにおける回路パターン３ｄは部品取り付
け用のパッドパターンを含む。また、４ｂ，４ｄはそれ
ぞれグリーンシート１ｂ，１ｄに形成してある膜抵抗体
である。５ｂ〜５ｄはグリーンシート１ａ〜１ｄの回路
パターン３ａ〜３ｄの間の導通が可能となるよう導体を
埋めたバイアホールであり、バイアホール５ｂ〜５ｄに
より、回路パターン３ａ〜３ｄが立体的に相互接続さ
れ、多層セラミック基板２が全体として１つの回路を形
成している。

【０００５】図１２は図１１に示したものの層構成を示
す斜視図で、グリーンシート１ａ〜１ｄは、それぞれ必
要な位置に回路パターン３ａ〜３ｄ、膜抵抗体４ｂ、４
ｄ及びバイアホール５ｂ〜５ｄを形成し、乾燥させたも
のである。グリーンシート１ａ〜１ｄはそれぞれ、ま
ず、バイアホール５ｂ〜５ｄのための貫通孔を明け、次
に、導体ペーストおよび抵抗ペーストを用いて、スクリ
ーン印刷法等によって、回路パターン３ａ〜３ｄ及び膜
抵抗体４ｂ、４ｄを形成すると共に、貫通孔に導体ペー
ストを充填し、バイアホール５ｂ〜５ｄを形成するとい
う工程で製作する。このように、グリーンシート１ａ〜
１ｄの回路パターン３ａ〜３ｄ及びバイアホール５ｂ〜
５ｄの位置を合わせて積み重ね、室温〜１００℃の温度
下で全面を均等に加圧し、グリーンシート１ａ〜１ｄに
おいて、それぞれ当接する境界面を圧着する。その後、
焼成により、圧着したグリーンシート１ａ〜１ｄを融
合、一体化し、多層セラミック基板を製作する。

【０００６】膜抵抗体の抵抗値は、膜抵抗体の幅、長さ
及び抵抗ペーストのシート抵抗値によって決定し、上記
のような多層セラミック基板２においては、所望の抵抗
値及び電力容量が得られるように膜抵抗体４ｂ、４ｄの
幅及び長さを算出し、膜抵抗体の外形寸法を決定する。

【０００７】

【発明が解決しようとする課題】上記のような多層セラ
ミック基板２においては、高密度の配線及び部品実装を
行うためには、膜抵抗体の外形寸法を小さくし、多層セ
ラミック基板における膜抵抗体の占有面積を小さくする
ことが望ましい。しかしながら、多数の抵抗が要求され
る回路においては、多層セラミック基板における膜抵抗
体の占有面積が大きくなり、多層セラミック基板の高密
度実装化、小型化を妨げる要因となっているという問題
点がある。

【０００８】また、高抵抗あるいは大電力容量抵抗が要
求される回路においても、膜抵抗体によって高抵抗ある
いは大電力容量の抵抗を得る場合、その外形寸法を大き
くせざるを得ず、多層セラミック基板における膜抵抗体
の占有面積が大きくなり、多層セラミック基板の高密度
実装化、小型化を妨げる要因となっているという問題点
がある。

【０００９】この発明は、上記のような問題を解決する
ためになされたもので、多層セラミック基板における抵
抗体の占有面積を小さくすることを目的とする。

【００１０】

【課題を解決するための手段】この発明の実施例１によ
れば、多層セラミック基板の一部あるいは全ての層に貫
通して設けた小孔に抵抗ペーストを充填することによっ
て、バイアホール状の抵抗体を形成したものである。

【００１１】また、この発明の実施例２によれば、前記
と同様に、多層セラミック基板の一部あるいは全ての層
に貫通して設けた小孔に抵抗ペーストを充填してバイア
ホール状の抵抗体を形成し、このバイアホール状抵抗体
の最上面あるいは最下面に接するように、積層するグリ
ーンシートの表面に膜抵抗体を形成し、バイアホール状
抵抗体と膜抵抗体を連結したものである。

【００１２】また、この発明の実施例３によれば、前記
と同様に、多層セラミック基板の一部あるいは全ての層
に貫通して設けた小孔に抵抗ペーストを充填してバイア
ホール状の抵抗体を形成し、複数のバイアホール状抵抗
体の最上面あるいは最下面に接するように、積層するグ
リーンシートの表面に膜抵抗体を形成し、膜抵抗体によ
って、複数のバイアホール状抵抗体を直列に連結したも
のである。

【００１３】また、この発明の実施例４によれば、前記
と同様に、多層セラミック基板の一部あるいは全ての層
に貫通して設けた小孔に抵抗ペーストを充填してバイア
ホール状の抵抗体を形成し、複数のバイアホール状抵抗
体の最上面及び最下面に接するように、積層するグリー
ンシートの表面に膜抵抗体を形成し、膜抵抗体によっ
て、複数のバイアホール状抵抗体を並列に連結したもの
である。

【００１４】また、この発明の実施例５によれば、多層
セラミック基板の一部あるいは全ての層に貫通して設け
た小孔に抵抗ペーストを充填して形成した所定の抵抗値
のバイアホール状抵抗体を所定の間隔で格子状に配置
し、この格子状に配置した任意のバイアホール状抵抗体
に接するように積層するグリーンシートの表面に膜抵抗
体あるいは回路パターンを形成し、この膜抵抗体あるい
は回路パターンによって、任意のバイアホール状抵抗体
を直列あるいは並列に連結し、所望の抵抗を有する回路
を形成してあるものである。

【００１５】

【作用】この発明の実施例１〜５によれば、多層セラミ
ック基板の一部の層あるいは全ての層に貫通したバイア
ホール状の抵抗体を形成してあるので、膜抵抗体を各層
に形成する場合に比べて、多層セラミック基板における
抵抗体の占有面積をはるかに小さくすることができる。

【００１６】さらに、この発明の実施例３〜５によれ
ば、高抵抗あるいは大電力容量抵抗が要求される回路に
おいては、外形寸法の小さい高抵抗あるいは大電力容量
の抵抗体を得ることができ、膜抵抗体のみで同一の抵抗
値あるいは同一の電力容量の抵抗体を形成する場合に比
べて、多層セラミック基板における抵抗体の占有面積を
はるかに小さくすることができる。

【００１７】

【実施例】

実施例１．図１はこの発明の一実施例を示す断面図、図
２は図１に示したものの層構成を示す斜視図である。グ
リーンシート１ａ，１ｂ，１ｃ，１ｄで構成される多層
セラミック基板２には、回路パターン３ａ，３ｂ，３
ｃ，３ｄ及びバイアホール５ｂ，５ｃ，５ｄが形成して
あるが、この他にグリーンシート１ｂ〜１ｄに貫通した
小孔に抵抗ペーストを充填して設けたバイアホール状抵
抗体６ｂ，６ｃ，６ｄ及びグリーンシート１ｃ，１ｄに
貫通した小孔に抵抗ペーストを充填して設けたバイアホ
ール状抵抗体７ｃ，７ｄが形成してある。このため、膜
抵抗体で所望の抵抗を形成する場合に比べて、抵抗体の
占有面積をはるかに小さくすることができる。

【００１８】実施例２．図３はこの発明の別の実施例を
示す断面図、図４は図３に示したものの層構成を示す斜
視図である。グリーンシート１ａ，１ｂ，１ｃ，１ｄで
構成される多層セラミック基板２には、回路パターン３
ａ，３ｃ，３ｄ及びバイアホール５ｂ，５ｃ，５ｄが形
成してあるが、この他にグリーンシート１ａ〜１ｄに貫
通した小孔に抵抗ペーストを充填して設けたバイアホー
ル状抵抗体６ｂ，６ｃ，６ｄ及びこのバイアホール状抵
抗体の最上面に接するようにグリーンシート１ｄの表面
に膜抵抗体４ｄを形成し、バイアホール状抵抗体と膜抵
抗体を連結してある。このため、膜抵抗体のみで所望の
抵抗を形成する場合に比べて、抵抗体の占有面積をはる
かに小さくすることができる。

【００１９】実施例３．図５はこの発明の別の実施例を
示す断面図、図６は図５に示したものの層構成を示す斜
視図である。グリーンシート１ａ，１ｂ，１ｃ，１ｄで
構成される多層セラミック基板２には回路パターン３
ａ，３ｄ及びバイアホール５ｂ，５ｃ，５ｄが形成して
あるが、この他にグリーンシート１ｂ〜１ｄに貫通した
小孔に抵抗ペーストを充填して設けた二つのバイアホー
ル状抵抗体６ｂ，６ｃ，６ｄ及びこの二つのバイアホー
ル状抵抗体の最上面に接するようにグリーンシート１ｄ
の表面に膜抵抗体４ｄを形成し、二つのバイアホール状
抵抗体を膜抵抗体によって直列に連結してある。これに
より、外形寸法の小さい高抵抗の抵抗体を得ることがで
き、膜抵抗体のみで同一の抵抗値の抵抗体を形成する場
合に比べて、抵抗体の占有面積をはるかに小さくするこ
とができる。

【００２０】実施例４．図７はこの発明の別の実施例を
示す断面図、図８は図７に示したものの層構成を示す斜
視図である。グリーンシート１ａ，１ｂ，１ｃ，１ｄで
構成される多層セラミック基板２には回路パターン３
ａ，３ｄ及びバイアホール５ｂ，５ｃ，５ｄが形成して
あるが、この他にグリーンシート１ｂ〜１ｄに貫通した
小孔に抵抗ペーストを充填して設けた二つのバイアホー
ル状抵抗体６ｂ，６ｃ，６ｄ及びこの二つのバイアホー
ル状抵抗体の最上面及び最下面に接するようにグリーン
シート１ｂ，１ｄの表面に膜抵抗体４ｂ，４ｄを形成
し、二つのバイアホール状抵抗体を膜抵抗体によって並
列に連結してある。これにより、外形寸法の小さい大電
力容量の抵抗体を得ることができ、膜抵抗体のみで同一
の電力容量の抵抗体を形成する場合に比べて抵抗体の占
有面積をはるかに小さくすることができる。

【００２１】実施例５．図９はこの発明の別の実施例を
示す断面図、図１０は図９に示したものの層構成を示す
斜視図である。グリーンシート１ａ，１ｂ，１ｃ，１ｄ
で構成される多層セラミック基板２には、グリーンシー
ト１ｂ〜１ｄ及び１ｂ〜１ｃに貫通した小孔に抵抗ペー
ストを充填して設けた所定の抵抗値のバイアホール状抵
抗体６ｂ，６ｃ，６ｄが所定の間隔で格子状に配置して
ある。このバイアホール状抵抗体に接するようにグリー
ンシート１ａ，１ｂ，１ｃの表面状に設けた回路パター
ンによってバイアホール状抵抗体を直列及び並列に連結
してある。これにより、膜抵抗体のみで抵抗体を形成す
る場合に比べ、抵抗体の占有面積を大きくせず、所望の
抵抗を有する回路を得ることができる。

【００２２】

【発明の効果】この発明の実施例１〜５によれば、多層
セラミック基板の一部あるいは全ての層に貫通して設け
た小孔に抵抗ペーストを充填して、バイアホール状の抵
抗体を形成するものなので、多層セラミック基板におけ
る抵抗体の占有面積を小さく抑えることができる。

【００２３】また、この発明の実施例３〜５によれば、
高抵抗あるいは大電力容量の抵抗が要求される回路にお
いては、抵抗体の外形寸法を大きくせずに高抵抗あるい
は大電力容量抵抗を得ることができる。

【図面の簡単な説明】

【図１】 この発明の実施例１を示す断面図である。

【図２】 この発明の実施例１を示す斜視図である。

【図３】 この発明の実施例２を示す断面図である。

【図４】 この発明の実施例２を示す斜視図である。

【図５】 この発明の実施例３を示す断面図である。

【図６】 この発明の実施例３を示す斜視図である。

【図７】 この発明の実施例４を示す断面図である。

【図８】 この発明の実施例４を示す斜視図である。

【図９】 この発明の実施例５を示す断面図である。

【図１０】 この発明の実施例５を示す斜視図である。

【図１１】 従来の多層セラミック基板の構造を示す断
面図である。

【図１２】 従来の多層セラミック基板の層構成を示す
斜視図である。

【符号の説明】

１ グリーンシート、２ 多層セラミック基板、３ 回
路パターン、４ 膜抵抗体、５ バイアホール、６ バ
イアホール状抵抗体、７ バイアホール状抵抗体。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数枚のセラミックグリーンシートを積
   層し、焼成して構成される多層セラミック基板におい
   て、この多層セラミック基板を構成する複数枚のグリー
   ンシートのうちの一部または全てのグリーンシートに、
   積層した時に多層セラミック基板の一部あるいは全ての
   層に貫通するような小孔を設け、この小孔に抵抗ペース
   トを充填し、これらのグリーンシートを積層・焼成し、
   バイアホール状の抵抗体を形成してあることを特徴とす
   る多層セラミック基板。
2. 【請求項２】 前記の多層セラミック基板において、積
   層するグリーンシートのうちの任意のグリーンシートの
   表面に膜抵抗体を形成し、前記のバイアホール状抵抗体
   の最上面あるいは最下面がこの膜抵抗体に接するように
   前記のバイアホール状抵抗体を形成し、各グリーンシー
   ト表面の膜抵抗体と前記のバイアホール状抵抗体を連結
   してあることを特徴とする請求項１記載の多層セラミッ
   ク基板。
3. 【請求項３】 前記の多層セラミック基板において、積
   層するグリーンシートのうちの任意のグリーンシートの
   表面に膜抵抗体を形成し、複数の前記のバイアホール状
   抵抗体の最上面あるいは最下面がこの膜抵抗体に接する
   ように前記のバイアホール状抵抗体を複数個形成し、各
   グリーンシート表面の膜抵抗体によって複数の前記のバ
   イアホール状抵抗体を直列に連結してあることを特徴と
   する請求項１記載の多層セラミック基板。
4. 【請求項４】 前記の多層セラミック基板において、積
   層するグリーンシートのうちの任意のグリーンシートの
   表面に膜抵抗体を形成し、複数の前記のバイアホール状
   抵抗体の最上面及び最下面がこの膜抵抗体に接するよう
   に前記のバイアホール状抵抗体を複数個形成し、各グリ
   ーンシート表面の膜抵抗体によって、複数の前記バイア
   ホール状抵抗体を並列に連結してあることを特徴とする
   請求項１記載の多層セラミック基板。
5. 【請求項５】 前記の多層セラミック基板において、複
   数の前記のバイアホール状抵抗体を所定の間隔で格子状
   に配置し、積層するグリーンシートのうちの任意のグリ
   ーンシートの表面に形成した回路パターンあるいは膜抵
   抗体によって、格子状に配置した前記のバイアホール状
   抵抗体のうち、任意のバイアホール状抵抗体を直列ある
   いは並列に連結し、所望の抵抗を有する回路を形成して
   あることを特徴とする請求項１記載の多層セラミック基
   板。