JP2860212B2 - 受動部品内蔵型多層回路基板及び受動部品調整方法 - Google Patents

受動部品内蔵型多層回路基板及び受動部品調整方法

Info

Publication number
JP2860212B2
JP2860212B2 JP4291303A JP29130392A JP2860212B2 JP 2860212 B2 JP2860212 B2 JP 2860212B2 JP 4291303 A JP4291303 A JP 4291303A JP 29130392 A JP29130392 A JP 29130392A JP 2860212 B2 JP2860212 B2 JP 2860212B2
Authority
JP
Japan
Prior art keywords
circuit board
pattern
passive component
multilayer circuit
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4291303A
Other languages
English (en)
Other versions
JPH06140765A (ja
Inventor
貴則 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4291303A priority Critical patent/JP2860212B2/ja
Publication of JPH06140765A publication Critical patent/JPH06140765A/ja
Application granted granted Critical
Publication of JP2860212B2 publication Critical patent/JP2860212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路基板及び受動
部品調整方法、特に、受動部品が内蔵された多層回路基
板及びその多層回路基板に内蔵された受動部品の調整方
法に関する。
【0002】
【従来の技術】携帯電話等の通信機器に対する小型化の
要望に答えるため、通信機器の内部に配置される回路基
板の高密度化が要求されている。このような要求を実現
するための回路基板として、抵抗、コンデンサ又はイン
ダクタ等の受動部品を内蔵した多層回路基板が知られて
いる。一般的なこの種の多層回路基板は、複数の絶縁基
板が多層に積層されかつ一体化された多層基板と、絶縁
基板間に形成された受動部品を形成するための受動部品
形成用パターンとを主に備えている。
【0003】ところが、このような受動部品内蔵型多層
回路基板は、抵抗値、静電容量又はインダクタンス等の
値が調整できない。そこで、受動部品形成用パターンの
一部を多層基板表面に配置し、当該パターンのトリミン
グにより受動部品の特性値を調整可能に構成したものが
知られている。
【0004】
【発明が解決しようとする課題】受動部品の特性値が調
整可能な前記従来の受動部品内蔵型多層回路基板は、基
板表面に配置されたトリミング用の受動部品形成用パタ
ーンが電子部品を回路基板上に高密度実装する場合の妨
げになる。本発明の目的は、高密度実装性を確保しつ
つ、受動部品の調整を可能にすることにある。
【0005】
【課題を解決するための手段】第1の発明の多層回路基
板は、受動部品が内蔵されたものである。この受動部品
内蔵型多層回路基板は、複数の絶縁基板が多層に積層さ
れかつ一体化された多層基板と、絶縁基板間に形成され
て受動部品を形成するための受動部品形成用パターンと
を備えるとともに、受動部品形成用パターンの少なくと
も一部多層基板の側面にまで延在せしめて露出させて
いる。
【0006】第2の発明に係る受動部品調整方法は、多
層回路基板に内蔵された受動部品を調整するための方法
である。この調整方法は次の工程を含んでいる。 ◎複数の絶縁基板が多層に積層されかつ一体化された多
層基板と、絶縁基板間に形成されて前記受動部品を形成
する受動部品形成用パターンとを備えるとともに、受動
部品形成用パターンの少なくとも一部多層基板の側面
にまで延在せしめて露出させた多層回路基板を用意する
工程。 ◎多層回路基板の側面を研磨することにより受動部品形
成用パターンの一部をトリミングする工程。
【0007】
【作用】本発明に係る受動部品内蔵型多層回路基板で
は、受動部品形成用パターンが絶縁基板間に形成されて
いるため、多層回路基板表面の高密度実装性が妨げられ
ない。また、多層回路基板に内蔵された受動部品は、そ
れを形成している受動部品形成用パターンが多層回路基
板の側面を研磨するとトリミングされ得るので、特性値
が調整され得る。
【0008】
【実施例】図1及び図2に、本発明の一実施例に係る多
層回路基板1を示す。図において、多層回路基板1は、
板状の基板本体2と、基板本体2内に形成された内部配
線層3及び抵抗パターン(受動部品の一例)4と、基板
本体2の主面に設けられた表面配線5とから主に構成さ
れている。
【0009】基板本体2は、図2に示すように、例えば
5枚のセラミックグリーンシートを積層して一体焼成す
ることにより得られた一体化したシート2a,2b,2
c,2d,2eから構成されている。各シート2a…2
eを構成するセラミック材料は、例えばアルミナ質セラ
ミックス、ムライト質セラミックス、窒化アルミニウム
質セラミックス、炭化珪素質セラミックスである。
【0010】内部配線層3は、各シート2a…2e間に
所定の内部配線パターン形状に形成されている。なお、
図2では、内部配線層3の一部のみ示し、詳細は省略し
ている。このような内部配線層3は、シート2a…2e
の厚み方向に貫通する導電性のスルーホール6により互
いに連結している。内部配線層3は、高融点金属材料を
用いて構成されている。高融点金属材料としては、例え
ば、タングステン、モリブデン、マンガン等が用いられ
る。
【0011】抵抗パターン4は、シート2cとシート2
dとの間に配置されており、内部配線層3に接続してい
る。また、抵抗パターン4は、基板本体2の側面に延び
ており、当該側面に露出している。このような抵抗パタ
ーン4は、例えば、タングステン、モリブデン、レニウ
ム等の高融点金属とセラミックス等の絶縁材料との混合
物からなる厚膜抵抗材料により形成されている。
【0012】表面配線5は、基板本体2の両主面に所定
の高密度パターンで形成されており、基板本体2の両主
面を構成するシート2a,2eの厚み方向に貫通する導
電性のスルーホール7により内部配線層3の所定部位と
接続している。なお、図では表面配線5の一部のみ示
し、詳細は省略している。このような表面配線5は、内
部配線層3と同様に例えばタングステン、モリブデン、
マンガン等の高融点金属により形成されている。
【0013】次に、前記多層回路基板1の製造方法につ
いて説明する。まず、図3に示すように、基板本体2を
形成するための5枚のセラミックグリーンシート8a,
8b,8c,8d,8eを用意する。各セラミックグリ
ーンシート8a…8eの厚みは、100〜200μmに
設定するのが好ましい。各セラミックグリーンシート8
a…8eには、導電性スルーホール6,7を形成するた
めの貫通孔(図示せず)を設ける。
【0014】次に、各セラミックグリーンシート8a…
8eに設けた貫通孔に上述の高融点金属からなるペース
トを充填する。また、各グリーンシート8a…8dの表
面にスクリーン印刷法により同様のペーストを用いて内
部配線層3を形成するためのパターン9を印刷する。さ
らに、セラミックグリーンシート8cには、グリーンシ
ート8a…8eを積層した多層基板の側面に露出するよ
うに、その外周部においてパターン9,9間に上述の抵
抗材料を含むペーストからなる抵抗パターン9aを印刷
する。そして、各セラミックグリーンシート8a…8e
を図3に示すような所定の順に積層して圧着する。これ
を焼成すると、内部配線層3及び抵抗パターン4を内蔵
した基板本体2が得られる。
【0015】得られた基体本体2の両主面には、銅系の
導体材料からなるペーストを所定の表面配線5のパター
ン形状に印刷する。そして、これらを還元雰囲気中で約
1600℃の温度で焼成する。これにより、基板本体2
の両主面に所定パターンの表面配線5が形成され、多層
回路基板1が得られる。次に、抵抗パターン4の抵抗値
調整方法について説明する。抵抗パターン4の抵抗値を
調整する場合には、図4に示すように、抵抗パターン4
の露出面において、基板本体2の側面に研磨部10を設
ける。これにより、図5に示すように、抵抗パターン4
の容積は、研磨部10を形成した領域(図5に2点鎖線
で示す領域)だけ減少し、抵抗パターン4の抵抗値が調
整される。なお、抵抗値を調整した後に、研磨部10及
び抵抗パターン4の露出部をポリイミド樹脂やエポキシ
樹脂などの耐熱性樹脂により被覆してもよい。
【0016】[他の実施例] 前記実施例では、受動部品として抵抗パターン4を内蔵
した多層回路基板1について説明したが、多層回路基板
1には抵抗パターン4の他にコンデンサ又はインダクタ
が内蔵されていてもよい。例えば、コンデンサを内蔵す
る多層回路基板を製造する場合には、図6に示すよう
に、5枚のセラミックグリーンシート8a…8eのうち
の例えば隣接し合うセラミックグリーンシート8c,8
dにそれぞれコンデンサ電極パターン11を形成する。
ここで、コンデンサ電極パターン11は、セラミックグ
リーンシート8c,8dの外周部に延びるよう形成す
る。このようなセラミックグリーンシート8a…8eか
らなる多層回路基板では、コンデンサ電極パターン11
間に容量が発生する。この容量は、前記実施例と同様に
多層回路基板の側面を研磨することによりコンデンサ電
極パターン11をトリミングすると、所望の値に調整で
きる。
【0017】一方、インダクタを内蔵する多層回路基板
を製造する場合は、図7に示すように、5枚のセラミッ
クグリーンシート8a…8eのうちの隣接し合うセラミ
ックグリーンシート8b及び8cにそれぞれグランドメ
タライズパターン12及びインダクタ電極パターン13
を形成する。ここで、インダクタ電極パターン13は、
セラミックグリーンシート8a…8eを積層した多層基
板の側面にまで延在せしめて一端を露出させるよう形成
する。このようなセラミックグリーンシート8a…8e
からなる多層回路基板では、グランドメタライズパター
ン12及びインダタ電極パターン13によりインダク
タが形成される。このインダクタのインダクタンスは、
前記実施例と同様に多層回路基板の側面を研磨すること
によりインダクタ電極パターン13をトリミングする
と、所望の値に調整できる。
【0018】
【発明の効果】第1の発明の受動部品内蔵型多層回路基
板は、受動部品を形成するための受動部品形成用パター
ンの少なくとも一部多層基板の側面にまで延在せしめ
露出させて絶縁基板間に形成されているので、高密度実
装性を確保しつつ、受動部品の調整が可能になる。第2
の発明に係る受動部品調整方法は、受動部品形成用パタ
ーンを備えた多層回路基板の側面を研磨することにより
受動部品形成用パターンの一部をトリミングしているの
で、多層回路基板の高密度実装性を損なうことなく受動
部品を調整できる。
【図面の簡単な説明】
【図1】本発明の一実施例の斜視図。
【図2】図1のII−II断面部分図。
【図3】前記実施例の製造工程の斜視図。
【図4】前記実施例を研磨した状態の斜視部分図。
【図5】その平面部分図。
【図6】他の実施例の図3に相当する図。
【図7】さらに他の実施例の図3に相当する図。
【符号の説明】
1 多層回路基板 2 基板本体 2a,2b,2c,2d,2e シート 4 抵抗パターン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】受動部品が内蔵された受動部品内蔵型多層
    回路基板であって、 複数の絶縁基板が多層に積層されかつ一体化された多層
    基板と、 前記絶縁基板間に形成されて前記受動部品を形成するた
    めの受動部品形成用パターンとを備えるとともに、 前記受動部品形成用パターンの少なくとも一部を前記多
    層基板の側面にまで延在せしめ露出させた、受動部品
    型多層回路基板。
  2. 【請求項2】多層回路基板に内蔵された受動部品を調整
    するための受動部品調整方法であって、 複数の絶縁基板が多層に積層されかつ一体化された多層
    基板と、前記絶縁基板間に形成されて前記受動部品を形
    成する受動部品形成用パターンとを備えるとともに、前
    記受動部品形成用パターンの少なくとも一部前記多層
    基板の側面にまで延在せしめて露出させた多層回路基板
    を用意する工程と、 前記多層回路基板の側面を研磨することにより前記受動
    部品形成用パターンの一部をトリミングする工程と、 を含む受動部品調整方法。
JP4291303A 1992-10-29 1992-10-29 受動部品内蔵型多層回路基板及び受動部品調整方法 Expired - Fee Related JP2860212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4291303A JP2860212B2 (ja) 1992-10-29 1992-10-29 受動部品内蔵型多層回路基板及び受動部品調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4291303A JP2860212B2 (ja) 1992-10-29 1992-10-29 受動部品内蔵型多層回路基板及び受動部品調整方法

Publications (2)

Publication Number Publication Date
JPH06140765A JPH06140765A (ja) 1994-05-20
JP2860212B2 true JP2860212B2 (ja) 1999-02-24

Family

ID=17767153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4291303A Expired - Fee Related JP2860212B2 (ja) 1992-10-29 1992-10-29 受動部品内蔵型多層回路基板及び受動部品調整方法

Country Status (1)

Country Link
JP (1) JP2860212B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278088A (ja) * 1988-04-30 1989-11-08 Narumi China Corp 複合回路基板およびその製造方法
JPH0479203A (ja) * 1990-07-20 1992-03-12 Tdk Corp Lc共振器内蔵の多層基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464395A (en) * 1987-09-04 1989-03-10 Fujitsu Ltd Multilayer printed resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01278088A (ja) * 1988-04-30 1989-11-08 Narumi China Corp 複合回路基板およびその製造方法
JPH0479203A (ja) * 1990-07-20 1992-03-12 Tdk Corp Lc共振器内蔵の多層基板

Also Published As

Publication number Publication date
JPH06140765A (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
US6153290A (en) Multi-layer ceramic substrate and method for producing the same
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2003188538A (ja) 多層基板、および多層モジュール
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP2004140285A (ja) 基板内蔵用チップ形抵抗器
JP2004146748A (ja) 薄膜キャパシタ素子
JP2860212B2 (ja) 受動部品内蔵型多層回路基板及び受動部品調整方法
JP2712295B2 (ja) 混成集積回路
JPH08316002A (ja) 電子部品及び複合電子部品
JP2001085839A (ja) 多層セラミック基板の製造方法
JPH0363237B2 (ja)
JPH06252612A (ja) ストリップ線路内蔵回路基板
JP3540941B2 (ja) 積層体およびその製造方法
JP4015858B2 (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JPH0714110B2 (ja) 多層セラミック基板
JP2000068149A (ja) 積層電子部品及びその製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JP2000183536A (ja) 機能モジュール及びその製造方法
JPH0795630B2 (ja) 複合積層セラミック部品
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2004119547A (ja) セラミック配線基板およびその製造方法
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JPH10215074A (ja) セラミック多層基板およびその製造方法
JP2627625B2 (ja) 積層集積回路
JPH022318B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees