JP2003008227A

JP2003008227A - 多層基板

Info

Publication number: JP2003008227A
Application number: JP2001189919A
Authority: JP
Inventors: Kenji Nakayama; 賢司中山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-06-22
Filing date: 2001-06-22
Publication date: 2003-01-10

Abstract

(57)【要約】【課題】配線密度を高めることができる多層基板を提
供する。【解決手段】積層された絶縁層と、該絶縁層間に形成
された内部導体と、該内部導体に接続されたビアホール
導体と、印刷抵抗とを具備してなる多層基板であって、
前記内部導体に接続されていない前記ビアホール導体の
端部が、前記印刷抵抗に接続されている多層基板。ビア
ホール導体の上に印刷抵抗を形成し、その印刷抵抗の上
に内部抵抗（導体配線）を形成するため、ビアホール形
成場所の縦方向に抵抗機能を備えることができ、高密度
化が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電気配線基板などに
使用される多層基板に関するものである。

【０００２】

【従来の技術】近年、電子機器の小型化や高性能化の進
展により、電子回路系の高密度化が必要不可欠な要件と
なっており、それに伴って回路素子を内蔵した多層回路
基板、特に抵抗体を内蔵した多層回路基板の必要性がま
すます増大している。

【０００３】従来の抵抗内蔵型多層回路基板は、図１に
その断面図及び図２にその上面図を示すように、基板に
設けた導体配線パターンに接するように、その導体配線
パターン間に抵抗材を印刷することにより印刷抵抗を形
成していた。

【０００４】また、基板の実装面積を増やすために、配
線基板に形成したビアホールに抵抗材を注入することに
より基板の厚み部分に内蔵抵抗を形成し、表層パターン
に実装する抵抗素子を低減することで、他の電子部品を
表層パターンに実装することができるようした配線基板
も提案されている（特開２０００−１７４４０５号公報
等）。図３はその断面図、図４はその上面図である。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ように、導体配線パターンの間に抵抗材を印刷して印刷
抵抗を形成する方法では、２つの導体配線パターンと抵
抗とからなる３種類のパターンが基板に対して平面方向
に形成されることから、基板に対する面積を占有し配線
密度を上げることに問題を有していた。

【０００６】また、配線基板に形成したビアホールに抵
抗材を注入する方法では、ビアホールの中に印刷法にて
注入する構造のため、ビアホールの体積とビアホールに
注入する時に発生する印刷精度を補うホールランドと、
ホールランドレスを行う場合はさらにホールランドレス
を形成するための構造物に高価な内層用抵抗材料を多く
使用している。また、抵抗材注入のホール構造であるた
め、抵抗値のバラツキとなる気泡を残さず完全に充填し
なければならず、そのために基板下からの吸引法による
形成となり、設備において均一に吸引する設備が必要と
なる。また、多層基板のビアホールの基本目的は、上下
層の電気回路を接続する必要があるため、通常のビアホ
ールと抵抗材のビアホールの２種類の材料が混在したビ
アホール基板となり、形成が複雑化するという問題があ
った。

【０００７】本発明は、前記課題を解決するため、ビア
ホールが存在する場所に薄く印刷することにより、抵抗
材料も少なく、また、表層においては従来の安価な抵抗
材料を使用することができ、さらに従来の基本印刷方法
にて安易に形成することができ、従来より配線密度を高
めることができる多層基板を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】前記目的を達成するた
め、本発明の多層基板は、積層された絶縁層と、該絶縁
層間に形成された内部導体と、該内部導体に接続された
ビアホール導体と、印刷抵抗とを具備してなる多層基板
であって、前記内部導体に接続されていない前記ビアホ
ール導体の端部が、前記印刷抵抗に接続されていること
を特徴とする。

【０００９】本発明の多層基板においては、前記内部導
体が、前記印刷抵抗を覆うように形成されていることが
好ましい。

【００１０】前記本発明の構成によれば、ビアホール導
体の上部又は下部に印刷抵抗体を形成し、該印刷抵抗体
を覆うように内部導体（導体配線）を形成しているた
め、ビアホールを形成している場所に抵抗の機能を縦方
向に備えた縦型構造の多層基板が得られる。従って、現
状の生産設備で、抵抗機能を備えながら基板に対する占
有面積を抑えることにより、配線密度を上げることがで
きる。また、基板を小型化できる作用を有する。

【００１１】また、本発明の多層基板においては、前記
印刷抵抗が、前記ビアホール導体の端部を覆うように形
成され、ビアホール導体と導体配線とが接続されていな
いことが好ましい。本発明の構成によれば、ビアホール
導体を、該ビアホール導体よりも大きな形状の印刷抵抗
体で覆うことにより、抵抗を挟む状態で形成しているビ
アホール導体と導体配線とが直接接続されないので、品
質的に安定した抵抗機能を縦方向に備えることができ
る。従って、抵抗機能を備えつつ、配線密度を上げるこ
とができる。また、基板を小型化しながら、電気的信頼
性も確保できるという作用を有する。

【００１２】また、本発明の多層基板においては、前記
印刷抵抗が内蔵されていることが好ましい。本構成によ
れば、抵抗機能を備えつつ、配線密度を上げることがで
き、また、基板を小型化しながら、電気的信頼性も確保
できる多層基板を提供できる。

【００１３】また、本発明の多層基板においては、前記
印刷抵抗の抵抗値は、抵抗材の抵抗比率又は厚みのうち
の少なくとも一方を変えることにより設定される。本構
成によれば、抵抗値を数オームから２０キロオームまで
容易に変化させることができる。

【００１４】また、本発明の多層基板は、前記絶縁層が
セラミックスからなる、セラミック多層基板であること
が好ましい。

【００１５】

【発明の実地の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。

【００１６】（実地の形態１）図５は、本発明の第１の
実施形態であるセラミック多層基板の断面図、図６はそ
の上面図である。なお、図５は多層基板を形成する１枚
のセラミック基板について、ビアホール導体２と抵抗パ
ターン３、及び導体配線パターン４との関係を模式的に
示したものであり、導体配線パターン４'は、セラミッ
ク基板１と他のセラミック基板との間に形成されてい
る。

【００１７】図５及び図６に示す多層基板は、セラミッ
ク基板１に孔を開けて導体材料を充填して形成したビア
ホール導体２の上に、抵抗パターン３を従来の材料及び
工法にて、蓋をする形状に印刷して印刷抵抗を形成し、
さらに、導体配線パターン４を、抵抗パターン（印刷抵
抗）３の上に、従来の印刷工法にて接続することによ
り、得ることができる。このようにして、基板の配線密
度を上げることが可能なセラミック基板ができる。

【００１８】本発明のセラミック多層基板を形成するセ
ラミック基板（単層）の厚みは、特に制限されるもので
はないが、一般に１００〜２０００μｍである。また、
セラミック基板には、ガラス−セラミック基板も含まれ
る。

【００１９】また、セラミック基板に形成されるビアホ
ールの大きさは、直径が１００〜５００μｍ、好ましく
は１００〜３００μｍである。ビアホールを形成する方
法としては、特に制限されるものではなく、従来公知の
方法を適宜用いることができる。

【００２０】ビアホール導体及び導体配線パターンを形
成するための導電材料としては、特に限定されず、従来
公知のものを適宜使用できる。例えば、Ａｇ、Ａｇ−Ｐ
ｔ、Ａｇ−Ｐｄ等の各種導電性ペースト等が使用でき
る。導電性ペーストは、特に限定されるものではなく、
例えば、銀粉末と、Ｂ₂Ｏ₃−ＳｉＯ₂−ＢａＯガラス、
ＣａＯ−Ｂ₂Ｏ₃−ＳｉＯ₂ガラス、ＣａＯ−Ａｌ₂Ｏ₃−
Ｂ₂Ｏ₃−ＳｉＯ₂ガラス等の硼珪酸系低融点ガラス、有
機バインダー及び有機溶剤とを混合し、混練したもの等
が用いられる。

【００２１】また、印刷抵抗体を形成する方法は、特に
限定されるものではなく、従来公知の材料や工法を適宜
使用することができる。例えば、Ａｇ、Ａｇ−Ｐｔ、Ａ
ｇ−Ｐｄペースト等の導電性材料をスクリーン印刷法に
よって塗布することによって外部接続端子を設け、その
間にカーボン粒子をエポキシ樹脂やフェノール樹脂等に
分散混合して作った抵抗体ペーストをスクリーン印刷法
によって所定の面積に塗布して加熱硬化させる方法など
が挙げられる。そして、これらの抵抗体被膜は、レーザ
ートリミング法等によって所定の抵抗値になるように調
整する。印刷抵抗の厚みは、５〜３０μｍ、好ましくは
１０〜２０μｍである。この印刷抵抗の抵抗値は、抵抗
材の抵抗比率や厚みを変えることにより、適宜設定する
ことができる。

【００２２】また、導体配線パターンを形成する方法
は、特に限定されるものではなく、従来公知の材料や工
法を適宜使用することができ、例えばスクリーン印刷す
る方法等が挙げられる。導体配線パターンの厚みは、５
〜２０μｍ、好ましくは１０〜１５μｍである。

【００２３】（実地の形態２）図７は、セラミック多層
基板に於いて、抵抗を内蔵した抵抗内蔵型多層セラミッ
ク基板の断面である。なお、実施の形態１と重複する説
明は省略する。

【００２４】図７に示すように、多層セラミック基板１
にあるビアホール導体２の上に、抵抗パターン３で蓋を
する形状に印刷形成を行い、導体配線パターン４を抵抗
パターン３の上に印刷にて接続を行う。これにより、抵
抗を内蔵した従来のセラミック多層配線基板より配線密
度を上げることが可能なセラミック多層基板が得られ
る。

【００２５】なお、本発明はセラミック基板材料に適応
した場合について説明したが、基板の材料としてビアホ
ールを導体材料で充填している基板の上に抵抗が形成で
き、その上に配線パターンを形成することができる多層
を含む配線基板においても適用することができる。かか
る配線基板としては、例えば、アリブ基板、ビルドアッ
プ基板等が挙げられる。

【００２６】

【発明の効果】以上説明した通り、本発明によれば、従
来工法の技術を用い、従来と同じ印刷回数で多層基板を
得ることができる。そのため、従来と同等のコストで製
造することができ、しかも、ビアホールの場所に縦型構
造による抵抗機能を備えているので、配線密度を上げる
ことができる。よって、その工業的価値は大である。

【図面の簡単な説明】

【図１】従来の平面抵抗形状の基板断面図である。

【図２】従来の平面抵抗形状の基板上面図である。

【図３】従来のビアホール抵抗充填形状の基板断面図で
ある。

【図４】従来のビアホール抵抗充填形状の基板上面図で
ある。

【図５】本発明の実施の形態１に係る多層基板の断面図
である。

【図６】本発明の実施の形態１に係る多層基板の上面図
である。

【図７】本発明の実施の形態２に係る抵抗内蔵型多層基
板の断面図である。

【符号の説明】

１セラミック基板２ビアホール導体３抵抗パターン４、４' 導体配線パターン５抵抗充填のビア

Claims

【特許請求の範囲】

【請求項１】積層された絶縁層と、該絶縁層間に形成
された内部導体と、該内部導体に接続されたビアホール
導体と、印刷抵抗とを具備してなる多層基板であって、
前記内部導体に接続されていない前記ビアホール導体の
端部が、前記印刷抵抗に接続されていることを特徴とす
る多層基板。
【請求項２】前記内部導体が、前記印刷抵抗を覆うよ
うに形成されている請求項１に記載の多層基板。
【請求項３】前記印刷抵抗が、前記ビアホール導体の
端部を覆うように形成されている請求項１又は２に記載
の多層基板。
【請求項４】前記印刷抵抗が内蔵されている請求項１
〜３のいずれかに記載の多層基板。
【請求項５】前記印刷抵抗の抵抗値が、抵抗材の抵抗
比率又は厚みのうちの少なくとも一方を変えることによ
り設定される請求項１〜４のいずれかに記載の多層基
板。
【請求項６】前記絶縁層がセラミックからなる請求項
１〜５のいずれかに記載の多層基板。